JP2000228361A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2000228361A
JP2000228361A JP2000034509A JP2000034509A JP2000228361A JP 2000228361 A JP2000228361 A JP 2000228361A JP 2000034509 A JP2000034509 A JP 2000034509A JP 2000034509 A JP2000034509 A JP 2000034509A JP 2000228361 A JP2000228361 A JP 2000228361A
Authority
JP
Japan
Prior art keywords
film
region
oxide film
silicon
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000034509A
Other languages
English (en)
Other versions
JP4001702B2 (ja
JP2000228361A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Shoji Miyanaga
昭治 宮永
Jun Koyama
潤 小山
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2000228361A publication Critical patent/JP2000228361A/ja
Publication of JP2000228361A5 publication Critical patent/JP2000228361A5/ja
Application granted granted Critical
Publication of JP4001702B2 publication Critical patent/JP4001702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】良好な特性を持つ半導体装置の作成方法を提供
する。 【解決手段】本発明は、絶縁表面上に酸化珪素膜を形成
し、少なくとも一つの凹または凸パターンを前記酸化珪
素膜をパターニングして形成し、前記酸化珪素膜上に非
晶質半導体膜を形成し、前記非晶質半導体膜の結晶化を
助長する金属元素を前記非晶質半導体膜に接して配置
し、加熱処理によって前記非晶質半導体膜を結晶化し、
結晶性半導体膜とし、光を照射することによって前記結
晶性半導体膜をモノドメイン領域へと変成することを特
徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
絶縁表面を有する基体上に形成された、実質的に単結晶
と見なせる領域（以下、モノドメイン領域と呼ぶ）を有
する半導体薄膜およびその半導体薄膜を活性層とする半
導体装置に関する。特に、結晶性珪素膜で活性層を構成
した薄膜トランジスタに関する。
【０００２】
【従来の技術】近年、絶縁表面を有する基体上に形成さ
れた薄膜珪素半導体膜（厚さ数百〜数千Å程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目さ
れている。薄膜トランジスタはＩＣや液晶表示装置のよ
うな電子デバイスに広く応用されてきている。
【０００３】薄膜トランジスタの心臓部ともいうべき重
要な部分はチャネル形成領域およびチャネル形成領域と
ソース／ドレイン領域とを接合するジャンクション部分
である。即ち、活性層が最も薄膜トランジスタの性能に
影響を与えると言える。
【０００４】薄膜トランジスタの活性層を構成する半導
体薄膜としては、プラズマＣＶＤ法や減圧熱ＣＶＤ法に
より形成される非晶質珪素膜（アモルファスシリコン
膜）が一般に利用されている。
【０００５】現状においては、非晶質珪素膜を用いた薄
膜トランジスタが実用化されているが、より高速動作を
求められる場合には、結晶性を有した珪素薄膜（結晶性
珪素膜と呼ぶ）を利用した薄膜トランジスタが必要とさ
れる。
【０００６】例えば、アクティブマトリクス型の液晶表
示装置やパッシブ型の液晶表示装置の周辺回路には、画
素領域に配置された画素ＴＦＴを駆動するための駆動回
路や映像信号を取り扱ったり制御する回路、各種情報を
記憶する記憶回路等が必要とされる。
【０００７】さらに、これらの回路の中で、映像信号を
取り扱ったり制御する回路や各種情報を記憶する記憶回
路には、公知の単結晶ウエハーを用いた集積回路に匹敵
する性能が求められる。従って、基板上に形成される薄
膜半導体を用いてこれら回路を集積化しようとする場
合、単結晶に匹敵する結晶性を有した結晶性珪素膜を基
板上に形成する必要がある。
【０００８】基体上に結晶性珪素膜を形成する方法とし
ては、本出願人による特開平6-232059号公報、特開平6-
244103号公報に記載された技術が公知である。この公報
に記載されている技術は、珪素の結晶化を助長する金属
元素を利用することにより、５５０℃、４時間程度の加
熱処理によって結晶性の優れた結晶性珪素膜を形成する
ものである。
【０００９】しかし、上記技術を薄膜トランジスタの活
性層に活用したとしても各種演算回路やメモリー回路等
を構成するための薄膜トランジスタとしては役不足の感
がある。これは、その結晶性がいまだ不足しており、必
要とする特性が得られないからである。
【００１０】特に、単結晶に匹敵する結晶性を有した結
晶性珪素膜には実質的に結晶粒界が存在しないことが必
要条件となる。なぜならば、結晶粒界は結晶間を往来す
る電子の進行を妨害するエネルギー障壁となるからであ
る。
【００１１】ここで本発明者らは上記技術を用いた場合
の結晶成長の過程を第１〜第４のステップに分類して捉
え、以下に示すようなモデルで考えた。説明は図３を用
いて行うこととする。
【００１２】図３（Ａ）において３０１は基体表面にバ
ッファ層として成膜された酸化珪素膜である。その上に
は非晶質珪素膜３０３が成膜されている。この時、酸化
珪素膜上の凹または凸部３０２（図は凸部のみを記載す
る）は酸化珪素膜の表面ラフネスやゴミにより形成され
たものである。
【００１３】そして、非晶質珪素膜３０３の表面に結晶
化を助長する金属元素を含む溶液を滴下し、スピンコー
ト法による塗布を行う。すると、図３（Ａ）に示す様に
非晶質珪素膜３０３の表面にニッケル層３０４を保持し
た状態を得る。
【００１４】この状態で５００〜７００℃の温度範囲に
おける加熱処理を施して非晶質珪素膜３０３の結晶化を
行う。ただし、ガラス基板を用いる場合は耐熱性を考慮
して６５０℃以下とするのが望ましい。
【００１５】すると、まず図３（Ｂ）中の矢印が示す様
に金属元素が非晶質珪素膜３０３中を等方的に内部拡散
して酸化珪素膜３０１との界面に到達する。これが、第
１のステップである。
【００１６】すると、金属元素は酸化珪素膜３０１と非
晶質珪素膜３０３との界面をマイグレーションして凹ま
たは凸部３０２へと偏析する。これが第２のステップで
ある。これは、金属元素がエネルギー的に安定なサイト
を求めるからであり、この場合、凹または凸部３０２が
偏析サイトとなったわけである。（図３（Ｃ））
【００１７】この時、偏析サイトとなった凹または凸部
３０２は金属元素が高濃度に存在するためここに結晶核
が発生する。本発明者らの研究では金属元素がニッケル
の場合、その濃度が１×１０20atoms/cm3 以上となると
結晶核となりうる。
【００１８】そして、この結晶核を起点として結晶成長
が始まるのであるが、まず最初に珪素膜面に対して概略
垂直な方向に結晶化が進行する。これが第３のステップ
である。（図３（Ｄ））
【００１９】この珪素膜面に対して概略垂直な方向に結
晶化が進行した領域（以下、縦成長領域と呼ぶ）３０５
は高濃度に濃縮された金属元素を押し上げつつ結晶化が
進行するため、凹または凸部３０２の上方に位置する非
晶質珪素膜３０３の表面にも高濃度の金属元素が濃縮さ
れる。その結果、縦成長領域３０５は他の領域と比較し
て金属元素の濃度が高い領域となる。
【００２０】次に、非晶質珪素膜３０３が縦成長領域３
０５と接した界面３０６を起点に基体と概略平行な方向
（図３（Ｅ）において矢印で示す方向）に結晶成長が始
まる。これが第４のステップである。この結晶３０７は
結晶幅が非晶質珪素膜３０３の膜厚にほぼ等しい柱状ま
たは針状の結晶である。（図３（Ｅ））
【００２１】この結晶３０７は基体と概略平行な方向に
進むため、やがて向かい合う別の結晶とぶつかり合って
成長が止まる。すると、図３（Ｆ）に示す様にぶつかり
合った境界が結晶粒界３０８となる。また、こうして形
成される結晶領域（以下、横成長領域と呼ぶ）３０９は
比較的結晶性の揃った領域となる。
【００２２】この様に、従来の結晶化形態では偏析サイ
トが不規則に、かつ、無数に形成されてしまうため、結
晶核の密度が高く、個々の結晶粒が互いの成長を阻害し
合ってしまう。従って、結晶粒径は小さいものとならざ
るを得ない。
【００２３】即ち、例えば薄膜トランジスタの活性層を
上記技術により形成した結晶性珪素膜上に形成しても、
必ずその内部に結晶粒界を含んでしまい、単結晶に匹敵
する結晶性を実現することは不可能なのが現状である。
【００２４】結晶核の発生密度を少なくすればその分結
晶粒径を確保することができるが、結晶核は金属元素の
偏析サイトがどこに存在するかでその位置が決まるもの
であり、従来技術のままでは偏析サイトとなる様なサイ
ト（例えば、図３（Ａ）に示すような凹または凸部３０
２）が不規則に形成されるが故にその位置を制御するこ
とは不可能である。
【００２５】
【発明が解決しようとする課題】本明細書で開示する発
明は、表面に絶縁膜を有する基体上に単結晶に匹敵する
結晶性を有するモノドメイン領域を形成することを課題
とする。そして、そのモノドメイン領域でもって活性層
を構成した半導体装置を得ることを課題とする。
【００２６】
【課題を解決するための手段】本明細書で開示する発明
の構成は、表面に絶縁膜を有する基体上に形成された半
導体薄膜であって、前記半導体薄膜はレーザー光または
該レーザー光と同等のエネルギーを持つ強光の照射によ
り結晶性を改善された実質的に単結晶と見なせるモノド
メイン領域を有し、前記モノドメイン領域は前記基体と
概略平行な柱状または針状結晶が複数集合して形成され
ており、前記半導体薄膜の下面に接する前記絶縁膜には
意図的に形成された凹または凸パターンが設けられてい
ることを特徴とする。
【００２７】また、他の発明の構成となる半導体装置
は、前記モノドメイン領域のみを活性層として利用する
ものである。このモノドメイン領域の内部には実質的に
結晶粒界が存在しないという特徴がある。
【００２８】また、他の発明の構成は、絶縁表面を有す
る基体上にスパッタ法により酸化珪素膜を成膜する工程
と、前記酸化珪素膜を所望の形状にパターニングして意
図的に凹または凸パターンを設ける工程と、前記酸化珪
素膜上に減圧熱ＣＶＤ法により非晶質珪素膜を成膜する
工程と、前記非晶質珪素膜に対して結晶化を助長する金
属元素を保持せしめる工程と、加熱処理により前記非晶
質珪素膜を結晶性珪素膜に変成せしめる工程と、前記結
晶性珪素膜に対してレーザー光または該レーザー光と同
等のエネルギーを持つ強光を照射する工程と、を少なく
とも有し、前記レーザー光または該レーザー光と同等の
エネルギーを持つ強光を照射する工程により前記結晶性
珪素膜をモノドメイン領域に変成せしめることを特徴と
する。また、これらの工程を経て形成されるモノドメイ
ン領域で活性層を構成することを特徴とする。
【００２９】本発明者らは本発明により得られる結晶領
域を実質的に単結晶と見なせる領域即ち、モノドメイン
領域と定義している。モノドメイン領域の定義は、その
領域内に実質的に結晶粒界が存在せず、転移や積層欠陥
等に起因する結晶欠陥が殆ど存在しないことである。
【００３０】なお、実質的に結晶粒界が存在しないと
は、結晶粒界が存在したとしても電気的に不活性である
ことを意味している。その様な電気的に不活性な結晶粒
界として、｛１１１｝双晶粒界、｛１１１｝積層欠陥、
｛２２１｝双晶粒界、｛２２１｝Twist 双晶粒界などが
報告されている（R.Simokawa and Y.Hayashi:Jpn.J.App
l.Phys. 27 (1987) pp.751〜758 ）。
【００３１】本発明者らは、モノドメイン領域に含まれ
る結晶粒界がこれらの電気的に不活性な結晶粒界となっ
ている可能性が高いと推測している。即ち、見た目には
結晶粒界として存在しても、電気的にはキャリアの移動
を阻害する様なことのない不活性な領域であると考えら
れる。
【００３２】本発明者らはまず結晶粒界を減らすために
結晶粒径を大きくする手段を検討した。その結果、従来
制御することが出来なかった結晶核を制御する手段を発
明するに至った。
【００３３】その手段とは、まず非晶質珪素膜の下面に
接する絶縁膜の表面状態を極めて滑らかなものとするこ
とである。そのため、本発明では人工石英ターゲットを
用いたスパッタ法により成膜した酸化珪素膜をバッファ
層として非晶質珪素膜の下に設ける（参考資料として人
工石英ターゲットの成分表を図１４に示す）。こうして
成膜された酸化珪素膜は非常に緻密、かつ、平滑であ
り、従来のような偏析サイトとなる凹または凸部が殆ど
ないものとなる。
【００３４】次に、この酸化珪素膜にパターニングを施
して意図的に凹または凸パターンを形成することであ
る。即ち、意図的に結晶化を助長する金属元素の偏析サ
イトを形成することで、結晶核の発生位置を制御するこ
とが可能となる。
【００３５】従って、素子設計の段階で所望の位置に所
望の大きさの結晶を形成することを設計できるという大
きな利点を有することになる。このことは工業上、非常
に有益である。
【００３６】また、非晶質珪素膜の成膜方法として減圧
熱ＣＶＤ法を用いることも本発明の特徴の一つである。
減圧熱ＣＶＤ法により成膜した非晶質珪素膜はプラズマ
ＣＶＤ法により成膜した非晶質珪素膜に比べて水素含有
量が少なく、膜質が緻密であるため自然核発生が少ない
という特徴を有している。
【００３７】自然核発生が多いと結晶核を制御するとい
う目的にとって大きな障害となるため、自然核発生が少
ないことは極めて都合が良い。
【００３８】次に、以上の様にして形成された結晶粒径
の大きな結晶を単結晶化（正確にはモノドメイン領域
化）する手段を検討した。その結果、レーザー光または
それと同等のエネルギーを持つ強光を結晶に対して照射
することによりモノドメイン領域を形成できることが判
明した。
【００３９】以上のような本発明の構成について、以下
に記載する実施例でもって詳細な説明を行うこととす
る。
【００４０】
【実施例】〔実施例１〕本実施例では、本発明において
最も重要な概念であるモノドメイン領域の形成過程を説
明する。図１（Ａ）〜図１（Ｆ）は絶縁表面を有する基
体上に形成された珪素膜の断面図である。
【００４１】図１（Ａ）において１０１はガラス基板で
ある。他にも、石英基板やシリコン基板などを用いても
良い。１０２はスパッタ法により成膜された酸化珪素膜
である。この時、スパッタに用いるターゲットは人工石
英ターゲットを用いる。
【００４２】人工石英ターゲットを用いて成膜した酸化
珪素膜１０２は表面が極めて平坦であり、滑らかな状態
となる。例えば、その表面凹凸の高さは３０Å以内、表
面凹凸の幅は１００Å以上であり、ＡＦＭ（Atomic For
ce Microscopy ）による観察を行っても凹凸として認識
するには困難なレベルとなる。
【００４３】酸化珪素膜１０２を成膜したらパターニン
グを施して凹または凸パターン１０３を意図的に形成す
る。本実施例では、正方形の微細な島状パターンを形成
し、意図的に凸部となるようにパターニングした場合に
ついてのみを記載するが、凹部となるように形成しても
同様の効果が得られる。この凹または凸パターン１０３
は後に成膜する非晶質珪素膜の膜厚の半分程度の高さで
よい。
【００４４】所望の形状にパターニングを施したら非晶
質珪素膜１０４をプラズマＣＶＤ法、スパッタ法または
減圧熱ＣＶＤ法により100 〜750 Å（好ましくは150 〜
450Å）の厚さに成膜する。減圧熱ＣＶＤ法による場
合、成膜ガスとしてはジシラン（Ｓｉ2 Ｈ6 ）やトリシ
ラン（Ｓｉ3 Ｈ8 ）等を用いれば良い。
【００４５】非晶質珪素膜１０４の膜厚を上記膜厚とし
ておくことで後のレーザー光照射による単結晶化工程が
効果的に行われるだけでなく、結晶化により得られる結
晶性珪素膜を半導体装置の活性層とした場合に、オフ電
流の低い半導体装置を作製することができる。
【００４６】なお、減圧熱ＣＶＤ法により成膜した非晶
質珪素膜は後の結晶化の際に自然核発生率が小さい。自
然核発生率とは、非晶質珪素膜がニッケル等の結晶化を
助長する金属元素の影響を受けずに熱エネルギーにより
核発生する割合である。
【００４７】この事は個々の結晶が相互干渉する（ぶつ
かり合って成長が止まる）割合が減るため、後の結晶化
工程において個々の結晶粒径を大きくする上で望まし
い。
【００４８】また、非晶質珪素膜１０４を成膜する際に
はバッファ層である酸化珪素膜１０２の表面の清浄度に
注意が必要である。従来例で述べたようにゴミなどがあ
ると、そこが結晶化を助長する金属元素の偏析サイトと
なって核発生の起点となってしまう。
【００４９】非晶質珪素膜１０４を成膜したら、酸素雰
囲気中においてＵＶ光を照射し、非晶質珪素膜１０４の
表面にごく薄い酸化膜（図示せず）を形成する。この酸
化膜は、後に金属元素を導入する際の溶液塗布工程で溶
液の濡れ性を改善するためのものである。
【００５０】次に、所定の濃度で結晶化を助長する金属
元素を含有した溶液を非晶質珪素膜１０４の表面に滴下
して図示しない水膜を形成する。この金属元素として
は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類
のものを用いることができるが、発明者らの研究による
とＮｉ（ニッケル）が最も顕著な効果を現した。
【００５１】なお、後の加熱工程における不純物の残留
を考慮すると、上記溶液としては硝酸ニッケル塩溶液を
用いるのが好ましい。酢酸ニッケル塩溶液を用いること
も出来るが、酢酸ニッケル塩溶液は炭素を含んでおり、
これが後の加熱工程において炭化して膜中に残留するこ
とが懸念されるからである。
【００５２】図１（Ａ）の状態において、スピナーを用
いてスピンコートを行い、非晶質珪素膜１０４上におい
て、図示しない酸化膜を介してニッケル層１０５が接し
て保持された状態とする。
【００５３】この時、凹または凸パターン１０３の上方
の非晶質珪素膜１０４はその凹または凸パターン１０３
の形状に沿って凹または凸部１０６が形成されている。
そのため、スピンコートの際に凹または凸部１０６の周
辺は表面張力により局部的にニッケルが高濃度に存在す
る領域となりやすく、後の結晶化の際に第４のステップ
による結晶化（基体に対して概略平行な方向への結晶
化）が容易に進むという効果もある。
【００５４】なお、本実施例では非晶質珪素膜１０４上
に上記溶液塗布工程を行ったが、非晶質珪素膜１０４の
成膜前にバッファ層である酸化珪素膜１０２上に行って
も同様の効果が得られる。また、酸化珪素膜１０２と非
晶質珪素膜１０４の両表面に対して溶液塗布を行っても
構わない。
【００５５】図１（Ａ）の状態を得たら、不活性雰囲気
中において４５０℃、１時間程度の水素出しを行った
後、５００〜７００℃、代表的には５５０〜６００℃の
温度で４〜８時間の加熱処理を加えて非晶質珪素膜１０
４の結晶化を行う。ただし、ガラス基板上に形成する場
合はガラスの耐熱性を考慮して６５０℃以下とするのが
望ましい。この結晶化は以下ようにして進行する。
【００５６】まず第１のステップとして、ニッケルは加
熱されることにより活性化して非晶質珪素膜１０４の内
部を矢印が示す様に等方的に拡散する。（図１（Ｂ））
【００５７】次に、第２のステップとして、ニッケルは
酸化珪素膜１０２と非晶質珪素膜１０４との界面におい
てマイグレーションして凹または凸パターン１０３へと
偏析する。即ち、凹または凸パターン１０３が意図的に
形成された偏析サイトとして機能することになる。（図
１（Ｃ））
【００５８】次に、偏析サイトとなった凹または凸パタ
ーン１０３のニッケル濃度が約１×１０20atoms/cm3 以
上となると、そこに結晶核が発生し、珪素膜面に対して
概略垂直な方向に結晶化が進行する。この第３のステッ
プで形成される縦成長領域１０７は高濃度にニッケルを
含む領域となる。（図１（Ｄ））
【００５９】そして、第４のステップとして、上記縦成
長領域１０７を起点として珪素膜面に対して概略平行な
方向の結晶成長が進行する。こうして形成される横成長
領域１０８は柱状または針状結晶が比較的方向を揃えた
状態で複数集合して形成されており、縦成長領域１０７
よりも結晶性の面では優れている。
【００６０】この時、偏析サイトを意図的に制御して形
成してあるため、他の結晶粒の影響を受けずに結晶粒径
を拡大成長させることが可能である。即ち、偏析サイト
の形成位置を適当に設計すれば、所望の位置に所望の大
きさの結晶を形成することが可能となる。
【００６１】ただし、結晶粒径をどこまで大きくできる
かは加熱処理の温度と時間とで決まるので、製造コスト
等との兼ね合いで適宜決定すれば良い。また、後の単結
晶化工程においても結晶成長が進行しうることを考慮し
なければならない。
【００６２】以上の様にして、図１（Ｆ）に示すような
結晶性珪素膜１０９が得られる。ここで、留意すべきな
のは本発明が根本的に公知のグラフォエピタキシー技術
とは異なる点である。
【００６３】グラフォエピタキシー技術は下地膜の表面
形状に規則性を持たせ、非晶質珪素膜を結晶化する際、
そこの最も安定な面が出る性質を利用して結晶性珪素膜
の配向性を揃えるものである。
【００６４】本発明は、下地膜の表面形状を変えること
でその表面エネルギーを変化させ、結晶化を助長する金
属元素が偏析しやすい領域とすることに特徴がある。従
って、表面形状を変える理由が結晶核の形成にある点で
グラフォエピタキシー技術とは異なる技術である。
【００６５】ここで、結晶性珪素膜１０９を上面から見
た図を図２（Ａ）に示す。図２（Ａ）において、２０１
は第３のステップで形成された縦成長領域（図１（Ｄ）
において１０７で示される領域）である。本実施例で
は、正方形の微細な島状パターンを形成しているため、
図のような形状となる。
【００６６】また、２０２で示されるのは第４のステッ
プで形成された横成長領域（図１（Ｆ）において１０９
で示される領域）である。この横成長領域２０２は中央
の縦成長領域２０１を核として成長するものであり、本
実施例では縦成長領域２０１を点として捉えることがで
きるため、図２（Ａ）に示すような概略六角形の形状と
なる。
【００６７】この理由として本発明者らは次のように考
える。珪素膜の結晶形態に関して、一般的に（１１１）
面で囲まれた核を結晶成長させると結晶粒の形状が六角
形となることが知られている。
【００６８】また、本実施例では結晶化を助長する金属
元素としてニッケルを用いているが、結晶化の際にニッ
ケルシリサイドが柱状または針状結晶の先端部や側面部
に形成されていることが本発明者らによって示されてい
る。
【００６９】このニッケルシリサイドの安定面は（１１
１）面であることが知られており、それを考慮すると結
晶核となる縦成長領域３０１を囲む面はニッケルシリサ
イドの安定面である（１１１）面が支配的であると考え
られる。
【００７０】従って、第４のステップで結晶核となる縦
成長領域２０１を点として捉えると、そこを起点として
結晶成長した横成長領域２０２が概略六角形となるのは
自明の理であると言える。
【００７１】以上にようにして形成された横成長領域２
０２は図２（Ａ）に示す様にＡ〜Ｆの６つの部分に分割
される。この時、Ａ〜Ｆはそれぞれが一つの結晶粒であ
るかのように見える。これは、Ａ〜Ｆが互いにぶつかり
合う領域にスリップ等の欠陥が発生し、結晶粒界となる
からである。
【００７２】このＡ〜Ｆの領域内の一部分を拡大した簡
略図を図２（Ｂ）に示す。図２（Ｂ）に示す様に、微視
的に見るとＡ〜Ｆの領域内は柱状または針状の結晶が複
数集合して形成されており、これが密集しているため巨
視的には図２（Ａ）の様に一つの結晶粒のように見える
のである。
【００７３】この柱状または針状の結晶は各々その内部
に結晶粒界を含まない実質的に単結晶と見なせるモノド
メインである。
【００７４】また、個々の結晶はその内部からニッケル
等の不純物元素を排除しつつ成長するため、結晶表面に
は金属シリサイドが形成されており、図２（Ｂ）の２０
３で示される様な結晶粒界には金属元素、即ちニッケル
が偏析している。
【００７５】従って、図２（Ｂ）の状態ではモノドメイ
ンが複数集合しただけであり、結晶性は比較的良いもの
の、Ａ〜Ｆの領域のそれぞれが一つのモノドメイン領域
となっているわけではない。
【００７６】本発明を実現するにはこの横成長領域２０
２の結晶性を改善する工程が必要となる。本明細書では
この工程を特に単結晶化工程と呼ぶこととする。
【００７７】本発明における単結晶化工程とは、具体的
には得られた結晶性珪素膜に対してレーザー光またはそ
れと同等のエネルギーを持つ強光を照射するものであ
る。
【００７８】まず使用するレーザー光としては紫外領域
のエキシマレーザーを使用することが望ましい。具体的
には、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸ
ｅＣｌエキシマレーザー（波長３０８ｎｍ）等を用いる
ことができる。また、レーザー光ではなく、紫外線ラン
プを用いた強光を照射しても同様の効果を得ることが可
能である。
【００７９】レーザー光を照射された結晶性珪素膜の被
照射面は局部的に高温に加熱され、珪素膜は瞬間的な溶
融状態となる。しかし、実際には図２（Ｂ）に示す様な
柱状または針状結晶の粒界部分２０３に偏析する金属シ
リサイドが優先的に溶融し、柱状または針状結晶は容易
には溶融しない。
【００８０】即ち、図２（Ｂ）に示すような構成でなる
横成長領域にレーザー光を照射すると、結晶粒界２０３
が瞬間的ではあるが優先的に溶融して再結晶化する。な
お、図２（Ｃ）において２０４で示される破線は、図２
（Ｂ）における結晶粒界２０３が一時的に解離してその
後再結合した接合界面である。
【００８１】その時、結晶粒界２０３近傍のシリコン格
子は再配列してシリコン同士が整合性良く再結合する。
従って、図２（Ｂ）で示すように柱状または針状結晶が
複数集合して形成されていたＡ〜Ｆで示される個々の領
域内は、図２（Ｃ）に示すような実質的に結晶粒界が存
在しない。
【００８２】また、さらに針状または柱状結晶の内部に
内在していた転位や積層欠陥といった結晶欠陥はほぼ消
滅してしまうので元々柱状または針状結晶であった部分
の結晶性も著しく改善されたものとなる。
【００８３】この時、Ａ〜Ｆで示される個々の領域はシ
リコン格子の再配列により体積膨張が生じる。その結
果、図２（Ａ）においてＡ〜Ｆの領域がぶつかり合う結
晶粒界（即ち、モノドメイン領域の外縁部）では珪素膜
の隆起が観測される。この珪素膜の隆起は、上記レーザ
ー照射処理を行う場合に見られる特徴の一つである。
【００８４】このような結晶粒界に見られる珪素膜の隆
起が発生するような時、結晶粒内の結晶性は良好なもの
となっていることが経験的に判っているが、その理由は
現状において定かではない。
【００８５】また、この珪素膜の隆起は、例えば非晶質
珪素膜の膜厚が５００Åの場合、その高さが５００Å程
度となることがＳＥＭ観察などから判っている。
【００８６】以上の過程を経て形成される結晶性珪素膜
は著しく結晶性が改善されており、単結晶に匹敵する結
晶性を有したモノドメイン領域となっている。
【００８７】本発明の構成の一つは上記のようなモノド
メイン領域のみを利用して薄膜トランジスタに代表され
る半導体装置の活性層を構成するものである。
【００８８】図７に示すのは、アクティブマトリクス型
液晶表示装置を作製するにあたって絶縁表面を有する基
体２１上にマトリクス状に配置された活性層である。
【００８９】なお、２２の破線で示される領域が縦成長
領域の存在した場所である。また、２３は横成長領域が
互いにぶつかり合って形成された結晶粒界が存在した場
所である。活性層を形成した後では確認できないため点
線で示すことにする。
【００９０】図７に示す様に、薄膜トランジスタの活性
層２４は縦成長領域および結晶粒界を含まないようにマ
トリクス状に形成される。
【００９１】図７は局部的に見た図であるが、基体２１
上に形成される全ての活性層について同様のことが言え
る。即ち、結晶粒界を含まないモノドメイン領域のみを
利用して数百万もの薄膜トランジスタの活性層を構成す
るのである。
【００９２】〔実施例２〕本実施例では、実施例１のレ
ーザー光の照射を同等のエネルギーを持つ強光でもって
行う場合の例である。この技術としてはＲＴＡ（ラピッ
ド・サーマル・アニール）が公知である。
【００９３】ＲＴＡとは、被処理体に対して赤外光や紫
外光等の強光をランプ等により照射する方法である。こ
の特徴として、昇温速度および降温速度が速く、処理時
間が数秒〜数十秒と短いため、実質的に最表面の薄膜の
みを加熱できることである。即ち、例えばガラス基板上
の薄膜のみを１０００℃程度の極めて高温でアニールす
ることが可能である。
【００９４】また、処理時間が短いことは製造工程にお
いてスループットを大幅に向上させることを意味してお
り、生産性の面からも非常に有効な手段であると言え
る。
【００９５】〔実施例３〕本実施例は、実施例１に示す
工程で得られたモノドメイン領域を用いて薄膜トランジ
スタの活性層を構成する例を示す。なお、本実施例では
トップゲイト型を例にするがボトムゲイト型に適用する
ことも容易である。
【００９６】まず、図４（Ａ）に示す様に、実施例１に
示した工程に従ってモノドメイン領域を含む半導体薄膜
を形成し、パターニングによってモノドメイン領域のみ
で構成される活性層４０３を形成する。なお、４０１は
実施例１で説明したようにガラス基板であり、４０２は
酸化珪素膜である。
【００９７】次に、ゲイト絶縁膜として機能する酸化珪
素膜４０４を1500Åの厚さにプラズマＣＶＤ法で成膜す
る。酸化窒化珪素膜や窒化珪素膜であっても構わない。
【００９８】次にゲイト電極を構成するためのアルミニ
ウム膜４０５を5000Åの厚さにスパッタ法でもって成膜
する。このアルミニウム膜中には、スカンジウムを0.２
重量％含有させる。なお、アルミニウム以外にタンタ
ル、モリブデン等の他の金属を用いても良い。こうして
図４（Ａ）に示す状態を得る。
【００９９】アルミニウム膜４０５を成膜したら、その
表面に図示しない極薄い陽極酸化膜を形成する。この陽
極酸化膜は、３％の酒石酸を含んだエチレングリコール
溶液をアンモニア水で中和したものを電解溶液として行
う。即ち、この電解溶液中において、アルミニウム膜４
０５を陽極、白金を陰極として陽極酸化を行う。
【０１００】この工程で形成される陽極酸化膜は緻密な
膜質を有し、後に形成されるレジストマスクとの密着性
を向上させるために機能する。なお、この図示しない陽
極酸化膜の膜厚は１００Å程度とする。また膜厚は印加
電圧で制御できる。
【０１０１】次にアルミニウム膜４０５をパターニング
し、ゲイト電極の基となる島状のアルミニウム膜のパタ
ーン４０６を形成する。なおこの際利用したレジストマ
スク（図示せず）はそのまま残存させておく。（図４
（Ｂ））
【０１０２】図４（Ｂ）に示す状態を得たら、再びアル
ミニウム膜のパターン４０６を陽極とした陽極酸化を行
う。ここでは、電解溶液として３％のシュウ酸水溶液を
用いる。この陽極酸化工程においては、図示しないレジ
ストマスクが存在するために陽極酸化がアルミニウムの
パターン４０６の側面のみにおいて進行する。従って、
図４（Ｃ）の４０７で示されるように陽極酸化膜が形成
される。
【０１０３】またこの工程で形成される陽極酸化膜４０
７は、多孔質状を有しており、その成長距離も数μｍま
で行わせることができる。
【０１０４】上記の多孔質状の陽極酸化膜４０７の膜厚
は７０００Åとする。またこの陽極酸化膜４０７の膜厚
は陽極酸化時間によって制御することができる。
【０１０５】図４（Ｃ）に示す多孔質状の陽極酸化膜４
０７を形成したら、図示しないレジストマスクを取り除
く。そして、再度の陽極酸化を行うことにより、緻密な
陽極酸化膜４０８を形成する。この陽極酸化工程は、前
述の緻密な陽極酸化膜を形成したのと同じ条件で行う。
【０１０６】ただし、形成する膜厚を８００Åとする。
この工程においては、多孔質状の陽極酸化膜４０７の内
部に電解溶液が進入するために図４（Ｃ）に示すように
陽極酸化膜４０８が形成される。
【０１０７】この陽極酸化膜の膜厚を１５００Å以上と
いうように厚くすると、後の不純物イオンの注入工程に
おいて、オフセットゲイト領域を形成することができ
る。
【０１０８】この緻密な陽極酸化膜４０８は、後の工程
においてゲイト電極４０９の表面にヒロックが発生する
ことを抑制するために機能する。
【０１０９】緻密な陽極酸化膜４０８まで形成したら、
この状態においてソース／ドレイン領域を形成するため
の不純物イオンの注入を行う。ここではＮチャネル型の
薄膜トランジスタを作製するためにＰイオンの注入を行
う。
【０１１０】この工程において、高濃度に不純物が添加
されたソース領域４１０とドレイン領域４１１が形成さ
れる。（図４（Ｃ））
【０１１１】次に、酢酸とリン酸と硝酸とを混合した混
酸を用いて、多孔質状の陽極酸化膜４０７を選択的に除
去した後に再度Ｐイオンのイオン注入を行なう。このイ
オン注入は、先のソース／ドレイン領域を形成する際よ
りも低ドーズ量でもって行なわれる。
【０１１２】すると、ソース領域４１０、ドレイン領域
４１１と比較して不純物濃度の低い、低濃度不純物領域
４１２、４１３が形成される。そして４１４の領域が自
己整合的にチャネル形成領域として形成される。（図４
（Ｄ））
【０１１３】上記の不純物イオンの注入工程の後、レー
ザー光または赤外光または紫外光の照射を行うことによ
って、イオンの注入が行われた領域のアニールを行う。
【０１１４】このようにして、ソース領域４１０、低濃
度不純物領域４１２、チャネル形成領域４１４、低濃度
不純物領域４１３、ドレイン領域４１１を形成する。こ
こで、低濃度不純物領域４１３が通常ＬＤＤ（ライトド
ープドレイン領域）と称される領域である。
【０１１５】ここでプラズマ水素化処理を３００〜３５
０℃の温度範囲で０．５〜１時間行うと効果的である。
この工程により活性層３０３中には５原子％以下（１×
１０ 21atoms/cm3 以下）、１×１０15〜１×１０21atom
s/cm3 以下の水素が添加される。
【０１１６】この水素は活性であるため活性層４０３中
の珪素の不対結合手または活性層／ゲイト絶縁膜界面の
準位を中和して除去することができる。
【０１１７】こうして図４（Ｄ）に示す状態が得られた
ら、次に層間絶縁膜４１５成膜する。層間絶縁膜４１５
は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪
素膜、または樹脂膜、またはそれらの膜の積層膜でもっ
て構成される。窒化珪素膜を用いると、前工程で添加し
た水素がデバイス外部へ再放出するのを防ぐことが出来
るので好ましい。
【０１１８】そしてコンタクトホールの形成を行い、ソ
ース電極４１６とドレイン電極４１７とを形成する。ア
クティブマトリクス型液晶表示装置において画素ＴＦＴ
を作製する場合、ゲイト電極４０９からの取り出し電極
は必要ないが、周辺駆動回路に用いる回路ＴＦＴの場
合、ゲイト電極４０９からの取り出し電極も同時に形成
する必要がある。
【０１１９】さらに３５０℃の水素雰囲気中において加
熱処理を行うことにより、素子全体の水素化を行い、図
４（Ｅ）に示す薄膜トランジスタを完成させる。
【０１２０】このようにして形成された薄膜トランジス
タは、活性層がモノドメイン領域で構成されているた
め、高速動作にも対応できる良好な電界効果移動度を示
す。また、チャネル領域やドレイン接合部に結晶粒界お
よびニッケル化合物等の偏析がないため、信頼性に優れ
た薄膜トランジスタを作製することが出来る。
【０１２１】〔実施例４〕シリコン基板上に酸化珪素膜
を成膜してその上に単結晶を形成する構造、いわゆるＳ
ＯＩ構造が近年注目されている。ＳＯＩ構造に関する研
究は低消費電力化のブレイクスルーとしてその発達が目
覚ましい。
【０１２２】本発明によるモノドメイン領域は実質的に
単結晶に匹敵する結晶性を有するものであるから、ＳＯ
Ｉ技術に応用することは容易である。本実施例では、Ｓ
ＯＩ基板に残された問題と本発明とを対比させる。
【０１２３】ＳＯＩ技術に伴う問題点を図５にまとめ
る。図５に示すように珪素膜中の界面準位や固定電荷の
ような結晶性に関するものや、金属汚染やボロン濃度と
いった外的なものなどがある。
【０１２４】本発明では、結晶性珪素膜に対してレーザ
ー光またはそれと同等のエネルギーを持つ強光を照射す
ることにより、結晶性の改善と結晶同士の再結合（単結
晶化）を行う。
【０１２５】このレーザーアニールによる効果として
は、パイプ密度、界面準位、固定電荷、貫通転移など結
晶性に悪影響を与える因子を除去または充分減少でき
る。
【０１２６】さらに、図５中の析出物はシリサイド系物
質であればレーザー光を照射した際に容易に溶融して消
失してしまう。また、酸化物系物質であればレーザー光
の照射による局部的な温度上昇により酸素が再び脱離、
拡散して酸化物が消滅することも期待できる。
【０１２７】〔実施例５〕本実施例では、実施例１にお
いてバッファ層となる酸化珪素膜に形成する凹または凸
パターンの形状を変えた例を示す。
【０１２８】実施例１では正方形の微細な島状パターン
を形成したが、本実施例では直方形溝状パターンを形成
する。なお、本実施例は凹部となるように形成する例で
あるが、凸部となるように形成しても同様の効果が得ら
れる。
【０１２９】非晶質珪素膜の結晶化工程は実施例１に示
す通りであるので、ここでの説明は省略する。ここで
は、結晶化した際の結晶粒の形状を図６に示す。
【０１３０】図６に示す様に、６０１で示される縦成長
領域を結晶核として横成長領域６０２が形成される。実
施例１と異なるのは、結晶核が点としてではなく、線と
して捉えられることである。
【０１３１】そのため、結晶粒の形状は図６に示す様に
概略細長い六角形となる。この横成長領域６０２はＡ〜
Ｈの８つの領域に分割される。ただし、縦成長領域６０
１は横幅Ｘに比べて長さＹが十分長いので、実際に石英
基板上に形成するとＡ〜Ｃ、Ｆ〜Ｈの領域はＤ、Ｅの領
域と比べて無視できるほど小さいものとなる。
【０１３２】凹または凸パターンをこのような形状とす
る利点は、Ｄ、Ｅの領域をモノドメイン領域とすると実
施例１よりも大きなモノドメイン領域を得られることで
ある。即ち、その領域のみを用いて薄膜トランジスタの
活性層を構成すれば、同一の結晶性を有した活性層を一
つのモノドメイン領域内において複数形成することが可
能である。
【０１３３】〔実施例６〕本実施例は実施例３で示した
ＴＦＴでもってＣＭＯＳ構造を形成する例である。図８
〜図１０に本実施例の作製工程を示す。なお、本発明に
より形成される結晶性珪素膜の応用範囲は広く、ＣＭＯ
Ｓ構造を形成する方法は本実施例に限ったものではな
い。
【０１３４】まず実施例１に示す構成に従って、ガラス
基板３１上に酸化珪素膜３２を成膜し、その上にモノド
メイン領域を有した結晶性珪素膜を得る。そしてそれを
パターニングすることによりモノドメイン領域のみで構
成されたＮチャネル型ＴＦＴの活性層３３とＰチャネル
型ＴＦＴの活性層３４を得る。
【０１３５】活性層３３、３４を形成したら、ゲイト絶
縁膜として機能する酸化珪素膜３５をプラズマＣＶＤ法
で成膜する。厚さは５００〜２０００Å、代表的には１
０００〜１５００Åとする。また、ゲイト絶縁膜として
は酸化窒化珪素膜、窒化珪素膜等の他の絶縁膜を用いて
もよい。
【０１３６】こうして図８（Ａ）に示す状態を得る。こ
こでは説明を簡単にするために一組のＮチャネル型の薄
膜トランジスタとＰチャネル型の薄膜トランジスタとを
形成する例を示す。一般的には同一ガラス基板上に数百
以上の単位でＮチャネル型の薄膜トランジスタとＰチャ
ネル型の薄膜トランジスタとが形成される。
【０１３７】図８（Ａ）に示す状態を得たら、図８
（Ｂ）に示すように後にゲイト電極を構成することにな
るアルミニウム膜３６を成膜する。
【０１３８】このアルミニウム膜はヒロックやウィスカ
ーの発生を抑制するためにスカンジウムを0.2 ｗｔ重量
％含有させる。アルミニウム膜の成膜方法はスパッタ法
や電子ビーム蒸着法を用いて行う。
【０１３９】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長に起因する刺状あるいは針状の突起物
のことである。ヒロックやウィスカーの存在は、隣合う
配線間や上限間に離間した配線間においてショートやク
ロスクトークが発生する原因となる。
【０１４０】アルミニウム膜以外の材料としてはタンタ
ル等の陽極酸化可能な金属を利用することができる。
【０１４１】アルミニウム膜３６を成膜したら、電解溶
液中においてアルミニウム膜３６を陽極とした陽極酸化
を行い、薄く緻密な陽極酸化膜３７を成膜する。
【０１４２】ここでは、３％の酒石酸を含んだエチレン
グルコール溶液をアンモニアで中和したものを電解溶液
として用いる。この陽極酸化方法を用いると緻密な膜質
を有した陽極酸化膜を得ることができる。またその膜厚
は印加電圧によって制御することができる。
【０１４３】ここでは陽極酸化膜３７の厚さを１００Å
程度とする。この陽極酸化膜３７は、後に形成されるレ
ジストマスクとの密着性を向上させる役割を有してい
る。このようにして図８（Ｂ）に示す状態を得る。
【０１４４】次にレジストマスク３８と３９を形成す
る。そしてこのレジストマスク３８と３９を利用してア
ルミニウム膜３６とその表面の陽極酸化膜３７をパター
ニングする。このようにして図８（Ｃ）に示す状態を得
る。
【０１４５】次に３％のシュウ酸水溶液を電解溶液とし
て、この溶液中で残存したアルミニウム膜でなるパター
ン４０と４１を陽極とした陽極酸化を行う。
【０１４６】この陽極酸化工程においては、陽極酸化が
残存したアルミニウム膜４０と４１の側面において選択
的に進行する。これは、アルミニウム膜４０と４１の上
面に緻密な陽極酸化膜とレジストマスク３８と３９が残
存しているからである。
【０１４７】またこの陽極酸化においては、多孔質状
（ポーラス状）の膜質を有した陽極酸化膜４２、４３が
形成される。またこの多孔質状の陽極酸化膜４２、４３
は数μｍ程度まで成長させることができる。
【０１４８】本実施例では、この陽極酸化の進行距離、
即ち膜厚は７０００Åとする。この陽極酸化の進行距離
によって、後に低濃度不純物領域の長さが決まる。経験
的にこの多孔質状の陽極酸化膜の成長距離は６０００Å
〜８０００Åとすることが望ましい。こうして図８
（Ｄ）に示す状態を得る。
【０１４９】この状態においてゲイト電極１と２が画定
する。図８（Ｄ）に示す状態を得たら、レジストマスク
３８と３９を取り除く。
【０１５０】次に再び３％の酒石酸を含んだエチレング
ルコール溶液をアンモニアで中和したものを電解溶液と
して用いた陽極酸化を行う。この工程においては、電解
溶液が多孔質状の陽極酸化膜４２と４３の中に侵入す
る。この結果、図８（Ｅ）の４４と４５で示される緻密
な陽極酸化膜が形成される。
【０１５１】この緻密な陽極酸化膜４４と４５の厚さは
５００〜４０００Åとする。この膜厚の制御は電圧印加
時間で行なう。なお、先に形成した緻密な陽極酸化膜３
７の残存部分はこの陽極酸化膜４４と４５と一体化して
しまう。
【０１５２】次に、図８（Ｅ）に示す状態においてＮ型
を付与する不純物としてＰ（リン）イオンを全面にドー
ピングする。
【０１５３】このドーピングは、0.2 〜５×１０15／ｃ
ｍ2 、好ましくは１〜２×１０15／ｃｍ2 という高いド
ーズ量で行う。ドーピング方法としてはプラズマドーピ
ング法やイオンドーピング法を用いる。
【０１５４】この図８（Ｅ）に示す工程の結果、高濃度
にＰイオンが注入された領域４６、４７、４８、４９が
形成される。
【０１５５】次にアルミ混酸を用いて多孔質状の陽極酸
化膜４２と４３を除去する。この時、陽極酸化膜４２、
４３の直下に位置した活性層領域は、イオン注入されて
いないため実質的に真性である。
【０１５６】次に、右側のＰチャネル型の薄膜トランジ
スタを構成する素子を覆うようにしてレジストマスク５
０を形成する。こうして図９（Ａ）に示す状態を得る。
【０１５７】図９（Ａ）に示す状態を得たら、図９
（Ｂ）に示すように再びＰイオンの注入を行う。このＰ
イオンの注入は、ドーズ量を0.1 〜５×１０14／ｃ
ｍ2 、好ましくは0.3 〜１×１０14／ｃｍ2 という低い
値とする。
【０１５８】即ち、図９（Ｂ）で示す工程で行われるＰ
イオンの注入はそのドーズ量を図８（Ｅ）に示す工程に
おいて行われたドーズ量に比較して低いものとする。
【０１５９】この工程の結果、５２と５４の領域がライ
トドープされた低濃度不純物領域となる。また、５１と
５５の領域は、より高濃度にＰイオンが注入された高濃
度不純物領域となる。
【０１６０】この工程において、５１の領域がＮチャネ
ル型の薄膜トランジスタのソース領域となる。そして５
２と５４が低濃度不純物領域、５５がドレイン領域とな
る。また、５３で示される領域は実質的に真性なチャネ
ル形成領域となる。なお、５４で示される領域が一般に
ＬＤＤ（ライトドープドレイン）領域と称される領域で
ある。
【０１６１】また、特に図示しないが陽極酸化膜４４で
イオン注入を遮られた領域がチャネル形成領域５３と低
濃度不純物領域５２、５４との間に存在する。この領域
はオフセットゲイト領域と呼ばれ、陽極酸化膜４４の膜
厚分の距離を有する。
【０１６２】オフセットゲイト領域はイオン注入されず
実質的に真性であるが、ゲイト電圧が印加されないため
チャネルを形成せず、電界強度を緩和し、劣化を抑制す
る抵抗成分として機能する。
【０１６３】ただし、その距離（オフセットゲイト幅）
が短い場合、実効的なオフセットゲイト領域として機能
しない。また、どれだけの距離があれば有効に機能する
かの明確な境界はない。
【０１６４】次に、レジストマスク５０を除去して、図
９（Ｃ）に示すように左側のＮチャネル型の薄膜トラン
ジスタを覆うレジストマスク５６を形成する。
【０１６５】次に、図９（Ｃ）に示す状態においてＰ型
を付与する不純物としてＢ（ボロン）イオンの注入を行
う。ここでは、Ｂイオンのドーズ量を0.2 〜１０×１０
15／ｃｍ2 、好ましくは１〜２×１０15／ｃｍ2 程度と
する。このドーズ量は図１２（Ｅ）に示す工程における
ドーズ量と同程度とすることができる。
【０１６６】この工程により形成される５７と６１で示
される領域は、Ｎ型およびＰ型を付与する不純物を含む
が、実質的に取り出し電極とのコンタクトをとる為のパ
ッド（以下、コンタクトパッドと呼ぶ）としての機能し
か持たない。即ち、左側のＮチャネル型の薄膜トランジ
スタと異なり、５７、６１の領域をソース／ドレイン領
域と明確に区別する。
【０１６７】本発明者らはＰチャネル型の薄膜トランジ
スタに関して、ソース領域を５８で示される領域、ドレ
イン領域を６０で示される領域として定義している。
【０１６８】これらの領域５８、６０は実質的に真性で
あった領域にＢイオンのみを注入して形成されている。
そのため、他のイオンが混在しないので不純物濃度の制
御が容易なものとなり、整合性の良いＰＩ接合を実現で
きる。また、イオン注入による結晶性の乱れも比較的小
さなもので済む。
【０１６９】また、陽極酸化膜４５を利用してオフセッ
トゲイト領域を形成することもできるが、経験的にはＰ
チャネル型の薄膜トランジスタは殆ど劣化しないため、
オフセットゲイト領域を特に設ける必要はない。
【０１７０】こうしてＰチャネル型の薄膜トランジスタ
のソース領域５８とドレイン領域６０が形成される。ま
た５９の領域は特に不純物が注入されずにチャネル形成
領域となる。そして、前述のように５７、６１はそれぞ
れソース領域５８、ドレイン領域６０から電流を取り出
すためのコンタクトパッドとなる。
【０１７１】次に、図９（Ｃ）に示す工程の終了後、レ
ジストマスク５６を取り除き、図９（Ｄ）に示す状態を
得る。この状態で注入された不純物の活性化と不純物イ
オンが注入された領域のアニールを行うためにレーザー
光の照射を行う。
【０１７２】この時、Ｎチャネル型の薄膜トランジスタ
のソース／ドレイン領域である５１と５５の組で示され
る領域と、Ｐチャネル型の薄膜トランジスタのソース／
ドレイン領域である５８と６０の組で示される領域との
結晶性の違いがそれ程大きくない状態でレーザー光の照
射を行うことができる。
【０１７３】上記結晶性の違いがそれ程大きくないの
は、図９（Ｃ）に示す工程においてＰチャネル型の薄膜
トランジスタのソース／ドレイン領域５８、６０がイオ
ン注入の際に大きな損傷を受けていないからである。
【０１７４】従って、図９（Ｄ）に示す状態においてレ
ーザー光の照射を行い、２つの薄膜トランジスタのソー
ス／ドレイン領域のアニールを行う場合、そのアニール
効果違いを是正することができる。即ち、得られるＮお
よびＰチャネル型の薄膜トランジスタの特性の違いを是
正することができる。
【０１７５】図９（Ｄ）に示す状態を得たら、図１０
（Ａ）に示すように層間絶縁膜６２を４０００Åの厚さ
に成膜する。層間絶縁膜６２は酸化珪素膜、酸化窒化珪
素膜、窒化珪素膜のいずれでも良く、多層構造としても
良い。これら珪化膜の成膜方法は、プラズマＣＶＤ法や
熱ＣＶＤ法を用いればよい。
【０１７６】次にコンタクトホールの形成を行い、Ｎチ
ャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極
６３とドレイン電極６４を形成する。同時にＰチャネル
型の薄膜トランジスタ（ＰＴＦＴ）のソース電極６５と
ドレイン電極６６を形成する。（図１０（Ｂ））
【０１７７】ここでＮチャネル型の薄膜トランジスタの
ドレイン電極６４とＰチャネル型の薄膜トランジスタの
ドレイン電極６６とを接続するようにパターニングを行
い、さらに２つのＴＦＴのゲイト電極同士を接続すれば
ＣＭＯＳ構造を構成することが出来る。
【０１７８】例えば、本実施例に示すようなＣＭＯＳ型
の薄膜回路は、アクティブマトリクス型の液晶表示装置
やアクティブマトリクス型のＥＬ表示装置に利用するこ
とができる。
【０１７９】なお、図８（Ｅ）、図９（Ｂ）、図９
（Ｃ）に示す不純物イオンの注入工程において、活性層
がゲイト絶縁膜を構成する酸化珪素膜３５で覆われてい
ることは重要である。
【０１８０】このような状態で不純物イオンの注入を行
うと、活性層表面の荒れや汚染を抑制することができ
る。このことは、歩留りや得られる装置の信頼性を高め
ることに大きな寄与を果たす。
【０１８１】〔実施例７〕本実施例では、実施例１で示
す結晶性珪素膜をシリコンウェハー上に形成する例を示
す。この場合、シリコンウェハー表面に絶縁層を設ける
必要があるが、通常熱酸化膜を利用することが多い。
【０１８２】熱処理の温度範囲は７００〜１３００℃が
一般的であり、所望の酸化膜厚によって処理時間は変化
する。
【０１８３】また、シリコンウェハーの熱酸化は通常Ｏ
2 、Ｏ2-Ｈ2 Ｏ、Ｈ2 Ｏ、Ｏ2-Ｈ2燃焼などの雰囲気で
行なわれる。また、ＨＣｌやＣｌ2 などのハロゲン元素
を添加した雰囲気での酸化も広く実用化されている。
【０１８４】シリコンウェハーはＩＣなどの半導体デバ
イスに欠かせない基体の一つであり、ウェハー上に様々
な半導体素子を形成する技術が生み出されている。
【０１８５】本実施例によれば、単結晶に匹敵する結晶
性を備えた結晶性珪素膜を従来のシリコンウェハーを用
いた技術に組み合わせ、結晶性珪素膜の応用範囲をさら
に拡大することができる。
【０１８６】〔実施例８〕本実施例は実施例７の一例と
してシリコンウェハー上に形成されたＩＣの上に、本発
明による結晶性珪素膜を用いたＴＦＴを形成する例を示
す。製造プロセスの概要を図１１を用いて説明する。
【０１８７】図１１（Ａ）に示すのは通常のプロセスに
よりシリコンウェハー上に形成されたＭＯＳ−ＦＥＴで
ある。７１で示されるのはシリコン基板、７２、７３は
素子同士を分離するための絶縁膜であり、一般的には熱
酸化膜が用いられる。
【０１８８】また、７４はソース領域、７５はドレイン
領域であり、シリコン基板７１に一導電性を付与する不
純物イオンを注入した後、拡散工程を経て形成される。
シリコン基板７１がＰ型ならＮ型を付与する不純物（リ
ン）を、シリコン基板７１がＮ型ならＰ型を付与する不
純物（ボロン）を注入する。
【０１８９】また、７６で示される領域はチャネル形成
領域である。この領域のシリコン表面にはイオン注入後
の拡散工程で形成される熱酸化膜の一部が膜厚制御を行
なって残され、ゲイト絶縁膜として機能する。７７は一
導電型を有する多結晶珪素膜でなるゲイト電極である。
【０１９０】ゲイト電極７７は酸化珪素膜等の絶縁膜７
８で覆われ、ソース電極７９やドレイン電極８０と電気
的に短絡しない構成となっている。（図１１（Ａ））
【０１９１】図１１（Ａ）の状態が得られたら、層間絶
縁膜８１を成膜する。この層間絶縁膜としては酸化珪素
膜、窒化珪素膜等が用いられる。層間絶縁膜８１を成膜
したら、コンタクトホールを形成してドレイン電極から
の取り出し配線８２を形成する。（図１１（Ｂ））
【０１９２】図１１（Ｂ）の状態を得たら、ＣＭＰ（ケ
ミカル・メカニカル・ポリッシング）技術などにより研
磨を施し、露出表面の平坦化を行なう。この工程によ
り、層間絶縁膜８１は平坦化され、取り出し配線８２の
凸部は無くなる。
【０１９３】図１１（Ｃ）において８３は平坦化された
層間絶縁膜、８４はその平坦面である。また、８５は凸
部の無くなった取り出し配線であり、それと接続して取
り出し配線８６が形成される。
【０１９４】次に、層間絶縁膜８７を成膜する。この層
間絶縁膜８７の上に本発明を適用することができる。即
ち、層間絶縁膜８７上にモノドメイン領域を用いて形成
した活性層を有する薄膜トランジスタを形成する。
【０１９５】まず、実施例１に従ってモノドメイン領域
でなる活性層８８を形成する。そして、ゲイト絶縁膜８
９を成膜し、次にゲイト電極９０を形成する。そして、
一導電型を付与する不純物を活性層に注入する。
【０１９６】不純物注入が終了したら後に低濃度不純物
領域を形成するためのサイドウォール９１を形成する。
サイドウォール９１の形成方法は次の工程に従う。
【０１９７】まず、ゲイト電極９０を覆って酸化珪素膜
等でなる絶縁膜（図示せず）をゲイト電極９０の膜厚以
上に形成する。次に、ドライエッチング法による異方性
エッチングを行い、成膜した絶縁膜を除去すると、ゲイ
ト電極９０の側面のみに絶縁膜が残存する。これがサイ
ドウォール９１となる。
【０１９８】この状態で再度不純物注入を行う。する
と、２度目に不純物を注入された領域はソース領域およ
びドレイン領域となり、サイドウォールで遮蔽された領
域はソース領域およびドレイン領域と比較して低濃度の
不純物領域となる。不純物注入後は加熱処理やレーザー
光の照射等により不純物の活性化を行う。
【０１９９】以上の様にして、活性層を構成したら層間
絶縁膜９２として酸化珪素膜または窒化珪素膜を成膜
し、コンタクトホールを形成してソース電極９３および
ドレイン電極９４を形成する。
【０２００】以上、本実施例で示す様にＩＣ上に本発明
を応用することで、図１１（Ｄ）のような三次元構造で
なる集積回路を構成することが可能である。本発明によ
れば、ＩＣの上方に形成されるＴＦＴは単結晶上に形成
したＴＦＴに匹敵する性能を有するため、ＩＣ本来の性
能を損なわず、従来以上の高密度集積化回路を実現する
ことができる。 〔実施例９〕本実施例では、本発明を応用して作製した
ＴＦＴをＤＲＡＭ（Dynamic RondomAccess Memory）に
応用した例について説明する。説明には図１２を用いる
こととする。
【０２０１】ＤＲＡＭは記憶する情報を電荷としてコン
デンサに蓄える形式のメモリである。コンデンサへの情
報としての電荷の出し入れは、コンデンサに直列に接続
されたＴＦＴによって制御される。ＤＲＡＭの１個のメ
モリセルを構成するＴＦＴとコンデンサの回路を図１２
（Ａ）に示す。
【０２０２】ワード線１２０１によってゲイト信号を与
えられると、１２０３で示されるＴＦＴは導通状態とな
る。この状態でビット線１２０２側からコンデンサ１２
０４に電荷が充電されて情報を読み込んだり、充電した
コンデンサから電荷を取り出して情報を読みだしたりす
る。
【０２０３】ＤＲＡＭの断面構造を図１２（Ｂ）に示
す。１２０５で示されるのは、石英基板もしくはシリコ
ン基板でなる基体である。シリコン基板であれば、所謂
ＳＯＩ構造を構成することができる。
【０２０４】上記基体１２０５上には下地膜として酸化
珪素膜１２０６が成膜され、その上には本発明を応用し
たＴＦＴが作製される。なお、基体１２０５がシリコン
基板であれば、下地膜１２０６として熱酸化膜を用いる
こともできる。また、１２０７は実施例１に従って形成
されたモノドメイン領域からなる活性層である。
【０２０５】活性層１２０７はゲイト絶縁膜１２０８で
覆われ、その上にはゲイト電極１２０９が形成される。
そして、その上に層間絶縁膜１２１０が積層された後、
ソース電極１２１１が形成される。このソース電極１２
１１の形成と同時にビット線１２０２および１２１２で
示される電極が形成される。また、１２１３は絶縁膜で
なる保護膜である。
【０２０６】この電極１２１２は固定電位を保ち、その
下方に存在する活性層のドレイン領域との間にコンデン
サ１２１４を形成する。即ち、このコンデンサに蓄積さ
れた電荷をＴＦＴにより書き込んだり、読み出したりす
ることで記憶素子としての機能を有することになる。
【０２０７】ＤＲＡＭの特徴は１個のメモリを構成する
素子数がＴＦＴとコンデンサだけで非常に少ないので、
高集積密度の大規模メモリを構成するのに適している。
また、価格も低く抑えられるので、現在最も大量に使用
されている。
【０２０８】例えば、シリコン基板上に本発明を応用し
たＳＯＩ構造を形成した場合、接合面積が小さいためＴ
ＦＴのリーク（漏洩）電流を小さく抑えることが出来
る。このことはデータ保持時間に大きく寄与する。
【０２０９】また、ＳＯＩ基板上にＤＲＡＭセルを形成
した場合の特徴として蓄積容量を小さく設定することが
できるため、低電圧での動作を可能とすることができ
る。
【０２１０】〔実施例１０〕本実施例では、本発明を応
用して作製したＴＦＴをＳＲＡＭ（Static RondomAcces
s Memory ）に応用した例について説明する。説明には
図１３を用いることとする。
【０２１１】ＳＲＡＭはフリップフロップ等の双安定回
路を記憶素子に用いたメモリであって、双安定回路のＯ
Ｎ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応し
て２進情報値（０または１）を記憶するものである。電
源の供給がある限り記憶が保持される点で有利である。
【０２１２】記憶回路はＮ−ＭＯＳやＣ−ＭＯＳで構成
される。図１３（Ａ）に示すＳＲＡＭの回路は受動負荷
素子に高抵抗を用いた回路である。
【０２１３】１３０１で示されるのはワード線であり、
１３０２はビット線である。１３０３は高抵抗で構成さ
れる負荷素子であり、１３０４で示されるような２組の
ドライバトランジスタと１３０５で示されるような２組
のアクセストランジスタとでＳＲＡＭが構成される。
【０２１４】ＴＦＴの断面構造を図１３（Ｂ）に示す。
石英基板もしくはシリコン基板でなる基体１３０６上に
下地膜として酸化珪素膜１３０７を成膜し、その上に本
発明を応用したＴＦＴを作製することができる。１３０
８は実施例１に従って形成されたモノドメイン領域から
なる活性層である。
【０２１５】活性層１３０８はゲイト絶縁膜１３０９で
覆われ、その上にはゲイト電極１３１０が形成される。
そして、その上に層間絶縁膜１３１１が積層された後、
ソース電極１３１２が形成される。このソース電極１３
１２の形成と同時にビット線１３０２およびドレイン電
極１３１３が形成される。
【０２１６】その上には再び層間絶縁膜１３１４が積層
され、次に高抵抗負荷としてポリシリコン膜１３１５が
形成される。１３１６は絶縁膜でなる保護膜である。
【０２１７】以上のような構成でなるＳＲＡＭの特徴
は、高速動作が可能で、信頼性が高くシステムへの組む
込みが容易なことなどである。
【０２１８】〔実施例１１〕本実施例では、実施例３の
半導体装置および実施例６のＣＭＯＳ構造を用いて同一
基体上にアクティブマトリクス領域とこのアクティブマ
トリクス領域を駆動する周辺駆動回路とを集積化した例
を示す。
【０２１９】集積化されたアクティブマトリクス型の液
晶表示装置を構成する一方の基体は以下ような構成を有
している。即ち、アクティブマトリクス領域には、マト
リクス状に配置された画素のそれぞれにスイッチング用
の薄膜トランジスタが少なくとも一つ配置され、このア
クティブマトリクス領域を駆動するための周辺回路がア
クティブマトリクス領域の周囲に配置されている。そし
てこれらの回路は全て１枚のガラス基板（または、石英
基板やシリコン基板でもよい）上に集積化されている。
【０２２０】このような構成に本明細書で開示する発明
を利用すると、単結晶上に形成したＭＯＳ−ＦＥＴに匹
敵する性能を有する薄膜トランジスタでもってアクティ
ブマトリクス領域と周辺回路とを構成することができ
る。
【０２２１】即ち、図４で示す薄膜トランジスタでもっ
てアクティブマトリクス領域の画素ＴＦＴを構成し、図
８〜図１０で示すＣＭＯＳ構成でもって周辺回路を構成
する。
【０２２２】アクティブマトリクス領域に配置される薄
膜トランジスタは、画素電極に保持された電荷を所定の
時間でもって維持する必要から、そのオフ電流値を極力
小さくすることが望まれる。
【０２２３】本発明による薄膜トランジスタはその活性
層がモノドメイン領域で形成されているため、オフ電流
が優先的に流れるパス（電流経路）となりうる結晶粒界
が実質的に存在しない。従って、オフ電流の小さい薄膜
トランジスタを配置することが可能である。
【０２２４】一方で周辺駆動回路はＣＭＯＳ回路が多用
される。そしてその特性を高いものとするためには、Ｃ
ＭＯＳ回路を構成するＮチャネル型の薄膜トランジスタ
とＰチャネル型の薄膜トランジスタとの特性を極力そろ
えることが必要とされる。
【０２２５】このような目的のためには、実施例６（図
８〜図１０参照）に示したようなＣＭＯＳ構造が最適な
ものとなる。
【０２２６】このようにしてそれぞれの回路に好ましい
特性を有した構成でなる集積化されたアクティブマトリ
クス型の液晶表示装置を得ることができる。
【０２２７】〔実施例１２〕本実施例では実施例３にお
いてゲイト絶縁膜の形成工程を異なるものとした場合の
例について説明する。
【０２２８】まず、実施例１と同様の工程を経てモノド
メイン領域を含む半導体薄膜を形成し、次いでモノドメ
イン領域のみを選択的に利用して半導体装置の活性層を
形成する。
【０２２９】次に、活性層を覆う様にして200 〜1500Å
（本実施例では800 Å）の厚さの珪素を主成分とする絶
縁膜（本実施例では酸化珪素膜）をＣＶＤ法またはＰＶ
Ｄ法に代表される気相法により成膜する。この時、酸化
珪素膜の膜厚は最終的な絶縁耐圧を考慮して決定すれば
良い。また、酸化珪素膜の代わりに酸化窒化珪素膜や窒
化珪素膜を用いることもできる。
【０２３０】酸化珪素膜の成膜が終了したら、ハロゲン
元素を含む雰囲気における加熱処理を行う。この加熱処
理の最大の目的は活性層中に残存するニッケル等の金属
残存物をゲッタリング除去することにある。この加熱処
理は600 〜1100℃の温度範囲で行うことができるが、十
分なゲッタリング効果を得るためには700 ℃を超える温
度（好ましくは800 〜1000℃）で行うことが望ましい。
【０２３１】なお、基板としてガラス基板を用いている
場合には耐熱性を考慮して600 〜650 ℃で行う必要があ
る。また、基板として石英基板等の耐熱性の高い材料を
用いる場合にはその上限温度は1100℃（好ましくは1000
℃) 程度まで上げることができる。
【０２３２】本実施例では基板として石英基板を用い、
上記加熱処理を酸素に対して0.5 〜10％（本実施例では
３％）の塩化水素（ＨＣｌ）を含有した雰囲気において
行う。ＨＣｌ濃度を上記濃度以上とすると結晶性珪素膜
の膜表面が荒れてしまう。また、この時、処理温度は95
0 ℃とし、処理時間は0.5hr とする。
【０２３３】なお、ハロゲン元素を含む雰囲気を形成す
るには、酸素雰囲気中にＨＣｌ、ＨＦ、ＨＢｒ、Ｃ
ｌ2 、ＮＦ3 、Ｆ2 、Ｂｒ2 から選ばれた一種または複
数種類のガスを添加すれば良い。
【０２３４】この工程の結果、ハロゲン元素による金属
元素のゲッタリング作用が働き、活性層中に含まれるニ
ッケルが 1×1017atoms/cm3 以下（好ましくは 1×1016
atoms/cm3 以下、さらに好ましくはスピン密度以下）に
までゲッタリング除去される。なお、上記濃度はＳＩＭ
Ｓ（質量二次分析）の測定結果から得られる測定値であ
る。
【０２３５】また、活性層と前述の酸化珪素膜との界面
においては熱酸化反応が進行し、200 Å程度の熱酸化膜
が形成される。また、その時、活性層の最終的な膜厚が
200〜300 Å（代表的には250 Å）となる様に設定して
おくとオフ電流を低減する上で効果的である。
【０２３６】なお、本実施例では上記ハロゲン元素を含
む雰囲気における加熱処理に引き続いて窒素雰囲気中、
950 ℃1hr 程度の加熱処理を施すことで熱酸化膜および
珪素を主成分とする絶縁膜の膜質を向上させている。
【０２３７】ところでニッケルは活性層を構成する結晶
性珪素膜の結晶粒界に偏析していると考えられるが、除
去されることで結晶粒界には未結合手が多数発生する。
この多数の未結合手は950 ℃という加熱処理によって互
いに再結合してトラップ準位等の少ない結晶粒界を形成
する。
【０２３８】また、ハロゲン元素を含む雰囲気における
加熱処理を施した結果、活性層とゲイト絶縁膜との界面
付近にはハロゲン元素が高濃度に残留する。ＳＩＭＳ測
定によれば 1×1019〜 1×1020atoms/cm3 の濃度で存在
する。
【０２３９】さらに、活性層と前述の酸化珪素膜との界
面に形成された熱酸化膜は、前記酸化珪素膜と共にゲイ
ト絶縁膜を構成する。この時、熱酸化膜が形成される際
に活性層界面の欠陥準位や格子間シリコン原子等を減少
させるため、活性層とゲイト絶縁膜との界面状態は非常
に優れたものとなる。
【０２４０】以上の様に、本実施例に示す加熱処理を行
うことでニッケル等の金属元素を低減することができ
る。ニッケル等の金属元素を低減することは半導体装置
としての信頼性を向上させる上で非常に重要である。ま
た、活性層の結晶状態を改善し、さらに界面状態の良好
なゲイト絶縁膜を形成することができる。
【０２４１】以上の結果、優れた電気特性と高い信頼性
を有する半導体装置を実現することが可能となる。
【０２４２】〔実施例１３〕本実施例は活性層とゲイト
絶縁膜との界面状態を改善することに注目した場合の例
である。特に、基板としてガラス基板を用いる場合にお
いて効果を発揮する技術である。
【０２４３】まず、実施例１と同様の工程を経てモノド
メイン領域を含む半導体薄膜を形成し、次いでモノドメ
イン領域のみを選択的に利用して半導体装置の活性層を
形成する。そして、実施例１２と同様に200 〜1500Åの
厚さの酸化珪素膜をＣＶＤ法またはＰＶＤ法により成膜
する。
【０２４４】この状態で500 〜700 ℃（代表的には640
〜650 ℃) の加熱処理を行う。この温度範囲はガラス基
板に歪や反りを生ずることなく熱酸化膜を形成するため
に設定される温度である。また、この加熱処理は酸素の
みの雰囲気でも良いし、ハロゲン元素を含む雰囲気であ
っても良い。また、雰囲気中に水蒸気を含むウェット雰
囲気とすることもできる。
【０２４５】本実施例の条件で加熱処理を行う場合、0.
5 〜2hr 程度も処理すれば数十Å未満（例えば10〜90
Å）の熱酸化膜が形成される。そして、熱酸化膜の成長
はこの程度の膜厚にほぼ収束する。
【０２４６】本発明者らの知見によると、活性層および
ゲイト絶縁膜の極界面付近（界面から活性層側およびゲ
イト絶縁膜側に向かって10〜30Å程度の領域）に固定電
荷や欠陥準位等が集中するため、この領域が活性層とゲ
イト絶縁膜との界面状態を決定するといって過言ではな
い。
【０２４７】従って、活性層とゲイト絶縁膜との界面状
態を良好なものとするには、活性層界面の僅か10〜30Å
の領域を熱酸化する（活性層が10〜30Å減じ、新たに20
〜60Åの熱酸化膜が形成される) ことで極界面近傍の固
定電荷や欠陥準位を消滅させれば良いのである。換言す
れば、良好な界面状態を実現するためには僅か数十Å未
満の熱酸化膜が形成できれば十分なのである。
【０２４８】本発明に対して本実施例の様な熱酸化工程
を組み込むことで、ガラス基板等の様な耐熱性の弱い基
板上にも優れた特性を有する半導体装置を作製すること
が可能となる。
【０２４９】〔実施例１４〕本実施例ではゲイト電極と
して結晶性珪素膜（ポリシリコン膜）を利用した例を示
す。説明には図１５を用いる。
【０２５０】図１５（Ａ）において、１５０１はガラス
基板、１５０２は下地膜、１５０３は実施例１に示す工
程で得られたモノドメイン領域でなる活性層、１５０４
はゲイト絶縁膜、１５０５は一導電性を付与したポリシ
リコン膜でなるゲイト電極である。
【０２５１】次に、この状態で活性層１５０３に対して
一導電性を付与する不純物イオンの注入を行なう。そし
て、このイオン注入工程により不純物領域１５０６、１
５０７が形成される。
【０２５２】不純物イオンの注入が終了したら、窒化珪
素膜１５０８を 0.5〜1 μｍの厚さに成膜する。成膜方
法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法の
いずれであっても良い。また、窒化珪素膜以外に酸化珪
素膜を用いても良い。
【０２５３】こうして図１５（Ｂ）の状態が得られる。
図１５（Ｂ）の状態が得られたら、次に窒化珪素膜１５
０８をエッチバック法によりエッチングして、ゲイト電
極１５０５の側壁にのみ残す。こうして残された窒化珪
素膜はサイドウォール１５０９として機能する。
【０２５４】この際、ゲイト絶縁膜１５０４はゲイト電
極１５０５およびサイドウォール１５０９がマスクとな
った領域以外が除去されて図１５（Ｃ）に示す様な状態
で残存する。
【０２５５】次に、図１５（Ｃ）に示す状態で再び不純
物イオンの注入を行なう。この時、ドーズ量は先程のイ
オン注入のドーズ量よりも高めとしておく。このイオン
注入の際、サイドウォール１５０９の直下の領域１５１
０、１５１１はイオン注入が行なわれないので、不純物
イオンの濃度に変化はない。しかし、露出した領域１５
１２、１５１３はさらに高濃度の不純物イオンが注入さ
れることになる。
【０２５６】以上の様に２度目のイオン注入を経て、ソ
ース領域１５１２、ドレイン領域１５１３およびソース
／ドレイン領域よりも不純物濃度の低い低濃度不純物領
域（ＬＤＤ領域）１５１０、１５１１が形成される。な
お、ゲイト電極１５０５の直下はアンドープな領域であ
り、チャネル形成領域１５１４となる。
【０２５７】以上の工程を経て図１５（Ｃ）の状態が得
られたら、300 Åの厚さの図示しないチタン膜を成膜
し、チタン膜とシリコン膜とを反応させる。そして、チ
タン膜を除去した後、ランプアニール等による加熱処理
を行なうことでソース領域１５１２、ドレイン領域１５
１３、ゲイト電極１５０５の露出表面にチタンシリサイ
ド１５１５〜１５１７を形成する。（図１５（Ｄ））
【０２５８】なお、上記工程はチタン膜の代わりにタン
タル膜、タングステン膜、モリブデン膜等を用いること
も可能である。
【０２５９】次に、層間絶縁膜１５１８として酸化珪素
膜を5000Åの厚さに成膜し、ソース配線１５１９、ドレ
イン配線１５２０、ゲイト配線１５２１を形成する。こ
うして図１５（Ｄ）に示す構造のＴＦＴが完成する。
【０２６０】本実施例で示す構造のＴＦＴは、配線とＴ
ＦＴとの接続がチタンシリサイド１５１５〜１５１７を
介して行われるため、良好なオーミックコンタクトを実
現することができる。
【０２６１】〔実施例１５〕本明細書中における半導体
装置とは、半導体を利用することで機能する装置全般を
指しており、実施例１１に示す様な構成でなるアクティ
ブマトリクス型の電気光学装置（液晶表示装置、ＥＬ表
示装置、ＥＣ表示装置等）およびその様な電気光学装置
を組み込んだ応用製品をもその範疇に含むものとする。
【０２６２】本実施例では、その応用製品について図例
を挙げて説明する。本発明を利用した半導体装置として
はＴＶカメラ、ヘッドマウントディスプレイ、カーナビ
ゲーション、プロジェクション（フロント型とリア型が
ある）、ビデオカメラ、パーソナルコンピュータ等が挙
げられる。簡単な説明を図１６を用いて行う。
【０２６３】図１６（Ａ）はモバイルコンピュータであ
り、本体２００１、カメラ部２００２、受像部２００
３、操作スイッチ２００４、表示装置２００５で構成さ
れる。本発明は表示装置２００５や装置内部に組み込ま
れる集積化回路等に対して適用される。
【０２６４】図１６（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。表示装置２１０２は比較的小型
のサイズのものが２枚使用される。
【０２６５】図１６（Ｃ）はカーナビゲーションであ
り、本体２１０１、表示装置２１０２、操作スイッチ２
１０３、アンテナ２１０４で構成される。本発明は表示
装置２１０２や装置内部の集積化回路等に対して適用で
きる。表示装置２２０２はモニターとして利用される
が、地図の表示が主な目的なので解像度の許容範囲は比
較的広いと言える。
【０２６６】図１６（Ｄ）は携帯電話であり、本体２３
０１、音声出力部２３０２、音声入力部２３０３、表示
装置２３０４、操作スイッチ２３０５、アンテナ２３０
６で構成される。本発明は表示装置２３０４や装置内部
の集積化回路等に対してに適用できる。
【０２６７】図１６（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、音声入力部２４０３、操
作スイッチ２４０４、バッテリー２４０５、受像部２４
０６で構成される。本発明は表示装置２４０２や装置内
部の集積化回路等に対して適用できる。
【０２６８】図１６（Ｆ）はフロントプロジェクション
であり、本体２５０１、光源２５０２、反射型表示装置
２５０３、光学系（ビームスプリッターや偏光子等が含
まれる）２５０４、スクリーン２５０５で構成される。
スクリーン２５０５は会議や学会発表などのプレゼンテ
ーションに利用される大画面スクリーンであるので、表
示装置２５０３は高い解像度が要求される。
【０２６９】また、本実施例に示した電気光学装置以外
にも、リアプロジェクションやハンディターミナルなど
の携帯型情報端末機器に適用することができる。以上の
様に、本発明の応用範囲は極めて広く、あらゆる分野の
表示媒体に適用することが可能である。
【０２７０】
【発明の効果】本発明は意図的に結晶核となるサイトを
形成して結晶粒径を制御できる点が大きな特徴である。
そして、こうして形成される比較的大きな結晶粒径の結
晶粒をレーザー光等の照射により単結晶化する点も大き
な特徴である。
【０２７１】これら技術の効果として、表面に絶縁膜を
有する基体上に実質的に単結晶と見なせるモノドメイン
領域を形成することが実現できる。即ち、単結晶に匹敵
する結晶性を有する結晶性珪素膜を用いて薄膜トランジ
スタ等の半導体装置の活性層を構成することが可能とな
る。
【０２７２】従って、公知の単結晶ウエハーを用いた集
積回路に匹敵する性能を有した半導体回路を構築するこ
とが実現できる。
【図面の簡単な説明】
【図１】 モノドメイン領域を有する半導体薄膜の
形成工程を示す図
【図２】 モノドメイン領域の構成を示す図
【図３】 モノドメイン領域を有する半導体薄膜の
形成工程を示す図
【図４】 半導体装置の作製工程を示す図
【図５】 ＳＯＩ技術の問題点を示す図
【図６】 モノドメイン領域の構成を示す図
【図７】 モノドメイン領域に形成された活性層を
示す図
【図８】 半導体装置の作製工程を示す図
【図９】 半導体装置の作製工程を示す図
【図１０】 半導体装置の作製工程を示す図
【図１１】 半導体装置の作製工程を示す図
【図１２】 ＤＲＡＭの構成を示す図
【図１３】 ＳＲＡＭの構成を示す図
【図１４】 人工石英ターゲットの成分表を示す図表
【図１５】 半導体装置の作製工程を示す図。
【図１６】 応用製品の例を説明するための図。
【符号の説明】
１０１ ガラス基板 １０２ 酸化珪素膜 １０３ 凹または凸パターン １０４ 非晶質珪素膜 １０５ ニッケル層 １０６ 凹または凸部 １０７ 縦成長領域 １０８ 横成長領域 １０９ 結晶性珪素膜 ２０１ 縦成長領域 ２０２ 横成長領域 ２０３ 結晶粒界 ２０４ 接合界面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面上に酸化珪素膜を形成し、 少なくとも一つの凹または凸パターンを前記酸化珪素膜
    をパターニングして形成し、前記酸化珪素膜上に非晶質
    半導体膜を形成し、 前記非晶質半導体膜の結晶化を助長する金属元素を前記
    非晶質半導体膜に接して配置し、 加熱処理によって前記非晶質半導体膜を結晶化し、結晶
    性半導体膜とし、 光を照射することによって前記結晶性半導体膜をモノド
    メイン領域へと変成する半導体装置の作製方法。
JP2000034509A 1996-02-23 2000-02-14 半導体装置の作製方法 Expired - Fee Related JP4001702B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6189496 1996-02-23
JP8-61894 1996-02-23
JP8-61893 1996-02-23
JP6189396 1996-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33633996A Division JP3476320B2 (ja) 1996-02-23 1996-12-02 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法

Publications (3)

Publication Number Publication Date
JP2000228361A true JP2000228361A (ja) 2000-08-15
JP2000228361A5 JP2000228361A5 (ja) 2004-11-25
JP4001702B2 JP4001702B2 (ja) 2007-10-31

Family

ID=26402979

Family Applications (3)

Application Number Title Priority Date Filing Date
JP33633996A Expired - Fee Related JP3476320B2 (ja) 1996-02-23 1996-12-02 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP20615098A Expired - Fee Related JP4067651B2 (ja) 1996-02-23 1998-07-22 半導体装置の作製方法
JP2000034509A Expired - Fee Related JP4001702B2 (ja) 1996-02-23 2000-02-14 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP33633996A Expired - Fee Related JP3476320B2 (ja) 1996-02-23 1996-12-02 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP20615098A Expired - Fee Related JP4067651B2 (ja) 1996-02-23 1998-07-22 半導体装置の作製方法

Country Status (5)

Country Link
US (4) US5893730A (ja)
JP (3) JP3476320B2 (ja)
KR (2) KR100279107B1 (ja)
CN (2) CN1153256C (ja)
TW (1) TW316993B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765265B2 (en) 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
TW463378B (en) 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP4027449B2 (ja) * 1996-02-23 2007-12-26 株式会社半導体エネルギー研究所 半導体薄膜及び半導体装置の作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3765902B2 (ja) * 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6239040B1 (en) * 1998-06-23 2001-05-29 United Microelectronics Corp. Method of coating amorphous silicon film
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW490770B (en) * 1999-06-28 2002-06-11 Hitachi Ltd Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus
US6599788B1 (en) 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
KR100362703B1 (ko) * 1999-11-11 2002-11-29 삼성전자 주식회사 박막트랜지스터 제조방법
US6653657B2 (en) * 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4986333B2 (ja) * 2000-03-27 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
KR100396742B1 (ko) * 2000-11-23 2003-09-02 주식회사일진 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7118780B2 (en) * 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2002313804A (ja) * 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4802400B2 (ja) * 2001-06-13 2011-10-26 ソニー株式会社 スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP5072157B2 (ja) 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003197526A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置の製造方法、半導体装置、表示装置、および電子機器
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
KR100481073B1 (ko) * 2002-07-09 2005-04-07 삼성전자주식회사 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US6874786B2 (en) * 2003-07-17 2005-04-05 Shuffle Master, Inc. Blackjack game with side wager on displayed cards
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
JP4602023B2 (ja) * 2003-07-31 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005294630A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
JP4019377B2 (ja) * 2004-04-01 2007-12-12 セイコーエプソン株式会社 半導体装置の製造方法および半導体装置
JP4560708B2 (ja) * 2004-04-13 2010-10-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100592174C (zh) * 2005-05-21 2010-02-24 香港科技大学 一种透反式液晶器件及其制备方法
JP2007208132A (ja) * 2006-02-03 2007-08-16 Ngk Insulators Ltd 積層体の検査方法及びヒートスプレッダモジュールの検査方法
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US8338278B2 (en) * 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP2011139052A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
CN102646602B (zh) * 2012-04-23 2016-04-20 清华大学 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管
CN107170835B (zh) * 2017-07-07 2020-08-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712874A (en) * 1985-12-25 1987-12-15 Canon Kabushiki Kaisha Ferroelectric liquid crystal device having color filters on row or column electrodes
EP0449524B1 (en) * 1990-03-24 1997-05-28 Canon Kabushiki Kaisha Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5576870A (en) * 1993-04-23 1996-11-19 Matsushita Electric Industrial Co., Ltd. Liquid crystal display panel having a phase grating formed of liquid crystal molecules
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JPH086074A (ja) * 1994-06-22 1996-01-12 Sony Corp 表示素子用トランジスタアレイおよびその製造方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW525138B (en) * 2000-02-18 2003-03-21 Semiconductor Energy Lab Image display device, method of driving thereof, and electronic equipment
US6577531B2 (en) * 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765265B2 (en) 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor

Also Published As

Publication number Publication date
KR100279107B1 (ko) 2001-02-01
CN1153256C (zh) 2004-06-09
JPH1187243A (ja) 1999-03-30
KR970063762A (ko) 1997-09-12
JP3476320B2 (ja) 2003-12-10
JP4001702B2 (ja) 2007-10-31
KR100285865B1 (ko) 2001-03-15
TW316993B (ja) 1997-10-01
US5893730A (en) 1999-04-13
JP4067651B2 (ja) 2008-03-26
CN1532947A (zh) 2004-09-29
CN1328797C (zh) 2007-07-25
US20020034863A1 (en) 2002-03-21
US6291275B1 (en) 2001-09-18
US6133073A (en) 2000-10-17
US6458637B1 (en) 2002-10-01
JPH09289166A (ja) 1997-11-04
CN1162189A (zh) 1997-10-15

Similar Documents

Publication Publication Date Title
JP4067651B2 (ja) 半導体装置の作製方法
US7375401B2 (en) Static random access memory using thin film transistors
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
KR100483302B1 (ko) 반도체장치
JP3597331B2 (ja) 半導体装置の作製方法
US6524896B1 (en) Semiconductor device and method of fabricating the same
KR100467557B1 (ko) 반도체박막및반도체장치
KR100500033B1 (ko) 반도체장치
JPH09312404A (ja) 半導体装置およびその作製方法
JPH10125927A (ja) 半導体装置およびその作製方法
JPH1187732A (ja) 半導体装置およびその作製方法
JPH09289165A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP4027449B2 (ja) 半導体薄膜及び半導体装置の作製方法
JPH09289167A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
CN100502053C (zh) 半导体器件
JP2005229127A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees