JPH1187732A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH1187732A
JPH1187732A JP26282197A JP26282197A JPH1187732A JP H1187732 A JPH1187732 A JP H1187732A JP 26282197 A JP26282197 A JP 26282197A JP 26282197 A JP26282197 A JP 26282197A JP H1187732 A JPH1187732 A JP H1187732A
Authority
JP
Japan
Prior art keywords
region
semiconductor film
film
amorphous semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26282197A
Other languages
English (en)
Other versions
JP3753845B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP26282197A priority Critical patent/JP3753845B2/ja
Publication of JPH1187732A publication Critical patent/JPH1187732A/ja
Application granted granted Critical
Publication of JP3753845B2 publication Critical patent/JP3753845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 横成長領域の結晶成長距離を制御するための
技術を提供する。 【解決手段】 ドライバーTFT101、102から構
成されるドライバー領域と、画素TFT103から構成
される画素領域との間にストッパー領域106を形成す
る。触媒元素の導入領域104から結晶成長した横成長
領域105(斜線部)は、ストッパー領域106まで成
長した時点で強制的に成長が止まる。こうすることで横
成長の成長距離を意図的に制御することが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本願発明は、半導体薄膜を利
用した薄膜トランジスタ(TFT)を構成に含む半導体
装置およびその作製方法に関する。
【0002】なお、本明細書中において「半導体装置」
とは、半導体を利用して機能しうる装置全てを含む。従
って、本明細書中に記載されたTFT、半導体素子、電
気光学装置及び電子機器は全て半導体装置の範疇に含ま
れる。
【0003】
【従来の技術】近年、高温ポリシリコン及び低温ポリシ
リコンを用いた周辺回路一体型のアクティブマトリクス
型液晶パネルの商品化が相次いでいる。現状では液晶駆
動回路としてシフトレジスタやアナログスイッチ等が内
蔵されているが、イメージセンサ、メモリ、MPU、A
SIC等を内蔵したインテリジェントパネルの開発が急
速に進められている。
【0004】この様な駆動回路さらには論理回路をも内
蔵するためには個々のTFT特性、特に動作速度を高速
なものとし、高速動作の可能な半導体回路を構成する必
要がある。そして、そのためには非常に結晶性の高い半
導体薄膜を実現することが不可欠である。
【0005】そこで本発明者らは、高い結晶性を有する
半導体薄膜を形成する技術として特開平8-78329 号公報
記載の技術を開示している。同公報記載の技術は、非晶
質半導体薄膜に対して選択的に結晶化を助長する触媒元
素を導入し、その領域を起点とした結晶成長を行わせる
技術が開示されている。
【0006】本発明者らは、触媒元素の添加領域を中心
として広がる結晶領域を横成長領域と呼び、単に触媒元
素を添加して結晶化させた領域とは明確に区別してい
る。この横成長領域は、200 μm程度の長さにまで結晶
成長させることができる。
【0007】また、横成長領域の特徴は、幅数百nmの棒
状または偏平棒状結晶(内部はほぼ単結晶と見なせる結
晶性を有する)が、マクロ的には互いに概略平行に並
び、特定の方向性をもって結晶成長している点にある。
即ち、単結晶ライクな結晶粒が規則性をもって配列して
いるので非常に高い結晶性が得られる。
【0008】
【発明に至るまでの過程】前述の様なアクティブマトリ
クス型液晶パネル及びインテリジェントパネルにおい
て、メモリの記憶セル、液晶パネルの表示セル、イメー
ジセンサの受光セルなどは同一パターンの繰り返しで構
成されたマトリクス回路で構成される。これらマトリク
ス回路の共通の特徴としては、単一セルが小さく、占有
面積が大きいことが挙げられる。また、マトリクスの配
置(セル間隔、アスペクト比等)は設計事項の制約によ
り自由に調節することができない。
【0009】そのため、特開平8-78329 号公報記載の技
術を利用するにあたって不具合が生じてしまう。それは
触媒元素の導入領域が10〜20μmと大きく、結晶化後は
その領域を除去しなくてはならないという理由から生じ
る。
【0010】例えば液晶パネルの表示セルを例にとる
と、セルピッチ(画素間距離)が30μm以下と狭くな
れば、表示セルのマトリクス回路内に触媒元素の導入領
域を形成することは実質的に不可能である。また、200
μm程度に成長させた横成長領域でもマトリクス回路全
体をカバーすることはできない。
【0011】以上の様に、マトリクス回路内では触媒元
素の導入領域を形成することができず、特開平8-78329
号公報記載の技術を利用することはできない。ところ
が、幸いにもマトリクス回路を構成する表示セル、記憶
セル、受光セル等に配置されるTFTはさほど動作速度
を要求されない。
【0012】そのため触媒元素を利用しないで結晶化さ
せたポリシリコン膜、場合によってアモルファスシリコ
ン膜でも十分な機能を得られる。また、触媒元素は結晶
化には有効であるが、結晶化後はTFT特性のバラツキ
の原因となる恐れがあるので、マトリクス回路の様に極
力バラツキを排除すべき回路にとって触媒元素を利用し
ないで済む利点は大きい。
【0013】従って、駆動回路や論理回路等の様に高い
動作速度を必要とする回路を配置する領域には触媒元素
を利用した半導体薄膜を形成し、表示セル等の様にさほ
ど高い動作速度を必要としない回路を配置する領域には
触媒元素を利用しないで結晶化させた半導体薄膜を形成
する様な構成が望ましいと言える。
【0014】ところが、半導体回路の集積度は益々向上
しているため触媒元素を利用する領域と利用しない領域
とが非常に近接して形成されることが多い。従って、 1
00〜200 μm程度にまで成長する横成長領域の先端部分
が、触媒元素を利用しない領域に入り込んでしまう様な
事態が起こりうる。
【0015】この様子を図2を用いて説明する。図2は
熱結晶化工程を終え、横成長領域を形成した時点での様
子を表している。図2において、201、202はドラ
イバー回路を構成するTFT(ドライバーTFT)の活
性層となる領域、203は画素マトリクス回路を構成す
るTFT(画素TFT)の活性層となる領域、204は
触媒元素の導入領域、205で示される斜線部は横成長
領域である。
【0016】図2に示す様に、ドライバーTFTの活性
層となる領域201、202のみが含まれる様に横成長
領域を形成するつもりであっても、横成長領域205の
成長距離が長過ぎてしまい、画素TFTの活性層となる
領域203の一部までもが横成長領域205に含まれて
しまっている。
【0017】この場合、横成長領域に含まれる領域と含
まれない領域とでは結晶性の異なる活性層が形成され
る。即ち、マトリクス回路を構成する領域(触媒元素を
使用しない領域)内で活性層の結晶性の均一性が崩れ、
バラツキを生じる。
【0018】また、横成長領域の先端部分が触媒元素を
利用しない領域に入り込まない様にマージンをとってし
まうと、半導体回路の集積度を低下させることになり好
ましいものではない。
【0019】
【発明が解決しようとする課題】本願発明は以上の様な
問題点を鑑みて成された技術であり、横成長領域の成長
距離を制御するための技術を提供することを課題とす
る。そして、同一基板上において、触媒元素を利用する
領域と利用しない領域とを高い集積度で形成するための
技術を提供することを課題とする。
【0020】
【課題を解決するための手段】本明細書で開示する発明
の構成は、画素マトリクス回路と当該画素マトリクス回
路を駆動する駆動回路とを同一基板上に一体形成した構
成を含む半導体装置であって、前記画素マトリクス回路
及び前記駆動回路は複数のTFTから構成され、前記駆
動回路を構成する複数のTFTの活性層のみに当該活性
層の結晶化を助長する触媒元素が含まれていることを特
徴とする。
【0021】また、上記構成の半導体装置を実現するた
めには、絶縁表面を有する基板上に非晶質半導体膜を形
成する工程と、前記非晶質半導体膜上にマスク絶縁膜を
形成する工程と、前記マスク絶縁膜にパターニングを施
し、第1の開口部を形成する工程と、前記第1の開口部
において露出した前記非晶質半導体膜を除去する工程
と、前記マスク絶縁膜に再度のパターニングを施し、第
2の開口部を形成する工程と、前記第2の開口部におい
て露出した前記非晶質半導体膜に当該非晶質半導体膜の
結晶化を助長する触媒元素を保持または添加する工程
と、加熱処理により前記非晶質半導体膜の一部を結晶化
する工程と、を含むことを特徴とする半導体装置の作製
方法が必要である。
【0022】また、他の発明の構成は、絶縁表面を有す
る基板上に非晶質半導体膜を形成する工程と、前記非晶
質半導体膜にパターニングを施し、第1の開口部を形成
する工程と、前記第1の開口部において露出した前記非
晶質半導体膜を除去する工程と、前記非晶質半導体膜上
にマスク絶縁膜を形成する工程と、前記マスク絶縁膜に
パターニングを施し、第2の開口部を形成する工程と、
前記第2の開口部において露出した前記非晶質半導体膜
に当該非晶質半導体膜の結晶化を助長する触媒元素を保
持または添加する工程と、加熱処理により前記非晶質半
導体膜の一部を結晶化する工程と、を含むことを特徴と
する。
【0023】また、他の発明の構成は、絶縁表面を有す
る基板上に非晶質半導体膜を形成する工程と、前記非晶
質半導体膜上にマスク絶縁膜を形成する工程と、前記マ
スク絶縁膜にパターニングを施し、第1の開口部を形成
する工程と、前記第1の開口部において露出した前記非
晶質半導体膜に不純物元素を添加する工程と、前記マス
ク絶縁膜に再度のパターニングを施し、第2の開口部を
形成する工程と、前記第2の開口部において露出した前
記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長
する触媒元素を保持または添加する工程と、加熱処理に
より前記非晶質半導体膜の一部を結晶化する工程と、を
含むことを特徴とする。
【0024】
【発明の実施の形態】本願発明の実施の形態を図1を用
いて説明する。本願発明ではドライバー領域(駆動回路
や論理回路を構成する領域)と画素領域(マトリクス回
路を構成する領域)との境界にあたる部分に、横成長領
域の成長を強制的に制止する領域を設けることに特徴が
ある。
【0025】図1において、101、102はドライバ
ーTFTの活性層となる領域、103は画素TFTの活
性層となる領域、104は触媒元素の導入領域である。
【0026】非晶質半導体膜の結晶化工程では、触媒元
素の導入領域104から基板と概略平行に棒状または偏
平棒状結晶が成長し、横成長領域105を形成する。こ
の時、横成長領域の成長方向の前方、即ち、ドライバー
領域と画素領域との境界部分に横成長領域のストッパー
領域106を設ける点が本願発明の特徴である。
【0027】このストッパー領域106は、強制的に棒
状結晶の成長を終了させるための領域であり、以下の様
な方法で形成される。 (1) 非晶質半導体膜そのものを除去し、結晶成長の
連続性を妨げる。 (2) 意図的に高濃度な不純物領域を形成して結晶成
長の連続性を妨げる。
【0028】この様な構成とすることで、横成長領域1
05の進行を強制的に制止することが可能となる。その
ため、横成長領域105の画素領域内への進行が防が
れ、画素領域内における結晶性の均一性を確保すること
ができる。
【0029】なお、本願発明は横成長領域を利用する領
域と利用しない領域との境界を明確にすることを目的と
している。従って、画素領域とドライバー領域とを区別
するといった特定部分への適用に限定されず、その様な
区別が必要となる全ての回路部分に対しても本願発明を
適用することは可能である。
【0030】
【実施例】
〔実施例1〕本実施例では、本願発明を利用した半導体
装置の作製工程を示す。具体的には同一基板上にドライ
バー回路と画素マトリクス回路とを一体形成した反射型
LCDの作製工程について図3を用いて説明する。
【0031】まず、石英基板301上に20〜100 nm厚の
非晶質半導体膜302を形成する。石英基板の代わりに
シリコン基板またはセラミックス基板に下地絶縁膜を設
けた基板を用いても良い。また、本実施例では非晶質半
導体膜として非晶質珪素膜を用いるが、Six Ge1-x (0<
X<1)で示される化合物半導体を用いても良い。
【0032】次に、酸化珪素膜または窒化珪素膜でなる
マスク絶縁膜303を50〜200 nmの厚さに形成する。非
晶質珪素膜302とマスク絶縁膜303を連続成膜する
と、その界面において結晶成長を阻害しうる界面準位が
減るので有効である。そして、パターニングによりマス
ク絶縁膜303、非晶質珪素膜302を順次エッチング
し、ストッパー領域304を形成する。ストッパー領域
304は開口幅 1〜5μmのスリット状に形成すれば良
い。(図3(A))
【0033】なお、上記エッチング工程は、CF4/O2/SF6
系ガスを用いた一括ドライエッチングを行えば良い。ま
たは、マスク絶縁膜303をフッ酸系エッチャントでエ
ッチングし、非晶質珪素膜302を塩素系ガスを用いて
ドライエッチングするかフッ硝酸を用いてウェットエッ
チングすれば良い。
【0034】こうして図3(A)の状態が得られたら、
マスク絶縁膜303を再びパターニングして開口幅5〜
20μmのスリット状の開口部305を形成する。そし
て、重量換算で10〜100ppmのニッケルを含んだ酢酸ニッ
ケル塩溶液をスピンコート法により塗布し、ニッケル含
有層306を形成する。この技術の詳細は特開平8-7832
9 号公報を参考にすると良い。(図3(B))
【0035】なお、図3(B)に示す様に、ストッパー
領域304内では非晶質珪素膜302の側面が露出して
しまい、その部分でニッケル含有層306と接してしま
うことになる。しかし、接触する面積が非常に小さいた
め問題とはならない。
【0036】上述のニッケルは珪素の結晶化を助長する
触媒元素として機能する。その様な触媒元素としては、
他にもコバルト(Co)、鉄(Fe)、銅(Cu)、パ
ラジウム(Pd)、白金(Pt)、金(Au)、ゲルマ
ニウム(Ge)、鉛(Pb)、錫(Sn)等を用いるこ
とが可能である。
【0037】また、上記触媒元素の添加工程はスピンコ
ート法に限らず、イオン注入法(質量分離を行ったイオ
ン添加)、イオンドーピング法(質量分離を行わないイ
オン添加)を用いることも可能である。また、CVD法
(MOCVD法も含む)、スパッタ法、蒸着法を用いて
添加することも可能である。
【0038】次に、 450〜500 ℃2時間程度の水素出し
の後、不活性雰囲気又は水素雰囲気中において 500〜70
0 ℃(代表的には 550〜650 ℃)の温度で 4〜24時間の
加熱処理を加えて非晶質珪素膜503の結晶化を行う。
本実施例では窒素雰囲気で600 ℃8時間の加熱処理を行
う。(図3(C))
【0039】この時、非晶質珪素膜302の結晶化はニ
ッケルを添加した領域(触媒元素の導入領域)307で
発生した核から優先的に進行し、基板301の基板面に
対してほぼ平行に成長した結晶領域308が形成され
る。本発明者らはこの結晶領域308を横成長領域と呼
んでいる。横成長領域は比較的揃った状態で個々の結晶
が集合しているため、全体的な結晶性に優れるという利
点がある。
【0040】本実施例では横成長領域の進行方向(矢印
で示される)の前方にストッパー領域304が形成さ
れ、非晶質珪素膜が一旦そこで途切れているのでそれ以
上には結晶成長が進行しない。即ち、309で示される
領域に横成長領域308が進行することはなく、横成長
領域308の成長が強制的に制止される。
【0041】また、この結晶化工程では600 ℃8時間と
いう加熱処理を施しているので、309で示される領域
も自然核発生によって結晶化して結晶領域となる。その
ため、横成長領域308とは全く異なる結晶構造をと
る。
【0042】例えば、横成長領域308は棒状結晶が互
いに概略平行、且つ、巨視的な方向性をもって並んでい
るのに対し、自然核発生による結晶領域309は個々の
結晶粒が不規則に存在するだけで何ら規則性が見出せな
い。この様な結晶構造の差はTEM(透過型電子顕微
鏡)観察で確認できる。
【0043】また、ラマン特性にも差が現れる。横成長
領域308と自然核発生による結晶領域309とでラマ
ン特性を比べると、横成長領域308の方がラマン強度
が高く、半値幅も狭い。半値幅が狭いということは結晶
性が良いということを意味しており、この事からも横成
長領域の結晶性の良さが確認できる。
【0044】また、ストッパー領域304では膜自体の
連続性が途切れているため、ニッケルの拡散もそれ以上
は進まない。そのため、ストッパー領域304で画素領
域を完全に取り囲んでしまえば、画素領域には全くニッ
ケルが存在しない状態を実現することができる。即ち、
横成長領域308には少なからずニッケルが存在する
が、結晶領域309には全くニッケルは存在しない場合
もある。
【0045】こうして図3(C)の状態が得られる。図
3(C)の状態を上面から見ると図1の状態となってい
る。
【0046】次に、マスク絶縁膜303をフッ酸系エッ
チャントを用いて除去する。なお、この時、ストッパー
領域304において下地(本実施例では石英)が露出し
ているので石英自体もエッチングされ、エッチング跡が
残る。本願発明を利用するとこの様な跡がどうしても形
成されてしまうが、この部分は後の層間絶縁膜等で凹凸
が吸収されてしまうので問題とはならない。
【0047】次に、ニッケルを除去するための加熱処理
を行う。この加熱処理は処理雰囲気中にハロゲン元素を
含ませ、ハロゲン元素による金属元素のゲッタリング効
果を利用するものである。
【0048】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃(代表的には950
℃)とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。
【0049】代表的な実施例としては酸素雰囲気中に対
して塩化水素(HCl)を0.5 〜10体積%(本実施例で
は3体積%)の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。
【0050】また、ハロゲン元素を含む化合物してはH
Clガス以外にもHF、NF3 、HBr、Cl2 、Cl
3 、BCl3 、F2 、Br2 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。
【0051】この工程においては横成長領域308中の
ニッケルが塩素の作用によりゲッタリングされ、揮発性
の塩化ニッケルとなって大気中へ離脱して除去される。
そして、この工程により横成長領域308中のニッケル
の濃度は 5×1017atoms/cm3以下にまで低減される。な
お、本発明者らの経験によれば、ニッケル濃度が 5×10
17atoms/cm3 以下であればTFT特性に悪影響は出な
い。
【0052】また、この加熱処理によって横成長領域3
08、自然核発生による結晶領域309自体の結晶性も
大幅に向上する。即ち、残存する非晶質成分はほぼ完全
に消滅し、非常に高い結晶化率が得られる。また、結晶
粒界では不対結合手同士の再結合等の歪み緩和により格
子間結合の整合性が高まり、極めてエネルギー障壁の小
さい(粒界準位の少ない)結晶領域を得ることができ
る。
【0053】次に、得られた結晶領域をパターニングし
て活性層310、311を形成する。活性層310は横
成長領域308のみから形成され、後にドライバーTF
Tの活性層を構成する。また、活性層311は自然核発
生による結晶領域309のみから形成され、後に画素マ
トリクス回路の活性層を構成する。
【0054】活性層310、311を形成したら、珪素
を含む絶縁膜でなるゲイト絶縁膜312を形成する。ゲ
イト絶縁膜312の膜厚は後の熱酸化工程による増加分
も考慮して20〜250nm の範囲で調節すれば良い。また、
成膜方法は公知の気相法(CVD法、スパッタ法等)を
用いれば良い。
【0055】ゲイト絶縁膜312を形成したら、もう一
度、 700〜1100℃の温度範囲で加熱処理を行う。この加
熱処理は先程の加熱処理同様にハロゲン元素を含む雰囲
気中で行っても良いし、酸素雰囲気で行っても良い。
【0056】この加熱処理により活性層310、311
とゲイト絶縁膜312との界面では熱酸化反応が進行
し、熱酸化膜の分だけゲイト絶縁膜312の膜厚は増加
する。この様にして熱酸化膜を形成すると非常に界面準
位を減らすことができる。また、活性層端部における熱
酸化膜の形成不良(エッジシニング)が防げる。
【0057】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜312の膜質の
向上を図ることも有効である。
【0058】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型(図示せず)を形成する。本実施例では2wt
% のスカンジウムを含有したアルミニウム膜を用いる。
なお、これ以外にもタンタル膜、導電性を有する珪素膜
等を用いることもできる。
【0059】ここで本発明者らによる特開平7-135318号
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース/ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。
【0060】まず、アルミニウム膜のパターニングに使
用したレジストマスク(図示せず)を残したまま3%シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜312〜314を形成する。この膜厚が後に低濃度
不純物領域の長さになるのでそれに合わせて膜厚を制御
する。
【0061】次に、図示しないレジストマスクを除去し
た後、エチレングリコール溶液に3%の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜315〜317が形成される。膜
厚は70〜120 nmで良い。
【0062】そして、上述の2回に渡る陽極酸化処理の
後に残ったアルミニウム膜318〜320が実質的にゲ
イト電極として機能する。(図4(A))
【0063】次にゲイト電極及び多孔性の陽極酸化膜を
マスクとしてゲイト絶縁膜312をドライエッチング法
によりエッチングする。そして、多孔性の陽極酸化膜3
12〜314を除去する。
【0064】こうして図4(B)の状態が得られたら、
後にPTFT(Pチャネル型TFT)となる領域を隠す
様にレジストマスク321を設け、15族から選ばれた
元素(代表的にはリン)の添加工程を行う。
【0065】この工程では、まず1回目の不純物添加を
高加速電圧で行い、n- 領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。さらに、2回目の不純物添加を低加速電圧
で行い、n+ 領域を形成する。この時は加速電圧が10ke
V 程度と低いのでゲイト絶縁膜はマスクとして機能す
る。
【0066】以上の工程によりドライバー回路を構成す
るNTFT(Nチャネル型TFT)のソース領域32
2、ドレイン領域323、LDD領域324、チャネル
形成領域325が形成される。また、同時に画素マトリ
クス回路を構成するNTFTのソース領域326、ドレ
イン領域327、LDD領域328、チャネル形成領域
329が形成される。
【0067】次に、レジストマスク321を除去し、今
度はNTFTを隠す様にして再びレジストマスク34
0、341を設ける。そして、次に13族から選ばれた
元素(代表的にはボロン)の添加工程を行い、PTFT
のソース領域342、ドレイン領域343、LDD領域
344、チャネル形成領域345を形成する。(図4
(C))
【0068】この場合も前述のNTFTの場合と同様に
2回に分けて不純物の添加を行う。また、PTFTはN
TFTに比べて劣化に強いので、場合によっては高加速
電圧での添加工程のみを高濃度で行い、LDD領域を形
成しない構成とすることも可能である。
【0069】以上の様にしてソース/ドレイン領域の形
成が終了したら、ファーネスアニール、レーザーアニー
ル、ランプアニール等の組み合わせによって不純物元素
の活性化を行う。それと同時に添加工程で受けた活性層
の損傷も修復される。
【0070】次に、第1の層間絶縁膜346を500 nmの
厚さに形成する。層間絶縁膜346としては酸化珪素
膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或い
はそれらの積層膜を用いることができる。
【0071】次に、コンタクトホールを形成した後、ド
ライバーTFTのソース電極347、348及び共通ド
レイン電極349、画素TFTのソース電極350、ド
レイン電極351を形成する。(図4(D))
【0072】次に、20〜70nm厚の窒化珪素膜352を成
膜し、その上に導電膜353を設ける。導電膜353と
しては、チタン膜やアルミニウムとチタンの積層膜など
を用いることができる。導電膜353は画素TFTのド
レイン電極351との間で窒化珪素膜352を誘電体と
して補助容量を形成する。(図5(A))
【0073】次に、有機性樹脂膜でなる第2の層間絶縁
膜354を1〜2μmの厚さに形成し、その上にブラッ
クマトリクス355を形成する。ブラックマトリクス3
55としては、前述の導電膜353と同一材料を用いれ
ば良い。(図5(B))
【0074】なお、ブラックマトリクス355は後に画
素電極とドレイン電極351とを接続するためのコンタ
クトホールを形成する位置を除いて、画素領域の全面に
配置する。これはブラックマトリクス(遮光膜)として
の機能だけでなく、TFTとその上に形成される画素電
極との間で電界遮蔽膜をも兼ねるからである。
【0075】本実施例は反射型LCDの例であるので透
過型の様に開口率を考慮する必要がない。そのため、本
実施例の様に画素電極の下を全体的にブラックマトリク
ス355で覆う様な構造が可能である。
【0076】次に、第3の層間絶縁膜356を形成し、
コンタクトホールを形成して画素電極357を形成す
る。画素電極357としては反射率の高いアルミニウム
を主成分とする材料を用いることが好ましい。
【0077】最後に、基板全体を350 ℃の水素雰囲気で
1〜2時間加熱し、素子全体の水素化を行うことで膜中
(特に活性層中)のダングリングボンド(不対結合手)
を終端する。以上の工程によって、図5(C)に示す様
な構造のアクティブマトリクス基板を作製することがで
きる。
【0078】後は、公知のセル組み工程を行って、反射
型LCDを完成させれば良い。本実施例では詳細な説明
は省略する。
【0079】本願発明を利用した場合の大きな特徴は、
ドライバーTFTの活性層と画素TFTの活性層とで結
晶構造が全く異なる点にある。これは、ドライバーTF
Tのみに特開平8-78329 号公報にある様な触媒元素の作
用効果を利用し、画素TFTには利用しなかったためで
ある。
【0080】換言すれば、その様にドライバーTFTと
画素TFTとで結晶構造の使い分けを明確に行うために
は、本願発明が必要不可欠である。即ち、今後微細化が
さらに進行した場合、本願発明の様に強制的に横成長領
域を制止する技術を利用しなければ、回路の一部のみに
横成長領域を用いるという構成は不可能と言える。
【0081】また、本願発明のもう一つの効果は、画素
TFTの活性層には一切触媒元素(本実施例ではニッケ
ル)が存在しない点にある。これは、ニッケルの拡散源
である触媒元素の導入領域と画素領域とが物理的に分断
されていることによる。
【0082】仮に画素TFTの活性層(特にチャネル/
ドレイン接合部)にニッケル等の金属元素が含まれる
と、そこをパスとしてオフ電流が増大し、オフ電流のバ
ラツキを招く。しかしながら、本願発明を利用すると画
素TFTには一切ニッケルが存在しなくなるので、その
様な問題は生じない。
【0083】また、上述の様な結晶構造の差は、そのま
まTFTの電気特性の差として現れる。本実施例に従っ
て作製した場合、ドライバーTFTの電界効果移動度
(モビリティ)は 150〜250cm2/Vs (NTFT)を達成
するが、画素TFTの電界効果移動度は90〜110cm2/Vs
(NTFT)程度と若干低くなる。
【0084】〔実施例2〕本実施例では、実施例1とは
異なる手段でストッパー領域を形成する場合に例につい
て説明する。
【0085】まず、実施例1の場合と同様に石英基板6
01上に非晶質珪素膜602、マスク絶縁膜603を形
成する。その後、マスク絶縁膜603のみに開口部60
4を形成する。(図6(A))
【0086】その状態でリン、窒素、酸素またはアルゴ
ンから選ばれた一種または複数種の不純物元素を添加す
る。この不純物元素の添加工程は加速電圧20keV 、ドー
ズ量1×1015〜 1×1016atoms/cm2 程度のイオン注入法
またはイオンドーピング法で行えば良い。
【0087】この不純物元素の添加工程により高濃度に
上記不純物元素を含むストッパー領域605が形成され
る。(図6(B))
【0088】次に、パターニングにより触媒元素を導入
するための開口部606を形成し、ニッケル含有層(図
示せず)を形成した後、結晶化のための加熱処理を行
う。この工程については実施例1の条件に従えば良い。
【0089】こうして、触媒元素の導入領域607、横
成長領域608が形成される。この時、横成長領域60
8の結晶成長はストッパー領域605によって強制的に
制止され、609で示される領域は自然核発生によって
結晶化された領域となる。
【0090】結晶化が終了したら、触媒元素の導入領域
607、ストッパー領域605を完全に取り除いて活性
層を形成し、TFTを作製すれば良い。活性層の形成か
らは実施例1と同様の工程に従えば良いので説明は省略
する。
【0091】実施例1が非晶質珪素膜を除去して物理的
にドライバー領域と画素領域とを分断したのに対し、本
実施例ではドライバー領域と画素領域との間に高濃度不
純物領域を形成して意図的に結晶化を阻害し、横成長領
域の成長を強制的に制止する構成を実現している。
【0092】〔実施例3〕本実施例では実施例1におい
て、マスク絶縁膜の形成順序を変えた例を示す。図7
(A)において、701は石英基板、702は非晶質珪
素膜、703は非晶質珪素膜702をエッチングして形
成したストッパー領域である。
【0093】本実施例では、図7(A)の状態が得られ
てからマスク絶縁膜704を形成し、開口部705を設
けて触媒元素の含有層706を形成する。(図7
(B))
【0094】そして、結晶化のための加熱処理を実施例
1の示した条件に従って行い、触媒元素の導入領域70
7、横成長領域708、自然核発生による結晶領域70
9を形成する。(図7(C))
【0095】本実施例の構成では、ストッパー領域70
3に現れる非晶質珪素膜702の側面がマスク絶縁膜7
04によって完全に覆われるので、触媒元素の含有層7
06がストッパー領域703において非晶質珪素膜70
2に接触することはない。そのため、画素領域に対する
触媒元素の侵入を完全に防ぐことができる。
【0096】〔実施例4〕本実施例では、結晶化後の珪
素膜の結晶性改善工程をレーザーアニールによって行う
場合の例を説明する。
【0097】まず、実施例1の工程に従って図3(C)
の状態を得る。そして、マスク絶縁膜303を除去し
て、図8(A)の状態を得る。さらに、この状態でパル
スレーザー光の照射を行う。パルスレーザー光として
は、KrF、ArF、XeCl等のエキシマレーザーを
利用すれば良い。
【0098】レーザー光は線状に加工して、基板の一端
から他端に向かって走査する様にして照射する。この
時、エネルギー強度は 250〜350mJ/cm2 程度で良いが、
この値は結晶性珪素膜の膜質によって変化するので、実
際には実施者が実験的に最適値を決定する必要がある。
【0099】また、レーザー光の代わりにそれと同等の
強度を持つ強光を照射することで結晶性の改善を行うこ
ともできる。その様な強光としては紫外光ランプや赤外
光ランプから発する強光などを用いれば良い。
【0100】こうしてレーザーアニール工程によって結
晶性珪素膜の結晶性を改善したら、パターニングによっ
て活性層803、804を形成し、その上にゲイト絶縁
膜805を形成する。(図8(B))
【0101】なお、ここではレーザーアニールによって
結晶性を改善した後に活性層803、804を形成して
いるが、この順序を入れ換えても構わない。
【0102】また、実施例1ではゲイト絶縁膜を形成し
た後に触媒元素のゲッタリングを兼ねた加熱処理を行っ
て結晶性を改善しているので、耐熱性の高い石英基板を
用いる必要があった。しかしながら、本実施例の様にレ
ーザーアニールによって結晶性を改善する場合、必ずし
も高い温度での加熱処理を必要としないため、石英基板
の代わりに下地膜を設けたガラス基板を用いることも可
能である。
【0103】その場合、実施例1において石英基板の代
わりに酸化珪素膜でなる下地膜を設けたガラス基板を用
いる。その他の工程は実施例1に従えば良い。結晶化の
ための加熱処理も 500〜700 という様にガラスの歪み点
以下の温度であるので問題とはならない。
【0104】そして、結晶化の後にレーザーアニールに
よって結晶領域の結晶性を改善し、活性層を形成してゲ
イト絶縁膜を形成する。この後の工程は実施例1に従え
ば良い。なお、この様な工程に従った場合、図3(D)
に示した加熱処理による効果の一部(熱酸化膜の形成、
ゲイト絶縁膜の膜質改善など)は得られないが、それで
も十分実用に耐えうるTFTを作製できる。
【0105】また、本実施例の構成を実施例2の構成と
組み合わせることは容易である。
【0106】〔実施例5〕本実施例では、実施例1とは
異なる手段で結晶化に利用した触媒元素をゲッタリング
する構成を示す。
【0107】図9(A)において、901はガラス基
板、902は 200nm厚の酸化珪素膜でなる下地膜、90
3は非晶質珪素膜、904はマスク絶縁膜、905はス
トッパー領域である。ストッパー領域905の形成方法
やその他の膜厚範囲等は実施例1で述べた通りである。
【0108】次に、マスク絶縁膜904にニッケルを導
入するための開口部906を設け、図示しないニッケル
含有層を形成して結晶化のための加熱処理を行う。本実
施例では 450〜500 ℃2 時間の水素出しの後、570 ℃14
時間の加熱処理を行う。この工程によってニッケル導入
領域907、横成長領域908が形成される。また、こ
の時909で示される領域は温度が570 ℃と低いため自
然核発生が起こらず、完全に非晶質状態のままとなって
いる。
【0109】次に、マスク絶縁膜904を除去してレー
ザーアニールを行う。レーザー光の照射は、室温におい
てパルス周波数30Hz、スキャン速度2mm/sec 、エネルギ
ー強度315mJ/cm2 で行う。また、レーザー光は長さ120m
m 、幅 0.4〜1.0mm の線状レーザーに加工されて照射さ
れる。この工程により横成長領域908の結晶性が改善
されると同時に、非晶質領域909が結晶化され、レー
ザー光による結晶領域910となる。(図9(C))
【0110】次に、レジストマスク911と画素領域を
完全に覆うレジストマスク912を設け、15族から選
ばれた元素(本実施例ではリン)の添加工程を行う。こ
の工程により高濃度にリンを含む領域(以下、ゲッタリ
ング領域と呼ぶ)913、914が形成される。(図9
(D))
【0111】この時、リンの添加工程はイオン注入法ま
たはイオンドーピング法を用いる。添加条件はRF電力
を20W、加速電圧を 5〜30keV (代表的には10keV )に
設定し、ドーズ量は 1×1013atoms/cm2 以上(好ましく
は 5×1013〜 5×1015atoms/cm2 )とする。
【0112】次に、レジストマスク911、912を除
去した後、ニッケルをゲッタリングするための加熱処理
を行う。この加熱処理は不活性雰囲気、水素雰囲気、酸
化性雰囲気またはハロゲン元素を含む酸化性雰囲気にお
けるファーネスアニールで良い。また、処理温度は 400
〜700 ℃(好ましくは 550〜650 ℃)とし、処理時間は
2時間以上(好ましくは4〜12時間)とすれば良い。
【0113】この工程により横成長領域908に残存し
ていたニッケルは大部分がゲッタリング領域913、9
14に捕獲され、徹底的にニッケルの除去された結晶領
域915を得ることができる。この結晶領域915で
は、ニッケル濃度が 5×1017atoms/cm3 以下にまで低減
されている。(図9(E))
【0114】図9(E)の状態が得られたら、結晶領域
915からなる活性層でドライバーTFTを構成し、結
晶領域910からなる活性層で画素TFTを構成すれば
良い。TFTの作製工程は実施例1に示した構成にもで
きるし、他の公知の手段で作製することも可能である。
【0115】本実施例の特徴は、まず、画素TFTの活
性層がレーザーアニールに特有の結晶構造を有する点に
ある。即ち、比較的大きな多角形状の結晶粒と結晶粒界
付近に存在するリッジの存在が観測される。この結晶構
造は横成長領域及び自然核発生による結晶領域の結晶構
造とは明らかに異なるものである。
【0116】また、本実施例の場合、ドライバーTFT
(横成長領域からなる活性層を有する)と画素TFT
(レーザー結晶化された活性層を有する)とではTFT
の電気特性が大きく異なる。
【0117】例えば、ドライバーTFTのサブスレッシ
ョルド係数(S値)が 300〜350mV/decadeであるのに対
し、画素TFTのS値は 450〜500mV/decadeと大きい。
また、電界効果移動度もドライバーTFTが 100〜150c
m2/Vs (NTFT)であるのに対し、画素TFTは60〜
80cm2/Vs(NTFT)とやや低い値となる。
【0118】また、リンによるゲッタリング工程を、ド
ライバーTFTの活性層を構成する領域(横成長領域)
のみ、即ち特定箇所のみに行うという点にも特徴があ
る。
【0119】なお、本実施例の構成を実施例1〜3に示
した構成と組み合わせることは容易である。特に、実施
例1に示した様なハロゲン元素を用いたゲッタリング工
程と組み合わせると、さらに効果的に触媒元素を除去す
ることが可能である。
【0120】〔実施例6〕本実施例では、実施例5の構
成を基本として、代表的なボトムゲイト型構造である逆
スタガ型TFTで回路構成を行う場合の例を説明する。
【0121】まず、ガラス基板11上に下地膜12を設
け、ゲイト電極13〜15を形成する。ゲイト電極13
〜15の材料としては、アルミニウムを主成分とする材
料、クロム、タンタル、タングステン、モリブデン等を
用いることができる。
【0122】次に、ゲイト絶縁膜16を形成した後、非
晶質珪素膜17、マスク絶縁膜18を設け、実施例1に
示した手段によりストッパー領域19を形成する。この
場合もストッパー領域19の下部ではゲイト絶縁膜16
にエッチング跡が形成されるが問題とはならない。(図
10(A))
【0123】次に、ニッケルを導入するための開口部2
0を設け、ニッケル含有層21を形成する。詳細な実施
例1に従えば良い。(図10(B))
【0124】ニッケル含有層21を形成したら、結晶化
のための加熱処理を行い、ニッケル導入領域22、横成
長領域23、非晶質領域24を形成する。なお、結晶化
のための加熱処理は実施例5の条件に従えば良い。(図
10(C))
【0125】そして、マスク絶縁膜18を除去した後、
横成長領域23のみからなる活性層25、非晶質領域2
4のみからなる活性層26を形成し、その後、レーザー
アニールを行う。レーザーアニールの条件は実施例5に
示した条件に従えば良い。(図10(D))
【0126】こうして活性層25の結晶性は改善され、
活性層26はレーザー照射によって結晶化される。以上
の様にして図10(D)の状態が得られたら、公知の逆
スタガ型TFTの作製工程に従って完成させれば良い。
【0127】なお、本実施例は実施例5の構成を基本と
して説明したが、実施例1〜4に示したどの構成も逆ス
タガ型TFTに適用することは容易である。ただし、高
い温度での加熱処理を行う場合、ゲイト電極の耐熱性を
考慮する必要があることは言うまでもない。 〔実施例7〕本願発明は特開平8-78329 号公報に記載さ
れた技術が適用しうる構成であれば全てのTFTに対し
て適用することができる。また、その様なTFTで作製
する反射型LCD、透過型LCD等に適用することは容
易である。
【0128】また、本願発明はLCD(液晶表示装置)
だけでなく、EL(エレクトロルミネッセンス)表示装
置やEC(エレクトロクロミクス)表示装置の様に、T
FTをスイッチング素子として使用しうる装置であれば
全てに適用できる。
【0129】なお、表示装置の様に電気的信号を光学的
信号に変換する或いはその逆を行う装置を電気光学装置
と定義する。即ち、本願発明はTFTで構成される全て
の電気光学装置に対して適用することが可能である。
【0130】また、電気光学装置の範疇にはイメージセ
ンサの如き光電変換層を有する半導体素子も含まれる。
例えば、本願発明は図11に示す様な構成のイメージセ
ンサ内蔵型LCDに対して適用すると効果的である。
【0131】図11において、31はマトリクス回路か
らなる映像表示部、32、33は映像表示部用の駆動回
路である。また、34はマトリクス回路からなるエリア
センサの映像読込部(受光部)であり、35、36はエ
リアセンサ用の駆動回路である。さらに、37は外部か
らの信号処理、エリアセンサからの信号処理または映像
表示部からの信号処理を行う制御回路である。
【0132】図11の様なシステム構成とする場合、映
像表示部用の駆動回路32、33、エリアセンサ用の駆
動回路35、36及び制御回路37は高速動作を必要と
するため横成長領域を利用したTFTで構成しなければ
ならない。
【0133】しかし、映像表示部31、映像読込部34
はそれほど高速動作を必要としないため横成長領域を利
用することは必ずしも必要ではない。それよりもマトリ
クス状に百万個を超えるTFTを配置するため、個々の
TFTの均一性を揃えることの方が重要な問題となる。
【0134】そこで、図11に示す様な配置で横成長領
域のストッパー領域38、39を設けて結晶化を行うこ
とで、横成長を利用する領域と利用しない領域との区別
を明確に行う。この様にすることで、図11に示す様に
高密度に集積化されたインテリジェントパネルを作製す
る場合においても、回路設計の自由度を大幅に確保する
ことが可能となる。
【0135】なお、横成長領域が映像表示部31及び映
像読込部34に到達しない様にすることが重要であるの
で、図11(B)の様な構成でストッパー領域40、4
1を配置しても良い。しかし映像表示部31及び映像読
込部34から完全に触媒元素を排除するには図11
(A)の構成が望ましい。
【0136】〔実施例8〕実施例7に示した電気光学装
置は、様々な電子機器のディスプレイとして利用され
る。なお、本実施例に挙げる電子機器とは、液晶モジュ
ールに代表される電気光学装置を搭載した製品と定義す
る。
【0137】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。
【0138】この様に本願発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。他にも電光掲示盤、宣伝公告用ディスプレイなどに
も活用することができる。
【0139】
【発明の効果】本願発明を利用することで、横成長領域
を利用する領域と利用しない領域との区別を明確につけ
ることが可能となる。そのため、画素マトリクス回路の
様に均一性が最重要課題となる領域に近接する場所に
も、問題なく横成長領域を形成することができる。
【0140】また、今後集積度が益々向上して高密度な
インテリジェントパネルの要求が高まった時に、回路設
計の自由度が大幅に広がり、横成長領域の優れた結晶性
を有効に活用することが可能となる。
【図面の簡単な説明】
【図1】 本願発明の構成を説明するための図。
【図2】 従来の構成を説明するための図。
【図3】 TFTの作製工程を示す図。
【図4】 TFTの作製工程を示す図。
【図5】 TFTの作製工程を示す図。
【図6】 TFTの作製工程を示す図。
【図7】 TFTの作製工程を示す図。
【図8】 TFTの作製工程を示す図。
【図9】 TFTの作製工程を示す図。
【図10】 TFTの作製工程を示す図。
【図11】 イメージセンサ内蔵型LCDの構成を示す
図。
【符号の説明】
101、102 ドライバーTFTの活性層 103 画素TFTの活性層 104 触媒元素の導入領域 105 横成長領域 106 ストッパー領域

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】画素マトリクス回路と当該画素マトリクス
    回路を駆動する駆動回路とを同一基板上に一体形成した
    構成を含む半導体装置であって、 前記画素マトリクス回路及び前記駆動回路は複数のTF
    Tから構成され、 前記駆動回路を構成する複数のTFTの活性層のみに当
    該活性層の結晶化を助長する触媒元素が含まれているこ
    とを特徴とする半導体装置。
  2. 【請求項2】請求項1において、前記活性層は珪素を主
    成分とする結晶性半導体膜で構成されることを特徴とす
    る半導体装置。
  3. 【請求項3】請求項1において、前記触媒元素とはN
    i、Co、Fe、Cu、Pd、Pt、Au、Ge、P
    b、Snから選ばれた一種または複数種の元素であるこ
    とを特徴とする半導体装置。
  4. 【請求項4】絶縁表面を有する基板上に非晶質半導体膜
    を形成する工程と、 前記非晶質半導体膜上にマスク絶縁膜を形成する工程
    と、 前記マスク絶縁膜にパターニングを施し、第1の開口部
    を形成する工程と、 前記第1の開口部において露出した前記非晶質半導体膜
    を除去する工程と、 前記マスク絶縁膜に再度のパターニングを施し、第2の
    開口部を形成する工程と、 前記第2の開口部において露出した前記非晶質半導体膜
    に当該非晶質半導体膜の結晶化を助長する触媒元素を保
    持または添加する工程と、 加熱処理により前記非晶質半導体膜の一部を結晶化する
    工程と、 を含むことを特徴とする半導体装置の作製方法。
  5. 【請求項5】絶縁表面を有する基板上に非晶質半導体膜
    を形成する工程と、 前記非晶質半導体膜にパターニングを施し、第1の開口
    部を形成する工程と、 前記第1の開口部において露出した前記非晶質半導体膜
    を除去する工程と、 前記非晶質半導体膜上にマスク絶縁膜を形成する工程
    と、 前記マスク絶縁膜にパターニングを施し、第2の開口部
    を形成する工程と、 前記第2の開口部において露出した前記非晶質半導体膜
    に当該非晶質半導体膜の結晶化を助長する触媒元素を保
    持または添加する工程と、 加熱処理により前記非晶質半導体膜の一部を結晶化する
    工程と、 を含むことを特徴とする半導体装置の作製方法。
  6. 【請求項6】絶縁表面を有する基板上に非晶質半導体膜
    を形成する工程と、 前記非晶質半導体膜上にマスク絶縁膜を形成する工程
    と、 前記マスク絶縁膜にパターニングを施し、第1の開口部
    を形成する工程と、 前記第1の開口部において露出した前記非晶質半導体膜
    に不純物元素を添加する工程と、 前記マスク絶縁膜に再度のパターニングを施し、第2の
    開口部を形成する工程と、 前記第2の開口部において露出した前記非晶質半導体膜
    に当該非晶質半導体膜の結晶化を助長する触媒元素を保
    持または添加する工程と、 加熱処理により前記非晶質半導体膜の一部を結晶化する
    工程と、 を含むことを特徴とする半導体装置の作製方法。
  7. 【請求項7】請求項6において、前記不純物元素はリ
    ン、ボロン、窒素、酸素、炭素、アルゴンから選ばれた
    一種または複数種の元素であることを特徴とする半導体
    装置の作製方法。
  8. 【請求項8】請求項4乃至請求項6において、前記第1
    の開口部は幅1〜5μmのスリット状に形成され、前記
    第2の開口部は幅5〜20μmのスリット状に形成され
    ることを特徴とする半導体装置の作製方法。
JP26282197A 1997-09-10 1997-09-10 半導体装置の作製方法 Expired - Fee Related JP3753845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26282197A JP3753845B2 (ja) 1997-09-10 1997-09-10 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26282197A JP3753845B2 (ja) 1997-09-10 1997-09-10 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1187732A true JPH1187732A (ja) 1999-03-30
JP3753845B2 JP3753845B2 (ja) 2006-03-08

Family

ID=17381090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26282197A Expired - Fee Related JP3753845B2 (ja) 1997-09-10 1997-09-10 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3753845B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006243A (ja) * 1999-06-04 2004-01-08 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2006032977A (ja) * 1999-06-04 2006-02-02 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2007048758A (ja) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007066912A (ja) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007188890A (ja) * 1999-06-04 2007-07-26 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2009272643A (ja) * 2009-08-03 2009-11-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPWO2010038511A1 (ja) * 2008-10-02 2012-03-01 シャープ株式会社 表示パネル及びこれを用いた表示装置
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006243A (ja) * 1999-06-04 2004-01-08 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2006032977A (ja) * 1999-06-04 2006-02-02 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2007048758A (ja) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007066912A (ja) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2007188890A (ja) * 1999-06-04 2007-07-26 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP4515349B2 (ja) * 1999-06-04 2010-07-28 株式会社半導体エネルギー研究所 電気光学装置
JP4515469B2 (ja) * 1999-06-04 2010-07-28 株式会社半導体エネルギー研究所 電気光学装置の作製方法
JP4532452B2 (ja) * 1999-06-04 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US9293726B2 (en) 1999-06-04 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JPWO2010038511A1 (ja) * 2008-10-02 2012-03-01 シャープ株式会社 表示パネル及びこれを用いた表示装置
JP2009272643A (ja) * 2009-08-03 2009-11-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP3753845B2 (ja) 2006-03-08

Similar Documents

Publication Publication Date Title
KR100570541B1 (ko) 반도체막제조방법및반도체장치제조방법
KR100285865B1 (ko) 반도체장치 제작방법
KR100483302B1 (ko) 반도체장치
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
US6271818B1 (en) Semiconductor device
US8278660B2 (en) Semiconductor device and method for manufacturing the same
US5837569A (en) Semiconductor device and method for producing the same
JP3939399B2 (ja) 半導体装置の作製方法
US6448118B2 (en) Semiconductor film manufacturing with selective introduction of crystallization promoting material
JP3942683B2 (ja) 半導体装置作製方法
US20030138996A1 (en) Semiconductor device and method of fabricating the same
US20050230755A1 (en) Semiconductor thin film and its manufacturing method and semiconductor device and it&#39;s manufacturing method
US20070010075A1 (en) Semiconductor device and method for manufacturing same
JPH0766425A (ja) 半導体装置およびその作製方法
JP2000174289A (ja) 半導体装置およびその作製方法
KR20010060231A (ko) 반도체장치의 제조방법
JP2000003875A (ja) 半導体装置およびその作製方法
JP3753845B2 (ja) 半導体装置の作製方法
JPH10242475A (ja) 半導体装置及びその作製方法
JP4090533B2 (ja) 半導体装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JP4027449B2 (ja) 半導体薄膜及び半導体装置の作製方法
JPH09289165A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3819249B2 (ja) 薄膜トランジスタの作製方法
JP2000058838A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees