JPWO2010038511A1 - 表示パネル及びこれを用いた表示装置 - Google Patents

表示パネル及びこれを用いた表示装置 Download PDF

Info

Publication number
JPWO2010038511A1
JPWO2010038511A1 JP2010531770A JP2010531770A JPWO2010038511A1 JP WO2010038511 A1 JPWO2010038511 A1 JP WO2010038511A1 JP 2010531770 A JP2010531770 A JP 2010531770A JP 2010531770 A JP2010531770 A JP 2010531770A JP WO2010038511 A1 JPWO2010038511 A1 JP WO2010038511A1
Authority
JP
Japan
Prior art keywords
film
display panel
tft
semiconductor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010531770A
Other languages
English (en)
Inventor
宮本　忠芳
忠芳 宮本
菅　勝行
勝行 菅
史善 吉岡
史善 吉岡
里美 長谷川
里美 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2010038511A1 publication Critical patent/JPWO2010038511A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

製造コストの増加を招くことなく、異なる半導体素子の各特性を最適化することができる表示パネル（１００）を提供する。表示パネル（１００）は、表示部（１０１）内に配置された画素ＴＦＴ（１１）、走査ドライバ（１０２）内に配置された走査ドライバＴＦＴ（１２）、及び、データドライバ（１０３）内に配置されたデータドライバ（１３）、を備えている。画素ＴＦＴ（１１）、走査ドライバＴＦＴ（１２）及びデータドライバＴＦＴ（１３）のポリシリコン膜は、レーザ光の照射により多結晶化されてレーザ光の走査方向に従った結晶成長方向を有しており、画素ＴＦＴ（１１）は、ポリシリコン膜の結晶成長方向と電流経路の方向が略垂直となるように配置され、走査ドライバＴＦＴ（１２）及びデータドライバＴＦＴ（１３）は、ポリシリコン膜の結晶成長方向と電流経路の方向が略平行となるように配置されている。

Description

本発明は、周辺駆動回路を内蔵した表示パネル及び、その表示パネルを用いた表示装置に関する。
従来、液晶表示ディスプレイの高精細化に伴って、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」という。）を用いた周辺駆動回路の内蔵化が行なわれている。このような周辺駆動回路を内蔵した液晶表示ディスプレイでは、液晶を駆動する画素部を低リーク電流のＴＦＴを用いて構成する一方、周辺駆動回路を高移動度のＴＦＴを用いて構成するのが一般的である。
さらに、光を遮断することにより入力座標を検知したり、外光を検知してディスプレイの画面の輝度をコントロールしたりする液晶表示ディスプレイの場合であれば、光センサを構成するＴＦＴには、画素部を構成するＴＦＴよりも強い低リーク電流が要求されることになる。
このような要求を考慮して、画素部を構成するＴＦＴ（ここでは、「画素ＴＦＴ」という。）、周辺駆動回路を構成するＴＦＴ（ここでは、「駆動ＴＦＴ」という。）、及び、光センサを構成するＴＦＴ（ここでは、「光センサＴＦＴ」という。）を同一基板上に作製する場合において、光センサＴＦＴの半導体膜のみに２度のレーザアニールを行なうことにより、光センサＴＦＴの半導体膜のみ、再度の結晶化を行なう方法が提案されている（例えば、特許文献１を参照）。
この方法では、光センサＴＦＴの半導体膜の結晶粒径を画素ＴＦＴ及び駆動ＴＦＴよりも大きくし、その結晶特性を向上させることにより、光センサＴＦＴが発生させる光電流の発生効率の増大を図っていた。
日本国公開特許公報「特開２００５−２５０４５４号公報（２００５年９月１５日公開）」
しかしながら、特許文献１に開示された上記の方法では、光センサＴＦＴ特性の最適化を図るため、光センサＴＦＴの半導体膜の結晶化のみ２度行なうことが必要となる。その結果、各ＴＦＴを構成する半導体膜を製造するための製造工程数の増加を招き、このため、液晶表示ディスプレイの製造コスト削減が阻害されてしまうという問題点があった。
上記問題点に鑑み、本発明は、製造コストの増加を招くことなく、異なる半導体素子の各特性を最適化することができる表示パネル及び、その表示パネルを用いた表示装を提供することを目的とする。
上記目的を達成するために、本発明における表示パネルは、透明基板と、前記透明基板の上部に配置された半導体膜と、電流が流れる電流経路を有し、当該電流経路が前記半導体膜を用いて構成された複数の半導体素子とを備える表示パネルであって、前記半導体膜は、レーザ光の照射により多結晶化されて前記レーザ光の走査方向に従った結晶成長方向を有しており、前記複数の半導体素子は、前記半導体膜の結晶成長方向と電流経路の方向が略垂直となるように前記透明基板の上部に配置された第１半導体素子と、前記半導体膜の結晶成長方向と電流経路の方向が略平行となるように前記透明基板の上部に配置された第２半導体素子とを少なくとも含むことを特徴とする。
上記の表示パネルでは、透明基板の上部に配置された半導体膜がレーザ光の照射により多結晶化される場合に、そのレーザ光の走査方向に従った方向に結晶成長が行われる。
そして、その半導体膜を電流経路として用いる半導体素子として、その結晶成長方向に対して電流経路の方向が略垂直となるように透明基板の上部に第１半導体素子を配置する一方、その結晶成長方向に対して電流経路の方向が略平行となるように透明基板の上部に第２半導体素子を配置する。
すなわち、レーザ光の走査方向に従った結晶成長方向を有する半導体膜に対して、上記のように半導体素子の配置を行なうことにより、その結晶成長方向に対して電流経路の方向が略垂直である第１半導体素子及び、その結晶成長方向に対して電流経路の方向が略平行である第２半導体素子、を実現することができる。
このため、半導体膜の結晶成長方向に対する電流経路の方向の違いに起因する互いに異なる特性を持つ第１及び第２半導体素子を実現することができるので、これら２つの第１及び第２半導体素子を用いた表示パネルの製造コストを低減することができる。
また、本発明における表示装置は、上記の表示パネルと、前記表示パネルによる画像表示処理を制御する制御装置とを備えることを特徴とする。
上記の表示装置では、上記の表示パネルを備えている表示装置が実現される。
本発明における表示パネルは、以上のように、前記半導体膜は、レーザ光の照射により多結晶化されて前記レーザ光の走査方向に従った結晶成長方向を有しており、前記複数の半導体素子は、前記半導体膜の結晶成長方向と電流経路の方向が略垂直となるように前記透明基板の上部に配置された第１半導体素子と、前記半導体膜の結晶成長方向と電流経路の方向が略平行となるように前記透明基板の上部に配置された第２半導体素子とを少なくとも含む。
それゆえ、製造コストの増加を招くことなく、異なる半導体素子の各特性を最適化することができるという効果を奏する。
本発明の実施の形態１における表示パネルの概略構成を示す平面図である。 画素ＴＦＴのチャネル領域の様子を説明するための説明図である。 走査ドライバＴＦＴのチャネル領域の様子を説明するための説明図である。 アモルファスシリコン膜が多結晶化される様子を説明するための説明図である。 ポリシリコン膜の結晶成長方向と移動度との関係を示すグラフ図である。 ポリシリコン膜の結晶成長方向としきい値電圧との関係を示すグラフ図である。 ポリシリコン膜の結晶成長方向とリーク電流との関係を示すグラフ図である。 画素ＴＦＴの断面図である。 走査ドライバＴＦＴの断面図である。 画素ＴＦＴのゲート電極の電位とドレイン電流との関係を示すグラフ図である。 アモルファスシリコン膜が多結晶化される様子を説明するための説明図である。
以下図面を参照しながら、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なるものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態１）
本発明の実施の形態１における表示パネルは、対向する２枚のガラス基板と、それらに挟持される液晶材料とからなる液晶表示パネルである。２枚のガラス基板の一方は、ＴＦＴ及び透明な画素電極層がガラス板上にマトリクス状に設けられたＴＦＴアレイ基板（以下、「ＴＦＴ基板」という。）であり、他方は、着色層及び透明な対向電極層がガラス板上に設けられたカラーフィルター基板（以下、「ＣＦ基板」という。）である。
そして、本実施の形態における表示パネルは、そのようなＴＦＴ基板及びＣＦ基板を作製するアレイ工程と、そのＴＦＴ基板及びＣＦ基板を貼り合わせ、それらの間に液晶を注入して液晶表示パネルとするパネル工程と、液晶表示パネルを電気的に制御可能となるように加工するモジュール工程と、を経て製造される。なお、アレイ工程におけるＣＦ基板の作製工程、パネル工程、及び、モジュール工程は、公知のものと同様である。
また、本実施の形態における表示パネルにおいては、ＴＦＴ基板上に設けられるＴＦＴの半導体膜がＣＷ（Continuous Wave）固体レーザを用いて多結晶化されたポリシリコン膜を用いて構成されている。ＣＷ固体レーザを用いて多結晶化されたポリシリコン膜は、従来からのエキシマレーザ照射による場合と比べて、結晶粒径が大きく、表面の凹凸が小さいという有利な点を有している。
さらに、ＣＷ固体レーザを用いて多結晶化されたポリシリコン膜は結晶異方性を持ち、その結晶成長方向で特性は異なっている。すなわち、このポリシリコン膜は、一方向に例えば数μｍ以上長く伸びた形状を持つようにラテラル成長するものである。
なお、本実施の形態における表示パネルに、例えば、この表示パネルによる画像表示処理を制御する制御装置を設けることにより、この表示パネルを備えた表示装置が実現される。
以下、図面を用いて本実施の形態における表示パネルの構成について説明する。図１は、本実施の形態における表示パネルの概略構成を示す平面図である。
図１に示すように、本実施の形態における表示パネル１００は、表示部１０１と、周辺駆動回路である走査ドライバ（駆動部）１０２と、周辺駆動回路であるデータドライバ（駆動部）１０３と、を備えている。これら表示部１０１、走査ドライバ１０２及びデータドライバ１０３は同一のＴＦＴ基板上に設けられている。
表示部１０１においては、複数の画素部がマトリクス状に配置されており、各画素部内には画素電極を有する液晶セル（図示省略）と、画素電極に接続され、各画素部に一対一に対応する、液晶セル駆動用のＴＦＴ（以下、「画素ＴＦＴ」という。）（半導体素子、第１半導体素子、第１薄膜トランジスタ）１１とが配置されている。すなわち、画素ＴＦＴ１１は、表示パネル１００の表示部１０１内に配置されている。なお、図１では、図面を見易くするため、１つの画素ＴＦＴ１１のみが記載されている。
この画素ＴＦＴ１１は、低リーク電流特性を持っており、自身のオフ期間に流れるオフリーク電流を低レベルに抑え、表示部１０１内の画素部間における画質の不均一等を防止している。
そして、この画素ＴＦＴ１１のゲート電極には、走査ドライバ１０２からゲート配線２１を用いて走査信号（駆動信号）が供給される。また、画素ＴＦＴ１１のソース電極には、データドライバ１０３からソース配線２２を用いてデータ信号（駆動信号）が供給される。このようにして、走査信号によって選択された画素ＴＦＴ１１を介して、データ信号が画素電極に入力される。各ゲート配線２１と各ソース配線２２とは、画素部の周囲で互いに直交するように配置される。なお、図１では、図面を見易くするため、１本のゲート配線２１及び１本のソース配線２２のみが記載されている。
走査ドライバ１０２及びデータドライバ１０３は、図１に示すように、表示パネル１００に内蔵化されている。このため、走査ドライバ１０２はＴＦＴ基板上に設けられた複数のＴＦＴ（以下、「走査ドライバＴＦＴ」という。）（半導体素子、第２半導体素子、第２薄膜トランジスタ）１２を用いて構成され、データドライバ１０３はＴＦＴ基板上に設けられた複数のＴＦＴ（以下、「データドライバＴＦＴ」という。）（半導体素子、第２半導体素子、第２薄膜トランジスタ）１３を用いて構成されている。すなわち、走査ドライバＴＦＴ１２は、表示パネル１００の走査ドライバ１０２内に配置され、データドライバＴＦＴ１３は、表示パネル１００のデータドライバ１０３内に配置されている。なお、図１では、図面を見易くするため、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々１つのみが記載されている。
これら走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３はいずれも、キャリアの高移動度を持っており、自身の高速動作により、表示部１０１内に配置された画素ＴＦＴ１１の各々のオン／オフ制御（開閉状態の制御）を高速に実行し、各画素ＴＦＴ１１に接続されている液晶セルに対する画像データの書き込みを短時間に実現することができる。
そして、この走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各チャネル領域のチャネル長方向はいずれも、図１上のＹ方向となっている。一方、表示部１０１の画素部を構成する画素ＴＦＴ１１のチャネル領域のチャネル長方向は、図１上のＸ方向となっている。
すなわち、本実施の形態における表示パネル１００においては、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各チャネル領域のチャネル長方向と、画素ＴＦＴ１１のチャネル領域のチャネル長方向とが互いに直交する関係となるように、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々の配置構成が設定されている。
次に、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々の構成について説明する。
図２は、画素ＴＦＴ１１のチャネル領域の様子を説明するための説明図、図３は、走査ドライバＴＦＴ１２のチャネル領域の様子を説明するための説明図、図４は、表示パネル１００を構成するＴＦＴ基板上に堆積されたアモルファスシリコン膜が多結晶化される様子を説明するための説明図である。なお、本実施の形態においては、走査ドライバＴＦＴ１２とデータドライバＴＦＴ１３とは同一の構成で実現可能である。このため、ここでは、走査ドライバＴＦＴ１２について説明し、データドライバＴＦＴ１３についてはその説明を繰り返さない。
画素ＴＦＴ１１は、図２に示すように、ゲート電極３１と、ソース電極３２と、ドレイン電極３３と、チャネル領域３４と、を有している。そして、このチャネル領域３４のチャネル長方向、つまり、ソース電極３２からドレイン電極３３に向かって走行するキャリア（電子、正孔）の走行方向が、チャネル領域３４（電流経路）を構成する後述のポリシリコン膜の結晶成長方向と直交している。
一方、走査ドライバＴＦＴ１２は、図３に示すように、ゲート電極４１と、ソース電極４２と、ドレイン電極４３と、チャネル領域４４と、を有している。そして、このチャネル領域４４のチャネル長方向、つまり、ソース電極４２からドレイン電極４３に向かって走行するキャリアの走行方向が、チャネル領域４４（電流経路）を構成する後述のポリシリコン膜の結晶成長方向に平行となっている。
ここで、図４を用いて、チャネル領域３４、４４を構成するポリシリコン膜について説明する。
図４に示すように、ＣＷ固体レーザ光源（図示省略）から出射されたレーザ光が例えば０．１〜２ｍｍの小径ビームレーザ光（レーザ光）５３ａ〜５３ｄとして集光された後、ＴＦＴ基板５１上に堆積されたアモルファスシリコン膜（半導体膜）５２に向けて照射される。
なお、図示はしないが、表示パネル１００には、ＣＷ固体レーザ光源（図示省略）から出射されるレーザ光を小径ビームレーザ光５３ａ〜５３ｄとして集光すると共に、その小径ビームレーザ光５３ａ〜５３ｄをアモルファスシリコン膜５２上で走査するための光学系が設けられている。
小径ビームレーザ光５３ａ、５３ｂ、５３ｃ、５３ｄは、この順に、アモルファスシリコン膜５２に照射される。具体的には、図中のＹ方向に沿って、図中の矢印Ａで示す方向に、小径ビームレーザ光が小径ビームレーザ光５３ａの位置から小径ビームレーザ光５３ｂの位置まで走査される。そして、このように走査される小径ビームレーザ光により形成される光帯は、隣接する光帯同士が例えば１０μｍ程度オーバーラップするようにして、図中の矢印Ｂで示す方向に、移動する。
このアモルファスシリコン膜５２は、小径ビームレーザ光５３ａ〜５３ｄの照射により多結晶化され、画素ＴＦＴ１１のチャネル領域３４、走査ドライバＴＦＴ１２のチャネル領域４４を構成するポリシリコン膜に変化する。このポリシリコン膜は、表示部１０１内の画素ＴＦＴ１１、走査ドライバ１０２内の走査ドライバＴＦＴ１２及びデータドライバ１０３内のデータドライバＴＦＴ１３の各々を構成するポリシリコン膜として用いられる。
ところで、ＴＦＴ基板５１上に堆積されたアモルファスシリコン膜５２に対する小径ビームレーザ光５３ａ〜５３ｄの走査方向は、アモルファスシリコン膜５２上のいずれの位置においても同一の方向である。
そして、この小径ビームレーザ光５３ａ〜５３ｄの走査方向は、ポリシリコン膜の結晶成長方向を決定する。つまり、図４においては、ポリシリコン膜の結晶成長方向は、図中の矢印Ａで示す方向に一致することになる。
すなわち、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々を構成するポリシリコン膜の結晶成長方向はいずれも、図中の矢印Ａで示す方向となる。
したがって、表示部１０１内の画素ＴＦＴ１１においては、図１及び図２に示したように、チャネル領域３４のチャネル長方向が図中のＸ方向に沿って配置構成され、チャネル領域３４を構成するポリシリコン膜の結晶成長方向がチャネル長方向に対して実質的に垂直（略垂直）となる。
一方、走査ドライバ１０２内の走査ドライバＴＦＴ１２及びデータドライバ１０３内のデータドライバＴＦＴ１３においては、図１及び図３に示したように、チャネル領域４４のチャネル長方向が図中のＹ方向に沿って配置構成され、チャネル領域４４を構成するポリシリコン膜の結晶成長方向がチャネル長方向に対して実質的に平行（略平行）になる。
図５は、ポリシリコン膜の結晶成長方向と移動度との関係を示すグラフ図、図６は、ポリシリコン膜の結晶成長方向としきい値電圧との関係を示すグラフ図である。図５及び図６に示すように、ポリシリコン膜の結晶成長方向がチャネル長方向に対して水平となっている場合、つまり、図１及び図３に示した走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３においては、高移動度、且つ、低しきい値電圧が実現されている。さらに、しきい値電圧の均一性も高くなっている。
すなわち、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３は、しきい値電圧が低く、高速駆動が可能な高速型のＴＦＴとして実現されている。このため、高速駆動が要求される周辺駆動回路である走査ドライバ１０２及びデータドライバ１０３を構成することに好適なＴＦＴとなっている。
また、図７は、ポリシリコン膜の結晶成長方向とリーク電流との関係を示すグラフ図である。図７に示したリーク電流は、このポリシリコン膜から構成されたダイオード素子が持つＩ−Ｖ特性であり、逆バイアス電圧に対する暗電流を示している。
図７に示すように、ポリシリコン膜の結晶成長方向が電流方向に対して垂直となっている場合、このダイオード素子の低リーク電流が実現されている。このことから、ポリシリコン膜の結晶成長方向がチャネル長方向に対して垂直となっている、図１及び図２に示した画素ＴＦＴ１１において、低リーク電流が実現されることになる。
すなわち、画素ＴＦＴ１１は、オフリーク電流を低減できるＴＦＴとして実現されている。このため、各画素部において高い電荷保持特性が要求される表示部１０１を構成することに好適なＴＦＴとなっている。
このようにＣＷ固体レーザを用いた多結晶化において発生する結晶成長方向の異方性を利用することにより、走査ドライバ１０２及びデータドライバ１０３を構成する走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３のチャネル領域４４のチャネル長方向がＣＷ固体レーザの走査方向と同一方向となるように各々が配置構成される。また、上記結晶成長方向の異方性を利用することにより、表示部１０１を構成する画素ＴＦＴ１１のチャネル領域３４のチャネル長方向がＣＷ固体レーザの走査方向と垂直方向となるように各々が配置構成される。このように配置構成するだけで、走査ドライバＴＦＴ１２、データドライバＴＦＴ１３及び画素ＴＦＴ１１の各々の特性を最適化することができる。
すなわち、ＣＷ固体レーザを用いた多結晶化を複数回行なうことなく、レーザ光の１回の照射により、走査ドライバＴＦＴ１２、データドライバＴＦＴ１３及び画素ＴＦＴ１１の各特性の最適化を実現することができる。
次に、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々の具体的な構造について説明する。なお、本実施の形態においては、走査ドライバＴＦＴ１２とデータドライバＴＦＴ１３とは同一の構成で実現可能である。このため、ここでも、走査ドライバＴＦＴ１２について説明し、データドライバＴＦＴ１３についてはその説明を繰り返さない。
図８は、画素ＴＦＴ１１の断面図である。図８に示すように、画素ＴＦＴ１１は、透明基板６１上に配置された遮光膜６２と、遮光膜６２を覆うようにして配置された絶縁膜６３と、絶縁膜６３上に配置されたソース領域６４ａ、チャネル領域６４ｂ及びドレイン領域６４ｃを有するポリシリコン膜と、ポリシリコン膜上に配置された絶縁膜６５と、絶縁膜６５上に配置されたゲート電極６６と、を備えている。
この画素ＴＦＴ１１において、遮光膜６２は、透明基板６１側からの入射光を遮光することにより、ポリシリコン膜の光劣化、光リーク電流の発生を抑制する。このため、遮光性を要する表示部１０１を構成することに好適なＴＦＴとなっている。
この画素ＴＦＴ１１の構造は、例えば、次のようにして実現することができる。まず、洗浄した透明基板６１の一方の面上に公知のスパッタ法により導電膜を形成した後、フォトリソ工程において導電膜を所望の形状にパターニングすることにより、７０〜３００ｎｍ、より好ましくは、１００〜２００ｎｍの膜厚を有する遮光膜６２を形成する。
この遮光膜６２の材質としては、導電性を持たせる場合であれば、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これら高融点金属を主成分とする合金材料、化合物材料を用いることができる。
次に、遮光膜６２を覆うようにして、１００〜５００ｎｍ、より好ましくは、１５０〜３００ｎｍの膜厚を有する絶縁膜６３を透明基板６１上に形成する。
この絶縁膜６３としては、例えば、公知のプラズマＣＶＤ法、スパッタ法により形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。特に、透明基板６１側からの不純物イオンの拡散を効果的に抑制するという観点からは、ＳｉＮ膜、ＳｉＮＯ膜等の窒素を含む無機絶縁膜であることが好ましい。また、絶縁膜６３は、複数の膜が積層された積層構造であってもよい。
次に、絶縁膜６３上に公知のスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法によりアモルファスシリコン膜を成膜する。そして、ＣＷ固体レーザの照射によりアモルファスシリコン膜を多結晶化させた後、フォトリソ工程において所望の形状にパターニングすることにより、２０〜１００ｎｍ、より好ましくは、３０〜７０ｎｍの膜厚を有するポリシリコン膜を形成する。
次に、ポリシリコン膜を覆うようにして、３０〜１５０ｎｍ、より好ましくは、５０〜１００ｎｍの膜厚を有する絶縁膜６５を透明基板６１上に形成する。
この絶縁膜６５としては、ポリシリコン膜との界面における界面凖位を低減するという観点からは、ＳｉＯ２膜を用いることが好ましい。また、絶縁膜６５は、複数の膜が積層された積層構造であってもよい。
次に、しきい値電圧を調節するために、絶縁膜６５を通してポリシリコン膜の全面に不純物を公知のイオン注入法、イオンドーピング法によりドーピング（チャネルドーピング）する。
このチャネルドーピングに使用される不純物としては、例えば、ｎ型ＴＦＴを実現する場合であれば、ボロン（Ｂ）等のIII族元素を用いればよい。一方、ｐ型ＴＦＴを実現する場合であれば、リン（Ｐ）等のV族元素を用いればよい。また、大面積基板を処理する場合であれば、イオンドーピング法が好ましい。
次に、絶縁膜６５上に公知のスパッタ法により導電膜を形成した後、フォトリソ工程において導電膜を所望の形状にパターニングすることにより、１００〜５００ｎｍ、より好ましくは、１５０〜３００ｎｍの膜厚を有するゲート電極６６を形成する。
次に、ゲート電極６６を覆うようにして、２０〜１５０ｎｍ、より好ましくは、３０〜１００ｎｍの膜厚のキャップ膜（図示省略）を形成した後、ゲート電極６６をマスクとしてポリシリコン膜に自己整合的にボロン（Ｂ）、リン（Ｐ）等の不純物を公知のイオン注入法、イオンドーピング法によりドーピング（ソース・ドレイン用高濃度ドーピング）する。なお、ソース領域６４ａ及びドレイン領域６４ｃの各ゲート電極６６側の端部にＬＤＤ領域を設けることにより、低リーク電流の効果をより高めることができる。
このキャップ膜としては、例えば、公知のプラズマＣＶＤ、スパッタ法を用いて形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
次に、ポリシリコン膜の活性化処理を経て、ポリシリコン膜のチャネル領域６４ｂを除く領域に、ソース領域６４ａ及びドレイン領域６４ｃとして機能する高濃度不純物領域が形成される。
このポリシリコン膜の活性化処理としては、例えば、アニールオーブン等を用いた熱処理を行なってもよいし、エキシマレーザ等を照射することを行なってもよい。
最後に、層間絶縁膜、コンタクトホール、金属配線及び有機膜の形成工程を、この順に経て、図８に示した画素ＴＦＴ１１を実現することができる。
なお、層間絶縁膜としては、例えば、公知のプラズマＣＶＤ法、スパッタ法により形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
また、金属配線の材質としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の低抵抗金属、これら低抵抗金属を主成分とする合金材料、化合物材料を用いることができる。
さらに、有機膜としては、例えば、スピンコート法によって形成される、感光性アクリル樹脂を用いることができる。
図９は、走査ドライバＴＦＴ１２の断面図である。図９に示すように、走査ドライバＴＦＴ１２は、透明基板７１上にソース領域７４ａ、チャネル領域７４ｂ及びドレイン領域７４ｃを有するポリシリコン膜と、ポリシリコン膜上に配置された絶縁膜７５と、絶縁膜７５上に配置されたゲート電極７６と、を備えている。
この走査ドライバＴＦＴ１２の構造は、例えば、次のようにして実現することができる。まず、洗浄した透明基板７１の一方の面上に公知のスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法によりアモルファスシリコン膜を成膜する。そして、ＣＷ固体レーザの照射によりアモルファスシリコン膜を多結晶化させた後、フォトリソ工程において所望の形状にパターニングすることにより、２０〜１００ｎｍ、より好ましくは、３０〜７０ｎｍの膜厚を有するポリシリコン膜を形成する。
次に、ポリシリコン膜を覆うようにして、３０〜１５０ｎｍ、より好ましくは、５０〜１００ｎｍの膜厚を有する絶縁膜７５を透明基板７１上に形成する。
この絶縁膜７５としては、ポリシリコン膜との界面における界面凖位を低減するという観点からは、ＳｉＯ２膜を用いることが好ましい。また、絶縁膜７５は、複数の膜が積層された積層構造であってもよい。
次に、しきい値電圧を調節するために、絶縁膜７５を通してポリシリコン膜の全面に不純物を公知のイオン注入法、イオンドーピング法によりドーピング（チャネルドーピング）する。
このチャネルドーピングに使用される不純物としては、例えば、ｎ型ＴＦＴを実現する場合であれば、ボロン（Ｂ）等のIII族元素を用いればよい。一方、ｐ型ＴＦＴを実現する場合であれば、リン（Ｐ）等のV族元素を用いればよい。また、大面積基板を処理する場合であれば、イオンドーピング法が好ましい。
次に、絶縁膜７５上に公知のスパッタ法により導電膜を形成した後、フォトリソ工程において導電膜を所望の形状にパターニングすることにより、１００〜５００ｎｍ、より好ましくは、１５０〜３００ｎｍの膜厚を有するゲート電極７６を形成する。
次に、ゲート電極７６を覆うようにして、２０〜１５０ｎｍ、より好ましくは、３０〜１００ｎｍの膜厚のキャップ膜（図示省略）を形成した後、ゲート電極７６をマスクとしてポリシリコン膜に自己整合的にボロン（Ｂ）、リン（Ｐ）等の不純物を公知のイオン注入法、イオンドーピング法によりドーピング（ソース・ドレイン用高濃度ドーピング）する。
このキャップ膜としては、例えば、公知のプラズマＣＶＤ、スパッタ法を用いて形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
次に、ポリシリコン膜の活性化処理を経て、ポリシリコン膜のチャネル領域７４ｂを除く領域に、ソース領域７４ａ及びドレイン領域７４ｃとして機能する高濃度不純物領域が形成される。
このポリシリコン膜の活性化処理としては、例えば、アニールオーブン等を用いた熱処理を行なってもよいし、エキシマレーザ等を照射することを行なってもよい。
最後に、層間絶縁膜、コンタクトホール、金属配線及び有機膜の形成工程を、この順に経て、図９に示した走査ドライバＴＦＴ１２を実現することができる。
なお、層間絶縁膜としては、例えば、公知のプラズマＣＶＤ法、スパッタ法により形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
また、金属配線の材質としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の低抵抗金属、これら低抵抗金属を主成分とする合金材料、化合物材料を用いることができる。
さらに、有機膜としては、例えば、スピンコート法によって形成される、感光性アクリル樹脂を用いることができる。
以上説明したように、本発明の実施の形態１によれば、ＣＷ固体レーザを用いた多結晶化を複数回行なうことなく、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各々の特性を最適化することができる。
このため、各ＴＦＴを構成するポリシリコン膜を製造するための製造工程数の増加を招くことがなくなり、液晶表示ディスプレイの製造コストを削減することができる。
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態は、上記の実施の形態１の画素ＴＦＴ１１のゲート電極６６を上側ゲート電極とし、遮光膜６２を下側ゲート電極とすることにより、画素ＴＦＴ１１をダブルゲートＴＦＴ構造とした形態である。
図１０は、下側ゲート電極である遮光膜６２の電位（下側電位）を変化させた場合における、上側ゲート電極であるゲート電極６６の電位とドレイン電流との関係を示すグラフ図である。図１０に示すように、下側電位を変化させることにより、しきい値電圧を変化させることができるので、しきい値電圧可変のＴＦＴを実現することができる。
また、下側電位を所定の電位に固定することにより、バックチャネル電位の変動による影響を抑制することができるので、ＴＦＴ特性の安定化を図ることができる。
（実施の形態３）
次に、本発明の実施の形態３について説明する。上記の実施の形態１においては、図４に示したように、ＴＦＴ基板５１上に堆積されたアモルファスシリコン膜５２に対する小径ビームレーザ光５３ａ〜５３ｄの走査方向は、アモルファスシリコン膜５２上のいずれの位置においても同一の方向であった。
そして、表示部１０１内の画素ＴＦＴ１１においては、図１及び図２に示したように、チャネル領域３４のチャネル長方向を図中のＸ方向に沿って配置構成することにより、チャネル領域３４を構成するポリシリコン膜の結晶成長方向がチャネル長方向に対して垂直となるようにしていた。
同様に、走査ドライバ１０２内の走査ドライバＴＦＴ１２及びデータドライバ１０３内のデータドライバＴＦＴ１３においては、図１及び図３に示したように、チャネル領域４４のチャネル長方向を図中のＹ方向に沿って配置構成することにより、チャネル領域４４を構成するポリシリコン膜の結晶成長方向がチャネル長方向に対して水平になるようにしていた。
一方、本実施の形態は、ＴＦＴ基板上に堆積されたアモルファスシリコン膜に対する小径ビームレーザ光の走査方向をアモルファスシリコン膜上の位置に応じて変化させた形態である。
図１１は、表示パネル１００を構成するＴＦＴ基板上に堆積されたアモルファスシリコン膜が多結晶化される様子を説明するための説明図である。図１１に示すように、本実施の形態においては、ＴＦＴ基板８１上に堆積されたアモルファスシリコン膜８２のうち、走査ドライバ１０２に対応する領域に対しては、図中のＸ方向に沿って、図中の矢印Ａ１で示す方向に、小径ビームレーザ光が走査される。そして、このように走査される小径ビームレーザ光により形成される光帯が、隣接する光帯同士がオーバーラップするようにして、図中の矢印Ｂ１で示す方向に、移動する。
また、データドライバ１０３に対応する領域に対しては、図中のＸ方向に沿って、図中の矢印Ａ２で示す方向に、小径ビームレーザ光が走査される。そして、このように走査される小径ビームレーザ光により形成される光帯が、隣接する光帯同士がオーバーラップするようにして、図中の矢印Ｂ２で示す方向に、移動する。
さらに、表示部１０１に対応する領域に対しては、図中のＹ方向に沿って、図中の矢印Ａ３で示す方向に、小径ビームレーザ光が走査される。そして、このように走査される小径ビームレーザ光により形成される光帯が、隣接する光帯同士がオーバーラップするようにして、図中の矢印Ｂ３で示す方向に、移動する。
この場合、ポリシリコン膜の結晶成長方向は、走査ドライバ１０２に対応する領域については図中の矢印Ａ１で示す方向に一致し、データドライバ１０３に対応する領域については図中の矢印Ａ２で示す方向に一致し、表示部１０１に対応する領域については図中の矢印Ａ３で示す方向に一致する。
本実施の形態によれば、ＴＦＴ基板上に堆積されたアモルファスシリコン膜に対する小径ビームレーザ光の走査方向をアモルファスシリコン膜上の位置に応じて変化させることにより、ポリシリコン膜の結晶成長方向を領域ごとに変化させることができる。
このため、画素ＴＦＴ１１、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３の各チャネル長方向を配置構成する際、その自由度を高めることができ、設計コストを削減することができる。
（その他の実施の形態）
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、上記の実施の形態１においては、画素ＴＦＴ１１の構造をトップゲート型ＴＦＴ構造としているが、ボトムゲート型ＴＦＴ構造であっても構わない。ボトムゲート型ＴＦＴ構造を実現する場合であれば、画素ＴＦＴ１１の遮光膜６２をゲート電極とすればよい。この場合、ゲート電極６６は不要となる。
同様に、走査ドライバＴＦＴ１２及びデータドライバＴＦＴ１３もボトムゲート型ＴＦＴ構造であっても構わない。
上記の実施の形態１〜３においては、表示部１０１を構成するＴＦＴとして画素ＴＦＴ１１を用いて説明したが、当該ＴＦＴは、タッチパネル、アンビエイトライトセンサー等の光センサ（検知部）として利用するフォトダイオード（検知素子）にも用いることができる。この場合、絶縁膜上に形成されたポリシリコン膜は、ｐ型半導体領域とｎ型半導体領域との間に真性半導体領域が配置されたＰＩＮ構造を有する。このような構造を有する半導体膜は、プレーナ型のフォトダイオード（薄膜ダイオード）として機能させることができる。
また、フォトダイオードの上層には、キャップ膜、層間絶縁膜が基板側からこの順に形成される。更に、ｐ型半導体領域及びｎ型半導体領域はコンタクトホールを介して配線に電気的に接続されている。そして、配線及び層間絶縁膜を覆うように有機膜が形成されている。ポリシリコン膜の下層には基板側からの光を遮光するための遮光膜が配置されているため、フォトダイオードは、基板とは逆側からの光のみを検知することができる。
上記の実施の形態１〜３においては、チャネル長方向に対して垂直または水平な方向に結晶成長したポリシリコン膜により半導体素子を構成するようにしたが、液晶表示装置（表示装置）内において、すべての半導体素子をこの構造にする必要はない。
また、本発明では、ＣＷ固体レーザを用いた多結晶化において発生する結晶成長方向の異方性を利用した実施方法を説明してきたが、結晶成長方向に異方性のある半導体素子を得るための別手段である、ＳＥＬＡＸ法やＳＬＳ法でも同様の効果が期待できる。
以上のように、本発明における表示パネルは、透明基板と、前記透明基板の上部に配置された半導体膜と、電流が流れる電流経路を有し、当該電流経路が前記半導体膜を用いて構成された複数の半導体素子とを備える表示パネルであって、前記半導体膜は、レーザ光の照射により多結晶化されて前記レーザ光の走査方向に従った結晶成長方向を有しており、前記複数の半導体素子は、前記半導体膜の結晶成長方向と電流経路の方向が略垂直となるように前記透明基板の上部に配置された第１半導体素子と、前記半導体膜の結晶成長方向と電流経路の方向が略平行となるように前記透明基板の上部に配置された第２半導体素子とを少なくとも含むことを特徴とする。
上記の表示パネルでは、透明基板の上部に配置された半導体膜がレーザ光の照射により多結晶化される場合に、そのレーザ光の走査方向に従った方向に結晶成長が行われる。
そして、その半導体膜を電流経路として用いる半導体素子として、その結晶成長方向に対して電流経路の方向が略垂直となるように透明基板の上部に第１半導体素子を配置する一方、その結晶成長方向に対して電流経路の方向が略平行となるように透明基板の上部に第２半導体素子を配置する。
すなわち、レーザ光の走査方向に従った結晶成長方向を有する半導体膜に対して、上記のように半導体素子の配置を行なうことにより、その結晶成長方向に対して電流経路の方向が略垂直である第１半導体素子及び、その結晶成長方向に対して電流経路の方向が略平行である第２半導体素子、を実現することができる。
このため、半導体膜の結晶成長方向に対する電流経路の方向の違いに起因する互いに異なる特性を持つ第１及び第２半導体素子を実現することができるので、これら２つの第１及び第２半導体素子を用いた表示パネルの製造コストを低減することができる。
前記第１半導体素子は、前記半導体膜をチャネル領域、ソース領域及びドレイン領域からなる電流経路として用いる第１薄膜トランジスタであり、前記第２半導体素子は、前記半導体膜をチャネル領域、ソース領域及びドレイン領域からなる電流経路として用いる第２薄膜トランジスタであることが好ましい。また、前記第１薄膜トランジスタのチャネル領域のチャネル長方向は、前記半導体膜の結晶成長方向と略垂直であり、前記第２薄膜トランジスタのチャネル領域のチャネル長方向は、前記半導体膜の結晶成長方向と略平行であることが好ましい。
この場合、第１半導体素子としてチャネル長方向が半導体膜の結晶成長方向と略垂直となる第１薄膜トランジスタが実現される一方、第２半導体素子としてチャネル長方向が半導体膜の結晶成長方向と略平行となる第２薄膜トランジスタが実現される。
したがって、互いに異なる特性を２つの薄膜トランジスタ、すなわち、低リーク電流特性を持つ第１薄膜トランジスタと高移動度特性を持つ第２薄膜トランジスタとを実現することができる。
複数の画素部が配置された表示部と、前記表示部の各画素部を駆動するための駆動信号を出力する駆動回路を有する駆動部とをさらに備え、前記表示部は、自身の各画素部に一対一に対応するように配置されて前記駆動部の駆動回路から出力される駆動信号に基づき開閉状態が制御される複数の前記第１薄膜トランジスタを有し、前記駆動部は、自身の駆動回路を構成する複数の前記第２薄膜トランジスタを有することが好ましい。
この場合、表示部の各画素部を駆動する薄膜トランジスタを、低リーク電流特性を持つ第１薄膜トランジスタで構成することができるので、表示部により表示される画像の画質劣化を抑制することができる。さらに、駆動部の駆動回路を、高移動度特性を持つ第２薄膜トランジスタで構成することができるので、表示部の各画素部を高速駆動することが可能となる。
前記透明基板の前記半導体膜側から入射される光を検知する複数の検知素子が配置された検知部をさらに備え、前記検知部は、自身の各検知素子を構成する複数の前記第１薄膜トランジスタを有することが好ましい。
この場合、検知部の各検知素子を、低リーク電流特性を持つ第１薄膜トランジスタで構成することができるので、検知部の光検知精度を向上させることができる。
前記透明基板の前記半導体膜側から入射される光を検知する複数の検知素子が配置された検知部をさらに備え、前記第１半導体素子は、前記半導体膜からなるＰＩＮ構造を持つ薄膜ダイオードであり、前記検知部は、自身の各検知素子を構成する複数の前記薄膜ダイオードを有することが好ましい。
ここで、ＰＩＮ構造とは、ｐ型半導体とｎ型半導体との間に、不純物を含まない真性半導体またはｐ型半導体及びｎ型半導体よりも不純物濃度が低い半導体を、挟持した構造である。このＰＩＮ構造により、第１半導体素子をプレーナ型のＰＩＮフォトダイオードとして利用することができる。
この場合、検知部の各検知素子を、低リーク電流特性を持つ薄膜ダイオードで構成することができるので、検知部の光検知精度を向上させることができる。
前記半導体膜は、ＣＷ固体レーザ光の照射により多結晶化されていることが好ましい。
この場合、レーザ光の走査方向に従った結晶成長を精度良く実現することができる。
前記半導体膜は、前記レーザ光の１回の照射により多結晶化されていることが好ましい。
この場合、半導体膜に対するレーザ光の照射は１回に限られるので、半導体膜の多結晶化に要する製造工程数を低減することができ、その結果、表示パネルの製造コスト低減をより効果的に行なうことができる。
前記半導体膜は、シリコン膜であることが好ましい。
この場合、シリコン膜を用いた高精度な第１及び第２半導体素子を実現することができる。
本発明における表示装置は、上記の表示パネルと、前記表示パネルによる画像表示処理を制御する制御装置とを備えることを特徴とする。
上記の表示装置では、上記の表示パネルを備えている表示装置が実現される。
本発明は、周辺駆動回路を内蔵した表示パネル及び、その表示パネルを用いた表示装置に適用できる。具体的には、表示装置として、例えば、アクティブマトリクス型の液晶表示装置に用いることができると共に、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイの他、発光素子として、有機ＥＬ発光素子、無機ＥＬ発光素子、ＬＥＤ（Light Emitting Diode）等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、プラズマディスプレイにも利用することができる。
１１ 画素ＴＦＴ（第１半導体素子、第１薄膜トランジスタ）
１２ 走査ドライバＴＦＴ（第２半導体素子、第２薄膜トランジスタ）
１３ データドライバＴＦＴ（第２半導体素子、第２薄膜トランジスタ）
２１ ゲート配線
２２ ソース配線
３１、４１、６６、７６ ゲート電極
３２、４２ ソース電極
３３、４３ ドレイン電極
３４、４４、６４ｂ、７４ｂ チャネル領域（電流経路）
５１、８１ ＴＦＴ基板
５２、８２ アモルファスシリコン膜（半導体膜）
５３ａ、５３ｂ、５３ｃ、５３ｄ 小径ビームレーザ光（レーザ光）
６１、７１ 透明基板
６２ 遮光膜
６３、６５、７５ 絶縁膜
６４ａ、７４ａ ソース領域
６４ｃ、７４ｃ ドレイン領域
１００ 表示パネル
１０１ 表示部
１０２ 走査ドライバ
１０３ データドライバ

Claims (10)

  1. 透明基板と、
    前記透明基板の上部に配置された半導体膜と、
    電流が流れる電流経路を有し、当該電流経路が前記半導体膜を用いて構成された複数の半導体素子と
    を備える表示パネルであって、
    前記半導体膜は、レーザ光の照射により多結晶化されて前記レーザ光の走査方向に従った結晶成長方向を有しており、
    前記複数の半導体素子は、
    前記半導体膜の結晶成長方向と電流経路の方向が略垂直となるように前記透明基板の上部に配置された第１半導体素子と、
    前記半導体膜の結晶成長方向と電流経路の方向が略平行となるように前記透明基板の上部に配置された第２半導体素子と
    を少なくとも含むことを特徴とする表示パネル。
  2. 前記第１半導体素子は、前記半導体膜をチャネル領域、ソース領域及びドレイン領域からなる電流経路として用いる第１薄膜トランジスタであり、
    前記第２半導体素子は、前記半導体膜をチャネル領域、ソース領域及びドレイン領域からなる電流経路として用いる第２薄膜トランジスタであることを特徴とする請求項１に記載の表示パネル。
  3. 前記第１薄膜トランジスタのチャネル領域のチャネル長方向は、前記半導体膜の結晶成長方向と略垂直であり、前記第２薄膜トランジスタのチャネル領域のチャネル長方向は、前記半導体膜の結晶成長方向と略平行であることを特徴とする請求項２に記載の表示パネル。
  4. 複数の画素部が配置された表示部と、
    前記表示部の各画素部を駆動するための駆動信号を出力する駆動回路を有する駆動部とをさらに備え、
    前記表示部は、自身の各画素部に一対一に対応するように配置されて前記駆動部の駆動回路から出力される駆動信号に基づき開閉状態が制御される複数の前記第１薄膜トランジスタを有し、
    前記駆動部は、自身の駆動回路を構成する複数の前記第２薄膜トランジスタを有することを特徴とする請求項２または３に記載の表示パネル。
  5. 前記透明基板の前記半導体膜側から入射される光を検知する複数の検知素子が配置された検知部をさらに備え、
    前記検知部は、自身の各検知素子を構成する複数の前記第１薄膜トランジスタを有することを特徴とする請求項２〜４のいずれか１項に記載の表示パネル。
  6. 前記透明基板の前記半導体膜側から入射される光を検知する複数の検知素子が配置された検知部をさらに備え、
    前記第１半導体素子は、前記半導体膜からなるＰＩＮ構造を持つ薄膜ダイオードであり、
    前記検知部は、自身の各検知素子を構成する複数の前記薄膜ダイオードを有することを特徴とする請求項１に記載の表示パネル。
  7. 前記半導体膜は、ＣＷ固体レーザ光の照射により多結晶化されていることを特徴とする請求項１〜６のいずれか１項に記載の表示パネル。
  8. 前記半導体膜は、前記レーザ光の１回の照射により多結晶化されていることを特徴とする請求項１〜７のいずれか１項に記載の表示パネル。
  9. 前記半導体膜は、シリコン膜であることを特徴とする請求項１〜８のいずれか１項に記載の表示パネル。
  10. 請求項１〜９のいずれか１項に記載の表示パネルと、
    前記表示パネルによる画像表示処理を制御する制御装置と
    を備えることを特徴とする表示装置。
JP2010531770A 2008-10-02 2009-06-04 表示パネル及びこれを用いた表示装置 Ceased JPWO2010038511A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008257534 2008-10-02
JP2008257534 2008-10-02
PCT/JP2009/060255 WO2010038511A1 (ja) 2008-10-02 2009-06-04 表示パネル及びこれを用いた表示装置

Publications (1)

Publication Number Publication Date
JPWO2010038511A1 true JPWO2010038511A1 (ja) 2012-03-01

Family

ID=42073287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010531770A Ceased JPWO2010038511A1 (ja) 2008-10-02 2009-06-04 表示パネル及びこれを用いた表示装置

Country Status (6)

Country Link
US (1) US20110157113A1 (ja)
EP (1) EP2333840A4 (ja)
JP (1) JPWO2010038511A1 (ja)
CN (1) CN102150273A (ja)
RU (1) RU2011109764A (ja)
WO (1) WO2010038511A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051221A1 (ja) * 2011-10-03 2013-04-11 パナソニック株式会社 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
TW201430711A (zh) * 2013-01-31 2014-08-01 Princeton Technology Corp 智慧卡
JP2018037477A (ja) * 2016-08-30 2018-03-08 京セラディスプレイ株式会社 ドットマトリクス型表示装置
CN106505071B (zh) * 2016-10-18 2019-12-06 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN112186022A (zh) * 2018-02-09 2021-01-05 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187732A (ja) * 1997-09-10 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP2000174281A (ja) * 1998-12-02 2000-06-23 Nec Corp 半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置
JP2000306836A (ja) * 1992-12-04 2000-11-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003037063A (ja) * 2001-05-15 2003-02-07 Sharp Corp 半導体装置及びその製造方法
JP2003249449A (ja) * 2003-01-15 2003-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008085316A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
JP2005250454A (ja) 2004-02-06 2005-09-15 Sanyo Electric Co Ltd 光センサ付きディスプレイおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306836A (ja) * 1992-12-04 2000-11-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1187732A (ja) * 1997-09-10 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP2000174281A (ja) * 1998-12-02 2000-06-23 Nec Corp 半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置
JP2003037063A (ja) * 2001-05-15 2003-02-07 Sharp Corp 半導体装置及びその製造方法
JP2003249449A (ja) * 2003-01-15 2003-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008085316A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置

Also Published As

Publication number Publication date
WO2010038511A1 (ja) 2010-04-08
EP2333840A1 (en) 2011-06-15
CN102150273A (zh) 2011-08-10
RU2011109764A (ru) 2012-11-10
US20110157113A1 (en) 2011-06-30
EP2333840A4 (en) 2013-04-03

Similar Documents

Publication Publication Date Title
JP4737956B2 (ja) 表示装置および光電変換素子
JP5314040B2 (ja) 半導体装置の製造方法
KR100669270B1 (ko) 표시 장치 및 광전 변환 소자
US8575614B2 (en) Display device
US8803151B2 (en) Semiconductor device
KR101200444B1 (ko) 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
US20050199876A1 (en) Display device having photosensor and method of fabricating the same
WO2010084725A1 (ja) 半導体装置およびその製造方法ならびに表示装置
US20120153289A1 (en) Semiconductor device, active matrix substrate, and display device
US8415678B2 (en) Semiconductor device and display device
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
WO2010035544A1 (ja) フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
JP2009128520A (ja) 表示装置およびその製造方法
JP2009010125A (ja) 半導体装置およびその製造方法
WO2010038511A1 (ja) 表示パネル及びこれを用いた表示装置
JP2008300630A (ja) 半導体装置およびその製造方法
US20050156261A1 (en) Optical sensor and display
JP2008235756A (ja) 受光素子およびそれを備えた表示装置
US8357977B2 (en) Semiconductor device and method for manufacturing same
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置
US20110194036A1 (en) Photodiode, photodiode-equipped display device, and fabrication method therefor
US20130207190A1 (en) Semiconductor device, and method for producing same
US8466020B2 (en) Method of producing semiconductor device
JP2010245429A (ja) 半導体装置、表示装置、電子機器、並びに、半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130924