KR101200444B1 - 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치 - Google Patents

박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치 Download PDF

Info

Publication number
KR101200444B1
KR101200444B1 KR1020050063870A KR20050063870A KR101200444B1 KR 101200444 B1 KR101200444 B1 KR 101200444B1 KR 1020050063870 A KR1020050063870 A KR 1020050063870A KR 20050063870 A KR20050063870 A KR 20050063870A KR 101200444 B1 KR101200444 B1 KR 101200444B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
region
substrate
gate
Prior art date
Application number
KR1020050063870A
Other languages
English (en)
Other versions
KR20070009906A (ko
Inventor
정관욱
김웅식
최필모
송석천
맹호석
이상훈
박근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050063870A priority Critical patent/KR101200444B1/ko
Priority to JP2006167923A priority patent/JP2007027704A/ja
Priority to CN2006101058838A priority patent/CN1897309B/zh
Priority to TW095125658A priority patent/TWI406417B/zh
Priority to US11/486,606 priority patent/US7821006B2/en
Publication of KR20070009906A publication Critical patent/KR20070009906A/ko
Priority to US12/891,598 priority patent/US8541811B2/en
Application granted granted Critical
Publication of KR101200444B1 publication Critical patent/KR101200444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/13332—Front frames
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector

Abstract

본 발명은 박막트랜지스터와 이를 이용하는 박막트랜지스터 기판과 그 제조방법 및 액정표시장치를 제공한다. 본 발명의 박막트랜지스터는 소오스 영역과 드레인 영역 및 게이트 전극을 포함하며, 게이트 전극에는 개구부가 형성된다. 이는 박막트랜지스터가 광센서로 사용될 때, 상기 개구부가 형성되는 영역으로도 빛이 입사되도록 하여 센싱 동작 특성을 향상시키기 위함이다. 위와 같은 개구부 구조의 박막트랜지스터는 평판표시장치의 기판 또는 이러한 기판을 사용하는 액정표시장치에 사용될 수 있다. 이 때 상기 개구부를 갖는 박막트랜지스터는 외부에서 입사되는 빛을 감지하여 외부의 조도에 따라 화면의 밝기를 조절할 수 있도록 사용된다.
박막트랜지스터, 스위칭 소자, 광센서, 개구부

Description

박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그 제조방법 및 액정표시장치{TFT and TFT Substrate Using the Same and Method of Fabricating the TFT Substrate and Liquid Crystal Display}
도 1a는 통상의 기술에 의한 박막트랜지스터의 평면도,
도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도,
도 2a는 본 발명의 실시예에 따른 박막트랜지스터의 평면도,
도 2b는 도 2a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도,
도 3은 본 발명의 박막트랜지스터가 적용된 디스플레이 패널의 평면도,
도 4a 내지 도 4e는 기판상에 박막트랜지스터를 형성하는 방법을 설명하는 단면도,
도 5는 본 발명 액정표시장치의 실시예에 따른 분해 사시도이다.
♧도면의 주요부분에 대한 부호의 설명♧
10 -- 기판 20 -- 반도체층
30 -- 소오스 영역 40 -- 드레인 영역
50 -- 게이트 절연막 60 -- 게이트 전극
65 -- 개구부 100 -- 디스플레이 패널
200 -- 고정틀 300 -- 백라이트
본 발명은 박막트랜지스터와 이를 이용하는 액정표시장치에 관한 것으로, 보다 상세하게는 광센서로 사용될 수 있는 박막트랜지스터와 이를 이용하는 박막트랜지스터 기판과 그 제조방법 및 액정표시장치에 관한 것이다.
일반적으로 평판표시장치(FPD; Flat Panel Display)란 두께가 얇고 평평한 화면을 제공하는 표시장치로, 대표적으로 노트북 컴퓨터 모니터로 널리 쓰이는 액정표시장치(LCD; Liquid Crystal Display device)나 휴대전화에 사용되는 유기전계발광디스플레이(OELD) 등이 있다. 위와 같은 평판표시장치에는 통상 박막트랜지스터(TFT; Thin Film Transistor)가 사용된다. 일반적으로 박막트랜지스터는 평판표시장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로서 사용된다.
도 1a는 통상의 기술에 의한 박막트랜지스터의 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다.
도 1a 및 1b를 참조하면, 통상의 박막트랜지스터는 기판(1)상에 반도체층(2) 및 게이트 전극(6)이 형성된다. 반도체층(2)은 비정질 실리콘이나 폴리 실리콘으로 이루어지며, 반도체층(2)의 소정 영역에는 불순물 이온이 주입된 소오스 영역(3)과 드레인 영역(4)이 형성된다. 반도체층(2)과 게이트 전극(6)의 사이에는 게이트 절연막(5)이 개재되며, 게이트 전극(6)은 소오스 영역(3) 및 드레인 영역(4)과 일부 중첩되게 형성된다. 이 때 게이트 전극(6) 하부의 소오스 영역(3)과 드레인 영역 (4) 사이의 채널 영역에는 외부에서 전압이 인가되면 채널이 형성된다. 도면에 구체적으로 도시하지는 않았지만, 소오스 영역(3)과 드레인 영역(4)의 상부에는 금속 전극이 형성된다. 이를 통하여 박막트랜지스터는, 가령 액정표시장치에서 데이터를 전송하는 배선 또는 각 화소 영역에 구비되는 화소전극과 전기적으로 연결되며, 각 화소를 독립적으로 구동한다.
일반적인 평판표시장치에서는, 외부에서 입사되는 빛의 양을 감지하여 화면의 밝기를 조절하기 위한 광센서가 필요하다. 상기 박막트랜지스터는 빛을 감지하는 센서로 사용될 수 있다. 이 경우, 빛이 입사되면 박막트랜지스터가 턴온되지 않은 상태에서도 광전류(light induced current)과 발생되며, 이 때 빛의 입사량과 광전류의 크기가 비례한다는 점을 이용한다. 그런데 종래의 박막트랜지스터를 광센서로 사용하는 경우에는 다음과 같은 문제가 있다.
도 1a를 재차 참조하면, 외부에서 조사된 빛은 게이트 전극(6)에 의해 차단되는 부분을 제외한 소오스 영역(3)과 드레인 영역(4)으로 입사된다. 그런데, 소오스 영역(3)과 드레인 영역(4)상에도 금속 전극이 형성되므로 실질적인 수광 영역은 매우 작다는 문제가 있다. 또한 수광 면적이 작다는 점외에, 종래의 박막트랜지스터는 빛에 대한 감지 능력이 떨어지는 단점이 있는데, 이에 대해 부연하면 다음과 같다.
입사된 빛에 의해 소오스 영역(3)과 드레인 영역(4)에서 전자와 정공 쌍이 생성되고, 상기 전자와 정공이 채널 영역을 따라 이동함으로서 광전류가 발생된다. 그러나 소오스 영역(3)과 드레인 영역(4)에서 생성되는 전자 정공 쌍들은 대부분 채널 영역을 통과할 수 있는 충분한 에너지를 갖지 못하며, 전자 정공간에 재결합으로 소멸된다.
본 발명은 상기한 사정을 감안한 것으로, 본 발명이 이루고자 하는 기술적 과제는 빛에 대한 감지 능력이 우수한 특성을 가진 박막트랜지스터를 제공하는데 있다. 또한 본 발명이 이루고자 하는 다른 기술적 과제는 위와 같은 박막트랜지스터를 광센서로 사용하는 박막트랜지스터 기판 및 이를 이용하는 액정표시장치를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위하여 본 발명은 박막트랜지스터를 제공한다. 본 발명의 박막트랜지스터는 소오스 영역과 드레인 영역 및 게이트 전극을 포함하며 상기 게이트 전극에는 개구부가 형성된다. 위와 같은 박막트랜지스터를 빛을 감지하는 센서로 사용하는 경우, 상기 개구부가 형성되는 영역만큼 수광 면적이 증대되는 효과가 있다.
구체적으로 본 발명의 박막트랜지스터는, 반도체층에 서로 이격되어 형성되는 소오스 영역과 드레인 영역; 상기 반도체층을 덮는 게이트 절연막 및; 상기 게이트 절연막상에 형성되며 상기 소오스 영역과 드레인 영역 사이의 영역과 중첩되게 적어도 하나의 개구부가 형성된 게이트 전극을 포함한다.
또한 상기 반도체층에는, 상기 소오스 영역과 드레인 영역에 인접하고 상기 게이트 전극과 중첩되는 저농도의 불순물 이온을 포함하는 영역이 형성될 수 있다. 이러한 저농도 영역은 누설전류가 발생하는 것을 억제하고 또한 박막트랜지스터가 광센서로 사용되는 경우 수광 면적을 증가시키는 장점이 있다. 상기 반도체층으로는 전자나 정공에 대한 이동도가 우수한 폴리 실리콘이 사용될 수 있다.
위와 같은 박막트랜지스터를 평판표시장치용 기판에 사용하는 경우, 개구부를 갖는 박막트랜지스터는 광센서로 사용되며 또한 각 화소마다 스위칭 소자로 동작하는 별도의 박막트랜지스터가 구비된다. 후자를 제1 박막트랜지스터라 하고 전자를 제2 박막트랜지스터라 하면, 본 발명의 기판에 있어서 제1 박막트랜지스터는 화소영역에 형성되며 제2 박막트랜지스터는 화소영역 이외의 영역에 형성된다. 여기서 화소영역은, 기판상에 일방향으로 배열된 복수의 게이트라인과 상기 게이트라인과 교차하는 복수의 데이터라인에 의해 형성되는 영역이다.
상기 제2 박막트랜지스터를 광센서로 사용하는 경우에는, 제1 박막트랜지스터와 제2 박막트랜지스터는 동시에 형성할 수 있는 장점이 있다. 구체적으로, 기판상에 반도체층을 형성하고; 상기 기판과 반도체층을 게이트 절연막으로 덮고; 상기 게이트 절연막상에 게이트 도전막을 형성하고; 상기 게이트 도전막을 패터닝하여 복수의 게이트 전극을 형성하되, 일부의 게이트 전극에는 개구부를 형성하며; 상기 게이트 전극을 마스크로 불순물 이온을 주입하여 소오스 영역과 드레인 영역을 형성하여, 개구부를 갖지 않는 게이트 전극으로 된 제1 박막트랜지스터와 개구부를 갖는 게이트 전극으로 된 제2 박막트랜지스터를 동시에 형성한다.
상기한 박막트랜지스터 기판은, 액정을 이용한 표시장치에 사용될 수 있다. 상기 액정표시장치는, 빛을 조사하는 백라이트와 상기 백라이트에 부착되어 영상을 나타내는 디스플레이 패널 및 상기 디스플레이 패널의 가장자리 부분을 감싸도록 결합되는 고정틀을 포함한다. 상기 디스플레이 패널은 개구부를 갖는 제2 박막트랜지스터가 구비되는 기판을 포함한다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a는 본 발명의 실시예에 따른 박막트랜지스터의 평면도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도이다.
도 2a를 참조하면, 일방향으로 게이트 전극(60)이 형성되고 게이트 전극(60)의 양측에 소오스 영역(30)과 드레인 영역(40)이 형성된다. 게이트 전극(60)의 소정 영역에는 개구부(65)가 형성되는데, 도 2a에서는 개구부(65)가 장방형의 형상으로 복수개 형성되어 있다. 소오스 영역(30)과 드레인 영역(40)에 인접한 영역에는 저농도의 불순물 이온을 포함하는 영역(45)이 위치하는데, 이는 필요에 따라 추가될 수 있다.
위와 같은 박막트랜지스터의 수직 구조는 다음과 같다. 도 2b를 참조하면, 기판(10)상에 반도체층(20)과 게이트 절연막(50)이 적층되어 있으며, 게이트 절연막(50)의 소정 영역에는 개구부(65)가 형성된 게이트 전극(60)이 위치한다. 여기서 게이트 전극(60)은 반도체층(20)의 저농도 불순물 영역(45)과 일부 중첩되며, 개구부(65)는 게이트 전극(60)을 관통하여 형성된다.
상기한 구조의 가장 큰 특징은 게이트 전극(60)에 개구부(65)가 형성된다는 점이며, 이러한 구조는 박막트랜지스터가 광센서로 사용될 때 특히 유용하다. 광센서는 빛을 감지하기 위한 것으로, 빛의 입사량에 따라 광전류가 발생된다는 점을 이용하면 박막트랜지스터는 광센서로 사용될 수 있다. 그런데 광센서의 성능은 최대한 많은 양의 빛을 받아들일 수 있는 수광 능력과 미세한 세기의 빛에도 반응하여 광전류를 발생할 수 있는 동작 특성에 달려있다. 위와 같은 요건은 상기 개구부(65)에 의해 충족되는데, 구체적인 이유는 다음과 같다.
만약 개구부(65)가 없다면, 박막트랜지스터에 조사된 빛은 게이트 전극(60)에 의해 차단되고 소오스 영역(30)과 드레인 영역(40)만으로 입사된다. 또한 도 2b에 도시하지 않았지만, 소오스 영역(30)과 드레인 영역(40)으로는 금속 전극이 형성된다. 따라서 소오스 영역(30)과 드레인 영역(40)에서 빛이 입사될 수 있는 부분의 면적은 금속 전극으로 덮이지 않는 매우 작은 영역에 불과하다. 따라서 일반적인 박막트랜지스터에서 실질적인 수광 면적은 매우 작은데, 본 발명에 의하면 게이 트 전극(60)쪽의 개구부(65)로 빛이 입사될 수 있으므로 수광 면적이 증대되는 장점이 있다.
위와 같이 개구부(65)는 박막트랜지스터의 수광 능력을 향상시킬 뿐만 아니라, 미세한 빛도 감지할 수 있도록 동작한다. 광센서는 빛에 의한 광전류를 측정하여 빛을 감지하므로, 동일한 빛에 대해서도 광전류가 큰 것이 유리하다. 그런데 가령 n형의 박막트랜지스터를 가정했을 때, 전자의 에너지 준위는 소오스 영역(30)/드레인 영역(40)에 비해 소오스 영역(30)/드레인 영역(40) 사이의 채널이 형성되는 영역에서 높게 형성된다. 따라서, 소오스 영역(30)/드레인 영역(40)으로 입사된 빛에 의하여 전자가 생성되더라도, 상기 전자가 채널 영역을 따라 이동하지 못하고 소멸될 수 있다.
이에 비해 에너지 준위가 높은 채널 영역에서 생성되는 전자 또는 정공은 비교적 용이하게 소오스 영역(30)/드레인 영역(40)으로 이동할 수 있다. 결과적으로 빛의 입사되는 영역이 어디인지에 따라 광전류의 크기가 달라질 수 있으며, 광센서의 효율면에서는 소오스 영역(30)이나 드레인 영역(40) 보다는 그 사이의 영역이 유리하다. 본 발명의 개구부(65)는 게이트 전극(60)에 형성되어 소오스 영역(30)과 드레인 영역(40) 사이의 영역으로 빛이 입사되도록 작용하므로, 이러한 구조의 박막트랜지스터는 미세한 빛에 대해서도 반응하여 이를 감지할 수 있다.
도 2a 및 2b에 도시된 실시예에서, 개구부(65)는 장방형의 형상으로 2곳에 형성되었다. 그러나 개구부(65)는 수광량이 증대되고 또한 소오스 영역(30)과 드레인 영역(40) 사이의 영역에서 전자 정공 쌍이 생성된다는 요건을 충족하는한, 형상 이나 수량에 제한이 없다. 따라서 도면에 도시되지 않은 원형이나 삼각형과 같은 다른 형상으로 개구부(65)가 형성될 수도 있으며, 또한 개구부(65)가 적어도 한 개 이상 형성되는한 그 개수에도 제한이 없다.
한편, 본 발명에는 소오스 영역(30)과 드레인 영역(40)에 인접하여 저농도 불순물 이온으로 도핑되는 영역(45)이 형성될 수 있다. 이러한 저농도 도핑 영역(45)은 누설전류가 발생하는 것을 방지한다. 여기서 누설전류는 빛의 입사와 같은 외부적 요인으로 발생하는 광전류와 달리, 채널 길이가 줄어들고 문턱전압이 감소하게 되는 등 박막트랜지스터의 내부적 요인에 의하여 발생하는 것이다. 빛에 의한 광전류는 빛의 입사량을 감지하는 신호로서 작용하지만, 그 외의 누설전류는 노이즈에 불과하다. 상기 저농도 도핑 영역(45)은 이러한 노이즈 발생을 방지하는 역할을 수행한다.
아울러 저농도 도핑 영역은 박막트랜지스터의 수광 면적을 증가시키는 역할을 한다. 도 2b에 도시된 바와 같이, 저농도 도핑 영역(45)은 게이트 전극(60)과 일부 중첩되지만, 나머지 영역은 게이트 전극(60)에 의해 가려지지 않는다. 또한 저농도 도핑 영역(45)은 소오스 영역(30)이나 드레인 영역(40)과 달리 별도의 금속 전극으로 덮이지 않으므로, 저농도 도핑 영역(45)에는 외부의 빛이 조사될 수 있다. 즉, 저농도 도핑 영역(45)으로 입사된 빛에 의해 생성되는 전자 정공 쌍에 의해 빛을 감지하는 신호인 광전류가 발생될 수 있다.
위와 같은 구조의 박막트랜지스터를 사용하는 장치에 대해 살펴본다. 박막트 랜지스터는, 액정표시장치(LCD)나 유기전계발광디스플레이(OELD)와 같은 평판표시장치에서 각 화소를 독립적으로 구동하기 위한 소자로 사용된다. 또한 박막트랜지스터는 빛을 감지하는 센서로 사용될 수 있다. 이하에서는 액정표시장치에 포함되는 박막트랜지스터 기판에 도 2a 및 도 2b 구조의 박막트랜지스터가 사용되는 실시예를 살펴본다.
도 3은 본 발명의 박막트랜지스터가 적용된 디스플레이 패널의 평면도이다.
액정표시장치는, 인가 전압에 따라 액체와 결정의 중간 상태 물질인 액정의 광투과도가 변화하는 특성을 이용하여, 입력되는 전기 신호를 시각 정보로 변화시켜 영상을 전달하는 표시장치이다. 액정표시장치에는 영상을 표시하는 디스플레이 패널(100)이 구비되며, 상기 디스플레이 패널(100)은 영상을 화소 단위로 구분하여 나타내는 기판(10)을 포함한다.
도 3을 참조하면, 기판(10)상에는 게이트 온 신호를 전달하는 복수의 게이트라인(61)이 형성되며, 영상 신호를 나타내는 데이터 전압을 전달하는 복수의 데이터라인(31)이 형성된다. 게이트라인(61)과 데이터라인(31)이 교차하면서 구분되는 영역은 개개의 화소(P)를 이루며, 각 화소(P)에는 게이트라인(61)과 데이터라인(31)에 연결된 박막트랜지스터(T1)가 형성된다. 박막트랜지스터(T1)는, 게이트라인(61)으로 전달되는 게이트 온 신호에 따라 턴온되며, 이 때 데이터라인(31)으로 전달되는 데이터 전압이 각 화소(P)의 화소전극(미도시)에 전달된다. 화소전극에 전압이 인가되면, 기판(10)상에 배열된 액정(미도시)의 배열 방향이 바뀌면서 액정의 광투과도가 변경되고 이에 대응되는 영상이 표시된다.
한편, 디스플레이 패널(100)은 게이트 구동부(62)와 데이터 구동부(32) 및 조도감지부(72)를 포함한다. 데이터 구동부(32)는 각 화소에 영상 데이터에 해당하는 전압을 선택하여 전달하는 역할을 한다. 게이트 구동부(62)는 데이터 구동부(32)로부터의 데이터가 화소에 전달되도록 박막트랜지스터(T1)의 온/오프 신호를 전달한다. 조도감지부(72)는 외부에서 유입되는 빛을 감지하며 그에 따라 화면의 밝기가 조절되도록 한다. 즉, 외부 환경이 밝은 상태인지 어두운 상태인지를 감지하여 디스플레이 패널(100)의 후면에서 빛을 발생하는 백라이트의 조도를 제어하여 화면 밝기를 조절한다.
조도감지부(72)에는 외부의 빛을 감지할 수 있는 광센서가 구비되며, 상기 광센서로 박막트랜지스터(T2)가 사용될 수 있다. 여기서 광센서로는 도 2a 및 2b와 같이 게이트 전극(60)에 개구부(65)가 형성되는 박막트랜지스터(T2)가 사용된다. 앞서 살펴 본 바와 같이, 개구부(65)가 형성된 경우 수광량이 증대되고 빛에 대한 신호(광전류)가 증대되어 광센서로서 유리하다. 아울러 박막트랜지스터(T2)를 광센서의 용도로만 사용한다면, 개구부(65)에 관한 기술을 확대 적용하여 게이트 전극(60)을 투명도전막으로 형성하거나 게이트 전극(60)을 제거하여 최대한 빛이 입사될 수 있는 면적을 증대시킨 구조도 고려할 수 있다.
본 발명에 있어서, 화소(P)에 구비되는 박막 트랜지스터(T1)와 광센서로 사용되는 박막트랜지스터(T2)는 상이한 구조를 가지며, 이를 구분하여 제1 박막트랜지스터(T1)와 제2 박막트랜지스터(T2)라 명명한다.
상기 제2 박막트랜지스터(T2)가 형성되는 위치를 살펴본다.
제2 박막트랜지스터(T2)는 빛에 대해 반응하여 광전류에 의한 신호를 발생한다. 그런데 화면의 밝기를 조절하기 위해 감지해야 하는 것은 외부에서 입사되는 빛이며 이외의 빛에 의한 누설전류는 노이즈에 불과하다. 액정표시장치에는 디스플레이 패널(100)의 후면에 빛을 발생하는 백라이트가 구비되는데, 제2 박막트랜지스터(T2)는 백라이트에 의한 노이즈를 발생하지 않도록 배치되어야 한다. 백라이트에서 발생된 빛은 기판(10)상의 게이트라인(30)과 데이터라인(40)에 의해 형성되는 화소(P) 영역을 경유하므로, 제2 박막트랜지스터(T2)는 상기한 영역을 제외한 기판(10)상의 영역에 위치한다.
빛을 감지하기 위해서는 포토다이오드 등 다양한 센서가 존재한다. 이와 같이 다양한 광센서 중 본 발명에서 광센서로 박막트랜지스터(T2)를 사용하는 장점은, 게이트 전극(60)에 개구부(65)를 형성하여 우수한 동작 특성을 나타낼 수 있다는 점외에 기판(10)상에서 스위칭 소자인 제1 박막트랜지스터(T1)를 형성하면서 광센서로 작동하는 제2 박막트랜지스터(T2)를 동시에 형성할 수 있다는 점이다. 제1/제2 박막트랜지스터(T1,T2)를 동시에 형성하는 방법은 다양하며, 이 중 일실시예를 살펴본다.
도 4a 내지 도 4e는, 기판상에 제1/제2 박막트랜지스터를 형성하는 방법을 설명하는 단면도이다. 도면에서, 'A영역'은 제1 박막트랜지스터가 형성되는 영역을, 'B영역'은 제2 박막트랜지스터가 형성되는 영역을 나타낸다.
도 4a를 참조하면, 기판(10)상에 반도체층(20)이 형성된다. 기판(10)은 주로 유리 기판이 사용되며, 반도체층(20)은 폴리 실리콘으로 형성된다. 폴리 실리콘외 에도 반도체층(20)으로 비정질 실리콘이 사용될 수 있지만, 폴리 실리콘에서 전자와 정공의 이동도가 크기 때문에 폴리 실리콘이 유리하다. 폴리 실리콘을 사용하는 경우, 유리 기판상에 실리콘막을 증착한 후 레이저를 조사하여 결정을 만들고 이 후 상기 결정화된 실리콘막을 패터닝하여 반도체층(20)을 형성한다.
도 4b를 참조하면, 반도체층(20)상에 게이트 절연막(50)이 형성된다. 게이트 절연막(50)은 반도체층(20)에 화학기상증착 방법으로 실리콘 산화물(SiO) 또는 실리콘 질화물(SiN)을 증착하여 형성될 수 있다.
도 4c를 참조하면, 게이트 절연막(50)상에 게이트 도전막(60') 및 감광막 패턴(80)이 형성된다. 게이트 도전막(60')은 도핑된 폴리 실리콘이나 알루미늄(Al)이나 텅스텐(W)과 같은 금속막을 증착하여 형성된다. 감광막 패턴(80)은, 게이트 도전막(60')상에 포토레지스트를 도포한 후 사진 공정을 거쳐서 소정 영역에만 포토레지스트가 잔류되도록 하여 형성된다. 여기서 감광막 패턴(80)은 게이트 전극(60)이 형성될 영역에 따라 형성된다. 그런데 제2 박막트랜지스터(T2)의 경우에는 게이트 전극(60)에 개구부(65)가 형성되므로, 개구부(65)가 형성될 영역의 포토레지스트 또한 제거된다.
도 4d를 참조하면, 감광막 패턴(80)에 따라 게이트 도전막(60')을 식각하여 게이트 전극(60)이 형성된다. 이 때 제2 박막트랜지스터(T2)에서는 개구부(65)가 형성된다. 본 실시예에서의 개구부(65)는, 도 2b와 달리 단수로 형성되어 있는데, 개구부(65)의 개수에는 특별한 제한이 없다. 도 4d에 도시된 바와 같이, 게이트 도전막(60')은 감광막 패턴(80)에 비해 다소 과식각된다. 이는 저농도 도핑 영역을 형성하기 위함인데, 본 실시예에서 제시된 방법이 아니더라도 저농도 도핑 영역을 형성하는 방법은 다양하다.
게이트 전극(60)이 형성되면, 도 4d의 화살표로 표시된 바와 같이, 감광막 패턴(80)을 마스크로 고농도의 불순물 이온이 주입되어 소오스 영역(30)과 드레인 영역(40)이 형성된다. 상기 제1/제2 박막트랜지스터(T1,T2)가 n형인 경우, 인(P)이나 비소(As)가 주입되는데, 제2 박막트랜지스터(T2)의 경우에는 개구부(65)를 통하여 소오스 영역(30)과 드레인 영역(40) 사이의 반도체층(20)에도 불순물 이온이 주입(도면에서 점선 표시)된다.
도 4e를 참조하면, 게이트 전극(60)상의 감광막 패턴(80)이 제거되며 불순물 이온이 주입되어 저농도 도핑 영역(45)이 형성된다. 감광막 패턴(80)은 산소 플라즈마를 이용한 에싱 등의 방법으로 제거되며, 이어서 게이트 전극(60)을 마스크로 저농도의 불순물 이온이 주입된다. 이전 단계에서 게이트 전극(60) 형성시, 게이트 전극(60)의 폭은 감광막 패턴(80)의 폭 보다 좁게 형성되었다. 따라서 상기 폭에 해당하는 반도체층(20)의 영역은 저농도 불순물 이온만으로 도핑된다. 그 외에 소오스 영역(30)과 드레인 영역(40)에도 불순물 이온이 주입되어 해당 영역에서 도핑 농도가 증가된다. 이 때 개구부(65)가 형성되는 영역으로도 불순물 이온이 주입(도면에서 점선 표시)되며, 개구부(65)가 형성되는 영역으로 불순물 이온이 주입되지 않도록 제2 박막트랜지스터(T2)에 대한 별도의 마스크가 사용될 수도 있다.
이 후 게이트 전극(60)상에 층간절연막을 덮고, 상기 층간절연막을 관통하여 소오스 영역(30)과 드레인 영역(40)에 전기적 접속을 위한 금속 전극을 형성하는 일반적인 공정이 진행된다.
이하에서는, 위와 같이 각 화소를 구동하는 제1 박막트랜지스터와 광센서로 작동하는 제2 박막트랜지스터를 동시에 사용하는 액정표시장치를 살펴본다.
도 5는 본 발명 액정표시장치의 실시예에 따른 분해 사시도이다.
도 5를 참조하면, 본 발명의 액정표시장치는 디스플레이 패널(100)과 고정틀(200) 및 백라이트(300)를 포함한다. 고정틀(200)은 디스플레이 패널(100)을 고정시키며, 디스플레이 패널(100)의 에지 부분을 감싸도록 결합된다. 따라서 디스플레이 패널(100)은 고정틀(200)에 가려져서 외부에 노출되지 않는 영역과 외부에 노출되는 영역으로 구분된다.
여기서 외부로 노출되는 영역에는 화소가 형성되어 영상 정보를 표시하며, 상기 개개의 화소에는 각 화소를 구동하는 제1 박막트랜지터(T1)가 형성된다. 한편 외부에 노출되지 않는 영역에는 각 화소를 제어하기 위한 회로가 형성되는데, 이 중에는 외부에서 입사되는 빛을 감지하여 광센서로 동작하는 제2 박막트랜지스터(T2)가 있다. 이 때 제2 박막트랜지스터(T2)는, 도 2a 및 2b에 도시된 바와 같이, 게이트 전극상에 개구부가 형성되는 구조를 갖는 것을 사용한다. 그런데 제2 박막트랜지스터(T2)는 고정틀(200)에 가려지는 영역에 설치되므로, 광센서로 작용하기 위해서는 고정틀(200)에 빛이 통과할 수 있는 투광부가 구비되어야 한다.
도 5에 도시된 바와 같이, 투광부로는 고정틀(200)을 관통하는 관통홀(210)이 사용될 수 있다. 이 때 관통홀(210)과 제2 박막트랜지스터(T2)는 상호 중첩되는 위치에 형성되어야 한다. 도 5에서는 단수의 관통홀(210)과 제2 박막트랜지스터(T2)가 사용되는 실시예를 도시하고 있는데, 관통홀(210) 및 제2 박막트랜지스터(T2)는 복수로 사용될 수 있다. 가령, 장방형의 고정틀(200)에서 모서리 부분에 관통홀(210)을 형성하여 각 모서리에 4개의 제2 박막트랜지스터(T2)가 설치되면, 화면의 전 영역에 걸쳐 입사되는 빛의 양을 감지할 수 있다.
디스플레이 패널(100)의 하측으로는 백라이트(300)가 부착되는데, 백라이트(300)는 발광원(310)을 구비하여 빛을 발생하고 이를 디스플레이 패널(100) 쪽에 조사한다. 발광원(310)으로는 대형의 경우에는 램프가 소형의 경우에는 발광다이오드 등이 사용될 수 있다. 도면에 도시하지 않았지만, 백라이트(300)는 빛을 가이드하는 도광판이나 반사판 등이 포함될 수 있다. 디스플레이 패널(100)의 후면 테두리에는 접착부(110)가 형성된다. 도 5에서, 접착부(110)가 디스플레이 패널(100)의 전면에 도시되어 있는데, 이는 접착부가(110)가 형성되는 영역을 나타낸 것이다. 백라이트(300)와 디스플레이 패널(100)은 접착부(110)에 의하여 결합된다. 상기 접착부(110)는 블랙 테이프를 이용하여 형성될 수 있으며 해당 영역으로는 백라이트(300)에서 조사된 빛이 투과하지 못하고 흡수된다.
도 5에 도시된 바와 같이, 제2 박막트랜지스터(T2)는 디스플레이 패널(100)의 접착부(110)가 형성되는 영역에 설치된다. 이로 인하여 제2 박막트랜지스터(T2)에는 백라이트(300)에서 조사된 빛이 도달하지 못하게 된다. 백라이트(300)의 빛에 의해 제2 박막트랜지스터(T2)에서 발생하는 누설전류는, 화면의 밝기를 조절하는 목적과는 상관없는 노이즈에 불과하다. 따라서 도 5와 같이, 제2 박막트랜지스터 (T2)에는 백라이트(300)에 의한 빛 등 노이즈가 발생하는 소스를 차단되도록 함이 바람직하다.
이상에서 살펴 본 바와 같이 본 발명에 의하면, 박막트랜지스터를 광센서로 사용하는 경우 게이트 전극에 개구부를 형성하여 상기 개구부로 빛이 입사될 수 있도록 하여 빛에 대한 감지 성능을 향상시킬 수 있는 효과가 있다. 또한 이러한 박막트랜지스터를 평판표시장치의 기판이나 또는 액정표시장치에 사용하여, 외부의 조도에 따른 화면 밝기를 적절하게 조절할 수 있다. 또한 박막트랜지스터를 광센서로 이용하므로, 위와 같은 기판을 제조하는 경우 개개의 화소를 구동하는 박막트랜지스터와 상기 광센서용 박막트랜지스터를 동시에 형성할 수 있는 효과가 있다.

Claims (15)

  1. 서로 이격되어 형성되는 소오스 영역과 드레인 영역을 포함하는 반도체층;
    상기 반도체층을 덮는 게이트 절연막; 및
    상기 게이트 절연막상에 형성되며 상기 소오스 영역과 드레인 영역 사이의 영역과 중첩되게 하나 이상의 개구부가 형성된 게이트 전극을 포함하는 박막트랜지스터.
  2. 제 1항에 있어서,
    상기 반도체층에는, 상기 소오스 영역과 드레인 영역에 인접하고, 상기 소오스 영역과 드레인 영역보다 낮은 농도의 불순물 이온을 포함하며, 상기 게이트 전극과 중첩하는 영역 및 상기 게이트 전극과 중첩하지 않는 영역을 포함하는 영역이 형성된 것을 특징으로 하는 박막트랜지스터.
  3. 제 1항에 있어서,
    상기 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 하는 박막트랜지스터.
  4. 복수의 화소 영역을 구비하는 기판;
    상기 기판 상에 배치되고, 일방향으로 배열된 복수의 게이트라인과 상기 게이트라인과 교차하는 복수의 데이터라인;
    상기 게이트라인과 데이터라인이 교차하면서 구분되는 각 화소 영역마다 형성되는 제1 박막트랜지스터 및;
    상기 각 화소 영역 이외의 영역에 형성되는 제2 박막트랜지스터를 포함하며;
    상기 제2 박막트랜지스터의 게이트 전극은, 소오스 영역과 드레인 영역 사이의 영역과 중첩되게 하나 이상의 개구부가 형성된 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제 4항에 있어서,
    상기 제2 박막트랜지스터는 상기 기판의 가장자리 영역에 형성된 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 4항 또는 제 5항에 있어서,
    상기 제1 박막트랜지스터 또는 제2 박막트랜지스터의 상기 소오스 영역과 상기 드레인 영역이 형성되는 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 하는 박막트랜지스터 기판.
  7. 기판상에 반도체층을 형성하고;
    상기 기판과 반도체층을 게이트 절연막으로 덮고;
    상기 게이트 절연막상에 게이트 도전막을 형성하고;
    상기 게이트 도전막을 패터닝하여 복수의 게이트 전극들을 형성하되, 상기 게이트 전극들 중 일부의 게이트 전극에는 개구부를 형성하며;
    상기 게이트 전극을 마스크로 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하여, 개구부를 갖지 않는 게이트 전극을 포함하는 제1 박막트랜지스터, 및 상기 소오스 영역 및 상기 드레인 영역 사이의 영역과 중첩하는 개구부를 갖는 게이트 전극을 포함하는 제2 박막트랜지스터를 형성하는 것을 포함하는 박막트랜지스터 기판의 제조 방법.
  8. 빛을 조사하는 백라이트와 상기 백라이트에 부착되어 영상을 나타내는 디스플레이 패널 및 상기 디스플레이 패널의 가장자리 부분을 감싸도록 결합되는 고정틀을 포함하며;
    상기 디스플레이 패널은 제1 영역에는 제1 박막트랜지스터가 형성되고 제2 영역에는 제2 박막트랜지스터가 형성되는 기판을 포함하고;
    상기 제2 박막트랜지스터의 게이트 전극은, 소오스 영역과 드레인 영역 사이의 영역과 중첩되게 하나 이상의 개구부가 형성된 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서,
    상기 기판 상에는 일방향으로 배열된 복수의 게이트라인 및 상기 게이트라인과 교차하는 복수의 데이터라인이 형성되고, 상기 제1 영역은 상기 게이트라인과 데이터라인이 교차하면서 형성되는 영역인 것을 특징으로 하는 액정표시장치.
  10. 제 8항 또는 제 9항에 있어서,
    상기 제2 영역은 상기 백라이트에서 조사된 빛이 투과할 수 없는 영역인 것을 특징으로 하는 액정표시장치.
  11. 제 10항에 있어서,
    상기 디스플레이 패널에는 상기 백라이트와 결합될 수 있도록 접착부가 형성되고, 상기 제2 영역은 상기 접착부가 형성되는 영역인 것을 특징으로 하는 액정표시장치.
  12. 제 8항 또는 제 9항에 있어서,
    상기 제2 박막트랜지스터는 상기 백라이트의 반대편에서 상기 디스플레이 패널로 입사되는 빛을 감지하는 광센서로 동작하는 것을 특징으로 하는 액정표시장치.
  13. 제 12항에 있어서,
    상기 제2 영역은 상기 디스플레이 패널이 상기 고정틀에 의해 감싸여지는 영역에 포함되며, 상기 고정틀은 상기 제2 박막트랜지스터가 형성되는 영역과 중첩되는 영역에 상기 디스플레이 패널로 입사되는 빛이 투과되도록 투광부가 형성된 것을 특징으로 하는 액정표시장치.
  14. 제 13항에 있어서,
    상기 투광부는 상기 고정틀을 관통하는 관통홀인 것을 특징으로 하는 액정표시장치.
  15. 제 8항 또는 제 9항에 있어서,
    상기 제1 박막트랜지스터 또는 제2 박막트랜지스터의 상기 소오스 영역과 상기 드레인 영역이 형성되는 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 하는 액정표시장치.
KR1020050063870A 2005-07-14 2005-07-14 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치 KR101200444B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050063870A KR101200444B1 (ko) 2005-07-14 2005-07-14 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
JP2006167923A JP2007027704A (ja) 2005-07-14 2006-06-16 薄膜トランジスタ、薄膜トランジスタ基板、その製造方法、液晶表示装置、及び表示装置。
CN2006101058838A CN1897309B (zh) 2005-07-14 2006-07-13 薄膜晶体管和基板及基板的制造方法和液晶显示器
TW095125658A TWI406417B (zh) 2005-07-14 2006-07-13 Ｔｆｔ（薄膜電晶體）及利用其之ｔｆｔ基材，製造ｔｆｔ基材的方法及液晶顯示器
US11/486,606 US7821006B2 (en) 2005-07-14 2006-07-14 Liquid crystal display comprising light sensing TFT having opening in gate electrode
US12/891,598 US8541811B2 (en) 2005-07-14 2010-09-27 TFT with improved light sensing and TFT substrate using the same and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063870A KR101200444B1 (ko) 2005-07-14 2005-07-14 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070009906A KR20070009906A (ko) 2007-01-19
KR101200444B1 true KR101200444B1 (ko) 2012-11-12

Family

ID=37609750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063870A KR101200444B1 (ko) 2005-07-14 2005-07-14 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치

Country Status (5)

Country Link
US (2) US7821006B2 (ko)
JP (1) JP2007027704A (ko)
KR (1) KR101200444B1 (ko)
CN (1) CN1897309B (ko)
TW (1) TWI406417B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112878A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 전기 영동 표시 장치
DE102007057089B4 (de) * 2006-12-22 2010-04-29 Lg Display Co., Ltd. Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
KR101362959B1 (ko) * 2007-03-30 2014-02-13 엘지디스플레이 주식회사 센싱기능을 가지는 액정표시장치 및 그의 제조방법
KR101419221B1 (ko) * 2007-06-19 2014-07-15 엘지디스플레이 주식회사 액정표시장치의 광센서 및 그의 제조방법
WO2009011178A1 (ja) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha 液晶表示装置、およびその駆動方法
CN101465359B (zh) * 2007-12-17 2010-09-01 瀚宇彩晶股份有限公司 具有光敏薄膜晶体管的大型光传感器
JP5439723B2 (ja) * 2008-01-22 2014-03-12 セイコーエプソン株式会社 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
TWI409537B (zh) 2008-04-03 2013-09-21 Innolux Corp 液晶面板及採用該液晶面板之液晶顯示裝置
CN101556395B (zh) * 2008-04-09 2011-02-16 群康科技(深圳)有限公司 液晶面板和液晶显示器
TWI368988B (en) 2008-08-12 2012-07-21 Chunghwa Picture Tubes Ltd Photo sensor and portable electronic apparatus
WO2011096276A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103840009B (zh) * 2012-11-26 2016-07-27 瀚宇彩晶股份有限公司 像素结构
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
KR102223678B1 (ko) 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR102483953B1 (ko) * 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20200068139A (ko) * 2018-12-04 2020-06-15 삼성디스플레이 주식회사 표시 모듈 및 이를 포함한 표시 장치 제조 방법
CN110649101B (zh) 2019-10-18 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241487A (ja) * 2003-02-04 2004-08-26 Sharp Corp 固体撮像素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714522A (en) * 1968-11-14 1973-01-30 Kogyo Gijutsuin Agency Of Ind Semiconductor device having surface electric-field effect
JP2938083B2 (ja) 1989-02-16 1999-08-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた光センサ
JPH04158580A (ja) 1990-10-22 1992-06-01 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JPH04254820A (ja) 1991-02-06 1992-09-10 Fujitsu Ltd 液晶表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
GB0014962D0 (en) 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Matrix array display devices with light sensing elements and associated storage capacitors
JP2003229578A (ja) 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP5038560B2 (ja) 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
KR100878217B1 (ko) * 2001-08-28 2009-01-14 삼성전자주식회사 액정표시장치 및 이의 구동 방법
KR100746283B1 (ko) * 2002-01-25 2007-08-03 삼성전자주식회사 액정표시장치
JP3720014B2 (ja) * 2002-11-01 2005-11-24 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2004342923A (ja) 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
US6870323B1 (en) * 2003-10-02 2005-03-22 Eastman Kodak Company Color display with white light emitting elements
KR100957585B1 (ko) 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
KR100923025B1 (ko) 2003-10-23 2009-10-22 삼성전자주식회사 광감지 소자와, 이를 갖는 어레이 기판 및 액정 표시 장치
JP4168979B2 (ja) * 2004-06-03 2008-10-22 セイコーエプソン株式会社 光センサ回路、光センサ回路の出力信号処理方法および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241487A (ja) * 2003-02-04 2004-08-26 Sharp Corp 固体撮像素子の製造方法

Also Published As

Publication number Publication date
CN1897309B (zh) 2011-02-09
KR20070009906A (ko) 2007-01-19
US8541811B2 (en) 2013-09-24
JP2007027704A (ja) 2007-02-01
TW200709428A (en) 2007-03-01
CN1897309A (zh) 2007-01-17
US7821006B2 (en) 2010-10-26
TWI406417B (zh) 2013-08-21
US20070013823A1 (en) 2007-01-18
US20110013113A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
KR101200444B1 (ko) 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
JP4737956B2 (ja) 表示装置および光電変換素子
US9368558B2 (en) Organic light emitting element and method of manufacturing the same
US7462863B2 (en) Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate
US20050199876A1 (en) Display device having photosensor and method of fabricating the same
WO2006117956A1 (ja) 液晶表示装置
WO2006129428A1 (ja) フォトダイオード及び表示装置
JP2003536114A (ja) 光検出素子とそれに関連した蓄積容量とを有するマトリクス・アレイ表示装置
KR20020055411A (ko) 발광 장치 및 그 제조 방법
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
US7459725B2 (en) Thin film transistor array substrate and fabrication method thereof
KR100684675B1 (ko) 광 센서 및 디스플레이
JP4033217B2 (ja) 電気光学装置および電子機器
KR20000071625A (ko) 액정디스플레이
WO2006129427A1 (ja) 光センサ及び表示装置
KR20070002280A (ko) 박막트랜지스터형 광 센서 및 이를 포함한 액정 표시 장치및 제조 방법
KR101688057B1 (ko) 가시광선 감지 센서 및 이를 포함하는 광 센서
JP4656082B2 (ja) 電気光学装置及び電子機器
WO2010146737A1 (ja) 表示パネル用基板および表示装置
JPWO2010038511A1 (ja) 表示パネル及びこれを用いた表示装置
KR20090058743A (ko) 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널
CN112764283B (zh) 显示面板及其制备方法、显示装置
CN114122017A (zh) 一种显示面板及其制作方法
KR101358849B1 (ko) 방사선 검출 패널
JP2004140338A (ja) 光センサ素子、これを用いた平面表示装置、光センサ素子の製造方法、平面表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 8