KR20000071625A - 액정디스플레이 - Google Patents

액정디스플레이 Download PDF

Info

Publication number
KR20000071625A
KR20000071625A KR1020000018640A KR20000018640A KR20000071625A KR 20000071625 A KR20000071625 A KR 20000071625A KR 1020000018640 A KR1020000018640 A KR 1020000018640A KR 20000018640 A KR20000018640 A KR 20000018640A KR 20000071625 A KR20000071625 A KR 20000071625A
Authority
KR
South Korea
Prior art keywords
tft
film
contact hole
shielding film
rear shielding
Prior art date
Application number
KR1020000018640A
Other languages
English (en)
Other versions
KR100375518B1 (ko
Inventor
후카타다마키
혼보노부아키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000071625A publication Critical patent/KR20000071625A/ko
Application granted granted Critical
Publication of KR100375518B1 publication Critical patent/KR100375518B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

후면차폐막(3)의 모서리로부터 반사된 광 및 흑매트릭스의 모서리로부터 입사하는 광은, 후면차폐막(3) 및 흑매트릭스(12)에 의해 정해지는 영역 내의 채널의 길이방향을 따라 박막트렌지스터의 측면 근처의 후면차폐막 상의 적어도 층간막(4)에 후면차폐막(3)에 닿지 않는 더미접촉홀(7)을 형성하고, 이 더미접촉홀의 측벽에 적어도 배선재료로 만들어진 막을 형성함으로써 차단된다.

Description

액정디스플레이{Liquid crystal display}
본 발명은 액정프로젝터와 같이 박막트렌지스터(thin film transistor, TFT)를 포함하는 화소구조에 관한 것이다. 특히, 본 발명은 액정이 TFT에 의해 스위칭되는 광밸브를 위한 능동매트릭스형 액정디스플레이에서의 광차폐의 개선에 관한 것이다. 본 발명은 또한 화소구조를 제조하기 위한 방법에 관한 것이다.
액정디스플레이패널을 사용하는 다양한 디스플레이들이 최근에 벽걸이 또는 투사형 TV, 또는 사무(OA)기기를 위한 디스플레이로서 개발되어 왔다. 액정디스플레이패널들 중에서, 능동소자인 박막트렌지스터가 액정디스플레이에 통합된 능동매트릭스형 액정디스플레이는, 주사선수의 증가가 콘트라스트 또는 응답속력에 불리하게 작용하지 않기 때문에, 고품위용 디스플레이 또는 OA기기를 위한 고품질의 디스플레이를 제공하는데 유망하다. 이는 큰 디스플레이가 액정투사와 같은 투사형 액정디스플레이에서 쉽사리 달성되게 하는 것을 허용한다.
액정투사를 위해 사용되는 광밸브를 위한 공통 능동매트릭스형 액정디스플레이에서, 강한 광은 액정을 TFT로 스위칭하여 화소마다 턴온/턴오프시키는 소형 기기로 방출되고, 투사된 광은 영상데이터에 의존하여 제어되고 렌즈와 같은 광학계를 통해 스크린에 확대되게 투사된다. TFT의 활성층이 폴리실리콘(p-Si)으로 만들어지는 경우, 오프상태 동안의 누설전류는 입사광 뿐만 아니라 렌즈와 같은 광학계로부터의 반사된 광에 기인한 광여기(photoexcitation)에 의해 TFT의 채널에서 발생될 것이다.
도 11을 참조하면, 광밸브를 위한 그러한 기존의 능동매트릭스형 액정디스플레이에서, 게이트라인들(8) 및 데이터라인들(10)은 매트릭스형태로 배치된다. 즉, 그것들은 서로 직교하게 배치된다. 도 11에 도시된 것처럼, ITO(Indium Tin Oxide, 18)와 같은 투명전극은 게이트 및 데이터 라인들에 의해 정해지는 영역에 형성되고 TFT는 게이트라인(8)과 데이터라인(10)의 교차부에 형성된다. 도 12는 도 11에서 원으로 둘러싸인 영역의 확대도로서, TFT-형성영역을 보여준다. 데이터라인(10) 내에는, 신호를 소스전극(13)에 공급하기 위한 데이터라인/TFT접촉(16)이 형성되어 있다. 드레인전극(14)은 ITO/TFT접촉(17)을 통해 화소전극인 ITO(18)에 연결된다. LDD(lightly doped drain)영역(15)은 TFT의 채널(게이트라인에 의해 덮여진 영역) 및 소스-드레인영역 간에 형성된다. 도 13a 및 13b는 도 12의 라인 F-F' 및 라인 G-G'을 따라 취해진 단면들을 각각 보여준다. 이 도면들에서, 배면으로부터 베이스절연막(2)을 통과한 광을 차단하기 위한 막(3)(이후로는 "후면차폐막"이라 함)과 TFT 위의 흑매트릭스(12)가 유리기판과 같은 투명절연기판(1) 상에 형성된다. 따라서, 광이 TFT에 대향하는 기판쪽에서부터 TFT로 액정층을 통해 들어오는 경우, 흑매트릭스(12)는 입사광(IL)을 차단하나 후면차폐막(3)은 광학계로부터의 반사된 광(RL)을 차단한다.
흑매트릭스(12)는 도 13a 및 13b에 도시된 것처럼 층간막(4)을 개재하여 TFT와 동일한 기판 상에 형성되거나 액정층을 개재하여 TFT에 대향하는 기판 상에 형성될 것이다. 흑매트릭스(12)는 TFT에 마주하는 기판상에 형성되는 경우, 두 기판들의 포개지는 정밀도 때문에 약 10㎛만큼 잘못 정렬된다는 점에서 후면차폐막(3) 보다 더 커야 한다. 그 결과, 개구비는 증가될 수 없다.
그러므로, 현재까지, 흑매트릭스는 항상 TFT와 동일한 기판 상에 형성된다. 그러한 구조에서, 더 높은 정렬정밀도가 반도체장치제조방법을 채용하여 달성될 수 있기 때문에 전술한 바와 같은 큰 마진은 필요하지 않다. 그러나, 두 차폐막들 및 TFT간의 위치적인 관계가 고려되지 않았기 때문에, 패널 내의 불규칙적인 반사에 기인한 광은 충분히 차단되지 않는다. 특히, 도 13b에 보인 것 같은 게이트라인형성영역에는, 후면차폐막(3)과 흑매트릭스(12)가 형성되고 이것들은 광을 차단하는데 적절하다. 한편, 도 13a에 보인 것 같은 화소전극 주위의 영역에서, 후면차폐막(3) 및 흑매트릭스(12)는 화소개구비를 개선하기 위해 그것들의 폭들이 제한된다. 그러므로, 흑매트릭스(12)의 모서리로부터의 입사광은 소스 및 드레인 전극들(13, 14)과 LDD영역(15) 사이의 폴리실리콘채널의 화소전극의 주위 영역의 후면차폐막(3) 표면에서 반사되고, 후면차폐막(3)의 모서리로부터의 반사된 광은 LDD영역(15)으로 들어간다. 이러한 반사된 광들은 전류누설을 야기할 것이다. 물론, 입사 및 반사된 광들은 전술한 바와 같이 게이트라인에 평행한 방향성분들뿐 아니라 다양한 방향성분들을 담고있고, 그것들 중에는 게이트라인 아래의 채널영역에 들어가는 것도 있을 것이다.
물론, 후면차폐막 및 흑매트릭스의 폭들은 입사 또는 반사된 광이 채널에 들어가는 것을 방지하도록 증가될 수 있음에도 불구하고, 이는 화소-개구비를 감소시킨다.
따라서, 본 발명의 목적은, 화소-개구비가 가능한 한 크게될 수 있으면서도 기판표면으로부터의 입사광 또는 광학계로부터의 반사된 광이 채널에 들어가는 것을 방지할 수 있는, 광밸브를 위한 화소구조를 제공함에 있다.
도 1은 본 발명의 일 실시예에 따른 화소구조를 보여주는 평면도,
도 2a 및 2b는 도 1의 화소구조에서 각각 라인 A-A' 및 B-B'을 따라 취해진 단면도들,
도 3a 내지 3e는 도 1의 화소구조를 제조하기 위한 단계들의 앞쪽의 절반을 도시하는 단면도들,
도 4a 내지 4d는 도 1의 화소구조를 제조하기 위한 단계들의 나중의 절반을 도시하는 단면도들,
도 5는 본 발명의 다른 실시예에 따른 화소구조의 평면도,
도 6a 및 6b는 도 5의 화소구조에서 각각 라인 C-C' 및 D-D'을 따라 취해진 단면도들,
도 7a 내지 7e는 도 5의 화소구조를 제조하기 위한 단계들의 앞쪽의 절반을 도시하는 단면도들,
도 8a 내지 8e는 도 5의 화소구조를 제조하기 위한 단계들의 나중의 절반을 도시하는 단면도들,
도 9는 본 발명의 다른 실시예에 따른 화소구조의 평면도,
도 10a 내지 10c는 도 9의 라인 E-E'을 따라 취해진 더미접촉홀이 다른 형태를 갖는 단면도들,
도 11은 종래기술에 따른 화소구조를 도시하는 평면도,
도 12는 도 11의 화소구조의 부분 확대도,
도 13a 및 13b는 도 12의 화소구조에서 각각 라인 F-F' 및 G-G'을 따라 취해진 단면도들,
도 14는 후면차폐막을 위한 설계(designing)를 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 투명절연기판 2 : 베이스절연막
3 : 후면차폐막 4, 9, 11 : 층간막
5 : 폴리실리콘채널 6 : 게이트절연막
7, 7' : 더미접촉홀 8 : 게이트라인
10 : 데이터라인 12 : 흑매트릭스
본 발명은, 투명절연기판 상에 형성된 후면차폐막; 층간막을 개재하여 후면차폐막 상에 형성된 폴리실리콘채널, 게이트절연막 및 게이트라인에 연결된 게이트전극을 구비한 박막트렌지스터(TFT); 데이터신호를 TFT에 전송하기 위한 데이터라인; 및 TFT에 대한 입사광을 차단하기 위한 흑매트릭스를 포함하고, 후면차폐막에 닿지 않는 더미접촉홀은 적어도 후면차폐막 및 흑매트릭스에 의해 정해지는 영역내에서 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 층간막에 형성되고, 적어도 배선재료로 만들어진 막은 더미접촉홀의 측벽에 형성되는 TFT기반 화소구조를 제공한다.
전술의 화소구조에서, 더미접촉홀은 게이트라인의 형성 이전에 형성되고 게이트라인재료는 게이트라인의 형성과 동시에 더미접촉홀에 증착되거나, 또는 더미접촉홀은 데이터라인의 형성 이전에 형성되고 데이터라인재료는 데이터라인의 형성과 동시에 더미접촉홀에 증착되는 것이 바람직하다.
본 발명은 또한 후면차폐막이 투명절연기판 상에 매트릭스형태로 형성되고 채널 및 LDD가 투영되는 영역에서만 다른 배선들보다 넓은 TFT기반 화소구조를 제공한다.
본 발명은 또한 TFT가 데이터라인과 게이트라인의 교차부에 형성되고, 더미접촉홀은 교차부의 네 모퉁이(corner)들에 형성되는 TFT기반 화소구조를 제공한다.
본 발명은 또한 박막트렌지스터(TFT)기반 화소구조를 제조하기 위한 방법으로서, 후면차폐막, 제1층간막, TFT의 채널이 되는 폴리실리콘, 게이트절연막, 게이트전극을 구비한 게이트라인, 제2층간막, 데이터라인, 제3층간막 및 흑매트릭스를 투명절연기판 상에 그 순서대로 형성하는 단계를 포함하고,
게이트절연막의 형성 이후 및 게이트라인의 형성 이전에, 후면차페막에 닿지 않는 더미접촉홀이 후면차폐막 및 흑매트릭스에 의해 정해지는 영역 내의 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 게이트절연막 및 제1층간막에 형성되고, 게이트라인재료로 만들어진 막이 게이트라인의 형성과 동시에 더미접촉홀의 측벽에 형성되거나,
또는 제2층간막의 형성 이후 및 데이터라인의 형성 이전에, 후면차폐막에 닿지 않는 더미접촉홀이 후면차폐막 및 흑매트릭스에 의해 정해지는 영역 내의 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 제2층간막, 게이트절연막 및 제1층간막에 형성되고, 데이터라인재료로 만들어진 막이 데이터라인의 형성과 동시에 더미접촉홀의 측벽에 형성되는 TFT기반 화소구조 제조방법을 제공한다.
특히, 전도성재료로 후면차폐막을 형성하며, 후면차폐막의 전위를 제어하기 위한 접촉홀을 다중 식각단계들로 형성하고, 더미접촉홀을 접촉홀식각단계들 중의 적어도 하나와 동시에 형성하는 것이 바람직하다.
본 발명은 또한 후면차폐막이 그것의 전위를 제어하기 위한 매트릭스형태로 전도성재료로 형성되고, 채널 및 LDD가 투영되는 영역에서만 다른 배선들 보다 넓은 후면차폐막을 포함하는 TFT기반 화소구조 제조방법을 제공한다.
본 발명에 의하면, 더미접촉홀은 채널의 측면 근처에 형성되고 배선재료로 만들어진 막은 더미접촉홀 내에 형성된다. 따라서, 흑매트릭스의 모서리로부터의 입사광 또는 기판의 배면으로부터 후면차폐막의 모서리를 통과하는 반사된 광은 배선재료막에 의해 차단되고 그러므로 TFT의 채널에 닿지 않아, 광여기에 기인한 누설전류를 방지한다. 게다가, 차폐막은 배면으로부터의 반사된 광을 효과적으로 차단하도록 TFT 아래에서만 넓게 된다. 그 결과로서, 흑매트릭스 및 후면차폐막의 요구된 영역들은 최소화되어 개구비의 감소를 피할 수 있게 된다.
그에 더하여, 더미접촉홀의 형성이 다른 접촉홀의 형성과 동시에 이루어지는 것은 더미접촉홀을 형성하는 추가적인 단계를 제거할 수 있어, 제조비용의 증가를 최소화시킨다.
도 1은 본 발명의 일 실시예에 따른 TFT가 게이트라인(8)과 데이터라인(10)의 직교교차부에 형성된 화소구조를 보여주는 부분평면도이다. 이 도면에서, 폴리실리콘채널은 데이터라인(10)의 아래에 형성된다. 도 2a 및 2b는 도 1의 라인 A-A' 및 B-B'을 따라 각각 취해진 단면도들을 보여준다. 유리기판과 같은 투명절연기판(1) 상에 베이스절연막(2)을 개재하여 후면차폐막(3)이 형성되고 TFT 위에 흑매트릭스(12)가 형성된다. 후면차폐막(3)은 후면반사된 광이 폴리실리콘으로 만들어진 채널(5)에 들어가는 것을 적절히 방지하도록 채널 및 LDD 하의 영역에서만 다른 소자들보다 넓게 된다. 게이트라인(8)과 데이터라인(10)의 교차부의 네 모퉁이들에는, 후면차폐막(3)에 닿지 않는 더미접촉홀(7)이 제1층간막(4) 및 게이트절연막(6)에 형성된다. 게이트라인재료로 만들어진 막은 게이트라인을 형성하는 동안에 더미접촉홀(7)에 형성된다. 따라서, 게이트라인을 패터닝한 이후에, 게이트라인재료로 만들어진 막은 적어도 더미접촉홀(7)의 측벽에 남아있게 된다. 그 결과로서, 도 2a에 보인 것처럼, 더미접촉홀(7) 내의 게이트라인재료는 흑매트릭스(12)의 모서리로부터의 입사광(IL) 및 LDD영역(15)에서의 후면차폐막(3)의 모서리로부터의 반사된 광(RL)을 차단하여, 폴리실리콘으로 만들어진 채널(5)에 대한 불규칙적인 반사를 방지할 수 있다.
도 5는 본 발명의 다른 실시예를 도시한다. 도 6a 및 6b는 도 5의 화소구조에서 라인 C-C' 및 D-D'을 따라 각각 취해진 단면도들을 보여준다. 이 실시예는, 후면차폐막(3)에 닿지 않는 더미접촉홀(7')이 제2층간막(9), 게이트절연막(6) 및 제1층간막(4)에 형성되며 데이터라인재료로 만들어진 막이 데이터라인의 형성 동안에 더미접촉홀(7')에 형성되고 데이터라인의 패터닝 이후에 데이터라인재료로 만들어진 막이 적어도 더미접촉홀(7')의 측벽에 남아있다는 점에서, 도 1과 도 2a 및 2b에 도시된 실시예와 다르다. 그 결과로서, 도 6a에 보인 것처럼, 더미접촉홀(7') 내의 데이터라인재료는 흑매트릭스(12)의 모서리로부터의 입사광 및 LDD영역(15)의 후면차폐막(3)의 모서리로부터의 반사된 광을 차단하여, 폴리실리콘(5)으로 만들어진 채널에 대한 불규칙적인 반사를 방지할 수 있다.
후면차폐막의 폭은 막 상에 공통적으로 형성된 데이터라인 및 게이트라인에서의 단(step)을 피하기 위한 하한 및 개구비(opening ratio) 간의 관계를 고려하여 적절히 결정된다. 그러나, 채널 및 LDD 아래의 영역에서만, 도 14에 예시된 것과 같이 설계된다. 채널폭에 나란한 TFT의 부분 단면도에서, 3a는 후면차폐막(3)의 상부표면의 모서리이며, 5a는 채널 또는 LDD의 하부표면의 모서리이고, 3b는 5a에서부터 후면차폐막(3)으로의 액정패널의 법선에 나란한 라인과 후면차폐막(3)의 교차부이다. 라인 3a-5a 및 라인 5a-3b로 이루어지는 각은 "θ"로 표시된다. 액정패널이 광원으로부터 나오는 광에 수직한 경우, 입사광의 대부분은 액정패널의 법선에 대해 30o이내에서 액정패널을 통과하며, 이는 일본특허공개 제8-171101호의 단락번호 [0065]에 개시되어 있다. 따라서, 기판(1)의 배면 또는 광학계로부터의 반사된 광의 대부분은 액정패널의 법선에 대해 30o까지를 통과하게 될 것이다. 후면반사된 광을 효과적으로 차단하는데는, 다음의 수학식이 만족되어야 한다.
그러므로, 3b-3a의 거리(d1) 및 제1층간막(4)의 두께(d2)간의 관계는 다음의 수학식과 같이 되어야 한다.
이 조건은 채널의 길이방향에서도 만족되어야 한다. 달리 말하면, 후면차폐막(3)은 적어도 수학식 2에 의해 정해진 거리(d2)만큼 채널 및 LDD가 투영되는 영역보다 넓어야 한다. d2에 대한 상한은 제1층간막(4)의 두께, 더미접촉홀(7)의 깊이 및 개구비에 대한 용인할 만한 하한을 고려하여 적절히 결정될 것이다.
더미접촉홀의 모양은 도 1 또는 도 5에 도시된 사각형으로 한정되지는 않고, 배면으로부터의 반사된 광을 적절히 차단하는 한 어떠한 모양도 사용될 수 있다. 예를 들어, 더미접촉홀은 도 1에서의 게이트라인을 따라 연장되는 갈고리모양일 수 있다. 더미접촉홀의 사이즈는 후면차폐막(3) 및 흑매트릭스(12)에 의해 정해지는 영역 내에서 적절히 효과적인 차폐를 제공하는 한 특별히 한정되지는 않는다. 특히, 더미접촉홀을 형성하는데 용이하다면, 공통접촉홀과 실질적으로 동일한 폭(채널의 길이방향)을 가질 것이다. 그것의 길이(채널의 길이방향에 수직한 방향)는 광이 LDD영역(15)으로 들어가는 것을 적절히 방지할 수 있는 한 채널 및 더미접촉홀 간의 거리에 의존하여 적절히 가변될 것이다. 채널 및 더미접촉홀 간의 거리는 바람직하게는 게이트절연막의 두께보다 크다. 일반적으로, 접촉홀은 배선패턴에 의존하여 쉽사리 형성될 수 있는 영역에 적절히 형성될 것이다.
더미접촉홀은 후면차폐막에 닿지 않는 그러한 깊이를 가질 수 있다. 그것이 너무 얕은 경우, 더미접촉홀은 광차폐에 충분히 효과적이지 않을 것이다. 따라서, 그 깊이는 더미접촉홀의 사이즈 및 더미접촉홀 및 채널간의 거리에 의존함에도 불구하고 적어도 제1층간막의 두께의 약 절반은 되어야 한다.
더미접촉홀은 이 더미접촉홀에 배선재료를 증착하기 이전에 형성될 것이다. 이 더미접촉홀은 별도의 형성단계에 의해 형성될 것임에도 불구하고, 본 발명에서 추가적인 제조단계를 피하기 위하여 다른 접촉홀의 형성과 동시에 형성되는 것이 바람직하다. 예를 들어, 후면차폐막이 전도성재료로 만들어지는 경우, 후면차폐막의 전위를, TFT에 대한 불리한 영향들을 줄이기 위해 접지전위와 같은 적절한 값으로 고정하는 것이 필요하다. 후면차폐막의 전위는 통상적으로 전위를 제어하기 위해 화소형성영역의 바깥에 접촉홀을 형성함으로써 고정된다. 그러나, 후면차폐막이 후면게이트로서 동작하는 것을 피하기 위해 제1층간막은 비교적 두꺼우므로, 단일 식각단계로 후면차폐막에 도달하는 접촉홀을 형성하는 것이 어렵다. 그러므로, 둘 이상의 단계들이 요구된다. 따라서, 더미접촉홀은 제1식각단계 동안에 형성되어진다면, 제조단계들의 수가 증가하는 것을 방지할 수 있다.
이러한 실시예들에서는, TFT가 데이터라인 아래에 놓이는 구성이 설명되었다. 그러나, 본 발명은 채널이 도 9에 보인 것처럼 데이터라인(10) 상에 포개지지 않는 구성에 적용될 수 있다. 본질적으로, 다양한 구성들이 도 9의 라인 E-E'을 따라 취해진 단면도들에 대응하는 도 10a, 10b 및 10c에 도시된 것처럼 채용될 수 있고, 도 10a의 구성은 게이트라인재료가 증착된 더미접촉홀(7)을 포함하며, 도 10b의 구성은 데이터라인재료가 증착된 더미접촉홀(7')을 포함하고, 도 10c의 구성은 게이트라인재료 및 데이터라인재료가 각각 증착된 더미접촉홀들(7 및 7')을 포함한다. 더미접촉홀은 도 9에 도시된 것처럼 데이터라인(10)으로부터 떨어진 영역에 형성될 수 있으므로, 데이터라인재료가 증착된 더미접촉홀(7')이 게이트라인(8)과 접촉하는 것이 허용될 수 있다.
소스전극(13) 및 드레인전극(14)이 필수적인 것은 아니므로, 접촉들은 TFT의 소스-드레인영역에 직접 형성될 것이다.
본 발명은 아래의 예들을 참조하여 보다 분명하게 설명될 것이나 이 예들에 한정되지는 않는다.
예 1
게이트라인재료가 더미접촉홀에 증착된 도 1 및 2에 도시된 화소구조를 형성하는 과정을 설명할 것이다. 도 3a 내지 4d는 도 1의 라인 B-B'을 따라 취해진 단면들을 사용하여 이 예의 구조를 제조하기 위한 단계들을 도시한다. 먼저, 도 3a에 도시된 것처럼, 유리기판(1) 상에 예를 들면 SiN으로 만들어진 베이스절연막(2)이 형성되고, 이 절연막은 유리기판이 불순물들에 의해 오염되는 것을 방지하기 위한 막이므로 약 200㎚의 두께를 갖는다.
다음으로, 도 3b에 도시된 것처럼, 후면차폐막(3)이 증착된다. 기판쪽에서부터의 반사된 광을 차단하기만 하면 어떠한 재료도 사용될 수 있음에도 불구하고, 후면차폐막은 후속하는 단계에서의 폴리실리콘을 형성하는 동안 어닐링(annealing)되어질 것이기 때문에, 텅스텐규화물과 같은 열저항성재료로 만들어진다. WSi를 사용하는 경우, 후면차폐막(3)의 두께는 효율적인 차폐를 위해 적어도 100㎚, 바람직하게는 적어도 160㎚일 것이다. 막두께의 상한에 대한 제약이 없고 설계에 의존하여 적절히 결정되어질 것임에도 불구하고, 그 두께는 일반적으로 약 500㎚까지가 될 것이고, 이 예에서는 약 170㎚이다. 후면차폐막의 패터닝에 있어, 배선의 폭은 게이트 및 데이터 라인들의 폭들을 고려하여 예를 들면 2㎛가 된다. 제1층간막(4)이 아래에서 설명될 것처럼 1㎛의 두께를 갖도록 설계되므로, 채널 및 LDD 아래의 후면차폐막의 폭은 채널 및 LDD가 투영되는 영역 보다 한쪽으로 적어도 0.6㎛만큼 길어야 될 것이다. 예를 들어, 채널폭, 채널길이 및 LDD길이가 각각 1㎛, 4㎛ 및 1㎛인 경우, 채널의 길이방향 및 교차방향을 따르는 후면차폐막의 폭들은 각각 7.2㎛ 및 2.2㎛가 될 것이다.
다음으로, 도 3c에 도시된 것처럼, 제1층간막(4)이 형성되고, 이 층간막은 예를 들면 SiN으로 만들어진다. 제1층간막(4)의 두께는 후면차폐막(3)이 TFT에 대한 후면게이트로서 작용하는 것을 방지하기 위해 바람직하게는 적어도 500㎚이다. 막두께의 상한은 어떠한 제약없이 설계에 의존하여 적절히 선택될 것이다. 그러나, 그 두께는 약 2㎛까지가 바람직하고, 이 예에서는 약 1㎛이다.
다음으로, 도 3d에 도시된 것처럼, 섬 형태의 폴리실리콘층(5)이 50㎚의 두께로 형성된다. 예를 들어, 제1층간막(4) 상에 LPCVD에 의해 붕소도프된 비정질 실리콘층이 증착되고, 그런 다음 레이저어닐링, 사진평판술 및 식각이 행해져 폴리실리콘층(5)이 형성된다. 폴리실리콘층(5)을 덮는 게이트절연막(6)은 CVD에 의해 0.1㎛의 두께로 증착된다(도 3e).
다음에, 도 4a에 도시된 것처럼, 더미접촉홀들(7)이 게이트절연막(6) 및 제1층간막(4)에 형성된다. 후면차폐막(3)이 WSi로 만들어졌으므로, 접촉홀은 후면차폐막(3)의 전위를 제어하기 위해 형성되어야 한다. 접촉홀을 형성하기 위한 제1식각단계 동안에, 더미접촉홀(7)은 화소TFT의 LDD의 양 말단에 형성된다. 여기서, 더미접촉홀(7)은 이 단면에서는 각각 약 500㎚ 및 700㎚의 폭 및 깊이를 갖는다.
다음으로, 도 4b에 도시된 것처럼, 예를 들면 WSi의 층이 약 100㎚의 두께로 증착되고 패터닝되어 게이트라인(8)을 위한 게이트전극을 형성한다. 이 공정 동안에, WSi막 또한 더미접촉홀(7)에 증착된다. 그 결과로서, 더미접촉홀의 측벽 상의 WSi막의 전체 두께는 약 200㎚이며, 이는 광을 효과적으로 차단하는데 적절하다. 다음으로, 인 및 붕소 이온들이 이온주입에 의해 N-형 및 P-형 MOS-TFT들에 각각 주입되어, 소스 및 드레인 영역들을 형성한다. 도핑제들이 활성화어닐링된 이후에, 제2식각단계가 후면차폐막(3)에 도달하는 접촉홀을 형성하도록 행해진다.
그 표면상에 예를 들면 SiN의 제2층간막(9)이 약 300㎚의 두께로 CVD에 의해 증착되고(도 4c), 그런 다음 그 위에 도 4d에 도시된 것처럼 알루미늄과 같은 금속재료의 데이터라인(10)(400㎚ 두께)이 형성된다. 그 후, 제3층간막(11) 및 흑매트릭스(12)가 차례로 형성된다. 예를 들어, 제3층간막(11)은 300㎚ 두께의 SiN로 만들어지고 흑매트릭스(12)는 400㎚ 두께의 알루미늄으로 만들어진다. 접촉홀을 형성하기 위한 제2식각단계는 TFT에 데이터라인을 연결하는 접촉홀을 형성과 동시에 수행될 것이다.
예 2
데이터라인재료가 더미접촉홀에 증착된 도 5 및 6에 도시된 화소구조를 형성하는 과정을 설명할 것이다. 도 7a 내지 8d는 이 예의 구조를 제조하는 단계들을 도 5의 라인 D-D'을 따라 취해진 단면들을 사용하여 도시한다. 도 7a 내지 7e는 도 3a 내지 3e와 동일하기 때문에 설명하지 않을 것이다.
도 8a에 도시된 것처럼, 예를 들면 WSi의 층이 CVD에 의해 약 100㎚의 두께로 증착되고 패터닝되어 게이트라인(8)을 위한 게이트전극을 형성한다. 다음으로, 인 및 붕소 이온들이 이온주입에 의해 N-형 및 P-형 MOS-TFT들에 각각 주입되어 소스 및 드레인 영역들을 형성한다. 이 도핑제들은 활성화어닐링을 받게 된다.
그 표면상에는 예를 들면 SiN의 제2층간막(9)이 CVD에 의해 약 300㎚의 두께로 증착된다(도 8b).
다음으로, 도 8c에 도시된 것처럼, 제2층간막(9), 게이트절연막(6) 및 제1층간막(4)이 식각되어 더미접촉홀(7')을 형성한다. 접촉홀을 형성하기 위한 제1식각단계는 접촉홀을 형성하기 위한 식각과 동시에 약 1㎛의 깊이로 수행될 것이다. 따라서, 더미접촉홀(7') 및 후면차폐막 간의 거리는 대략 제2층간막(9)의 두께이고 단면에서의 폭은 약 500㎚이다.
다음으로, 도 8d에 도시된 것처럼, 알루미늄막이 더미접촉홀(7')에 증착되는 동안에 데이터라인(10)이 400㎚의 두께로 형성된다. 그 결과로서, 더미접촉홀은 알루미늄으로 실질적으로 채워져 광을 적절히 차단하게 된다. 다음에, 제3층간막(11) 및 흑매트릭스(12)가 차례로 형성된다.
상술한 바와 같이, 본 발명은 화소-개구비가 가능한 한 크게될 수 있으면서도 기판표면으로부터의 입사광 또는 광학계로부터의 반사된 광이 채널에 들어가는 것을 방지할 수 있는 효과를 가져온다.

Claims (16)

  1. 투명절연기판 상에 형성된 후면차폐막;
    층간막을 개재하여 후면차폐막 상에 형성된 폴리실리콘채널, 게이트절연막 및 게이트라인에 연결된 게이트전극을 구비한 박막트렌지스터(TFT);
    데이터신호를 TFT에 전송하기 위한 데이터라인; 및
    TFT에 대한 입사광을 차단하기 위한 흑매트릭스를 포함하고,
    후면차폐막에 닿지 않는 더미접촉홀은 적어도 후면차폐막 및 흑매트릭스에 의해 정해지는 영역내에서 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 층간막에 형성되고, 적어도 배선재료로 만들어진 막은 더미접촉홀의 측벽에 형성되는 TFT기반 화소구조.
  2. 제1항에 있어서, 더미접촉홀은 게이트라인의 형성 이전에 형성되고 게이트라인재료는 게이트라인의 형성과 동시에 더미접촉홀에 증착되는 TFT기반 화소구조.
  3. 제1항에 있어서, 더미접촉홀은 데이터라인의 형성 이전에 형성되고 데이터라인재료는 데이터라인의 형성과 동시에 더미접촉홀에 증착되는 TFT기반 화소구조.
  4. 제1항에 있어서, 후면차폐막은 투명절연기판 상에 매트릭스형태로 형성되고 채널 및 LDD가 투영되는 영역에서만 다른 배선들보다 넓은 TFT기반 화소구조.
  5. 제2항에 있어서, 후면차폐막은 투명절연기판 상에 매트릭스형태로 형성되고 채널 및 LDD가 투영되는 영역에서만 다른 배선들보다 넓은 TFT기반 화소구조.
  6. 제3항에 있어서, 후면차폐막은 투명절연기판 상에 매트릭스형태로 형성되고 채널 및 LDD가 투영되는 영역에서만 다른 배선들보다 넓은 TFT기반 화소구조.
  7. 제1항에 있어서, TFT는 데이터라인과 게이트라인의 교차부에 형성되고, 더미접촉홀은 교차부의 네 모퉁이들에 형성되는 TFT기반 화소구조.
  8. 제2항에 있어서, TFT는 데이터라인과 게이트라인의 교차부에 형성되고, 더미접촉홀은 교차부의 네 모퉁이들에 형성되는 TFT기반 화소구조.
  9. 제3항에 있어서, TFT는 데이터라인과 게이트라인의 교차부에 형성되고, 더미접촉홀은 교차부의 네 모퉁이들에 형성되는 TFT기반 화소구조.
  10. 제4항에 있어서, TFT는 데이터라인과 게이트라인의 교차부에 형성되고, 더미접촉홀은 교차부의 네 모퉁이들에 형성되는 TFT기반 화소구조.
  11. 박막트렌지스터(TFT)기반 화소구조를 제조하기 위한 방법에 있어서,
    후면차폐막, 제1층간막, TFT의 채널이 되는 폴리실리콘, 게이트절연막, 게이트전극을 구비한 게이트라인, 제2층간막, 데이터라인, 제3층간막 및 흑매트릭스를 투명절연기판 상에 그 순서대록 형성하는 단계를 포함하고,
    게이트절연막의 형성 이후 및 게이트라인의 형성 이전에, 후면차페막에 닿지 않은 더미접촉홀이 후면차폐막 및 흑매트릭스에 의해 정해지는 영역 내에서 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 게이트절연막 및 제1층간막에 형성되고, 게이트라인재료로 만들어진 막이 게이트라인의 형성과 동시에 더미접촉홀의 측벽에 형성되는 TFT기반 화소구조 제조방법.
  12. 제11항에 있어서, 후면차폐막은 전도성재료로 형성되며, 후면차폐막의 전위를 제어하기 위한 접촉홀은 다중 식각단계들에 의해 형성되고, 더미접촉홀은 접촉홀식각단계들 중의 적어도 하나와 동시에 형성되는 TFT기반 화소구조 제조방법.
  13. 제11항에 있어서, 후면차폐막은 그것의 전위를 제어하기 위한 매트릭스형태로 전도성재료로 형성되고, 채널 및 LDD가 투영되는 영역에서만 다른 배선들 보다 넓은 TFT기반 화소구조 제조방법.
  14. 박막트렌지스터(TFT)기반 화소구조를 제조하기 위한 방법에 있어서,
    후면차폐막, 제1층간막, TFT의 채널이 되는 폴리실리콘, 게이트절연막, 게이트전극을 구비한 게이트라인, 제2층간막, 데이터라인, 제3층간막 및 흑매트릭스를 투명절연막 상에 그 순서대로 형성하는 단계를 포함하고,
    제2층간막의 형성 이후 및 데이터라인의 형성 이전에, 후면차폐막에 닿지 않은 더미접촉홀이 후면차폐막 및 흑매트릭스에 의해 정해지는 영역 내의 채널의 길이방향을 따라 TFT의 측면 근처의 후면차폐막 상의 제2층간막, 게이트절연막 및 제1층간막에 형성되고, 데이터라인재료로 만들어진 막이 데이터라인의 형성과 동시에 더미접촉홀의 측벽에 형성되는 TFT기반 화소구조 제조방법.
  15. 제14항에 있어서, 후면차폐막은 전도성재료로 형성되며, 후면차폐막의 전위를 제어하기 위한 접촉홀은 다중 식각단계들에 의해 형성되고, 더미접촉홀은 접촉홀식각단계들 중의 적어도 하나와 동시에 형성되는 TFT기반 화소구조 제조방법.
  16. 제14항에 있어서, 후면차폐막은 그것의 전위를 제어하기 위한 매트릭스형태로 전도성재료로 형성되고, 채널 및 LDD가 투영되는 영역에서만 다른 배선들 보다 넓은 TFT기반 화소구조 제조방법.
KR10-2000-0018640A 1999-04-16 2000-04-10 액정디스플레이 KR100375518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-109979 1999-04-16
JP10997999 1999-04-16

Publications (2)

Publication Number Publication Date
KR20000071625A true KR20000071625A (ko) 2000-11-25
KR100375518B1 KR100375518B1 (ko) 2003-03-10

Family

ID=14524012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0018640A KR100375518B1 (ko) 1999-04-16 2000-04-10 액정디스플레이

Country Status (3)

Country Link
US (2) US6449022B1 (ko)
KR (1) KR100375518B1 (ko)
TW (1) TW499598B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068667A (ko) * 2002-02-15 2003-08-25 엘지전자 주식회사 반사형 액정표시소자
US7075594B2 (en) 2002-07-09 2006-07-11 Sharp Kabushiki Kaisha Liquid crystal display device with side light shielding layers and method for producing the same
KR100700930B1 (ko) * 2004-09-13 2007-03-28 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP3889533B2 (ja) * 1999-09-22 2007-03-07 シャープ株式会社 液晶表示装置及びその製造方法
JP3736461B2 (ja) * 2000-04-21 2006-01-18 セイコーエプソン株式会社 電気光学装置、投射型表示装置及び電気光学装置の製造方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
KR20020012878A (ko) * 2000-08-09 2002-02-20 이형도 Ｙ5ｖ특성이 우수한 적층칩세라믹캐패시터용 파우더제조방법
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP4375517B2 (ja) * 2001-07-23 2009-12-02 日本電気株式会社 液晶表示装置
US20030193485A1 (en) * 2002-04-10 2003-10-16 Da Cunha John M. Active display system
EP1445601A3 (en) 2003-01-30 2004-09-22 Fuji Photo Film Co., Ltd. Localized surface plasmon sensor chips, processes for producing the same, and sensors using the same
JP2006010859A (ja) * 2004-06-23 2006-01-12 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4349406B2 (ja) * 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5236370B2 (ja) * 2008-07-10 2013-07-17 三菱電機株式会社 Ｔｆｔ基板の製造方法及びｔｆｔ基板
US8022452B2 (en) * 2008-12-12 2011-09-20 Omnivision Technologies, Inc. Elimination of glowing artifact in digital images captured by an image sensor
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
JP7447724B2 (ja) 2020-07-28 2024-03-12 セイコーエプソン株式会社 電気光学装置、および電子機器
JP2022166675A (ja) * 2021-04-21 2022-11-02 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594983B2 (ja) 1987-11-10 1997-03-26 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3072326B2 (ja) 1990-09-25 2000-07-31 セイコーインスツルメンツ株式会社 半導体単結晶薄膜基板光弁装置とその製造方法
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH08171101A (ja) 1994-12-19 1996-07-02 Toshiba Corp 液晶表示装置の製造方法
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
KR100236613B1 (ko) * 1996-02-09 2000-01-15 구본준 액티브 매트릭스 액정표시 장치의 블랙 매트릭스 제조 방법
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068667A (ko) * 2002-02-15 2003-08-25 엘지전자 주식회사 반사형 액정표시소자
US7075594B2 (en) 2002-07-09 2006-07-11 Sharp Kabushiki Kaisha Liquid crystal display device with side light shielding layers and method for producing the same
KR100700930B1 (ko) * 2004-09-13 2007-03-28 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법

Also Published As

Publication number Publication date
TW499598B (en) 2002-08-21
US20020089617A1 (en) 2002-07-11
US6449022B1 (en) 2002-09-10
KR100375518B1 (ko) 2003-03-10
US6518081B2 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100375518B1 (ko) 액정디스플레이
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100390177B1 (ko) 액정디스플레이장치 및 그 제조방법
US7027109B2 (en) TFT array substrate and active-matrix addressing liquid-crystal display device
JP3230669B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
KR100332711B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP3107075B2 (ja) 液晶表示装置
JP3605823B2 (ja) 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
EP1279997B1 (en) Liquid crystal display device
EP1396019B1 (en) Thin film transistor self-aligned to a light-shield layer
JP3332083B2 (ja) 液晶表示装置
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
KR100306801B1 (ko) 박막트랜지스터및그의제조방법
CN111916463A (zh) 阵列基板、其制备方法及显示面板
JP4132937B2 (ja) 液晶表示装置およびその製造方法
JP3767696B2 (ja) 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2000196094A (ja) 薄膜トランジスタ基板および液晶表示装置
JP2003197917A (ja) 半導体装置及びその製造方法
KR100963415B1 (ko) 액정표시장치 및 그 제조방법
JP2001209067A (ja) 液晶表示装置
JP2003179235A (ja) 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置
KR19990016464A (ko) 액정표시장치 및 그 제조방법
JP2009216899A (ja) 表示素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 17