KR100306801B1 - 박막트랜지스터및그의제조방법 - Google Patents

박막트랜지스터및그의제조방법 Download PDF

Info

Publication number
KR100306801B1
KR100306801B1 KR1019980024216A KR19980024216A KR100306801B1 KR 100306801 B1 KR100306801 B1 KR 100306801B1 KR 1019980024216 A KR1019980024216 A KR 1019980024216A KR 19980024216 A KR19980024216 A KR 19980024216A KR 100306801 B1 KR100306801 B1 KR 100306801B1
Authority
KR
South Korea
Prior art keywords
channel layer
thin film
gate
film transistor
forming
Prior art date
Application number
KR1019980024216A
Other languages
English (en)
Other versions
KR20000003104A (ko
Inventor
조대한
이경하
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024216A priority Critical patent/KR100306801B1/ko
Priority to US09/344,179 priority patent/US6144042A/en
Publication of KR20000003104A publication Critical patent/KR20000003104A/ko
Priority to US09/652,187 priority patent/US6391693B1/en
Application granted granted Critical
Publication of KR100306801B1 publication Critical patent/KR100306801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

본 발명은 오프시 누설 전류를 방지할 수 있는 박막 트랜지스터 및 그 제조방법을 개시한다. 개시된 본 발명은, 기판상에 금속막을 형성하고, 상기 금속막을 패터닝하여 다수개의 게이트 전극을 형성하는 단계와, 상기 다수개의 게이트 전극을 포함한 상기 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트절연막상에 비정질 실리콘층을 증착하고, 이를 패터닝하여 채널층을 형성하는 단계 및 상기 채널층상에 소오스 및 드레인전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법에 있어서, 상기 게이트 전극 각각과 대응하는 위치의 채널층상에 후면 노광 방식으로 이온 스톱퍼를 형성하는 단계와, 상기 채널층의 후면 또는 전면에 레이저빔을 조사하여 상기 채널층을 폴리실리콘화하는 단계와, 상기 이온 스톱퍼 양측의 채널층에 불순물을 이온 주입하여 최외곽채널층과 상기 게이트전극사이의 채널층상에 소오스/드레인영역과 누설전류 차단용 보조접합영역을 각각 형성하는 단계를 포함하여 이루어진다.

Description

박막 트랜지스터 및 그 제조방법
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 박막 트랜지스터의 오프 상태에서 누설 전류를 줄일 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터는 액정 표시 장치에서 스위칭 소자의 역할을 한다. 그중 폴리실리콘을 채널층으로 이용하는 폴리실리콘-박막 트랜지스터는 비정질 실리콘을 채널층으로 하는 박막 트랜지스터와 비교하였을 때, 소형화가 가능하고,빠른 구동 능력을 가진다.
또한, 액정 표시 장치에 적용하였을 경우에는, 얇고 작은 모듈을 형성하여 컴팩트한 디스플레이 장치를 구현할 수 있고, 드라이브 IC와 박막 트랜지스터가 동시에 형성되므로써 비용도 감축된다.
여기서, 종래의 폴리실리콘-박막 트랜지스터로는 게이트 전극이 채널층 상부에 놓이는 탑 게이트(top gate) 방식이 많이 이용되었다.
하지만, 탑 게이트 방식의 박막 트랜지스터는 여러번의 마스크 공정이 요구되므로, 종래에는 도 1에 도시된 바와 같이, 채널층 하부에 게이트 전극이 형성되는 저면 게이트(bottom gate) 방식에 제안되었다.
이 저면 게이트 방식의 폴리실리콘-박막 트랜지스터는 도 1에 도시된 바와 같이, 버퍼층(도시되지 않음)이 형성된 유리 기판(1) 상부에 게이트 전극(2)이 형성되고, 상기 게이트 전극(2)이 형성된 유리 기판(1) 상부에 게이트 절연막(3)이 형성되며, 상기 게이트 전극(2)을 포함하도록 게이트 절연막(3) 상에 폴리실리콘으로 된 채널층(4)이 형성된다.
또한, 상기 채널층(4)의 상부 중앙에는 이온 스톱퍼(6)이 형성되며, 이온 스톱퍼(6) 양측의 채널층(4)에는 불순물이 이온주입되어 소오스 드레인 영역(5)이 형성된다.
그리고, 상기 소오스, 드레인 영역(5)과 콘택되도록 상기 소오스, 드레인 전극(7)이 형성된다. 이때, 저면 게이트 방식의 폴리실리콘-박막 트랜지스터는 게이트 전극용 마스크와 채널용 마스크 및 소오스 드레인 전극용 마스크만이 이용되므로써, 4개의 마스크가 요구되는 탑 게이트 방식의 폴리실리콘-박막 트랜지스터보다 공정이 단순하다.
그러나, 상기와 같은 종래의 저면 게이트 방식에 의한 폴리실리콘-박막 트랜지스터는 탑 게이트 방식의 폴리실리콘-박막 트랜지스터보다 마스크 패턴의 수는 적게 요구되지만, 드레인 전계로 인하여 오프시 누설 전류가 다량으로 발생되는 문제점이 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출된 것으로, 마스크 패턴의 증가없이도 트랜지스터의 오프시 발생하는 누설 전류를 방지할 수 있는 박막 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 방식으로 형성된 박막 트랜지스터의 단면도.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터의 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 채널층
15 : 불순물 영역 16 : 이온 스톱퍼
17 : 소오스, 드레인 전극
상기한 본 발명의 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터는, 기판상에 형성된 적어도 2개 이상의 게이트 전극과 상기 게이트 전극상에 형성된 게이트 절연막과 상기 게이트절연막상에 폴리실리콘으로된 채널층과, 상기 채널층상에 형성되어 소오스 및 드레인영역을 이루는 불순물영역으로 이루어진 박막트랜지스터에 있어서, 상기 게이트 전극 각각과 대응하는 위치에 채널층상에 이온 스톱퍼가 형성되고, 상기 게이트전극사이에 위치한 채널층부분에 누설전류차단용 보조접합영역이형성되어 있는 것을 특징으로한다.
또한, 본 발명에 따른 박막트랜지스터의 제조방법은, 기판상에 금속막을 형성하고, 상기 금속막을 패터닝하여 다수개의 게이트 전극을 형성하는 단계와, 상기다수개의 게이트 전극을 포함한 상기 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트절연막상에 비정질 실리콘층을 증착하고, 이를 패터닝하여 채널층을 형성하는 단계 및 상기 채널층상에 소오스 및 드레인전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법에 있어서, 상기 게이트 전극 각각과 대응하는 위치의 채널층상에 후면 노광 방식으로 이온 스톱퍼를 형성하는 단계와, 상기 채널층의 후면 또는 전면에 레이저빔을 조사하여 상기 채널층을 폴리실리콘화하는 단계와, 상기 이온 스톱퍼 양측의 채널층에 불순물을 이온 주입하여 최외곽채널층과 상기 게이트전극사이의 채널층상에 소오스/드레인영역과 누설전류 차단용 보조접합영역을 각각 형성하는 단계를 포함하여 이루어지는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 첨부된 도면에 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 박막 트랜지스터 및 그 제조방법을 설명하기 위한 박막 트랜지스터의 단면도이다.
본 발명에 따른 박막 트랜지스터 및 그 제조방법은, 도 2에 도시된 바와같이, 기판(11) 상에 게이트 전극용 금속막이 증착하고, 이를 게이트 전극용 제 1 마스크 패턴(도시되지 않음)을 이용하여 패터닝하여 게이 트 전극(12)을 형성한다.
이때, 상기 게이트 전극(12)은 단위 화소(도시되지 않음)당 적어도 2개 이상 10개 이하만큼 형성된다. 또한, 바람직하게는, 본 실시예에서의 상기 게이트 전극(12)은 두 개 형성한다. 여기서, 상기 게이트 전극(12) 사이의 간격은 바람직하게는 1 내지 5㎛ 정도로 한다.
게이트 전극(12)이 형성된 기판(11) 상에는 게이트 절연막(13)이 피복되고, 게이트 절연막 상부에 채널용 비정질실리콘층이 형성된다. 비정질실리콘층은 채널용 제 2 마스크 패턴(도시되지 않음)에 의하여 패터닝되어 채널층(14)이 형성된다.
그다음, 상기 채널층(14) 상부에 공지된 후면 노광 방식에 의하여, 게이트 전극(12)과 대응되도록 이온 스톱퍼(16)를 형성된다.
이어서, 상기 이온 스톱퍼(16) 양측의 채널층(14)에 불순물을 이온 주입하여 불순물 영역(15)을 형성한다. 이때, 실질적인 박막 트랜지스터의 소오스, 드레인 영역(15a)은 최외각 게이트 전극(12) 양측의 불순물 영역이고, 게이트 전극(12)사이에 해당하는 불순물 영역은 보조 접합 영역(15b)을 이룬다.
그다음, 상기 비정질 실리콘층으로 된 채널층(14)에 후면 또는 전면에서 레이저빔을 조사하여 비정질의 실리콘층으로된 채널층(14)을 폴리실리콘화시킨다.
이어서, 전체 구조의 상면에 실질적인 소오스, 드레인 영역(15a)과 콘택되도록 금속층을 형성하고, 이를 전극 형성용 제 3 마스크 패턴(도시되지 않음)에 의해 패터닝하여 소오스, 드레인 전극(17)을 형성한다. 이때, 상기 보조 접합 영역(15b)에는 전극이 형성되지 않는다.
이와같이 형성된 박막 트랜지스터에 있어서, 실질적으로 소오스, 드레인 영역(15a)의 역할을 하는 불순물 영역은 다수개의 게이트전극(12)이 존재하므로인해 종래보다 멀리 이격되므로써 드레인 전계를 낮출 수 있다.
또한, 소오스, 드레인 영역(15a) 사이에는 보조 접합 영역(15b)이 배치되어있어, 드레인 영역(15a)으로의 누설 전류를 차단하게 되므로써, 누설 전류가 드레인 영역(15a)에 전달되지 않는다.
이하, 본 발명은 상기한 실시예에 국한되는 것만은 아니다. 본 실시예에서는 예를들어, 2개의 게이트 전극을 형성하였지만, 2개 이상 10개 미만의 수로 형성하여도 무방하다.
이상에서 설명한 바와 같이, 본 발명에 따른 박막트랜지스터 및 그 제조방법에 있어서는, 폴리실리콘-박막 트랜지스터의 게이트 전극을 적어도 2개 이상 형성하여 채널 길이를 증대시키므로써 드레인 전계가 감소되어 누설 전류가 방지된다.
또한, 소오스 드레인 영역 사이에 보조 접합 영역을 형성하므로써 누설 전류 발생시에도 보조 접합 영역에 의하여 누설 전류의 흐름이 차단된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 기판상에 형성된 적어도 2개 이상의 게이트 전극과 상기 게이트 전극상에 형성된 게이트 절연막과 상기 게이트절연막상에 폴리실리콘으로된 채널층과, 상기 채널층상에 형성되어 소오스 및 드레인영역을 이루는 불순물영역으로 이루어진 박막트랜지스터에 있어서,
    상기 게이트 전극 각각과 대응하는 위치의 채널층상에 이온 스톱퍼가 형성되고, 상기 게이트전극사이에 위치한 채널층부분에 누설전류차단용 보조접합영역이 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 게이트전극은 2개 이상 10개 이하로 형성되는 것을 특징으로하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 게이트전극간의 거리는 1 내지 5 um 인 것을 특징으로하는 박막 트랜지스터.
  4. 기판상에 금속막을 형성하고, 상기 금속막을 패터닝하여 다수개의 게이트 전극을 형성하는 단계와, 상기 다수개의 게이트 전극을 포함한 상기 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트절연막상에 비정질 실리콘층을 증착하고, 이를 패터닝하여 채널층을 형성하는 단계 및 상기 채널층상에 소오스 및 드레인전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법에 있어서,
    상기 게이트 전극 각각과 대응하는 위치의 채널층상에 후면 노광 방식으로 이온 스톱퍼를 형성하는 단계;
    상기 채널층의 후면 또는 전면에 레이저빔을 조사하여 상기 채널층을 폴리실리콘화하는 단계; 및
    상기 이온 스톱퍼 양측의 채널층에 불순물을 이온 주입하여 최외곽 채널층과 상기 게이트전극사이의 채널층상에 소오스/드레인영역 및 누설전류 차단용 보조접합영역을 각각 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019980024216A 1998-06-25 1998-06-25 박막트랜지스터및그의제조방법 KR100306801B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980024216A KR100306801B1 (ko) 1998-06-25 1998-06-25 박막트랜지스터및그의제조방법
US09/344,179 US6144042A (en) 1998-06-25 1999-06-24 Polysilicon thin film transistor
US09/652,187 US6391693B1 (en) 1998-06-25 2000-08-31 Method for making polysilicon thin film transistor having multiple gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024216A KR100306801B1 (ko) 1998-06-25 1998-06-25 박막트랜지스터및그의제조방법

Publications (2)

Publication Number Publication Date
KR20000003104A KR20000003104A (ko) 2000-01-15
KR100306801B1 true KR100306801B1 (ko) 2002-05-13

Family

ID=19540846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024216A KR100306801B1 (ko) 1998-06-25 1998-06-25 박막트랜지스터및그의제조방법

Country Status (2)

Country Link
US (2) US6144042A (ko)
KR (1) KR100306801B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6673661B1 (en) * 2002-12-20 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned method for forming dual gate thin film transistor (TFT) device
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
CN100386885C (zh) * 2004-07-22 2008-05-07 友达光电股份有限公司 低温多晶硅薄膜晶体管及其制造方法
TWI242289B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
JP4356113B2 (ja) * 2005-08-08 2009-11-04 セイコーエプソン株式会社 製膜方法、パターニング方法、光学装置の製造方法、および電子装置の製造方法
KR101631616B1 (ko) * 2009-09-11 2016-06-17 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412577A (en) * 1987-07-06 1989-01-17 Canon Kk Thin film transistor
JPH05110095A (ja) * 1991-10-17 1993-04-30 Seiko Epson Corp 薄膜ｍｏｓ型トランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003868A (en) * 1971-12-08 1977-01-18 Union Carbide Corporation Ink or coating compositions of low volatility
DE3411048A1 (de) * 1984-03-26 1985-09-26 Rainer 6072 Dreieich Bauer Schaltung zur ansteuerung von fluessigkristallschichten und anordnung zu ihrer anwendung
JPH01191829A (ja) * 1988-01-27 1989-08-01 Mitsubishi Electric Corp 液晶表示装置
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JPH0553137A (ja) * 1991-08-22 1993-03-05 Seiko Epson Corp アクテイブマトリツクス基板とその製造方法
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
JP3135627B2 (ja) * 1991-09-12 2001-02-19 株式会社東芝 液晶表示装置
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
KR100193987B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
US5602047A (en) * 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
US5834071A (en) * 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
GB9806609D0 (en) * 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412577A (en) * 1987-07-06 1989-01-17 Canon Kk Thin film transistor
JPH05110095A (ja) * 1991-10-17 1993-04-30 Seiko Epson Corp 薄膜ｍｏｓ型トランジスタ

Also Published As

Publication number Publication date
KR20000003104A (ko) 2000-01-15
US6144042A (en) 2000-11-07
US6391693B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
US5793460A (en) Liquid crystal display device and method for manufacturing the same
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
US6225150B1 (en) Method for forming a TFT in a liquid crystal display
KR100540947B1 (ko) 표시장치와그제조방법
US5508531A (en) Thin film transistor (TFT) and method of manufacturing thereof
KR100195596B1 (ko) 박막트랜지스터 반도체장치 및 액정표시장치
EP0217406A2 (en) Thin-film transistor and method of fabricating the same
US5429962A (en) Method for fabricating a liquid crystal display
KR100375518B1 (ko) 액정디스플레이
KR19990016352A (ko) 박막트랜지스터 및 이의 제조방법
KR100306801B1 (ko) 박막트랜지스터및그의제조방법
KR100257070B1 (ko) 박막트랜지스터 및 이의 제조방법
US6563135B2 (en) Thin film transistor and a method of forming the same
KR19990007458A (ko) 액정 디스플레이용 박막 트랜지스터
KR0175408B1 (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR19990055456A (ko) 박막트랜지스터 및 이의 제조방법
KR20020069005A (ko) 기저-게이트 박막 트랜지스터를 형성하는 방법
US20020145141A1 (en) Gate-overlapped lightly doped drain polysilicon thin film transistor
JPH0613397A (ja) 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体 装置
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100769433B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
JP3466165B2 (ja) Ｌｄｄを有する薄膜トランジスタの製造方法
KR100292046B1 (ko) 박막트랜지스터및그의제조방법
KR100612987B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 17

EXPY Expiration of term