CN100386885C - 低温多晶硅薄膜晶体管及其制造方法 - Google Patents
低温多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100386885C CN100386885C CNB200410054469XA CN200410054469A CN100386885C CN 100386885 C CN100386885 C CN 100386885C CN B200410054469X A CNB200410054469X A CN B200410054469XA CN 200410054469 A CN200410054469 A CN 200410054469A CN 100386885 C CN100386885 C CN 100386885C
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- layer
- patterning
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 182
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 111
- 229920005591 polysilicon Polymers 0.000 claims abstract description 109
- 230000005764 inhibitory process Effects 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 274
- 238000000059 patterning Methods 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 73
- 238000009413 insulation Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 238000005224 laser annealing Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000004927 fusion Effects 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 42
- 238000005516 engineering process Methods 0.000 description 34
- 150000002500 ions Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000034217 membrane fusion Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种低温多晶硅薄膜晶体管,其包括栅极、栅介电层、图案化硅层、图案化绝缘层、欧姆接触层以及源极/漏极层。栅极与栅介电层依序配置在基板上,图案化硅层与图案化绝缘层则依序配置在栅极上方的栅介电层上。且图案化硅层包括多晶硅沟道区以及未掺杂的非晶硅热载流子抑制区。欧姆接触层配置在部分图案化硅层上以及非晶硅热载流子抑制区上方的部分图案化绝缘层上,并连接非晶硅热载流子抑制区,源极/漏极层则配置在栅介电层以及欧姆接触层上。非晶硅热载流子抑制区位于欧姆接触层与多晶硅沟道层之间,用以抑制热载流子效应,减少漏电流,进而改善晶体管的效能。
Description
技术领域
本发明涉及一种晶体管的结构及其制造方法,特别是涉及一种低温多晶硅薄膜(low temperature poly-silicon,简称为LTPS)晶体管及其制造方法。
背景技术
在一般元件中,都需配置开关以驱动元件的运作。以主动式显示元件为例,其通常是以薄膜晶体管(Thin Film Transistor,TFT)来作为驱动开关。而薄膜晶体管又可依沟道层的材质分为非晶硅(amorphous silicon,简称a-Si)薄膜晶体管以及多晶硅(poly-silicon)薄膜晶体管。此外,薄膜晶体管亦可依照沟道层与栅极的相对位置而区分为顶栅极型态(top-gate TFT)以及底栅极型态(bottom-gate TFT)。由于底栅极型态的薄膜晶体管工艺上具有较不受污染的界面(绝缘层/非晶硅层),且可配合成熟的后沟道蚀刻(back-channel etch)技术,因此目前各世代的液晶面板厂一般都是以非晶硅的底栅极薄膜晶体管作为液晶显示器的开关元件。然而,由于多晶硅薄膜晶体管相较于非晶硅薄膜晶体管其消耗功率小且电子迁移率大,因此逐渐受到市场的重视。
早期的多晶硅薄膜晶体管的工艺温度高达摄氏1000度,因此基板材质的选择受到大幅的限制,不过,近来由于激光技术的发展,工艺温度可降至摄氏600度以下,而利用此种工艺所形成的多晶硅薄膜晶体管即称为低温多晶硅薄膜晶体管。此工艺的主要技术是利用激光退火工艺将形成在基板上的非晶硅薄膜熔融(Melting)后再结晶(Re-crystallization)成为多晶硅薄膜,而一般常用的激光退火工艺为准分子激光退火(Excimer Laser Annealing,简称为ELA)工艺。
然而,虽然多晶硅薄膜晶体管具有高载流子迁移率以及高驱动电流(约为10-4微安培)的优异特性,但相对来说,其也具有较高的漏电流(leakage current)(约为10-9微安培),而且容易在漏极(drain)诱发热载流子效应(hot carrier effect),进而导致元件退化。因此,现今多在晶体管中的沟道层与源极/漏极之间加入浅掺杂漏极(Light Doped Drain,简称LDD)的设计,以避免产生热载流子效应。
图1A至图1E所示为现有底栅极型态的低温多晶硅薄膜晶体管的制造流程的剖面示意图。请参照图1A,首先在基板100上依序形成栅极102、栅介电层104以及非晶硅层106。接着再进行ELA工艺,以准分子激光光束118照射非晶硅层106,使其熔融后再结晶而成为多晶硅层。请参照图1B,然后再图案化多晶硅层106a,以定义出薄膜晶体管的主动区域。
请参照图1C,之后在栅极102上方的多晶硅层106a上形成氧化硅层108,并以氧化硅层108为罩幕/掩模进行掺杂工艺植入离子130,以定义出晶体管的欧姆接触层110。而栅极102上方的多晶硅层106a即为晶体管的沟道层112。
请参照图1D,接着以另一氧化硅层108a为罩幕,进行浅掺杂漏极的工艺,植入浓度较低的离子140,以于沟道层112与欧姆接触层110之间形成浅掺杂漏极114。最后在欧姆接触层110以及栅介电层104上形成源极/漏极层116,并覆盖部分的氧化硅层108a,即完成底栅极型态的低温多晶硅薄膜晶体管120,如图1E所示。
由上述工艺可知,至少需要5道光掩模才能完成现有的低温多晶硅薄膜晶体管120,而且LDD工艺较为复杂,因而使低温多晶硅薄膜晶体管具有较高的制造成本。
发明内容
因此,本发明的目的是提供一种低温多晶硅薄膜晶体管,以通过其中的非晶硅热载流子抑制区来改善晶体管的元件特性。
本发明的另一目的是提供一种低温多晶硅薄膜晶体管的制造方法,其可节省制造成本,还可在晶体管内适当配设非晶硅热载流子抑制区,以改善晶体管的元件特性。
本发明提出一种低温多晶硅薄膜晶体管,其主要由依序配置在基板上的栅极、栅介电层、图案化硅层、图案化绝缘层、欧姆接触层以及源极/漏极层所构成。其中,图案化硅层配置于栅介电层上,并位于栅极正上方。且图案化硅层包括多晶硅沟道区以及位于多晶硅沟道区两侧的未掺杂的非晶硅热载流子抑制区,而此处的未掺杂的非晶硅热载流子抑制区可用以降低晶体管在运作过程中产生热载流子效应而退化的几率。图案化绝缘层覆盖住图案化硅层,欧姆接触层配置在部分图案化硅层上以及未掺杂的非晶硅热载流子抑制区上方的部分绝缘层上而暴露出多晶硅沟道区上方的图案化绝缘层,并连接未掺杂的非晶硅热载流子抑制区。源极/漏极层则配置在欧姆接触层上,甚至是部分的基板上。
依照本发明的实施例所述,此低温多晶硅薄膜晶体管还包括有一保护层,其配置在源极/漏极层上,且覆盖绝缘层。
依照本发明的实施例所述,本发明的欧姆接触层可以是n型掺杂欧姆接触层或是p型掺杂欧姆接触层。换言之,本发明的低温多晶硅薄膜晶体管可以是n型晶体管或是p型晶体管。而在另一实施例中,绝缘层的材质例如是氮化硅或氧化硅。
本发明提出一种低温多晶硅薄膜晶体管的制造方法,首先在基板上形成栅极,接着在栅极与基板上形成栅介电层。然后再依序形成第一非晶硅层、图案化绝缘层以及第二非晶硅层。其中,图案化绝缘层配置在部分的第一非晶硅层上,并位于栅极的正上方。而第二图案化非晶硅层配置于第一图案化非晶硅层以及图案化绝缘层上。之后再图案化第一及第二非晶硅层而形成第一以及第二图案化非晶硅层,以暴露出部分的栅介电层。其中,第二图案化非晶硅层并同时暴露出部分的图案化绝缘层。
在基板上完成第二图案化非晶硅层的配置之后,接着使部分第一图案化非晶硅层熔融后再结晶,以形成位于栅极正上方的多晶硅沟道区。其中,在第二图案化非晶硅层与图案化绝缘层重迭处的下方自然形成一未掺杂的非晶硅热载流子抑制区。然后在第二图案化非晶硅层上形成源极/漏极层。
本发明还提出一种低温多晶硅薄膜晶体管的制造方法,首先在基板上形成栅极,接着在栅极与基板上形成栅介电层。然后再依序形成第一非晶硅层、图案化绝缘层以及第二非晶硅层。其中,图案化绝缘层配置在部分的第一非晶硅层上,并位于栅极的正上方。而第二图案化非晶硅层配置于第一图案化非晶硅层以及图案化绝缘层上。之后再图案化第一及第二非晶硅层而形成第一及第二图案化非晶硅层,以暴露出部分的栅介电层。其中,第二图案化非晶硅层并同时暴露出部分的图案化绝缘层。
在基板上完成第二图案化非晶硅层的配置之后,接着在第二图案化非晶硅层上形成源极/漏极层,而源极/漏极层的材质例如是金属或其他导电材料。然后使位于栅极上方的部分第一图案化非晶硅层熔融后再结晶,以形成多晶硅沟道区。其中,多晶硅沟道区的两侧自然形成一未掺杂的非晶硅热载流子抑制区。
依照本发明的实施例所述,多晶硅沟道区的形成方法例如是进行激光退火工艺,在一实施例中其例如是准分子激光退火工艺。
依照本发明的实施例所述,在形成图案化绝缘层之后与形成源极/漏极层之前,还包括对第一非晶硅层进行掺杂。在另一实施例中,其例如是在形成第二非晶硅层之后与形成源极/漏极层之前,同时或同步对第一非晶硅层以及第二非晶硅层进行掺杂。此外,在本发明的又一实施例中,其还可以是在形成多晶硅沟道区之后与形成源极/漏极层之前,对多晶硅沟道区与非晶硅热载流子抑制区以外的部分第一图案化非晶硅层以及第二图案化非晶硅层进行掺杂。而且,在完成掺杂工艺后,可以对掺有杂质的部分第一图案化非晶硅层以及第二图案化非晶硅层进行活化(activation)工艺以修补其内的晶格缺陷(defects of crystal lattice)。
依照本发明的实施例所述,在形成多晶硅沟道区时,还可以同时使多晶硅沟道区以及非晶硅热载流子抑制区以外的第一图案化非晶硅层以及第二图案化非晶硅层熔融后再结晶,以形成多晶硅欧姆接触层。
依照本发明的实施例所述,在形成源极/漏极层之后,还包括在源极/漏极层以及基板上形成保护层,并覆盖住图案化绝缘层。
由于本发明的低温多晶硅薄膜晶体管的工艺与现有的低温多晶硅薄膜晶体管的工艺相较之下,可少一道LDD工艺与光掩模,因此可节省制造成本。此外,本发明的低温多晶硅薄膜晶体管可兼具多晶硅薄膜晶体管的高驱动电流以及非晶硅薄膜晶体管的低漏电流的特性。
为使本发明的上述和其他目的、特征和优点能更明显易懂,下文特举一较佳实施例并配合附图详细说明如下。
附图说明
图1A至图1E所示为现有底栅极型态的低温多晶硅薄膜晶体管的制造流程剖面示意图。
图2A至图2H所示为本发明一较佳实施例的一种低温多晶硅薄膜晶体管的制造流程剖面示意图。
图3A至图3C所示为本发明的另一实施例的低温多晶硅薄膜晶体管的制造部分流程剖面示意图。
图4A至图4B所示为本发明的再一实施例的低温多晶硅薄膜晶体管的制造部分流程剖面图。
图5A至图5B所示为本发明的另一实施例的低温多晶硅薄膜晶体管的制造部分流程剖面示意图。
具体实施方式
本发明在低温多晶硅薄膜晶体管的沟道区与源极/漏极区之间设计有以非晶硅所构成的区域,以降低高电场下源极/漏极区受到高速电子的冲击,进而避免热载流子效应的发生。而且,本发明的低温多晶硅薄膜晶体管可以多种不同的工艺来完成,下文将举数个实施例加以说明。值得注意的是,以下实施例用以说明本发明的低温多晶硅薄膜晶体管及其制造方法,并非用以限定本发明。熟习此技术者可依据本发明所揭露的技术作适当的修改与变化,其也落于本发明的范围内。
第一实施例
图2A至图2H所示为本发明一较佳实施例的一种低温多晶硅薄膜晶体管的制造流程剖面示意图。请参照图2A,首先在基板200上依序形成栅极202、栅介电层204、第一非晶硅层206以及图案化绝缘层208。其中,图案化绝缘层208置在第一非晶硅层206上,并位于栅极202上方。在本实施例中,图案化绝缘层208的材质例如是氧化硅或是氮化硅。
请参照图2B,以图案化绝缘层208为罩幕进行掺杂工艺,其例如是进行离子植入工艺,以将掺杂离子230掺入未被图案化绝缘层208覆盖住的部分第一非晶硅层206内,以降低此处的第一非晶硅层206内的阻抗,以便于在后续工艺中做为晶体管的欧姆接触层。其中,离子230例如是n型或p型的掺杂离子,熟习此技术者可依实际工艺所需为n型晶体管或p型晶体管来做选择。
请参照图2C,在第一非晶硅层206上形成第二非晶硅层210覆盖住图案化绝缘层208。其中,第二非晶硅层210例如是掺杂的非晶硅层。而掺杂的第二非晶硅层210的形成方法例如是在第二非晶硅层210的沉积工艺(例如是电浆增益化学气相沉积工艺)中,同时进行掺杂工艺,也就是所谓的临场(in-situ)掺杂法。
请参照图2D,然后再图案化第一非晶硅层206以及第二非晶硅层210而形成第一图案化非晶硅层206a以及第二图案化非晶硅层210a,以暴露出部分的栅介电层204,以便于定义出晶体管的主动区域。值得注意的是,第二图案化非晶硅层210a同时暴露出栅极202上方的部分图案化绝缘层208。而图案化第一非晶硅层206以及第二非晶硅层210的方法例如是微影/蚀刻工艺。
请参照图2E,接着进行激光退火工艺,而本实施例所使用的激光退火工艺例如是准分子激光退火工艺。其以准分子激光光束222照射图2D中所形成的结构,以使部分的第一图案化非晶硅层206a熔融后再结晶,以形成多晶硅沟道区212,如图2F所示。
特别的是,第二图案化非晶硅层210a可视为激光退火工艺中的吸收罩幕(energy-absorbing mask)。请参照图2D至图2E,由于第二图案化非晶硅层210a可以吸收准分子激光光束222的热能而形成部分或完全具有结晶状态的硅原子的欧姆接触层214,因此准分子激光光束222的能量将于第二图案化非晶硅层210a中逐渐衰减而无法传递至其下方的部分第一图案化非晶硅层206a中。同时,由于图案化绝缘层208不会吸收准分子激光光束222的热能,因此图案化绝缘层208下方的部分第一图案化非晶硅层206a将可吸收准分子激光光束222的热能而形成多晶硅沟道区212。再加上图案化绝缘层208下方的部分第一图案化非晶硅层206a并未掺杂,所以在第二图案化非晶硅层210a与图案化绝缘层208重迭处的下方的部分第一图案化非晶硅层206a中会自然形成未掺杂的非晶硅热载流子抑制区216。由此可知,本发明可精确地决定多晶硅与非晶硅的成长区域。且由于非晶硅对电子迁移的阻抗较高,因此非晶硅热载流子抑制区216可有效地降低晶体管内的漏电流。换言之,此处的电场会受到非晶硅的抑制而使得载流子不易由晶体管的源极/漏极内射出成为漏电流。
而且,此时所进行的准分子激光退火工艺除了可以使部分的非晶硅熔融后再结晶为多晶硅以外,还可以同时对在掺杂工艺中受损的晶格进行修补,使其重新排列以减少其中的晶格缺陷。由此可知,本实施例可节省一道修补晶格的活化(activation)工艺。
请参照图2G,之后在欧姆接触层214以及栅介电层204上形成源极/漏极层218,其材质例如是由金属或其他导电材料所构成。值得注意的是,当本发明应用在显示元件的工艺中时,由于薄膜晶体管的源极/漏极层218将连接于显示元件中的资料配线(未绘示),因此可在形成源极/漏极层218的同时一并进行资料配线的工艺,以减少工艺步骤。
在图2G大致上已完成低温多晶硅薄膜晶体管的制作,但一般来说,通常还会在形成源极/漏极层218之后,再形成保护层220覆盖源极/漏极层218以及图案化绝缘层208,如图2H所示,以保护低温多晶硅薄膜晶体管400的内部元件,避免其在工艺中受损。
此外,在本发明的另一实施例中,还可以先形成源极/漏极层218,之后再进行激光退火工艺。以下将举第二实施例进行说明。
第二实施例
图3A至图3C所示为本发明的另一实施例的低温多晶硅薄膜晶体管的制造部分流程剖面示意图。请参照图3A,依照上述图2A至图2D的流程所述的说明完成第一图案化非晶硅层206a与第二图案化非晶硅层210a之后,接着在基板200以及第二图案化非晶硅层210a上形成源极/漏极层218。在此,第二图案化非晶硅层210a即是作为薄膜晶体管的欧姆接触层。
请参照图3B,之后再以例如准分子激光光束222照射图3A所完成的结构,以使位于栅极202上方的部分第一图案化非晶硅层206a熔融后再结晶,以形成多晶硅沟道区212,如图3C所示。此时,由于源极/漏极层的导热性佳,因此位于其下的第二图案化非晶硅层210a以及第一图案化非晶硅层206a并无法吸收到准分子激光光束222的热能。因此,多晶硅沟道区212两侧未掺杂的第一图案化非晶硅层206a将会自然形成为非晶硅热载流子抑制区216。之后可视实际情况所需选择是否欲进行图2H所述的工艺而于源极/漏极层218上形成保护层(未示出)。
另外,本发明还可以视实际工艺所需来调整进行掺杂工艺的时机。以下将举实施例加以详细说明,而下述实施例中的图式的元件标号与以上所述的实施例的元件标号相同者,其材质皆与上述实施例所述相同或相似,此处将不再赘述。
第三实施例
图4A至图4B所示为本发明再一实施例的低温多晶硅薄膜晶体管的制造部分流程剖面图。请参照图4A,依照图2A所述的流程而在基板200上形成图案化绝缘层208之后,接着先在第一非晶硅层206上形成第二非晶硅层310覆盖图案化绝缘层208。其中,第二非晶硅层310可以是掺杂或未掺杂的非晶硅层。
请参照图4B,接着再依照图2D的说明所述,形成第一图案化非晶硅层206a以及第二图案化非晶硅层310a。然后以图案化绝缘层208为罩幕进行掺杂工艺,以将掺杂离子230掺入部分的第一图案化非晶硅层206a以及第二图案化非晶硅层310a。而后续工艺则如同前述二实施例的说明。
此外,在本发明的另一实施例中,还可以在进行第三实施例的图4B所说明的掺杂工艺前,先进行激光退火工艺,以下将举第四实施例说明。
第四实施例
请参照图5A,在完成图4A所示的结构后,接着例如以准分子激光光束222进行准分子激光退火工艺,以使部分第一图案化非晶硅层206a熔融后再结晶,以形成图5B所绘示的多晶硅沟道区212。在此,如同第一实施例所述,在激光退火工艺中第二图案化非晶硅层310a也会吸收准分子激光光束222的热能而形成图案化多晶硅层311(如图5B所示)。
请参照图5B,之后再进行掺杂工艺,以将掺杂离子230掺入图案化多晶硅层311以及未被图案化绝缘层208覆盖住的部分第一图案化非晶硅层206a中,而形成欧姆接触层214,并自然形成位于多晶硅沟道区212两侧的未掺杂的非晶硅热载流子抑制区216,如图2F所示。
值得注意的是,由于本实施例在激光退火工艺之后进行掺杂工艺,因此在进行掺杂工艺之后,必须再进行退火活化(Activation)工艺(未示出)以修补欧姆接触层214及其下方的部分第一图案化非晶硅层206a内的晶格缺陷。而完成退火活化工艺后,其余后续工艺即如前述实施例的说明。
值得特别注意的是,本发明的工艺中所使用的激光光束的能量以能够形成多晶硅沟道区为主。而在此前提下,本发明所使用的激光光束例如是不足以穿透第二图案化非晶硅层,甚至例如是仅能使第二图案化非晶硅层中接近表面的硅原子熔融后再结晶为多晶硅。因此,本发明的欧姆接触层中可以具有非结晶状态的硅原子,也可以具有结晶状态的硅原子,这可视实际工艺参数而定。
本发明提供了多种不同的制造流程,均可制造出图2H所示的低温多晶硅薄膜晶体管。因此,熟习此技术者可依实际工艺要求由这些工艺中择一而行。以下将详细说明图2H所示的低温多晶硅薄膜晶体管400的结构,而各元件的形成方法已于上述实施例中说明,以下不再赘述。
请参照图2H,低温多晶硅薄膜晶体管400主要由基板200以及配置在基板200上的结构所构成。而此结构包括栅极202、栅介电层204、图案化绝缘层208、图案化硅层402、欧姆接触层214、源极/漏极层218以及保护层220。其中,栅极202、与栅介电层204依序配置在基板200上,图案化硅层402配置在栅介电层204上,且特别的是,图案化硅层402包括位于栅极202上方的多晶硅沟道区212以及位于多晶硅沟道区212两侧的非晶硅热载流子抑制区216。而图案化绝缘层208配置在图案化硅层402上,其材质例如是氧化硅或是氮化硅。
欧姆接触层214配置在部分栅图案化硅层402上以及非晶硅热载流子抑制区216上方的部分图案化绝缘层208上,而暴露出多晶硅沟道区212上方部分的图案化绝缘层208,并与非晶硅热载流子抑制区216连接。其中,欧姆接触层214例如是n型多晶硅掺杂欧姆接触层或p型多晶硅掺杂欧姆接触层。换言之,低温多晶硅薄膜晶体管400例如是n型晶体管或p型晶体管。
源极/漏极层218配置在欧姆接触层214与栅介电层204上,而保护层220则配置在源极/漏极层218以及图案化绝缘层208上,用以保护低温多晶硅薄膜晶体管400内部元件,以避免其在后续工艺中受损。
综上所述,本发明具有下列优点:
1.与现有的低温多晶硅薄膜晶体管的工艺相比,可少一道LDD工艺与光掩模,以节省制造成本。
2.在本发明的低温多晶硅薄膜晶体管的工艺中,以第二图案化非晶硅层做为激光退火工艺中的吸收罩幕,因此可有效地控制多晶硅与非晶硅成长的区域。
3.非晶硅热载流子抑制区可使晶粒由多晶硅沟道区的两侧往中央成长,进而使多晶硅沟道区中的晶粒具有较佳的尺寸均匀性。
4.同时兼具多晶硅薄膜晶体管的高驱动电流(ION)以及非晶硅薄膜晶体管的低漏电流(IOFF)的特性,因而具有较高的ION/IOFF比值,以改善低温多晶硅薄膜晶体管的电特性。
5.旧有非晶硅生产线转为生产底栅极多晶硅的可行性高,可节省成本。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技术者在不脱离本发明的精神和范围内,当可作些许的变动与润饰,因此本发明的保护范围应以后附的权利要求书所界定的内容为准。
附图标记说明
100、200:基板
102、202:栅极
104、204:栅介电层
106:非晶硅层
106、311:图案化多晶硅层
108:氧化硅层
110、214:欧姆接触层
112:沟道层
114:浅掺杂漏极
116、218:源极/漏极层
118、222:准分子激光光束
120、400:低温多晶硅薄膜晶体管
130、140、230:离子
206:第一非晶硅层
206a:第一图案化非晶硅层
208:图案化绝缘层
210、310:第二非晶硅层
210a、310a:第二图案化非晶硅层
212:多晶硅沟道区
216:非晶硅热载流子抑制区
220:保护层
402:图案化硅层
Claims (17)
1.一种低温多晶硅薄膜晶体管,其适于配置在一基板上,其特征在于,该低温多晶硅薄膜晶体管包括:
一栅极,其配置于该基板上;
一栅介电层,其配置于该基板与该栅极上;
一图案化硅层,其配置于该栅介电层上,并位于该栅极上方,其中该图案化硅层包括一多晶硅沟道区以及位于该多晶硅沟道区两侧上的未掺杂的非晶硅热载流子抑制区;
一图案化绝缘层,其配置于与该多晶硅沟道区相对应位置的该硅层上;
一欧姆接触层,其配置于部分图案化硅层上以及该未掺杂的非晶硅热载流子抑制区上方的部分图案化绝缘层上而暴露出该多晶硅沟道区上方部分的图案化绝缘层,并且该欧姆接触层连接该未掺杂的非晶硅热载流子抑制区;以及
一源极/漏极层,其配置于该欧姆接触层上。
2.如权利要求1所述的低温多晶硅薄膜晶体管,其特征在于,还包括一保护层,其配置于该源极/漏极层上,并覆盖该绝缘层。
3.如权利要求1所述的低温多晶硅薄膜晶体管,其特征在于,该欧姆接触层包括一n型掺杂欧姆接触层以及一p型掺杂欧姆接触层中的一个。
4.如权利要求1所述的低温多晶硅薄膜晶体管,其特征在于,该绝缘层的材质包括氧化硅以及氮化硅中的一个。
5.一种低温多晶硅薄膜晶体管的制造方法,其特征在于,它包括:
在一基板上形成一栅极;
在该基板与该栅极上形成一栅介电层;
在该栅介电层上依序形成一第一非晶硅层、一图案化绝缘层以及一第二非晶硅层,其中该图案化绝缘层配置于部分该第一非晶硅层上,且位于该栅极上方,而该第二非晶硅层配置于该第一非晶硅层以及该图案化绝缘层上;
图案化该第一非晶硅层以及该第二非晶硅层而形成一第一图案化非晶硅层与一第二图案化非晶硅层,以暴露出部分的该栅介电层,其中该第二图案化非晶硅层并暴露出该栅极上方部分的该图案化绝缘层;
用激光退火工艺使部分的第一图案化非晶硅层熔融后再结晶,以在该栅极上方形成一多晶硅沟道区,其中在该第二图案化非晶硅层与该图案化绝缘层重迭处下方的部分第一图案化非晶硅层中自然形成一未掺杂的非晶硅热载流子抑制区;以及
在该第二图案化非晶硅层上形成一源极/漏极层。
6.如权利要求5所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,该激光退火工艺包括一准分子激光退火工艺。
7.如权利要求5所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该图案化绝缘层之后与形成该第二非晶硅层之前,还包括对部分的该第一非晶硅层进行掺杂。
8.如权利要求5所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该第二非晶硅层之后与形成该源极/漏极层之前,还包括对部分的该第一非晶硅层以及该第二非晶硅层进行掺杂。
9.如权利要求8所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该多晶硅沟道区之后与形成该源极/漏极层之前,还包括对部分的该第一非晶硅层以及该第二图案化非晶硅层进行掺杂。
10.如权利要求9所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在对部分的该第一非晶硅层以及该第二图案化非晶硅层进行掺杂之后与形成该源极/漏极层之前,还包括对部分的该第一非晶硅层以及该第二图案化非晶硅层进行一退火活化工艺。
11.如权利要求5所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,还包括在该源极/漏极层上形成一保护层,并覆盖住该绝缘层。
12.如权利要求5所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该多晶硅沟道区时,还包括同时使该第二图案化非晶硅层熔融后再结晶。
13.一种低温多晶硅薄膜晶体管的制造方法,其特征在于,它包括:
在一基板上形成一栅极;
在该基板与该栅极上形成一栅介电层;
依序形成一第一非晶硅层、一图案化绝缘层以及一第二非晶硅层,其中该图案化绝缘层配置于部分该第一非晶硅层上,且位于该栅极上方,而该第二非晶硅层配置于该第一非晶硅层以及该图案化绝缘层上;
图案化该第一非晶硅层以及该第二非晶硅层而形成一第一图案化非晶硅层与一第二图案化非晶硅层,以暴露出部分的该栅介电层,其中该第二图案化非晶硅层并暴露出该栅极上方部分的该图案化绝缘层;
在该第二图案化非晶硅层上形成一源极/漏极层;以及
用激光退火工艺使部分的第一图案化非晶硅层熔融后再结晶,以在该栅极上方形成一多晶硅沟道区,其中在该第二图案化非晶硅层与该图案化绝缘层重迭处下方的部分该第一图案化非晶硅层中自然形成一未掺杂的非晶硅热载流子抑制区。
14.如权利要求13所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,该激光退火工艺包括一准分子激光退火工艺。
15.如权利要求13所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该图案化绝缘层之后与形成该第二非晶硅层之前,还包括对部分的第一非晶硅层进行掺杂。
16.如权利要求13所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在形成该第二非晶硅层之后与形成该源极/漏极层之前,还包括对部分的第一非晶硅层以及该第二非晶硅层进行掺杂。
17.如权利要求16所述的低温多晶硅薄膜晶体管的制造方法,其特征在于,在对部分的第一非晶硅层以及该第二非晶硅层进行掺杂之后,还包括对部分的该第一非晶硅层以及该第二非晶硅层进行一活化工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410054469XA CN100386885C (zh) | 2004-07-22 | 2004-07-22 | 低温多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410054469XA CN100386885C (zh) | 2004-07-22 | 2004-07-22 | 低温多晶硅薄膜晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725510A CN1725510A (zh) | 2006-01-25 |
CN100386885C true CN100386885C (zh) | 2008-05-07 |
Family
ID=35924820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200410054469XA Expired - Fee Related CN100386885C (zh) | 2004-07-22 | 2004-07-22 | 低温多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100386885C (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629558B (zh) * | 2012-01-09 | 2015-05-20 | 深超光电(深圳)有限公司 | 低温多晶硅薄膜晶体管制造方法 |
CN103107095A (zh) | 2013-01-25 | 2013-05-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
TWI559549B (zh) | 2014-12-30 | 2016-11-21 | 鴻海精密工業股份有限公司 | 薄膜電晶體及其製作方法 |
CN105810743B (zh) * | 2014-12-30 | 2019-01-25 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管及其制作方法 |
CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
US20190140102A1 (en) * | 2016-04-25 | 2019-05-09 | Sakai Display Products Corporation | Thin film transistor, display device, and thin film transistor manufacturing method |
CN108735819B (zh) | 2017-04-13 | 2020-07-14 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
CN107482066B (zh) * | 2017-09-20 | 2021-01-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
CN110972508B (zh) * | 2019-03-04 | 2022-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
CN110071125A (zh) * | 2019-05-05 | 2019-07-30 | 京东方科技集团股份有限公司 | Tft背板及其制备方法、oled显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
US6391693B1 (en) * | 1998-06-25 | 2002-05-21 | Hyundai Display Technology Inc. | Method for making polysilicon thin film transistor having multiple gate electrodes |
CN2717021Y (zh) * | 2004-07-22 | 2005-08-10 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管 |
-
2004
- 2004-07-22 CN CNB200410054469XA patent/CN100386885C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6391693B1 (en) * | 1998-06-25 | 2002-05-21 | Hyundai Display Technology Inc. | Method for making polysilicon thin film transistor having multiple gate electrodes |
JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
CN2717021Y (zh) * | 2004-07-22 | 2005-08-10 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管 |
Also Published As
Publication number | Publication date |
---|---|
CN1725510A (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4109266B2 (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
US6001714A (en) | Method and apparatus for manufacturing polysilicon thin film transistor | |
US5946562A (en) | Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel | |
US6479838B2 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
JP2646977B2 (ja) | 順スタガ型薄膜トランジスタの製造方法 | |
JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
CN100386885C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
US20030155572A1 (en) | Thin film transistor and method for manufacturing thereof | |
CN104900532A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
KR101131135B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JPH0437144A (ja) | 薄膜トランジスタの作製方法 | |
JPH1197706A (ja) | 半導体装置およびその作製方法 | |
KR20050081227A (ko) | 엘디디 구조를 갖는 박막트랜지스터 | |
CN2717021Y (zh) | 低温多晶硅薄膜晶体管 | |
US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
US7192815B2 (en) | Method of manufacturing a thin film transistor | |
KR20000027349A (ko) | 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 | |
JP3765936B2 (ja) | 半導体装置の作製方法 | |
JP2785801B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
CN107527819A (zh) | 底栅型低温多晶硅晶体管的制备方法 | |
KR100537729B1 (ko) | 박막트랜지스터 제조방법 | |
JP4514908B2 (ja) | 半導体装置の製造方法 | |
JPH06333827A (ja) | 結晶成長方法およびmos型トランジスタのチャネル形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080507 |