KR20000027349A - 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 - Google Patents

선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 Download PDF

Info

Publication number
KR20000027349A
KR20000027349A KR1019980045264A KR19980045264A KR20000027349A KR 20000027349 A KR20000027349 A KR 20000027349A KR 1019980045264 A KR1019980045264 A KR 1019980045264A KR 19980045264 A KR19980045264 A KR 19980045264A KR 20000027349 A KR20000027349 A KR 20000027349A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
laser annealing
silicon film
recrystallization
laser
Prior art date
Application number
KR1019980045264A
Other languages
English (en)
Other versions
KR100270315B1 (ko
Inventor
전재홍
박철민
한민구
이병양
정명남
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019980045264A priority Critical patent/KR100270315B1/ko
Publication of KR20000027349A publication Critical patent/KR20000027349A/ko
Application granted granted Critical
Publication of KR100270315B1 publication Critical patent/KR100270315B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법에 관한 것으로, 대면적에서 균일한 특성을 가지는 다결정 실리콘 박막을 형성할 수 있는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법을 제공하고자 한다. 본 발명은 대면적에서 균일한 특성을 가지는 다결정 실리콘 박막의 형성하기 위하여 비정질 실리콘 박막의 레이저 재결정화에 있어서 전체 면적에 걸친 레이저 조사 대신에 박막의 상부에 레이저 에너지를 흡수할 수 있는 흡수층을 형성시키고, 이를 패터닝한 다음 레이저를 조사함으로써 박막을 선택적으로 재결정화하는 기술이다. 이때 흡수층 패턴의 넓이와 간격을 조정함으로써 다결정 실리콘과 비정질 실리콘의 중간 특성을 갖는 동시에 상대적으로 레이저 에너지의 미세한 변동에도 균일한 특성을 갖는 박막을 구현하는 것이 가능하다.

Description

선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법
본 발명은 반도체 기술에 관한 것으로, 특히 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 다결정 실리콘 박막을 활성층으로 사용하는 스위칭 소자로서, 차세대이동통신시스템(International Mobile Telecommunication-2000, IMT-2000) 또는 미래공중육상이동통신시스템(Furture Public Land Mobile Telecommunication System, FPLMTS)용 이동통신 화상 단말기인 액정 표시 장치(Liquid Crystal Display, LCD)의 화소 스위칭 소자로 사용하기 위해서는 보다 고품질의 다결정 실리콘 박막을 형성할 수 있는 방법을 요한다.
유리 기판에 박막 트랜지스터를 집적시키기 위해서는 유리 기판에 손상을 주지 않는 플라즈마 화학기상증착(PECVD) 등의 저온 증착법을 이용하여 비정질 실리콘을 증착한 다음 레이저 어닐링을 실시하여 다결정 실리콘으로 결정화하는 방법이 가장 유리한 것으로 보고되고 있으며, 따라서 이에 대한 많은 연구가 진행 중이다.
그러나, 이러한 레이저 어닐링에 의한 결정화 방법은 우수한 특성에 불구하고 대면적에서의 균일하지 않은 소자 특성 때문에 상업화하기에 상당히 어려운 실정이다. 이에 고상 결정화와 레이저 어닐링의 두 단계 열처리를 하여 균일도를 향상시키는 방법과 후지(Fuji), 제록스(Xerox) 등에서 제안한 여러 단계의 레이저 에너지를 조절하여 점차 균일한 그레인을 만드는 방법 등이 제시되고 있으나, 복잡한 공정으로 인해 상업화된 라인에서의 적용에는 많은 어려움이 있다.
현재 레이저 어닐링 기술을 보완하기 위하여 히타치(Hitachi), 샤프(Sharp), 세이코-엡손(Seiko-Epson) 등에서 주로 집중적으로 연구가 이루어지고 있으며, 스탠포드(Stanford) 대학에서는 미리 패터닝된 활성층의 레이저 결정화로 고품질의 다결정 실리콘 박막을 제작하는 연구가 진행되고 있으며, 일본 도쿄 기술연구소(Tokyo Institute of Technology)의 마쯔무라(Matsumura) 연구팀에서 레이저 어닐링의 메카니즘에 대한 시뮬레이션이 활발히 이루어지고 있는 실정이다.
그러나, 레이저 어닐링의 결정성 균일도 향상 연구는 아직까지 메커니즘 고찰 실험에 국한되어 있으며, 균일도 향상을 위한 새로운 실험적 접근 방식의 시도는 미비한 실정이다.
본 발명은 대면적에서 균일한 특성을 가지는 다결정 실리콘 박막을 형성할 수 있는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법을 제공하고자 한다.
도 1은 본 발명의 일 실시예에 따른 레이저 어닐링 공정 모식도.
도 2는 본 발명의 일 실시예에 따라 선택적으로 결정화된 박막의 전자현미경(SEM) 사진도.
도 3은 종래의 소자와 본 발명의 일 실시예에 따른 소자의 전달 특성도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 비정질 실리콘막
2 : TEOS 산화막
3 : 비정질 실리콘막
4 : 격자 선의 넓이
5 : 격자 선간의 간격
상기의 기술적 과제를 달성하기 위하여 본 발명으로부터 제공되는 특징적인 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법은, 소정의 하부층 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 레이저 광을 투과하되, 상기 레이저 광에 의해 발생된 열을 흡수하는 열흡수층을 형성하는 단계; 상기 열흡수층 상에 광 마스크 패턴을 형성하는 단계; 및 상기 광 마스크 패턴을 사용하여 선택적 레이저 어닐링을 실시함으로써 상기 비정질 실리콘막의 재결정화를 이루는 단계를 포함하여 이루어진다.
본 발명은 대면적에서 균일한 특성을 가지는 다결정 실리콘 박막의 형성하기 위하여 비정질 실리콘 박막의 레이저 재결정화에 있어서 전체 면적에 걸친 레이저 조사 대신에 박막의 상부에 레이저 에너지를 흡수할 수 있는 흡수층을 형성시키고, 이를 패터닝한 다음 레이저를 조사함으로써 박막을 선택적으로 재결정화하는 기술이다. 이때 흡수층 패턴의 넓이와 간격을 조정함으로써 다결정 실리콘과 비정질 실리콘의 중간 특성을 갖는 동시에 상대적으로 레이저 에너지의 미세한 변동에도 균일한 특성을 갖는 박막을 구현하는 것이 가능하다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1은 본 발명의 일 실시예에 따른 레이저 어닐링 공정 모식도로서, 차례로 적층된 비정질 실리콘막(3)/산화막(2)/비정질 실리콘막(1) 구조를 형성하고, 엑시머 레이저를 조사하여 맨 위의 비정질 실리콘막(1)이 격자 구조로 정렬되도록 하였다. 아래쪽의 비정질 실리콘막(3)은 패터닝된 상부의 비정질 실리콘막(1)에 의해 선택적으로 결정화될 수 있다. 산화막(2)은 상부의 비정질 실리콘막(1)으로부터의 열의 흐름을 차단하면서 XeCl 엑시머 레이저(λ=308㎚)를 하부의 비정질 실리콘막(3)으로 투과시킨다. 격자 선의 넓이(4)와 격자 선간의 간격(5)은 각각 1∼2㎛ 범위에서 조절하였다.
본 실시예에서 비정질 실리콘막(1, 3)은 PECVD법을 이용하여 800Å 두께로 증착하였으며, 산화막(2)은 500Å 두께의 TEOS(tetra ethyl ortho silicate) 산화막을 사용하였다. XeCl 엑시머 레이저 결정화는 250mJ/㎠의 에너지 밀도에서 행해졌다. 좁은 격자 무늬(1∼2㎛)의 마스크를 통해 레이저가 조사되는 동안, 액상 실리콘은 마스크에 의해 레이저가 가려지는 경계 부분에서 수직방향으로 응고되면서 재결정화 된다. 따라서, 그레인 경계부가 다결정 실리콘의 격자 선과 만날 때까지 그레인이 자라는 것으로 기대된다. 이때, 남아있는 비정질 영역 또한 규칙성을 가지고 배열된다.
비정질 실리콘막(3)의 선택적인 결정화가 이루어지고 난 후, 패터닝된 비정질 실리콘막(1) 및 산화막(2)을 제거하고, 통상적인 방법으로 재결정화된 비정질 실리콘막(3)을 활성층으로 하는 TFT 소자를 제작하였다. 즉, 비정질 실리콘막(3) 상부에 1000Å 두께의 TEOS 게이트 산화막과 2000Å 두께의 몰리브덴(Mo)을 차례로 증착하고, 게이트 전극과 게이트 산화막을 패터닝한 후 소스와 드레인 영역을 얻기 위해 이후에 별도의 어닐링이 필요 없는 이온 샤워(ion shower) 방법을 사용하였다. 이후, 측정용 전극을 형성하고 수소화 공정을 수행함으로써 소자의 제작은 완료된다.
첨부된 도면 도 2는 상부 비정질 실리콘막(1)과 산화막(2)을 제거한 후의 다결정 실리콘 박막의 미세구조를 도시한 SEM(scanning electron microscopy) 사진도로서, 재결정화에 사용된 XeCl 엑시머 레이저의 에너지 밀도는 250mJ/㎠이며, 기판의 온도는 상온으로 유지하였으며, 마스킹 패턴의 크기와 간격은 각각 1㎛로 설정하였다. 본 SEM 사진으로부터 마스크를 통한 선택적 결정화가 성공적으로 수행되었음을 확인하였다. 비정질 실리콘은 세코 에치 방법에 의해 쉽게 제거되며, 따라서 도면의 어두운 부분(네 모퉁이 부분)은 비정질 실리콘 영역을 나타낸다.
첨부된 도면 도 3은 종래의 소자와 본 발명의 일 실시예에 따른 소자의 전달 특성 곡선을 도시한 것으로, 채널의 폭(width)과 길이(length)의 비(W/L, ㎛ 단위)를 10/10으로, 드레인 전압(VD)이 10V의 조건에서 게이트 전압(VG)에 따른 드레인 전류(ID)를 측정한 결과를 나타내고 있다. 본 발명의 일 실시예에 따른 소자의 경우, 마스킹 패턴의 간격(a)과 마스킹 패턴의 크기(b)의 비(a/b, ㎛ 단위)를 각각 1/2, 2/2, 1/1, 2/1로 달리하여 측정하였다.
전체적으로 고찰할 때, 본 발명에 따른 소자는 종래의 소자에 비해 누설전류는 비교적 큰 반면, 온(ON) 전류가 크다. 온 전류 특성의 개선은 다결정 실리콘 박막의 규칙적인 미세 구조에 기인하는 것으로, 마스킹 패턴의 크기와 간격에 따라 온 전류가 다르게 나타난다. 마스킹 패턴의 크기와 간격은 채널에서 비정질 실리콘 영역과 다결정 실리콘 영역이 차지하는 비에 직접적으로 관계된다. 이로부터 우수한 온 전류 특성을 갖기 위해서는 비정질 실리콘 영역의 비가 상대적으로 줄어들어야 함을 알 수 있다. 도면을 통해 마스킹 패턴의 크기와 간격이 각각 1㎛와 2㎛ 일 때 가장 좋은 전기적 특성을 가짐을 확인할 수 있다.
누설전류의 증가는 재결정화를 위한 레이저 어닐링시 미세 결정 영역에서 결합 밀도가 증가함에 따라 나타난 현상으로 레이저의 에너지 밀도를 충분히 키워주면 높은 저항값을 갖는 비정질 영역의 채널을 가짐으로써 오프(OFF) 상태에서의 누설전류의 감소시키고자 하는 원래의 의도대로 누설전류를 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예서는 광 마스크층으로 비정질 실리콘막을, 열흡수층으로 TEOS 산화막을, 레이저 광원으로 XeCl 엑시머 레이저를 각각 일례로 들어 설명하였으나, 본 발명의 기술적 사상을 벗어나지 않는 범위라면 변경이 가능하다.
전술한 본 발명은 대면적에서 크고 규칙적으로 정렬된 다결정 박막의 그레인 영역에 의하여 양질의 온 전류 특성을 확보할 수 있는 효과가 있으며, 레이저 조건만 완전 용해 조건에 맞추어 준다면 남아 있는 비정질 실리콘 영역에 의해 누설 전류 감소의 효과도 얻을 수 있게 된다.

Claims (7)

  1. 소정의 하부층 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막 상에 레이저 광을 투과하되, 상기 레이저 광에 의해 발생된 열을 흡수하는 열흡수층을 형성하는 단계;
    상기 열흡수층 상에 광 마스크 패턴을 형성하는 단계; 및
    상기 광 마스크 패턴을 사용하여 선택적 레이저 어닐링을 실시함으로써 상기 비정질 실리콘막의 재결정화를 이루는 단계
    를 포함하여 이루어진 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  2. 제 1 항에 있어서,
    상기 광 마스크 패턴이,
    레이저 광을 반사시키거나 흡수하는 물질로 이루어진 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  3. 제 2 항에 있어서,
    상기 광 마스크 패턴이,
    비정질 실리콘막으로 이루어진 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광 마스크 패턴이,
    상기 광 마스크 패턴 사이의 스페이스가 격자 선을 이루는 격자 무늬로 배치되는 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  5. 제 4 항에 있어서,
    상기 광 마스크 패턴의 크기 및 상기 광 마스크 패턴 사이의 스페이스가,
    각각 1 내지 2㎛인 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 열흡수층이,
    TEOS 산화막인 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 레이저 어닐링에 사용되는 광원이,
    XeCl 엑시머 레이저인 것을 특징으로 하는 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법.
KR1019980045264A 1998-10-28 1998-10-28 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 KR100270315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045264A KR100270315B1 (ko) 1998-10-28 1998-10-28 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045264A KR100270315B1 (ko) 1998-10-28 1998-10-28 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법

Publications (2)

Publication Number Publication Date
KR20000027349A true KR20000027349A (ko) 2000-05-15
KR100270315B1 KR100270315B1 (ko) 2000-10-16

Family

ID=19555682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045264A KR100270315B1 (ko) 1998-10-28 1998-10-28 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법

Country Status (1)

Country Link
KR (1) KR100270315B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409233B1 (ko) * 2000-10-31 2003-12-18 재단법인서울대학교산학협력재단 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막트랜지스터의 제조방법
KR100488894B1 (ko) * 2001-02-08 2005-05-11 가부시끼가이샤 도시바 레이저 가공방법 및 그 장치
KR100691247B1 (ko) * 2005-11-15 2007-03-12 코닉시스템 주식회사 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치
KR20160066739A (ko) 2014-12-03 2016-06-13 기초과학연구원 빛을 이용한 패턴 제조방법
KR20170020975A (ko) 2015-08-17 2017-02-27 한국과학기술원 빛을 이용한 자기조립나노패턴 제조방법
US9768019B2 (en) 2015-11-03 2017-09-19 Samsung Display Co., Ltd. Laser crystallization method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102074431B1 (ko) 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409233B1 (ko) * 2000-10-31 2003-12-18 재단법인서울대학교산학협력재단 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막트랜지스터의 제조방법
KR100488894B1 (ko) * 2001-02-08 2005-05-11 가부시끼가이샤 도시바 레이저 가공방법 및 그 장치
KR100691247B1 (ko) * 2005-11-15 2007-03-12 코닉시스템 주식회사 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치
KR20160066739A (ko) 2014-12-03 2016-06-13 기초과학연구원 빛을 이용한 패턴 제조방법
KR20170020975A (ko) 2015-08-17 2017-02-27 한국과학기술원 빛을 이용한 자기조립나노패턴 제조방법
US9768019B2 (en) 2015-11-03 2017-09-19 Samsung Display Co., Ltd. Laser crystallization method

Also Published As

Publication number Publication date
KR100270315B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US5946562A (en) Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel
KR100285796B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
JPH07249779A (ja) 半導体装置の作製方法
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
US7205215B2 (en) Fabrication method of thin film transistor
KR20050003283A (ko) 결정화 특성이 향상된 다결정 실리콘 박막의 제조방법 및이를 이용한 액정표시장치의 제조방법
KR100415798B1 (ko) 박막트랜지스터를구비한전자디바이스제조방법
JP4174862B2 (ja) 薄膜トランジスタの製造方法および半導体装置の製造方法
KR100270315B1 (ko) 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법
US6043512A (en) Thin film semiconductor device and method for producing the same
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
JPH07176757A (ja) 薄膜トランジスタの製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JP2006295097A (ja) 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置
KR100271493B1 (ko) 박막트랜지스터의 제조방법
KR20010038176A (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100409233B1 (ko) 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막트랜지스터의 제조방법
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
KR100966431B1 (ko) 결정화 특성이 향상된 액정표시장치의 제조방법
KR100496138B1 (ko) 실리콘 결정화방법
KR20020035909A (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
KR100296141B1 (ko) 비정질 실리콘 박막의 선택적 실리콘 이온주입 및 레이저 결정화를 이용한 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee