KR100691247B1 - 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 - Google Patents
격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 Download PDFInfo
- Publication number
- KR100691247B1 KR100691247B1 KR1020050109264A KR20050109264A KR100691247B1 KR 100691247 B1 KR100691247 B1 KR 100691247B1 KR 1020050109264 A KR1020050109264 A KR 1020050109264A KR 20050109264 A KR20050109264 A KR 20050109264A KR 100691247 B1 KR100691247 B1 KR 100691247B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- lattice
- substrate
- mask
- irradiated
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
Description
Claims (9)
- 기판 상에 비정질층을 형성하는 단계;격자 형태로 일정하게 복수개의 구멍이 뚫린 격자 마스크를 상기 비정질층 상부에 설치하고 상기 격자 마스크를 통과하여 레이저 빔이 상기 비정질층에 조사되도록 함으로써 상기 격자 마스크의 격자에 대응하는 부분에 결정 씨앗를 형성하는 단계; 및상기 격자 마스크를 상기 비정질층 상부에서 제거한 후에 상기 기판에 직접 레이저 빔을 조사하는 단계;를 포함하여 균일한 입자 크기를 가지는 다결정층을 형성하는 것을 특징으로 하는 레이저 결정화 방법.
- 기판 상에 비정질층을 형성하는 단계; 및상기 비정질층에 레이저 빔을 두군데 조사하되, 한 군데에는 격자 형태로 일정하게 복수개의 구멍이 뚫린 격자 마스크를 통과하여 레이저 빔이 조사되도록 하고, 다른 한군데에는 격자 마스크를 거치지 않고 레이저 빔이 조사되도록 하면서, 상기 격자 마스크를 통과한 레이저 빔이 조사된 부분이 상기 격자 마스크를 거치지 않은 레이저 빔에 의해 나중에 다시 조사되도록 상기 기판을 이동시키는 단계;를 포함하여 균일한 입자 크기를 가지는 다결정층을 형성하는 것을 특징으로 하는 레이저 결정화 방법.
- 제1항 또는 제2항에 있어서, 상기 비정질층은 비정질 실리콘층이고, 상기 다결정층은 다결정 실리콘층인 것을 특징으로 하는 레이저 결정화 방법.
- 제1항 또는 제2항에 있어서, 상기 격자 마스크의 격자 모양이 원형 또는 사각형인 것을 특징으로 하는 레이저 결정화 방법.
- 제1항 또는 제2항에 있어서, 상기 격자 마스크의 격자 크기가 0.1~5um 인 것을 특징으로 하는 레이저 결정화 방법.
- 제5항에 있어서, 상기 격자 마스크의 격자간 간격이 0.2~10um인 것을 특징으로 하는 레이저 결정화 방법.
- 기판이 수평하게 올려놓여 지는 스테이지;상기 기판 윗면에 레이저를 조사하는 레이저 장치; 및상기 레이저 장치에 의해 상기 기판에 조사되는 레이저의 경로 상에 수평이동 가능하게 설치되며 복수개의 구멍이 격자 형태로 뚫린 격자 마스크;를 구비하는 것을 특징으로 하는 레이저 결정화 장치.
- 기판이 수평하게 올려놓여지며 수평이동이 가능하도록 설치되는 스테이지;레이저를 출사하는 레이저 장치;상기 레이저 장치에서 출사되는 레이저를 제1경로 및 제2경로 분리하여 상기 제1경로의 광이 상기 기판 윗면에 조사되도록 하는 스플리터;상기 스플리터와 상기 스테이지 사이에 설치되며 복수개의 구멍이 격자 형태로 뚫린 격자 마스크; 및상기 스플리터에 의해 분리되는 제2경로의 광을 반사시켜 상기 기판 윗면에 제2경로의 광이 조사되도록 하되, 상기 제1경로의 광이 조사되는 지점과 다른 위치에 조사되도록 하는 반사경;을 구비하는 것을 특징으로 하는 레이저 결정화 장치.
- 기판이 올려놓여지며 수평이동이 가능하도록 설치되는 스테이지;상기 기판 윗면에 레이저를 조사하는 제1 레이저 장치;상기 기판 윗면에 레이저를 조사하되 상기 제1 레이저 장치에 의해 조사되는 부분과는 다른 부분에 조사하는 제2 레이저 장치; 및상기 제1 레이저 장치 및 제2 레이저 장치 중에서 선택된 어느 하나와 상기 스테이지 사이에 설치되며, 복수개의 구멍이 격자 형태로 뚫린 격자 마스크;를 구비하는 것을 특징으로 하는 레이저 결정화 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050109264A KR100691247B1 (ko) | 2005-11-15 | 2005-11-15 | 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050109264A KR100691247B1 (ko) | 2005-11-15 | 2005-11-15 | 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100691247B1 true KR100691247B1 (ko) | 2007-03-12 |
Family
ID=38102748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050109264A KR100691247B1 (ko) | 2005-11-15 | 2005-11-15 | 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100691247B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000027349A (ko) * | 1998-10-28 | 2000-05-15 | 이계철 | 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 |
JP2000306859A (ja) | 1999-04-19 | 2000-11-02 | Sony Corp | 半導体薄膜の結晶化方法及びレーザ照射装置 |
JP2003022969A (ja) | 2001-05-30 | 2003-01-24 | Lg Philips Lcd Co Ltd | マスクを利用したシリコンの結晶化方法 |
KR20050067743A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘막 형성방법 |
-
2005
- 2005-11-15 KR KR1020050109264A patent/KR100691247B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000027349A (ko) * | 1998-10-28 | 2000-05-15 | 이계철 | 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 |
JP2000306859A (ja) | 1999-04-19 | 2000-11-02 | Sony Corp | 半導体薄膜の結晶化方法及びレーザ照射装置 |
JP2003022969A (ja) | 2001-05-30 | 2003-01-24 | Lg Philips Lcd Co Ltd | マスクを利用したシリコンの結晶化方法 |
KR20050067743A (ko) * | 2003-12-29 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘막 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6635932B2 (en) | Thin film crystal growth by laser annealing | |
KR101193585B1 (ko) | 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치 | |
JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
US20030096489A1 (en) | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification | |
KR100894512B1 (ko) | 결정화 장치 및 결정화 방법 | |
JP2002246312A (ja) | 横方向に結晶化したela多結晶si膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法 | |
KR20060048825A (ko) | 반도체장치의 제조방법 | |
US7384476B2 (en) | Method for crystallizing silicon | |
KR100663221B1 (ko) | 레이저 가공 방법 및 레이저 가공 장치 | |
CN100442440C (zh) | 半导体薄膜的形成方法和半导体薄膜的形成装置 | |
KR20080102933A (ko) | 결정화 장치 및 결정화 방법 | |
KR100691247B1 (ko) | 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치 | |
TW201832857A (zh) | 雷射照射裝置及薄膜電晶體的製造方法 | |
JP2002270505A (ja) | レーザアニール装置及び方法 | |
JP2008227445A (ja) | 薄膜トランジスタ及び表示装置 | |
KR20030056248A (ko) | 레이저를 이용한 실리콘 박막의 결정화 방법 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
JP2006066902A (ja) | 半導体装置の製造方法 | |
KR20080077794A (ko) | 실리콘 결정화 장비 및 그를 이용한 실리콘 결정화 방법 | |
KR100956339B1 (ko) | 규소 결정화 시스템 및 규소 결정화 방법 | |
KR100915236B1 (ko) | 마스크와 규소 결정화 방법 | |
KR100603330B1 (ko) | 레이저 결정화 장치 | |
JP2002083769A (ja) | 半導体薄膜及び半導体薄膜の製造方法 | |
KR100498546B1 (ko) | 레이저 조사 장비 및 그 응용 방법 | |
CN101655645B (zh) | 用于依序侧向结晶技术的掩膜及激光结晶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130418 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161206 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181211 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 14 |