KR20060048825A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20060048825A
KR20060048825A KR1020050068559A KR20050068559A KR20060048825A KR 20060048825 A KR20060048825 A KR 20060048825A KR 1020050068559 A KR1020050068559 A KR 1020050068559A KR 20050068559 A KR20050068559 A KR 20050068559A KR 20060048825 A KR20060048825 A KR 20060048825A
Authority
KR
South Korea
Prior art keywords
crystal
light intensity
laser
grains
light
Prior art date
Application number
KR1020050068559A
Other languages
English (en)
Inventor
히로키 나카무라
데루노리 와라비사코
마사키요 마츠무라
Original Assignee
가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 filed Critical 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Publication of KR20060048825A publication Critical patent/KR20060048825A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

비단결정 반도체막의 결정화 영역에, 광학변조소자로 광변조되어 극소 광 강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 조사해서 상기 영역을 결정화하는 레이저 조사공정과, 상기 결정화된 영역에 플래시램프의 광조사에 의해 상기 결정화된 영역을 가열하는 가열공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법이 개시된다.

Description

반도체장치의 제조방법{Method of Manufacturing Semiconductor Device}
도1은, 본 발명의 기본개념을 나타내는 반도체장치의 제조방법의 흐름을 나타내는 도이다.
도2는, 본 발명의 레이저광원으로부터 광로를 따라서 시료까지의 광학계를 나타내는 도이다.
도3은, 본 발명의 일 실시형태를 설명하기 위한 레이저광의 광강도 분포를 나타내는 도이다.
도4a는 위상변조 엑시머 레이저 조사후의 박막표면을 나타내는 도이다.
도4b는 플래시램프 조사후의 결정화 박막표면을 나타내는 도이다.
도5a는 삼각형상 역피크패턴의 광강도 분포를 갖는 레이저조사를 개략적으로 나타내는 사시도이다.
도5b는 레이저 조사후의 위상시프터와 2차원적으로 위치제어된 결정립과의 관계를 나타내는 도이다.
도6a 내지 도6c는 방위표시지표가 형성된 원형 기판의 3개의 예를 나타내는 평면도이다.
도6d 내지 도6f는 방위표시지표가 형성된 사각형 기판의 3개의 예를 나타내는 평면도이다.
도7a 내지 도7d는, 본 발명의 결정화방법의 제1 실시형태의 방법을 공정순으로 설명하기 위한 도이다.
도8a 내지 도8d는, 본 발명의 결정화방법의 제2 실시형태의 방법을 공정순으로 설명하기 위한 도이다.
도9a 내지 도9c는 본 발명의 서로 다른 위상변조 엑시머 레이저 결정화장치의 개략도이다.
도10은, 본 발명의 플래시 램프 가열장치의 개략도이다.
도11a는 어닐링용 위상 시프터를 나타내는 사시도이다.
도11b는 위치결정용 위상 시프터를 나타내는 사시도이다.
도11c와 도11d는 어닐링용 위상 시프터와 위치결정용 위상 시프터가 일체화된 각각 다른 구성의 시프터를 나타내는 사시도이다.
도12a 내지 도12d는 종래의 기술인 SLS방식을 설명하기 위한 도이다.
도13a 내지 도13d는 종래의 기술인 위상변조 엑시머 레이저 결정화법을 설명하기 위한 도이다.
본 발명은 반도체장치의 제조방법에 관한 것으로, 보다 구체적으로는 비단결정 반도체 박막의 적어도 일부를 결정화하는 것을 포함하는 반도체장치의 제조방법에 관한 것이다.
일반적으로는 단결정도 원자열의 흐트러짐(전위 등)이 존재하며, '단결정'과 '단결정에 가까운 결정'은 구별이 어려우므로, 본 명세서에서는 '단결정에 가까운 결정'도 '단결정'으로 설명하고 있다.
절연재료 기판, 또는 절연막상에 단결정 실리콘을 형성하는 SOI(Silicon On Insulator)기술은 ULSI(Ultra large-scale intergrated circuit)의 고집적화, 저소비 전력이나 고속화를 실현하는 기술로서 알려져 있다. 이 기술의 프로세스는 (1) 단결정 반도체 웨이퍼, 예를 들면 실리콘 웨이퍼상의 절연막상에 단결정 박막을 형성하는 방법과, (2) 절연재료 기판 또는 절연막상에 형성된 비단결정 반도체박막, 예를 들면 비단결정 실리콘박막을 결정화 또는 재결정화하는 방법으로 분류된다. 이들 방법에서, 실리콘의 결정성을 높이는 것은 극히 중요하며, 트랜지스터를 형성하는 영역이 단결정인 것, 또한, 결정면 방위가 일정하여야 하고, 특히 표면이 (001)면, 전류가 흐르는 방향의 결정방위가 (100)면인 것이 바람직하다. 이 때문에, 단결정 실리콘 웨이퍼나 웨이퍼 본딩을 이용하는 SIMOX와 같은 (1)의 방법이 실용화되어 있다.
한편, (2)의 방법은 오늘날의 실리콘 ULSI기술에서는 채용되고 있지 않지만, 기판재료에 제한없이 실리콘 등의 고품질 반도체박막을 형성할 수 있으면, 여러가지 전자소자나 전자장치에 응용이 가능하다. 이 때문에, 이 (2)의 방법의 개량이 강하게 요구되고 있다.
1980년대에, 균일한 면방위를 갖춘 단결정 실리콘박막을 형성하는 것을 목적으로 한 많은 연구가 행해졌다. 그 중에서 고주파 유도가열을 이용한 존멜팅법은 중요한 기술이며, 결정방위가 (001)면을 갖는 단결정 실리콘 사각형 영역을 형성할 수 있는 기술로서 알려져 있다.
"후카미 아키라, 코바야시 유우, 전자통신 학회논문지(Akira Fukami and Yu Kobayashi in "Journal of Electronic Communications Society) 1986/9vol.J69-C No. 9, pp.1089-1095."에 기재되어 있는 바와 같이, 존 멜팅법에서는, 우선, 석영기판상에 상압화학 기상성장법(CVD)을 이용해서 다결정 Si박막을 퇴적하고, 이 박막을 직선상으로 나열된 다수의 사각형 영역과, 그것들을 서로 얇은 네크부로 연결되도록 패터닝한다. 다음으로, 좁고 긴 고주파 유도가열 히터를 석영기판의 뒷쪽에 위치시켜 상기 직선상으로 나열된 사각형 영역을 순서대로 1412℃이상으로 가열하고, 가열히터에 대응된 부분의 다결정 실리콘을 용융시켜 실리콘 용융영역을 형성한다. 다음으로, 이 가열히터를 상기 선상과 동일방향으로 이동시킴으로써 단결정 실리콘을 순차용융시켜서 사각형 영역전체를 용융시킨다. 사각영 영역 중, 가열히터가 통과한 부분은 이미 단결정화되고, 통과하지 않은 부분은 결정화되어 있지 않다. 여기서, 네크부의 치수(길이와 폭)를 변화시키면, 국부적으로 열류가 변화되고, 열류에 의존해서 결정방위가 변화된다. 네크부의 길이와 폭을 최적화하면 (001)면방위를 갖는 결정화된 사각형 영역을 형성할 수 있다.
그런데, 유리나 플라스틱 기판상에 결정화 실리콘박막을 형성하는 기술은 액정 디스플레이 등의 구동소자에 이용되고 있는 박막 트랜지스터의 고성능화기술에 응용되고 있다. 예를 들면, 박막 트랜지스터의 반도체층을 비정질 구조로부터 다결정 구조로 변화시키면, 트랜지스터의 이동도가 100배 이상이 된다.
단, 이 경우에는, 결정화시에는 기판에서의 열손상에 주의하지 않으면 안된다(예를 들면, 일반적인 유리기판에서는 600℃이하, 플라스틱에서는 150℃이하로 하지 않으면 안된다).
상기 고주파 유도가열을 이용한 존멜팅법은 기판(석영기판)을 실리콘의 융점(1410℃)이상의 고온으로 하는 경우가 있기 때문에, 유리나 플라스틱 등의 저융점 재료로 기판이 형성되는 액정 디스플레이의 분야에는 적용할 수 없다.
결정화막을 (001)면방위로 정렬시키기 위해서는, 나중에 형성되는 트랜지스터와 회로의 설계를 제한하는 사각형 실리콘영역을 연결하는 네크부의 형상을 최적화할 필요가 있다.
이 때문에, 기판에 열손상을 주지 않고 비정질 실리콘박막을 결정화하는 방법으로서, 엑시머 레이저 결정화법이 개발되었다. 이 기술은 엑시머 레이저광을 호모지나이즈 광학계에 의해 광조사 단면의 강도를 균일하게 하고, 긴 직사각형의 개구를 갖는 금속마스크를 통해서 직시각형상으로 정형(예를 들면 단면형상은 150mm×200㎛)해서 출사시키고 있다. 이 출사된 레이저광으로 유리기판상에 적층된 비정질 실리콘박막의 표면을 상기 직사각형상으로 정형된 레이저의 직사각형의 장축방향에 대해 직각방향으로 주사하고, 단축방향으로 10㎛ 간격으로 레이저조사하고 있다. 이 레이저광을 흡수한 실리콘박막은 용융 후 냉각되어 다결정 실리콘으로 변환된다. 이 기술에서는 일반적인 유리나 플라스틱기판을 이용했다고 하더라도 기판에 열손상은 생기지 않는다. 왜냐하면, 엑시머 레이저는 20ns정도의 펄스 레이저이며, 결정화는 50 내지 100ns정도에서 완료되기 때문이다. 결정립경은 레이저 에너지밀 도에 의존하고 있으며, 입경 0.1 내지 1㎛ 정도의 다결정박막을 형성할 수 있다. 면방위에 관해서는, 1회의 레이저 조사로 형성된 결정립은 배향되지 않지만, 수백회 정도의 다수회 반복해서 레이저 조사를 행함으로써, 표면방위가 (001)면이나 (111)면에 배향된다는 보고가 있다. (전자는, 예를 들면 D.P.Gosain, A. Machida, T. Fujino, Y. Hitsuda, K. Nakano and J. Sato, "Formation of (100)-Textured Si Film Using an Eximer Laser on a Glass Substrate", Jpn. J. Appl. Phys. Vol. 42(2003), PP.L135-L.137 참조; 또, 후자는 예를 들면 H.Kuriyama, et al.,"Enlargement of Poly-Si Film Grain Size by Eximer Laser Annealing and Its Application to High-Performance Poly-Si Thin Film Transistor"Jpn. J. Appl. Phys. Vol. 30(1991), pp.3700-3703 참조)
그러나, 엑시머 레이저 결정화법에 관해서는, 각 결정립 내부의 결정성은 단결정으로 할 수 있지만, 박막 자체로는 다결정이다. 따라서, 다수의 트랜지스터를 형성한 경우, 채널영역에 입계가 존재하기 때문에 이동도가 저하되고, 트랜지스터간의 성능(스레시홀드 전압, 서브 슈레드 계수, 이동도)의 불균형이 생긴다. 또, 결정립을 크게 하기 위해서는, 실리콘 박막이 전부용융되는 임계의 레이저 플루언스에 근접할 정도의 레벨로 할 필요가 있다. 그러나, 레이저 플루언스가 전부용융조건을 넘으면 실리콘박막은 미결정화(fine crystal)되어 바람직하지 않다. 즉, 레이저 플루언스는 불균형에 대한 여유도가 좁다. 그리고, 결정립 사이즈가 최대 1 내지 2㎛정도이기 때문에, 트랜지스터 사이즈를 작게하지 않으면 안되는 제약이 생 긴다. 이 때문에, 예를 들면 1m×1m정도의 디스플레이용 대면적기판을 이용한 경우에는 극히 고도의 미세가공 기술이 요구된다. 또, 면방위를 (001)로 하기 위해서는 레이저를 200회 이상((111)면으로 하기 위해서는 10회 정도)조사해야 한다. 이 때문에 결정화의 처리시간이 길어진다. 또, 결정화막의 상면(일면)이 되는 각각의 결정립의 면방위는 (001)로 일정하게 할 수 있어도, 표면축에 대해서는 무질서하게 회전된 위치관계이며, 박막의 단면의 결정방위는 배향되어 있지 않다. 즉, 결정화막의 표면에 직교하는 면을 (001)방위로 할 수 없다.
또, 엑시머 레이저대신에 플래시램프만을 이용한 결정화법도 시도되고 있다. 하지만, 상기 엑시머 레이저 결정화법과 동일하게 결정립 내부의 결정성은 단결정으로 할 수 있지만, 다수의 트랜지스터를 형성한 경우, 채널영역에 입계가 존재하기 때문에 이동도가 저하되고 트랜지스터간의 성능(스레시홀드 전압, 서브 슈레드계수, 이동도)의 불균형이 생긴다.
또, 상기 엑시머 레이저 어닐링을 발전시킨 기술로서, SLS(Sequential Lateral Solidification)방식이라고 불리고 있는 기술이 알려져 있다. 이와 같은 기술은 일본 특허 제3204986호에 개시되어 있다. 이 기술에서는, 도12a에 나타내는 것과 같이, 호모지나이즈 광학계에 의해서 광강도가 균일화된 엑시머 레이저광(11)을 2㎛ 정도의 세극(thin gap)을 설치한 마스크(12)를 통과시킴으로써 단면을 장방형상으로 정형한다. 이 세극을 통한 레이저의 플루언스(에너지 밀도)는 비정질 실리콘박막(13)이 두께방향으로 전부용융된 용융실리콘(14)이 되도록 설정하면, 세극의 외측의 영역으로부터 내측을 향해서 횡방향성장이 일어나서, 결정화 실리콘(16) 이 형성된다(도12b). 다음으로 시료를 화살표(17)로 나타내는 것과 같이 2㎛만큼 왼쪽방향으로 이동시켜 레이저조사하면 용융실리콘(14)은 앞의 조사에 의해 형성된 결정화 실리콘(16)의 오른쪽 단부의 종결정(seed crystal)으로부터 개시되어 횡방향 성장한다(도12c). 이 레이저조사와 시료이동의 프로세스를 반복함으로써 대입경의 다결정 실리콘박막을 형성할 수 있다. 이 경우에, 마스크(12)의 평면형상을 도12d와 같이 격자상 마스크(19)로 제작한다. 이 경우에, 반복해서 레이저조사를 행하면 처리시간이 향상되고, 또 결정화가 겹쳐지는 영역이 양호해지고, 기판면에서 균일한 횡방향 성장 다결정박막을 형성할 수 있다.
그러나, 위에서 설명한 SLS방식에 관해서는, 레이저광의 반 가까이를 금속 마스크로 실드하기 때문에, 레이저 에너지를 효율적으로 이용할 수 없다. 이 때문에 결정화 처리시간이 길어진다. 또, 결정립의 위치가 흐트러져 있기 때문에, 상기 엑시머 레이저 결정화와 마찬가지로 트랜지스터간의 성능의 불균형이 생긴다. 그리고, 결정립의 면방위가 일정하지 않기 때문에, 역시 트랜지스터간의 성능의 불균형이 생긴다.
상기 엑시머 레이저 결정화법을 더 발전시킨 방법으로서, 위상변조 엑시머 레이저 결정화법이 알려져 있다(예를 들면, Masakiyo Matsumura, "Surface Science,"vol.21,No.5,pp.278-287, 2000 참조). 이 방법의 특징은 도13a에 나타내는 것과 같이 엑시머 레이저광(21)을 위상 시프터(22)(예를 들면, 석영에 단차가공을 행한 것)라고 불리는 광학부품을 통함으로써, 도13b의 부호 23으로 나타내는 것과 같이 레이저 광강도 분포를 공간에서 변조시키고 있다. 이와 같이 변조된 레이 저광으로 비정질 실리콘박막(24)에 1회의 조사를 행해서 도13c에 나타내는 것과 같이 조사영역(25)을 결정화하고 있다.
이 방법은 상기 엑시머 레이저 결정화법이나 SLS방식과는 달리, 균일광 강도분포를 사용하지 않고, 또 다수회 레이저조사를 행할 필요도 없다. 이 방법에서는 변조된 광강도 분포(23)에 의해 레이저조사된 박막내에는 경사진 온도분포가 생기고, 에너지가 작은 곳(27)에 결정핵이 형성되기 때문에, 결정핵의 위치를 정확히 정할 수 있다. 또, 도13d에 나타내는 것과 같이, 이 결정핵을 기초로 한 횡방향 성장에 의해 대입경 결정립(26a, 26b)을 얻을 수 있다. 이 방법에 의해 대입경의 결정립이 형성되고 결정립의 위치도 제어할 수 있다.
그러나, 위상변조 엑시머레이저 결정화법에서는, 대입경의 결정립이 얻어지지만, 하나의 결정에 다수의 트랜지스터를 제조하기 위해서, 그리고 회로설계에 관한 제한을 완화하기 위해서는 보다 더 큰 결정립을 형성할 필요가 있다.
따라서, 본 발명의 목적은 하지 절연층 상부에 보다 대입경의 결정립을 가지는 반도체 결정박막을 형성할 수 있는 반도체장치의 제조방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위하여 본 발명의 제1 실시형태에 따르면, 비단결정 반도체막의 결정화 영역에, 광학변조소자로 광변조되어 극소광 강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 조사해서 상기 영역을 결정화하는 레이저 조사공정과, 상기 결정화된 영역에 플래시램프의 광조사에 의해 상기 결정화된 영역을 가열하는 가열공정과, 를 구비하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 제2 실시형태에 따르면, 비단결정 반도체막의 결정화 영역에 광학변조소자로 광변조되어 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 조사해서 복수의 주결정립과, 그 주위에 미소결정립을 형성하는 레이저 조사공정과, 플래시 램프의 광조사에 의해 상기 주결정립이 상기 미소결정립을 편입하여 상기 결정화영역을 가열하여 단결정으로 하는 가열공정과, 를 구비하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 제3 실시형태에 따르면, 비단결정 반도체막이 성막된 시료에 상기 비단결정 반도체막이 용융되기에 충분한 에너지의 펄스레이저광을 조사해서 상기 비단결정 반도체막의 적어도 일부를 결정화하는 레이저 조사공정과, 상기 결정화된 영역을 포함하는 상기 비단결정 반도체막에, 플래시 램프에 의해 상기 비단결정 반도체막이 용융되기에 충분한 에너지의 광을 조사해서 적어도 상기 결정화된 영역을 단결정화하는 가열공정과, 를 구비하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명에 따르면, 상기 레이저 조사공정은 결정립의 성장방향의 면방위가 소정면이고, 다른 결정립보다도 성장이 빠른 결정립을 형성하는 공정을 가지며, 상기 가열공정은 상기 결정립을 결정핵으로 해서, 상기 반도체박막에서 결정성장방향의 면방위가 상기 소정면인 결정립을 성장시키는 공정을 가지는 것이 가능하다.
또한, 본 발명에 따르면, 상기 레이저 조사공정은 일면측에서 보아 삼각형상이고, 결정립의 성장방향의 면방위가 (100)면인 결정립을 형성하는 공정을 가지며, 상기 가열공정은 상기 삼각형상의 결정립을 결정핵으로 해서, 일면측에서 보아 표면형상이 실질적으로 직사각형을 가지고, 상기 반도체박막에서서 결정성장방향의 면방위가 (100)면인 결정립을 성장시키는 공정을 가지는 것이 가능하다.
통상, 상기 레이저 조사공정에서, 광학변조소자에 의해 상기 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 형성한다.
또한, 본 발명에 따르면, 상기 광학변조소자는 입사 레이저광의 위상을 변조함으로써 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 출사하는 위상 시프터를 갖는다.
이하에서는 첨부도면을 참조하여 본 발명의 구체적 실시형태에 관하여 설명하기로 한다.
우선, 본 발명의 기본개념에 대해 설명하겠다.
도1은 본 발명의 기본이 되는 반도체장치의 제조방법의 흐름도를 나타내는 도이다. 도2는 본 발명의 레이저광원으로부터 광로를 따라서 시료까지의 광학계를 나타내는 도이다.
우선, 본 발명의 반도체 제조방법은, 피조사 영역을 결정화하기 위해 광변조소자를 이용하여 극소 광강도선 또는 극소 광강도점을 가지는 광강도분포를 갖도록 광변조된 레이저광을 비단결정 반도체 박막의 결정화영역에 조사하는 것을 포함한다(공정1). 다음에, 상기 결정화된 영역을 플래시 램프의 광조사에 의해 가열한다(공정2).
공정1에서, 도11a에 나타내는 것과 같은, 광학변조소자로서 석영기판 표면에 직선의 단차가공한 위상 시프터(121)를 이용해서 광원으로부터의 레이저광을 도3에 나타내는 것과 같은 최소 광강도(J1)와 최대 광강도(J2)사이에서 삼각형상으로 변화되는 레이저 광강도 분포(31)로 변조해서 시료의 미결정화 박막(이 경우에는, 비정질 실리콘박막이다.)을 조사시켜서 결정화(이 경우에는 다결정 실리콘)를 행한다. 본 명세서에서, 최종적으로 결정화하고자 하는 영역을 "결정화 영역"이라고 한다.
이 결정화된 박막의 결정화의 표면형태와, 각각의 결정학적 방위를 주사전자 현미경(SEM)법과 전자후방산란(EBSD)법을 이용해서 측정했다. 이 결과, 결정립의 형태는 소입경 결정립과, 줄무늬 형상 결정립과, 삼각형상 결정립의 3종으로 분류할 수 있다는 것을 알았다(도4a를 참조하여 상세히 후술한다). 삼각형상이란 레이저광 조사의 극소 광강도선 또는 극소 광강도점을 기점으로 하여 결정성장이 횡방향으로 진행되고, 다음 공정에서 결정종으로 형성되는 결정립을 의미한다. 반드시 완전한 삼각형상으로 성장한 것만을 의미하는 것이 아니라, 예를 들면 다각형상, 일부에 원호부분을 포함하고 있는 형상도 있다. 여기서는 삼각형상에 근사한 형상을 갖는 경우가 많아, 이해하기 쉽도록 삼각형상으로 한다.
삼각형상 결정립의 성장거리는 길고, 결정성장방향의 면방위가 (100)면이며, 결정성장방향에 대한 2개의 수직방향 중 박막의 면내의 수직방향은 (010)면 또는 (011)면이라는 사실을 알았다.
또한, 도5a에 나타내는 레이저 광강도 분포(61)의 레이저광으로, 비결정막(60)을 위상변조 엑시머 레이저로 조사한다. 이 레이저 광강도 분포(61)는 도11a에 나타내는 위상 시프터(121)를 사용해서 피치 P가 일정한 극소 광강도선, 또는 도11a, 도11b에 나타내는 위상시프터(121, 122)를 사용해서 피치 P가 일정한 극소 광강도점, 예를 들면 10㎛의 복수의 극소 광강도점(역피크점)(42a)을 갖는다. 도5a에서, 결정화 개시점은 도면부호 62로 나타내고, 결정화 종결점은 도면부호 63으로 나타내었다. 따라서, 도5b에 도시한 바와 같은 2차원적으로 위치제어된 결정립이 후술하는 바와 같이 얻어진다. 여기서, 피치 P란, 뒤에서 도11a 내지 도11d를 참조해서 설명하는 것과 같이, 표면에 형성된 얇고 긴 홈과 표면사이의 단차, 즉, 위상 시프트선사이의 간격을 말한다.
즉, 표면형태가 사각형상의 결정립이 1차원적으로 위치제어되고 있고 적어도 성장방향의 면방위는 (100)이 되는 결정화막을 제조하려면, 도11a와 같은 1차원의 위상시프터(121)를 이용해서 1차원의 레이저 광강도 분포를 형성하고, 비정질 실리콘 박막표면에 레이저조사해서, 일방향 성장한 결정립을 형성하면 된다. 이 때에, 조사하는 레이저광의 광강도 분포는 결정성장의 개시위치와 종료위치는 레이저광강도의 극소값(J1)과 극대값(J2), 예를 들면 900mJ/cm2의 에너지광이 되도록 설계한다. 이와 같은 레이저조사에 의한 주기적인 어닐링에 의해 비정질 실리콘 박막이 조사된 전체영역에 횡방향으로 성장한 결정립이 형성된다.
레이저광 결정화장치(4)는 예를 들면 도2에 나타내는 구성이다. 레이저광원(5)으로부터의 레이저광로에 호모지나이저(6)가 설치되어, 광강도가 균일화된다. 균일화된 레이저광의 광로에는, 광변조소자(7)가 설치되고, 이 광변조소자(7)에 의 해 역피크상의 광강도 분포광으로 변조된다. 이 소자(7)를 투과한 레이저광로에는 결상렌즈(8)가 설치되어, 시료(9)에 결상되도록 결정화장치(4)가 구성되어 있다. 이와 같이해서, 레이저광에 의한 결정화공정1을 종료한다.
다음으로, 램프어닐링에 의한 결정화공정2을 행한다. 광원으로서 크세논 플래시램프의 조사에 의한 대입경의 결정화를 행했다.
플래시램프 가열공정은 도10과 같은 플래시램프 가열장치(110)를 이용해서 행한다. 이 가열장치(110)는 용기(117)내에 시료(108)와 대향해서 배치된 복수개의 봉상의 크세논 플래시램프(114)를 포함한다. 크세논 플래시램프(114)의 위쪽에는, 위쪽으로 방사된 램프광을 시료(108)방향으로 반사시키기 위해서 리플렉터(115)가 배치된다. 크세논 플래시램프(114)의 광은 예를 들면 석영 등의 자외선으로부터 가시영역의 빛의 투과성을 갖는 투광판(112)을 통과해서 시료(108)에 조사된다. 가열의 균일성을 높이기 위해서, 시료(108)로의 입사광로에 광확산판(113)을 배치해도 좋다. 시료(108)를 지지하는 플레이트(116)에 가열수단을 배치해서 예비가열(예를 들면 250~550℃)을 행하도록 해도 좋다. 크세논 플래시램프(114)는 그 내부에 크세논가스가 봉입되고 그 양단에 컨덴서에 접속된 양극 및 음극이 배치된 유리관이며, 구동전원회로의 컨덴서에 축적된 전기가 유리관내에 흐르고, 그 때에 줄열(Joule heat)로 크세논가스가 가열되어 광이 방출된다. 이 크세논 플래시램프에서는, 미리 축적된 정전 에너지가 0.1ms 내지 10ms라는 짧은 광펄스로 변환되므로, 연속점등형의 광원에 비해서 극히 강한 광을 조사할 수 있다는 특징을 갖는다. 플래시램프의 펄스폭으로서는 바람직하게 0.5 내지 2ms인 것을 이용하면 좋다. 플래시램프는 제 어성이 좋아 보통 1회의 플래시로 공정을 행한다. 1회의 조사를 하는 편이 반도체기판의 열손상을 최저한으로 할 수 있고, 또한 스루풋도 동시에 향상된 양호한 결과를 얻을 수 있었다. 그러나 결정성을 향상시키기 위해서 2회 이상 사용해도 좋다. 또, 크세논 플래시램프의 발광분광특성으로서는 전압, 전류밀도, 가스압, 램프내경 등을 제어해서 실리콘막의 흡수계수가 높은 자외선으로부터 가시영역까지 강도가 높은 것을 이용하는 것이 바람직하다. 구체적으로는, 실험에 의해 밝혀진 바로는, 실리콘의 단결정화에 대해서 유효한 자외선 발광강도를 얻는 조건범위는 전류밀도 3000A/cm2 내지 10000A/cm2이었다. 특별 조건으로서 전압 3.5kV, 전류밀도 4200A/cm2, 가스압력 400torr(5.3×104Pa)인 것을 이용했다. 고전류밀도로 함으로써 플라즈마온도가 상승해서 단파 성분의 에너지밀도의 비율이 높아지므로 바람직하다.
가열공정의 분위기로서는 진공중 또는 불활성가스 분위기가 바람직하지만, 이와 같은 것에 본 발명은 한정되는 것이 아니다.
크세논 플래시램프 조사 전, 후의 결정화 박막표면을 도4a, 도4b에 나타낸다. 도4a 및 도4b는 크세논 플래시 램프 조사 전, 후의 결정화 박막표면의 주사전자 현미경상을 트레이싱하여 그린 것이다. 크세논 플래시램프 조사에서는, 레이저조사로 형성된 삼각형상의 결정립의 저변영역(52)이 종결정(seed crystal)이 되고, 소입경 결정립(55), 줄무늬 형상 결정립(53)은 재용융되어 종결정으로부터 성장하는 결정에 편입되는 것을 나타내고 있다. 따라서, 크세논 플래시램프조사에 의해서 표면형태가 사각형상의 결정립(54b)이 형성된다(도4b). 결정화된 결정립(54b)은 사각형을 나타내고, 그 결정성은 단결정과 마찬가지로 양호한 결정성을 가지고 있었다. 결정핵을 위치제어해서 형성하려면 위상변조된 레이저조사가 필요하지만, 결정립경의 2차 확대에는 반드시 공간적으로 변조된 레이저광을 이용할 필요는 없다. 따라서, 균일한 광조사가 가능한 크세논 플래시램프에 의한 가열공정이 제어성, 균일성, 스루풋, 메인터넌스성 및 생산성이 높고, 장치도 싸다는 이점이 있다. 크세논 플래시램프의 펄스폭은 상기와 같이 짧고, 펄스폭이나 발광분광 특성도 어느 정도 제어가능하기 때문에, 하지기판에 대한 영향도 고려해서 실리콘막의 온도상승을 최적화하기 쉽다는 이점도 있다.
즉, 레이저광의 조사에 의해 결정화되는 영역은 레이저광의 직경에 의존하는 영역이다. 따라서, 대면적의 결정화를 위해서는 조사영역을 이동하여야 한다. 이에 반하여, 플래시램프 조사방식은 대면적을 커버하므로 대면적의 결정화에 유리하다.
이하로, 상기 기본개념에 기초하는 다양한 실시형태를 첨부도면을 참조해서 설명하겠다.
도6a 내지 도6c에 나타내는 것과 같은 오리엔테이션 플랫(71), 노치(72), 기판 마크(73) 등의 방위표시지표를 갖는 원형기판(도7에서는 부호81로 나타내고 있다)상에 일정한 면방위를 갖춘 사각형상의 결정화영역 어레이를 갖는 반도체장치의 제조방법에 관한 실시형태를 도3, 도4a, 도4b, 도5a, 도5b, 도6a 내지 도6c 및 도7a 내지 도7d를 이용해서 특히 도7a 내지 도7d를 주로 참조해서 설명하겠다.
우선, 결정화하고자 하는 반도체 박막을 가지는 반도체 구조물(시료라고도 한다)(108)을 준비한다. 반도체 구조물(108)은 예를 들면, 도7a에 나타내는 바와 같이, 반도체기판(81)(예를 들면, Si, Ge, Si1-xGex, Si1-x-yGexCy, GaAs, GaP, InAs, GaN, ZnTe, CdSe, CdTe 등의 반도체의 웨이퍼) 및 이 반도체기판(81)상에 형성된 절연층(82)(예를 들면 막두께 500nm)을 가진다. 이 절연층(82)은 예를 들면, 열산화 또는 CVD(예를 들면, 플라즈마CVD나 저압CVD 등)나 스퍼터법을 이용해서 성막된 SiO2막이다. 대신, 이 절연층(82)은 예를 들면 SiN막과 SiO2막의 조합과 같은 적층구조로 한 것이라도 좋다. 또 SOG(Spin On Glass) 또는 SOG와 SiN막 및/또는 SiO2막과의 적층구조로 해도 좋다. 이 절연막(82)은 기판으로부터의 오염방지, 확산방지와 함께 그 단열성에 의한 축열효과로, 레이저 또는 크세논 플래시램프에 의한 가열공정 후, 반도체박막(83)의 냉각이 천천히 행해지기 때문에, 보다 큰 결정성장을 촉진하는 작용도 갖고 있다. 절연층(82)은 반도체기판(81)상의 전면에 형성하고, 그대로 담겨두어도, 패터닝에 의해 부분적으로 남겨두어도 좋다. 여기서는, 반도체기판(81)의 전면에 형성되어 있는 경우에 대해서 설명하겠다. 다음으로, 상기 절연층(82)상에, 즉, 반도체기판(81)의 일면측상에 비정질 또는 다결정 구조의 반도체박막(83)(예를 들면, 막두께 30 내지 200nm 정도의 Si, Si1-xGex, 또는 Si1-x-yGexCy막 등)을 CVD(예를 들면, 플라즈마CVD나 저압CVD 등)나 스퍼터법을 이용해서 성막한다. 이 반도체박막(83)은 절연층(82)의 전면, 또는 패터닝에 의해서 절연층의 부분영역에 형성해도 좋다. 여기서는 절연막(82)의 전면에 형성되어 있다. 반도체박막 (83)의 표면전면에, 보호막(84)(예를 들면 SiO2, SiON, SiN, SOG 또는 이것들의 적층구조막)을 막두께 40~500nm, 예를 들면 약 300nm으로 성막한다. 이것은 외부로부터의 오염방지, 파티클오염 방지와 함께, 그 단열성에 의한 축열효과로 레이저 또는 크세논 플래시램프에 의한 가열후, 천천히 냉각되기 때문에, 보다 큰 결정성장을 얻을 수 있다. 상기 절연층(82) 및 반도체박막(83)이 패터닝된 경우에는, 기판전면에 보호막을 형성해도 좋다.
다음으로, 도7b에 나타낸 것과 같이, 위상변조 엑시머 레이저 결정화법을 이용해서 보호막(84)표면의 미리 정해진 위치에 위치를 맞추어서, 도5a에 나타낸 것과 같은 레이저 광강도 분포(61)를 갖는 엑시머 펄스레이저광(85)을 조사한다. 여기서는, 위상변조 엑시머 레이저 결정화법은 후술하는 도9a 내지 도9c에 도시한 레이저 결정화장치를 이용하고 있다. 이와 같은 레이저광의 조사에서는, 미리 기판이나 반도체 웨이퍼에 설치된 마크에 따라서 조사위치가 설정된다.
상기 레이저조사에서는, 1회의 펄스 레이저광의 조사에 복수의 역피크를 갖는 광강도 분포를 사용하고 있지만, 도7b에서는 간단히 하기 위해서 3개의 역피크인 경우를 나타낸다. 이 광강도 분포에는, 각 역피크점(극소 광강도점)을 중심으로 한쌍의 주구배방향(광강도가 극소 광강도점에서부터 거의 선모양으로 강해지는 광강도의 방향)(86 및/또는 86a)이 존재한다. 한쌍의 주구배방향(86 과 86a)은 지면내에서 서로 180°회전한 관계이다. 주구배방향(86 또는 86a)과 반도체기판(81)의 방위표시지표의 방향이 소정관계를 갖도록 반도체기판(81)과, 광변조소자, 예를 들 면 위상시프터가 미리 설정되어 있다. 여기서는, 주구배방향(86)과 오리엔테이션 플랫(71)이 평행해지도록 설정되어 있다.
이 레이저조사에서, 레이저광의 에너지밀도는, 도3에 나타낸 것과 같이, 광강도의 극소값이 횡방향 성장조건의 임계값(j1)을 초과하고, 광강도의 극대값이 반도체박막(83)의 증발 임계값(j2)이하인 것이 바람직하다. 이 임계값들인 j1, j2값은 주로 반도체박막(83)의 레이저광에 대한 흡수계수와 막두께에 의해서 결정된다.
상기 레이저광(85)에 의한 레이저조사에 의해서 반도체박막(83)의 조사영역은 레이저광 조사가 차단되었을 때, 용융영역은 강온된다. 이 강온특성은 도3의 광강도 분포에 따라서 강온되지만, 절연막(82)과 보호막(84)의 축열기능에 의해 강온속도가 크게 완화되고, 극소값(J1)위치로부터 극대값(J2)방향으로 횡방향의 결정성장이 행해진다. 이 결과, 반도체박막(83)의 조사영역은 결정화되어 다결정 반도체박막(87)으로 변환된다. 이 다결정 반도체박막(87)의 표면형태는 주구배방향(86, 86a)을 따라서 횡방향으로 결정화된다. 이 단계에서, 보호막(84)을 에칭에 의해 제거하고 주사전자 현미경법과 전자후방 산란법에 의해 반도체박막(83)의 표면을 관찰하고, 분석하면, 각각의 결정립은 레이저광 강도가 낮은 위치(극소값(J1))로부터 결정성장이 시작되고, 주구배방향(86, 86a)을 따라서 결정성장된 것을 알 수 있었다. 각각의 결정립은 하나의 결정핵으로부터 성장하고 있다고 추정되고, 소입경 결정립과, 줄무늬 형상 결정립과, 삼각형상 결정립이 형성되어 있었다. 이 중에서 횡방향 성장거리가 가장 긴 것은 삼각형상 결정립이었다. 전자선 후방산란법으로 각각의 결정립의 결정방위를 분석하면, 삼각형상 결정립의 성장방향(즉, 주구배방향 (86, 86a))의 면방위는 (100)이었다. 또, 이 삼각형상 결정립의 성장거리는 2㎛이상으로 되어 있었고, 본 실시형태에서는 5㎛이었다. 한편, 소입경 결정립, 줄무늬모양 결정립의 주구배방향의 결정면 방위는 (111) 또는 (110)면이었다.
다음으로, 도7c에 나타내는 것과 같이, 보호막(84)을 에칭하지 않은 상태에서, 결정화된 영역을 적어도 일부 포함하는 반도체박막(83)에 플래시램프(88)를 조사한다. 즉, 플래시램프(88)를 점등시켜 반도체박막(83)의 조사영역을 가열하고 용융한다. 램프소등후, 강온과정에서 조사영역이 결정화된다. 예를 들면 플래시램프 가열전에는, 도4a에 나타낸 것과 같이, 소입경 결정립(55), 줄무늬형상 결정립(53), 삼각형상 결정립(54a)이 형성된다. 상기 플래시램프 가열조사에 의해, 반도체박막(83)의 결정화된 영역(87)의 가열영역은, 도4b와 같이, 결정립이 큰 반도체영역(89)으로 변환된다.
이 결정립(54b)의 표면형상(반도체영역(89)을 위쪽에서부터 보았을 때의 형상, 즉, 수평면내의 형상)은 거의 사각형(직사각형)이며, 또, 광강도 분포의 주구배방향(86, 86a)에서의 결정립의 면방위는 (100)이다. 또한, 이 반도체영역(89)의 결정화된 영역의 결정성은 단결정이다. 도4b에서는, 전술한 것과 같이, 도4a에서 관찰된 소입경 결정립, 줄무늬형상 결정립, 삼각형상 결정립은 거의 존재하지 않는다. 이것은 레이저조사로 형성된 삼각형상 결정립(54a)이 플래시램프 가열조사로는 완전히 용융되지 않고, 표면만이 활성화 또는 일부 용융되는 한편, 소입경 결정립(55), 줄무늬형상 결정립(53)은 완전히 재용융되기 때문이다. 이것은 단결정 실리콘과 다결정 실리콘과의 플래시램프 파장영역에서의 흡수계수의 차이가 관여되고 있는 것으로 생각할 수 있다. 이 때문에, 삼각형상 결정립(54a)을 종결정으로 하여 결정방위(100)를 유지하면서 결정화가 더욱 진행된 것으로 생각할 수 있다. 주구배방향에서 (111)면 또는 (110)면을 갖고 있던 소입경 결정립(55)과 줄무늬형상 결정립(53)은 소멸되어, (100)면으로 배향된 결정립으로 변환되고 있다.
이상의 설명에서 알 수 있듯이, 본 실시형태에서 형성된 반도체영역(89)의 결정립의 반도체기판(81)의 오리엔테이션 플랫방향에서의 면방위는 (100)면이다.
따라서, 본 실시형태의 방법에 의해서, 반도체기판상에 단면의 일방향으로 (100)면방위를 갖고, 거의 사각형상의 결정립으로 구성된 단결정화 영역 어레이를 형성할 수 있다. 이상 설명한 방법에서는, 도면상에서는, 반도체박막(83)의 일부를 단결정화하고 있는 것과 같이 보이지만, 상기 처리를 반복함으로써, 반도체박막(83) 전체를 단결정화할 수 있다.
절연재료 기판상에 면방위로 균일하게 배열된 사각형상의 결정화영역 어레이를 갖는 반도체장치의 제조방법에 대한 제2 실시형태를 도6d 내지 도6f 및 도8a 내지 도8d, 특히 도8a 내지 도8d를 참조해서 설명하겠다.
우선, 도6d 내지 도6f에 나타낸 것과 같은 변(74), 노치(75) 또는 마킹(76)(기판의 표면이나 뒷면에 있어도 좋다)을 갖는 절연재료기판(91)(예를 들면, 석영유리, 소다유리, 붕규산 유리, 납유리, 불화물 유리, 사파이어, 플라스틱, 폴리이미드 등)을 준비한다(도8a). 이 절연재료기판(91)상에 절연층(92)(예를 들면, 막두께 500nm)을 형성한다. 이 절연층(92)은 예를 들면, CVD(예를 들면, 플라즈마 CVD나 저압CVD 등)나 스퍼터법을 이용해서 형성된 SiO2막이다. 대신, 이 절연층(92)은 예를 들면 SiN이나 SiO2등의 서로 다른 재료에 의해 적층구조로 한 것이라도 좋다. 또 SOG, 또는 SOG와 SiN 및/또는 SiO2막과의 적층막이라도 좋다. 절연층(92)은 기판으로부터의 오염방지, 확산방지와 함께, 그 단열성에 의한 축열효과로, 레이저 또는 크세논 플래시램프에 의한 가열 후, 천천히 냉각되기 때문에, 보다 큰 결정성장을 얻을 수 있다. 절연층(92)은 절연재료기판(91)의 전면 또는 패터닝에 의해서 절연재료기판 표면의 부분영역에 형성해도 좋다. 여기에서는, 절연재료기판(91)의 전면에 형성하고 있다. 다음으로, 절연층(92)상에 비정질 또는 다결정 구조의 반도체박막(93)(예를 들면, 막두께 30 내지 200nm정도의 Si, Ge, Si1-xGex, Si1-x-yGexCy 등)을 CVD법(예를 들면, 플라즈마CVD나 저압CVD 등)이나 스퍼터법을 이용해서 성막한다. 이 반도체박막(93)은 절연층(92)의 전면, 또는 패터닝에 의해서 절연층의 부분영역에 형성해도 좋다. 여기서는 절연층(92)의 전면에 형성하고 있다.
그리고, 도8a에 나타낸 것과 같이, 반도체박막(93)의 표면전면에 보호막(94)(예를 들면, SiO2, SiON, SiN, SOG 또는 이것들의 적층구조막)을 약 300nm의 두께로 성막한다. 보호막(94)은 외부로부터의 오염방지, 파티클 오염방지와 함께, 그 단열성에 의한 축열효과로, 레이저 또는 크세논 플래시램프에 의한 가열 후, 천천히 냉각되기 때문에, 보다 큰 결정성장을 얻을 수 있다. 상기 절연층(92) 및 반도체박막(93)이 패터닝된 경우에는, 기판전면에 보호막을 형성해도 좋다. 이 후의 공 정은, 상기 제1 실시형태와 실질적으로 같기 때문에, 간단히 기술하겠다.
도8b에 나타낸 것과 같이, 보호막(94)의 표면에, 전술한 것과 같은 광강도 분포를 갖는 레이저광(95)으로 레이저조사를 행한다. 이 레이저조사에 있어서의 광강도의 주구배방향(96, 96a)은 절연재료기판(91)에 나타난 방위표시지표를 기준으로 설정하고 있다. 이 실시형태에서는, 주구배방향(96, 96a)과, 방위표시지표가 나타내는 방향을 일치시키고 있다. 이 레이저조사에 의해서 반도체 박막(93)의 조사영역은 결정화 반도체박막(97)으로 변환된다.
다음으로, 도8c에 나타낸 것과 같이, 플래시램프 가열조사를 행한다. 이 결과, 도8d에 나타낸 것과 같이, 상기 결정화 반도체박막(97)은 단결정화 반도체박막(99)이 된다. 이 결정화 반도체박막(97)의 결정립의 표면형태는 사각형상이며, 또, 절연재료기판(91)의 오리엔테이션 플랫을 따른 방향에서의 면방위는 (100)면이 되어 있다. 따라서, 본 실시형태의 방법에 의하면, 절연재료기판의 단면의 일방향으로 (100)면방위를 갖는 사각형상의 단결정화 영역 어레이를 형성할 수 있다.
반도체박막의 결정화방법 및 결정화장치의 실시형태를, 각각 도9a 내지 도9c, 도10, 도11a 내지 도11d를 참조해서 설명하겠다. 이 예들에서는, 광원으로서 엑시머 레이저(101)(예를 들면, XeCl, KrF, ArF 등)를 이용하고 있지만, 반드시 이것들에 한정되지는 않는다.
도9a에 나타낸 것과 같이, 펄스 레이저광(102a)을 출사하는 엑시머 레이저(101)의 출사측에는 레이저광(102a)의 에너지밀도(도3에 나타내는 극소값(J1), 극대값(J2))을 제어하기 위한 감쇠기(103)와, 레이저광의 강도를 균일화하는 호모지 나이즈 광학계(104)가 순차배설되어 있다. 또한, 부호(100a)로 나타내는 위치는 호모지나이즈 광학계(104)의 결상면(초점면)이다. 이 호모지나이즈 광학계(104)의 출사측에는, 90도 반사경을 통해서 호모지나이즈 광학계의 초점면(100a)을 등배 또는 축소하는 투영렌즈(105)가 배치되어 있다. 그리고, 이 투영렌즈(105)의 결상면(100b)(포커스 위치)에는 제1 위상시프터(106a)가, 또 초점위치로부터 어긋난 위치(디포커스 위치)에는 제2 위상시프터(107a)가 각각 배치되어 있다. 여기서, 제2 위상시프터(107a)는 복수장의 위상시프터, 예를 들면 위상 시프터방향이 서로 직교한 2개의 위상시프터로 구성되어도 좋다. 제1 위상시프터(106a)는 도5a에 나타내고 있는 레이저 광강도 분포(61)에서, 급격한 보텀을 형성하기 위한 것이다. 제2의 위상 시프터(107a)는 도5a에 나타나 있는 레이저 광강도 분포(61)에서, 횡방향의 결정성장에 필요한 구배를 형성하기 위한 것이다. 즉, 도5a에 나타나 있는 레이저 광강도 분포(61)에서, 극소 광강도점(42a)부의 레이저 광강도 분포의 급격한 보텀의 형상은 제1 위상 시프터(106a)에 의해서 형성된다. 레이저 광강도 분포(61)에서, 극소 광강도점(42a)부로부터 최대의 레이저 광강도 분포가 되는 형상은, 횡방향의 결정성장에 필요한 구배이며, 제2 위상시프터(107a)에 의해서 형성된다.
상기 제1 및 제2 위상 시프터(106a, 107b)는 광축상에(도시하지 않은) 홀더에 의해서 고정되어 있다. 이 홀더는 광축을 따른 방향과, 그것에 수직인 방향으로 이동시키는 기구와, 2축의 회전기구를 갖는 각도계와 같은 구동기구 DM에 편입되고 있다.
이와같이 2개의 위상시프터(106a, 107a)를 이용함으로써, 양축방향에 극소가 되는 점인 극소 광강도점(42a)을 만들어낼 수 있지만, 위상시프터를 1장만 사용해서 직선상에 극소부를 갖는 극소 광강도선을 이용해도, 그 선상의 조사부분이 결정립의 기점이 되어, 똑같은 삼각형상 결정립(54a)을 갖는 결정립의 성장이 가능하다는 것이 발명자들에 의해서 확인되고 있으며, 반드시 2장의 위상시프터는 필요하지 않다.
상기 제2 위상 시프터(107a)의 출사측에는 스테이지(109)상에 놓인 시료(108)가 위치되어 있다. 이 스테이지(109)는 X방향 및 Y방향으로 이동가능하고, 시료(108)를 제2 위상 시프터(107a)에 대해서 상대적으로 수평방향으로 시프트시킬 수 있다.
상기 레이저 조사된 시료(108)는 플래시램프 가열장치의 플래시램프 조사로 가열공정을 거쳐 단결정화된다. 플래시램프 가열장치(도10)에서, 시료(108)는 지지하는 플레이트(116)에 놓인다. 플레이트에는 가열수단을 배치해서 예비가열을 행하도록 해도 좋다.
플래시램프 가열장치에 연결된 진공배기장치(미도시)에서 진공배기된 후, 또는 Ar, N2등의 불활성가스를 도입한 후에 플래시램프 처리공정을 행한다. 원하는 플래시램프 점등조건을 위해서 전압, 전류밀도, 가스압력 등을 최적으로 조정하고, 1회 또는 복수회의 플래시램프의 조사처리가 시료(108)에 대해서 행해진다.
상기 기재의, 플래시램프 가열장치는 레이저조사장치와는 다른 장치이지만, 레이저 처리장치와 접속된 멀티챔버의 일형태를 갖는 클러스터화된 것이라도 좋다. 그 경우, 대기로부터의 오염이나 파티클에 의한 오염을 저감할 수 있다.
상기 구성의 레이저 조사장치에서의 결정화장치의 작용을 이하 설명하겠다.
엑시머 레이저(101)로부터 출사된 펄스 레이저광(102a)은 감쇠기(103)에 의해 에너지밀도가 제어되고, 호모지나이즈 광학계(104)로 들어가, 여기서 강도가 균일화된 레이저광(102b)이 되어 반사경으로 입사된다. 여기서, 레이저광(102b)은 시료(108)방향으로 90도 편향되어 투영렌즈(105)로 입사된다. 이 투영렌즈(105)는 입사 레이저광(102b)을 제1 및 제2 위상시프터(106a, 107a)에 의해 변조된 레이저광(102d)으로서 시료표면에 입사시킨다. 또한, 이 시료(108)는 실제로는 예를 들면, 도7a 내지 도7d 및 도8a 내지 도8d에 나타내는 반도체박막(83 또는 93)을 갖는 적층박막기판일 수도 있다.
상기 제2 위상시프터(107a)에 의해 변조되어 형성된 레이저 광강도 분포(상)의 특징은 예를 들면 도5a에 나타내는 레이저 광강도 분포(61)와 같이, 밀리미터 레벨의 거시적으로는 균일강도이며, 미크론 레벨의 미시적으로는 강도변조되고 있는 것을 특징으로 한다. 이와 같은 레이저 광강도 분포(61)의 레이저광으로, 레이저조사를 행하면, 도5b의 주사전자 현미경 사진과 같은 결정립이 위치제어된 결정화박막을 형성할 수 있다. 도5b에서, 도면부호 62a는 결정화 개시점이고 도면부호 63a는 결정화 종결점이다.
또한, 상기 감쇠기(103)에 의해서 레이저광의 에너지밀도를 최적화해서 레이저광(102d)을 시료(108)의 표면에 조사하면, 시료(108)의 반도체박막은 레이저광(102d)을 흡수함으로써 온도가 상승한다. 여기서, 레이저광(102d)의 강도변조영역 에서 극소강도에서의 반도체박막은 하지계면 부근까지 용융상태가 되고, 최대강도에서는 반도체박막이 증발되지 않는 온도가 되는 것이 바람직하다.
상기 제1 및 제2 위상시프터(106a, 107a)는 도11a 및 도11b에, 부호121 및 122로 각각 나타낸 것과 같이, 투명한 기판, 예를 들면 합성석영판121a( 122a)의 일면에, 서로 일정간격을 갖는 좁고 긴 직사각형 홈121b (122b)가 형성됨으로써 단차를 갖는 구조로 되어 있다. 이 단차의 높이(홈의 깊이)△t가 출사 레이저광의 위상차(θ)에 상당한다. 이 위상차(θ)는, θ=2π△t(n-1)/λ로 주어진다. 여기서, λ는 레이저의 파장, n은 합성석영판의 굴절률이다. 예를 들면, 파장 248nm의 KrF 엑시머 레이저를 이용한 경우, 굴절율은 1.508이며, 단차 △t가 244nm일 때 위상차는 180°가 된다. 이와 같은 위상시프터121(106a), 122(107a)는 홈이 서로 직교하는 것과 같은 배치관계로, 도9a에 나타내는 것과 같이 위치에 설치되어 있다. 상기 합성석영판121a(122a)의 표면에 단차를 형성하는 방법으로서, 예를 들면 반응성 이온에칭을 이용해서 에칭하는 방법, 집속 이온빔을 이용해서 직접가공하는 방법, 합성석영기판상에 비정질 실리콘박막을 성막해서 패터닝한 것을 열산화하는 방법이 있다. 상기 양 위상시프터(121, 122)는 도면상에서는 홈의 크기도, 피치P(위상 시프트선간의 간격)도 다르지만, 같은 것이라도 좋다.
또, 위상시프터에는 표면단차에 더해서, 광흡수에 의해서 광강도 분포를 형성하는 효과를 부가해도 좋다. 이를 위해서는, 합성석영판121a(122a)의 일면에 광흡수막(예를 들면, SiN, SiON, Ge 등의 막)을 성막해서 패터닝한다. 이와 같은 위상 시프터121(122)를 사용함으로써, 광흡수막의 흡수계수와 막두께에 의해서 광강 도 분포가 변화한다. 이 방법은 광강도진동을 억제하고 싶은 위상시프터의 영역에 형성하는 경우에 좋다.
또, 위상시프터의 표면상에 마이크로렌즈를 형성하고, 광강도 분포를 형성하는 효과를 부가해도 좋다.
상기 제1 위상시프터(121)와 제2 위상시프터(122)는, 도11c에 나타내는 것과 같이, 모서리에 설치된 4개의 스페이서(123)상에 설치함으로써, 일체적인 구조로 해도 좋다. 또, 위상 시프터사이의 공간에 티끌이나 먼지 등이 들어가는 것도 방지할 수 있도록, 4개의 스페이서 대신에, 틀형태의 실드 스페이서를 4변에 설치해도 좋다. 대신, 도11d에 나타낸 것과 같이, 제1 위상시프터와 제2 위상시프터는, 1장의 합성석영기판(공통 투명기판)에 일체적으로 형성된 위상시프터(124)로 해도 좋다. 이 경우에는, 일면에 제1 위상시프터의 홈, 즉, 단차가 형성되고, 다른 면에 제2 위상시프터의 홈, 즉 단차가 형성되어 있다. 또한, 제1 위상시프터와 제2 위상시프터는 광로에서의 설치위치를 바꿔도 좋다.
상술한 것과 같은 제1 및 제2 위상시프터(106a, 107a)에 의해서 얻어지는 광강도 분포는, 투명기판(합성석영기판)의 표면단차의 기하학적 구조와 입사광의 각도나 광의 공간적 간섭성에 의해서 결정된다. 요구되는 광강도에 따라서 제2 위상시프터(107a)만으로 좋은 경우도 있다.
다른 레이저 조사장치의 실시형태인 제4 실시형태(미도시)를 나타낸다.
도9a의 실시형태에서, 시료(108)표면의 위치를, 투영렌즈(105)의 초점면에 배치하고, 예를 들면, 호모지나이즈 광학계(104)의 초점면(100a)에 위상시프터 (106a)를 배치해도 좋다. 이 경우에는, 도9a의 실시형태에 비해서, 광강도 분포 설계의 다양화에 제한이 생기지만, 균일성이 향상되는 효과가 있다.
이하 설명하는 결정화장치의 실시형태에서, 상기 제3 실시형태와 실질적으로 동일한 곳은 같은 참조부호를 부여하고 설명을 생략하겠다.
후술하는 다른 레이저 조사장치의 실시형태에서는 도9a의 실시형태에서와 동일한 구성요소 및 부품에 대해서는 동일한 도면부호를 사용하고 그 설명을 생략한다.
또 다른 실시형태의 레이저 조사장치를 도9b에 도시한다.
도9b에 나타내는 장치에서는, 호모지나이즈 광학계(104)의 초점면(100a)에 제1 위상시프터(106a)가 배치되고, 결상렌즈(105)의 초점위치에 시료(108)의 표면이 위치되어 있다. 제2 위상시프터(107a)는 결상렌즈(105)의 초점이 어긋난 위치에 배치되어 있다. 이 경우, 상기 도9a에 도시한 실시형태에 비해서 광강도 분포 설계의 다양성이 향상되지만, 제1 위상 시프터(106a)의 강도변조는 투영렌즈의 분해능의 제한을 받는다.
또한 다른 레이저 조사장치의 실시형태를 도9c에 도시한다.
이 장치에서는, 도9c에 나타낸 것과 같이, 호모지나이즈 광학계(104)의 초점면(100a)에 제1 위상시프터(106a)가 배치되고, 또, 호모지나이즈 광학계(104)의 초점이 어긋난 위치에, 제2 위상시프터(107a)가 배치되어 있다. 시료(108)의 표면은, 투영렌즈(105)의 초점면에 배치되어 있다. 이와 같은 구성의 장치에서는, 시료표면 부근에 위상시프터가 존재하지 않기 때문에, 스테이지(109)주변의 자유도가 증가한 다. 그러나, 광강도 변조는 투영렌즈의 분해능의 제한을 받는 결점이 있다.
상기 실시형태에서는, 레이저광에 의한 결정화공정으로서, 광변조소자(7)에 의한 횡방향 결정성장의 예에 대해서 설명했다. 하지만, 광변조소자(7)에 의한 변조를 행하지 않고, 비단결정 반도체박막이 용융되는 에너지를 갖는 균일화 레이저빔의 조사에 의한 레이저 결정화이어도 좋다.
상기와 같은 방법에 의하면, 종래의 결점이 개선되어 예를 들면, 동작특성이 뛰어난 반도체박막을 제공한다.
여기의 구현예들은 단지 예시에 불과하며 본 발명의 범위와 정신을 벗어남이 없이 다양한 변경과 수정이 가능할 것이다.

Claims (15)

  1. 비단결정 반도체막의 결정화 영역에, 광학변조소자로 광변조되어 극소 광 강도선 또는 극소 광 강도점을 갖는 광강도 분포의 레이저광을 조사해서 상기 영역을 결정화하는 레이저 조사공정과,
    상기 결정화된 영역에 플래시램프의 광조사에 의해 상기 결정화된 영역을 가열하는 가열공정과,
    를 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 레이저 조사공정은 결정립의 성장방향의 면방위가 소정면이고, 다른 결정립보다도 성장이 빠른 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 결정립을 결정핵으로 해서, 상기 반도체막에서 결정성장방향의 면방위가 상기 소정면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서,
    상기 레이저 조사공정은, 일면측에서 보아 삼각형상이고, 결정립의 성장방향의 면방위가 (100)면인 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 삼각형상의 결정립을 결정핵으로 해서, 일면측에서 보 아 표면형상이 실질적으로 사각형을 가지고, 상기 반도체박막에서 결정성장방향의 면방위가 (100)면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서,
    상기 레이저 조사공정에서, 광학변조소자에 의해 상기 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서,
    상기 광학변조소자는 입사 레이저광의 위상을 변조함으로써 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 출사하는 위상 시프터를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 비단결정 반도체막의 결정화 영역에, 광학변조소자로 광변조되어 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 조사해서 복수의 주결정립과, 그 주위에 미소결정립을 형성하는 레이저 조사공정과,
    플래시램프의 광조사에 의해 상기 주결정립이 상기 미소결정립을 편입하여 상기 결정화 영역을 가열하여 단결정으로 하는 가열공정과,
    를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서,
    상기 레이저 조사공정은 결정립의 성장방향의 면방위가 소정면이고, 다른 결정립보다도 성장이 빠른 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 결정립을 결정핵으로 해서, 상기 반도체박막에서 결정성장방향의 면방위가 상기 소정면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항에 있어서,
    상기 레이저 조사공정은 일면측에서 보아 삼각형상이고, 결정립의 성장방향의 면방위가 (100)면인 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 삼각형상의 결정립을 결정핵으로 해서, 일면측에서 보아 표면형상이 실질적으로 사각형을 가지고, 상기 반도체박막에서 결정성장방향의 면방위가 (100)면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항에 있어서,
    상기 레이저 조사공정에서, 광학변조소자에 의해 상기 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서,
    상기 광학변조소자는 입사 레이저광의 위상을 변조함으로써 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 출사하는 위상 시프터를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 비단결정 반도체막이 성막된 시료에 상기 비단결정 반도체막이 용융되기에 충분한 에너지의 펄스 레이저광을 조사해서 상기 비단결정 반도체막의 적어도 일부를 결정화하는 레이저 조사공정과,
    상기 결정화된 영역을 포함하는 상기 비단결정 반도체막에, 플래시램프에 의해 상기 비단결정 반도체막이 용융되기에 충분한 에너지의 광을 조사해서 적어도 상기 결정화된 영역을 단결정화하는 가열공정과,
    를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제11항에 있어서,
    상기 레이저 조사공정은 결정립의 성장방향의 면방위가 소정면이고, 다른 결정립보다도 성장이 빠른 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 결정립을 결정핵으로 해서, 상기 반도체박막에서 결정성장방향의 면방위가 상기 소정면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제11항에 있어서,
    상기 레이저 조사공정은 일면측에서 보아 삼각형상이고, 결정립의 성장방향의 면방위가 (100)면인 결정립을 형성하는 공정을 가지며,
    상기 가열공정은 상기 삼각형상의 결정립을 결정핵으로 해서, 일면측에서 보아 표면형상이 실질적으로 사각형을 가지고, 상기 반도체박막에서 결정성장방향의 면방위가 (100)면인 결정립을 성장시키는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제11항에 있어서,
    상기 레이저 조사공정에서, 광학변조소자에 의해 상기 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제14항에 있어서,
    상기 광학변조소자는 입사 레이저광의 위상을 변조함으로써 극소 광강도선 또는 극소 광강도점을 갖는 광강도 분포의 레이저광을 출사하는 위상 시프터를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020050068559A 2004-07-28 2005-07-27 반도체장치의 제조방법 KR20060048825A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00220448 2004-07-28
JP2004220448 2004-07-28

Publications (1)

Publication Number Publication Date
KR20060048825A true KR20060048825A (ko) 2006-05-18

Family

ID=35732911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068559A KR20060048825A (ko) 2004-07-28 2005-07-27 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US7407873B2 (ko)
KR (1) KR20060048825A (ko)
CN (1) CN1728334A (ko)
TW (1) TW200605229A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050467B1 (ko) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895579B1 (en) 2005-06-20 2016-06-15 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
US20070037366A1 (en) * 2005-08-11 2007-02-15 Hiroki Nakamura Method of crystallizing amorphous semiconductor film
TW200713460A (en) * 2005-09-22 2007-04-01 Adv Lcd Tech Dev Ct Co Ltd Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method
US20070212859A1 (en) 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
JP5465373B2 (ja) 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
US8859103B2 (en) 2010-11-05 2014-10-14 Joseph Eugene Canale Glass wafers for semiconductor fabrication processes and methods of making same
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
US10937978B2 (en) * 2016-02-25 2021-03-02 University Of Louisville Research Foundation, Inc. Methods for forming a perovskite solar cell
US10714688B2 (en) 2016-02-25 2020-07-14 University Of Louisville Research Foundation, Inc. Methods for forming a perovskite solar cell
KR102467462B1 (ko) * 2017-12-05 2022-11-16 삼성디스플레이 주식회사 레이저 결정화 장치
CN111092124A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 半导体装置及其制造方法
CN111282450B (zh) * 2020-02-24 2021-07-13 天津科技大学 一种超疏水聚丙烯多孔膜、其制备方法及提高聚丙烯多孔膜疏水性的方法
US11742203B2 (en) * 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
JP4307041B2 (ja) 2002-09-20 2009-08-05 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050467B1 (ko) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
US8623746B2 (en) 2010-04-14 2014-01-07 Samsung Display Co., Ltd. Polysilicon layer, method of preparing the polysilicon layer, thin film transistor using the polysilicon layer, and organic light emitting display device including the thin film transistor

Also Published As

Publication number Publication date
TW200605229A (en) 2006-02-01
CN1728334A (zh) 2006-02-01
US20060024981A1 (en) 2006-02-02
US7407873B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
KR20060048825A (ko) 반도체장치의 제조방법
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US7528408B2 (en) Semiconductor thin film and process for production thereof
JP5789011B2 (ja) 薄膜の直線走査連続横方向凝固
US7551655B2 (en) Laser irradiation apparatus, laser irradiation method and method for manufacturing semiconductor device
US6602765B2 (en) Fabrication method of thin-film semiconductor device
JP4748836B2 (ja) レーザ照射装置
CN100347835C (zh) 激光退火方法及激光退火装置
KR20010033202A (ko) 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
TW200807563A (en) Method of heat treatment for semiconductor
KR100753432B1 (ko) 다결정 실리콘 및 그의 결정화 방법
KR100943361B1 (ko) 결정화 장치 및 방법, 전자 디바이스의 제조방법, 전자디바이스, 및 광 변조소자
KR100478623B1 (ko) 반도체 박막의 형성방법 및 반도체 박막의 형성장치
JP2007317991A (ja) 半導体装置の製造方法並びに薄膜トランジスタ
US8415670B2 (en) Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
KR100674061B1 (ko) 반도체 소자 및 제조 방법
JP2006066902A (ja) 半導体装置の製造方法
US20060183303A1 (en) Crystallized semiconductor device, method for producing same and crystallization apparatus
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2007281422A (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP2005064078A (ja) 半導体薄膜の結晶化方法並びに結晶化装置
JP3534069B2 (ja) 半導体薄膜、その製造方法ならびに半導体薄膜の製造装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid