JP2007281422A - 薄膜半導体装置および薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置および薄膜半導体装置の製造方法 Download PDF

Info

Publication number
JP2007281422A
JP2007281422A JP2006347052A JP2006347052A JP2007281422A JP 2007281422 A JP2007281422 A JP 2007281422A JP 2006347052 A JP2006347052 A JP 2006347052A JP 2006347052 A JP2006347052 A JP 2006347052A JP 2007281422 A JP2007281422 A JP 2007281422A
Authority
JP
Japan
Prior art keywords
thin film
crystal grain
semiconductor device
active region
grain boundaries
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006347052A
Other languages
English (en)
Other versions
JP4169072B2 (ja
Inventor
Akio Machida
暁夫 町田
Toshio Fujino
敏夫 藤野
Masahiro Kono
正洋 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006347052A priority Critical patent/JP4169072B2/ja
Priority to TW096107732A priority patent/TW200805669A/zh
Priority to US11/683,272 priority patent/US8089071B2/en
Priority to KR1020070022974A priority patent/KR20070093339A/ko
Publication of JP2007281422A publication Critical patent/JP2007281422A/ja
Application granted granted Critical
Publication of JP4169072B2 publication Critical patent/JP4169072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

【課題】トランジスタ特性の経時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が高精度に制御された薄膜半導体装置、およびその製造方法を提供することを目的とする。
【解決手段】レーザ光Ｌｈの照射によって多結晶化した活性領域５ａを有する半導体薄膜５と、活性領域５ａを横切るように設けられたゲート電極９とを備えた薄膜半導体装置において、ゲート電極９と重なる活性領域５ａのチャネル部Ｃには、ゲート電極９に沿って一連の結晶粒界ａが延設されている。この結晶粒界ａは、チャネル部Ｃを横切ると共に、チャネル長Ｌ方向に周期的に設けられている。
【選択図】図１

Description

本発明は、薄膜半導体装置および薄膜半導体装置の製造方法に関し、特にはエネルギービームの照射によって半導体薄膜を結晶化させてなる複数の素子を備えた薄膜半導体装置およびその製造方法に関する。
液晶表示装置のようなフラット型表示装置においては、複数画素のアクティブマトリックス表示を行うためのスイッチング素子として、薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。薄膜トランジスタには、多結晶シリコン（poly-Si）を活性領域に用いたＴＦＴ（多結晶シリコンＴＦＴ）と、非晶質シリコン（アモルファスＳｉ）を活性領域に用いたＴＦＴ（非晶質シリコンＴＦＴ）とがある。
このうち、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比較してキャリアの移動度が１０倍から１００倍程度大きく、オン電流の劣化も小さいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
このような多結晶シリコンＴＦＴの製造技術として、おおむね６００℃以下の低温プロセスのみを用いて非晶質シリコン膜を多結晶化させる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。例えば、エキシマレーザを用いた低温ポリシリコンプロセスにおいては、ライン状に整形されたレーザ光を、わずかずつ移動させて大部分を重複させながら非晶質シリコン膜に対してパルス照射し、同一箇所に１０〜２０回のレーザ光照射を行う。これにより、活性領域の全面において結晶粒径が均一化された多結晶が得られるようにしている。
また、低温ポリシリコンプロセスの他の例として、例えばＹＡＧレーザーの高調波から得られた連続するレーザ光を、照射エネルギーが一定になるように一定速度で移動させながら非晶質シリコン膜に対して照射して結晶化領域を形成し、結晶粒界のない領域が薄膜トランジスタの活性領域となるようにパターン形成する方法が提案されている（下記特許文献1参照）。
また、コロンビア大学等からは、マスクを用いた多段照射で結晶の横方向成長の幅を規定する方法として、Sequential lateral solidification (ＳＬＳ)が提案されている（下記非特許文献１参照）。
特開２００３−７７８３４号公報（特に００９１〜００９２段落、０１６９段落参照） A.T.Vouysas，A.Limnov and J.S.Im、「Journal of Applied Physics」(2003)，Vol.94，P.7445-7452
近年、上述したフラットパネル型の表示装置においては、さらなる動画特性やコントラスト特性の向上を目的としてハイフレームレートの液晶ディスプレイの開発が進められ、また有機ＥＬディスプレイ等の自発光型のディスプレイなどの新しい表示装置の開発も進められている。これにともない、このような表示装置に対応可能なスイッチング素子として、急激に大きな電流を流しても特性劣化が無く、また各スイッチング素子の特性バラツキが小さいＴＦＴの開発が求められている。
しかしながら、上述した従来の低温ポリシリコンプロセスによって得られた多結晶シリコンＴＦＴは、比較的大きな電流を流しやすい特性であってキャリアの移動度も大きく特性劣化も小さいことが非常に有利である反面、非晶質シリコンＴＦＴと比較して素子間の特性、特に初期の閾値電圧やオン電流が大きくばらつくことが問題となっている。
このようなバラツキを防止するために、上述したエキシマレーザを用いた結晶化においては、波長と同等の３００nm程度の同じような結晶が成長した膜を用いることで素子のバラツキを最小限にすることが試みられてきた。しかしながら、このようにして多結晶化した膜を用いても、素子間の特性バラツキを抑える効果が十分ではなかった。
この原因は、従来のエキシマレーザニール装置を用いた結晶化方法で結晶化する場合、多結晶シリコン膜の各結晶粒の大きさを高精度に制御することが困難であり、不揃いの粒径となってしまうためである。粒径の不均一性は、各薄膜トランジスタ（ＴＦＴ）のチャネル部における結晶粒界数のばらつきに繋がり、その結果として薄膜トランジスタ（ＴＦＴ）の特性がばらつくという問題になっている（例えば、K. Yamaguchi; et al; J. Appl. Phys., Vol. 89, No. 1, pp.590、M. Kimura et al; JAP. J. APPL. PHYSI. Vol. 40 Part1 (2001) , No. 1、他）。またこの問題は、特に有機EL素子を表示素子として持つ場合には、表示部での色むら等として現れてくるため非常に大きな問題となる。
そして、以上のような薄膜トランジスタの特性バラツキは、上記特許文献１に記載の低温ポリシリコンプロセスであっても十分に抑えることは困難である。これは、チャンネル内部を構成する結晶領域が大きくなるために、結晶内部の欠陥や、転移等の有無による影響が特性のばらつきに大きく反映されるためと思われる。また、ＳＬＳ法を適用して形成したTFTの特性における移動度バラツキは、先に示した非特許文献１の図８より、最適プロセスにおいても10％以上あることが読み取れる。これは、ラテラル成長部分の結晶領域において無数の非制御な結晶粒界が存在していることに起因すると思われる。
そこで本発明は、トランジスタ特性の経時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が高精度に制御された薄膜半導体装置を提供すること、さらにはこのような薄膜半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の薄膜半導体装置は、エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えている。そして特に、ゲート電極と重なる活性領域のチャネル部には、当該ゲート電極に沿って一連の結晶粒界が延設されている。この結晶粒界は、チャネル部を横切ると共に、チャネル長方向に周期的に設けられていることを特徴としている。
このような構成の薄膜半導体装置では、チャネル部を通過するキャリアは、必ず周期的に設けられた結晶粒界を横切って移動することになる。このため、この周期を制御することにより、当該薄膜半導体装置におけるトランジスタ特性（キャリア移動度）が精度良好に制御されるようになる。例えば、周期の大きさやチャネル部に配置される周期の数（結晶粒界の本数）を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。そして、このような構成において、各周期内の結晶状態を所定の状態とすることにより、多結晶化させた半導体薄膜を用いた素子の長所である、高いキャリア移動度が維持され、かつ素子特性の劣化も抑えられることが判った。
また、本発明は上述した構成の薄膜半導体装置の製造方法でもある。
以上説明したように本発明によれば、チャネル部が多結晶化されていることにより素子特性の経時変化が小さくかつキャリア移動度が高速でありながらも、高精度にキャリア移動度が制御された薄膜半導体装置を得ることが可能である。この結果、素子特性が良好であり、かつ素子間の特性バラツキを均一化することができ、このような薄膜半導体装置をスイッチング素子とした表示装置の高性能化を図ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、例えば表示装置における画素のスイッチング素子としてトップゲート型の多結晶シリコンＴＦＴを同一基板上に複数設けた薄膜半導体装置を例示して説明し、次にその製造方法を説明する。
＜薄膜半導体装置＞
図１（ａ）は、実施形態の薄膜半導体装置の構成を示す平面図であり、図１（ｂ）は図１（ａ）におけるＡ部の拡大平面図である。これらの図に示す薄膜半導体装置１は、同一の基板３上に複数の薄膜トランジスタＴＦＴを設けてなる。尚、図面においては、1つの薄膜トランジスタＴＦＴのみを図示している。
各薄膜トランジスタＴＦＴは、半導体薄膜５からなる活性領域５ａと、この活性領域５ａの中央部を横切る状態で配線されたゲート電極９とを備えている。
このうち半導体薄膜５からなる活性領域５ａは、非晶質シリコンとして成膜された半導体薄膜５にレーザ光のようなエネルギービームを照射することによって多結晶化させた領域である。また、半導体薄膜５は、活性領域５ａを含む島状にパターニングされていることとする。この場合、図示したように、多結晶化された活性領域５ａの周囲に非晶質の半導体薄膜５部分が残らない様に、半導体薄膜５がパターニングされていても良い。また、活性領域５ａの周囲に非晶質の半導体薄膜５部分が残っていても良い。
以上のような活性領域５ａにおいては、ゲート電極９と重なる活性領域５ａが、チャネル部Ｃとなっている。また、活性領域５ａにおいて、このチャネル部Ｃを挟んだ両側の領域がソース／ドレイン１１となっている。
そして本実施形態では、以上のように構成された各薄膜トランジスタＴＦＴにおいて、各活性領域５ａの結晶状態、およびこの結晶状態に対するゲート電極９の配置状態が特徴的である。
すなわち、各活性領域５ａは、少なくともゲート電極９と重なるチャネル部Ｃに、当該チャネル部Ｃを横切る状態で、ゲート電極９の延設方向に沿って一連の結晶粒界ａが複数本設けられている。これらの結晶粒界aは、チャネル長Ｌ方向に所定ピッチＰを保って周期的に設けられている。
そして、結晶粒界ａ−ａ間の結晶状態は、ゲート電極９の延設方向に沿って略同一となっている。尚、上述したように周期的に結晶粒界ａが配置された構成は、チャネル部Ｃだけではなく、各活性領域５ａの全域に及んでいても良い。
また本実施形態においては、チャネル部Ｃを含む活性領域５ａは、結晶粒界ａが周期的に配置されると共に、非晶質領域を含まずに全面が結晶化されていることとする。
そして、以上のような一連の結晶粒界ａは、以降の製造方法で詳細に説明するように、例えば、所定ピッチを保ってエネルギービームを平行に走査させることによって生じる走査方向と平行な結晶粒界である。
また、ゲート電極９の線幅（すなわちチャネル長Ｌに対応する）は、ここで形成する薄膜トランジスタの規格に基づいて設計されており、その下方に所定本数の結晶粒界ａがチャネル部Ｃをチャネル幅Ｗ方向に横切るように配置されるよう設定されていることとする。そして、同一特性の薄膜トランジスタであれば、チャネル部Ｃには、略同一本数の結晶粒界ａが設けられていることが重要である。ここで略同一本数とは、所定本数に対して±１本の範囲であることが好ましい。
また、チャネル部Ｃに設けられる結晶粒界ａの数は、所定本数に対する実際の本数の割合のバラツキが小さいほど、薄膜トランジスタの特性バラツキを均一化できる。このため、チャネル部Ｃに設けられる結晶粒界ａの本数は２本以上で多いほうが良い。具体的には、後の実施例でも説明するように、チャネル部には、チャネル幅方向に延設された結晶粒界ａが２５本程度設けられるように、チャネル長に合わせてピッチｐが設定されることが好ましい。ただし、チャネル部Ｃにおいてチャネル長Ｌ方向を横切る結晶粒界ａが多いほど、チャネル長Ｌ方向におけるキャリア移動度が低くなるため、キャリア移動度がある程度高く保たれる範囲で結晶粒界ａの本数が多いほど良い。
また、以上のようにチャネル部Ｃ内に配置される結晶粒界ａの本数を安定化させるため、活性領域５ａ内における少なくともチャネル部Ｃ内においては、複数の結晶粒界ａは平行に配置され、その周期Ｐは一定であることとする。
ここで、図２には、チャネル部Ｃのさらに詳細な拡大平面図の一例を示す。この図に示すように、上述したように結晶粒界ａが配置されたチャネル部Ｃ（活性領域５ａ）においては、結晶粒界ａの間に、結晶粒界ａの延設方向に凸となる三日月形状の結晶粒ｂが配列されている構成となっていることが好ましい。これらの結晶粒ｂは、結晶粒界ａ−ａ間にわたる大きさであって、結晶粒界ａの延設方向に沿って配列されていることとする。
以上のような結晶粒界ａおよび結晶粒ｂを備えた活性領域５ａの形成については、次の製造方法において詳細に説明する。
＜薄膜半導体装置の製造方法＞
以下、図１および図２に示した構成の薄膜半導体装置１の製造方法を図３に基づいて、他の図面を参照しつつ説明する。
先ず、図３（１）に示すように、薄膜半導体装置を形成する基板３ａを用意する。この基板３ａとしては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。
そして、この基板３ａの一主面上に、当該基板３ａへの熱伝導を防止するための絶縁性のバッファー層３ｂを設ける。バッファー層３ｂとしては、例えば、珪素酸化物や、珪素窒化物、珪素炭化物の他、Ｔｉ，Ａｌ，Ｚｒ，Ｈｆ等の酸化膜を用いても構わない。これらのバッファー層３ｂの形成は、ＣＶＤ、スパッタ、および蒸着等の公知の真空成膜技術によって行うことができる。また、バッファー層としては、無機系ＳＯＧ膜や有機系ＳＯＧ等の層間絶縁膜等として通常使用される絶縁層を用いることもできる。さらに金属膜の陽極酸化で形成される誘電体膜や、ゾルゲル法やＭＯＤ（Metal Organic Deposition）法等の公知の技術で成膜された膜であっても良い。
次に、以上のように表面がバッファー層３ｂで覆われた基板３の一主面上に、非晶質の半導体薄膜５を形成する。ここでは、一例としてＰＥ−ＣＶＤ（plasma enhancement-chemical vapor deposition）法による非晶質シリコンからなる半導体薄膜５の形成を行う。このようにして得られた半導体薄膜５は、多量の水素が含有された、いわゆる水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる。また、ここで形成する半導体薄膜５の膜厚は、例えば膜厚２０ｎｍ〜１００ｎｍであることとする。
尚、半導体薄膜５の形成は、成膜温度を低く抑えられる方法であれば上述したＰＥ−ＣＶＤ法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、基板３上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜５を形成する。そして、先のＰＥ−ＣＶＤ法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、０．５atoms％〜１５atoms％程度の水素を含有した水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる半導体薄膜５が得られる。
次に、必要に応じて半導体薄膜５中の過剰水素イオンを脱離させるための、いわゆる水素抜きアニール処理を行う。このような水素抜きアニール処理としては、例えば４００℃から６００℃の炉アニールを行う。ただし、次に行う結晶化のためのアニール処理が、半導体薄膜５中において水素イオンをガス化膨張させることなくレーザ光の照射部から余剰水素を除去するように、照射エネルギーを調整して行われる場合には、水素抜きアニール処理を省略しても良い。
以上の後、図３（２）に示すように、半導体薄膜５に設定した活性領域５ａに、エネルギービームとしてレーザ光Ｌｈを照射して結晶化させるための結晶化工程を行う。
この結晶化工程においては、半導体薄膜５に対してレーザ光Ｌｈを所定の速度で所定の方向に走査させながら照射する。
この際、図４に示すように、レーザ光Ｌｈの照射位置を、次に形成するゲート電極（９）の幅方向（すなわちチャネル長Ｌ方向）に所定ピッチで移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させる。ここで、レーザ光Ｌｈの走査方向ｙは、ゲート電極（９）の延設方向とほぼ一致する方向、すなわちチャネル幅Ｗ方向と一致させる。したがって、各活性領域５ａにおいては、ゲート電極（９）の配線方向によって、それぞれ設定され方向にレーザ光Ｌｈの照射位置を移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させることとする。
またこの結晶化工程においては、レーザ光Ｌｈを走査させる方向ｙと平行に、一連の結晶粒界ａが所定の周期Ｐで現れるように、レーザ光Ｌｈの照射量、照射スポット径、走査速度、および照射位置の移動ピッチなどを設定する。
このような結晶化工程として、例えば図５（ａ）に示すような爆発的結晶化を適用した方法が例示される。爆発的結晶化が生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの走査時に照射領域の半導体薄膜5が完全に溶融するまえに周囲の領域に熱が伝導するように照射領域の大きさや照射速度、照射エネルギーを制御したレーザ光Ｌｈの照射条件を設定する。
この際、半導体薄膜５に照射するレーザ光Ｌｈの波長は、半導体薄膜５の膜厚とその吸収係数に基づき、半導体薄膜５を透過せず無駄なく吸収される様に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜５を例にとると、波長３５０ｎｍ〜４７０ｎｍのレーザ光が好ましく用いられる。このような波長のレーザ光Ｌｈの発振源としては、例えばＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器が対応する。またレーザ光Ｌｈの波長以外の照射条件として、レーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等を調整することによっても、半導体薄膜５の爆発的結晶化が行われるようにすることができる。
そして、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ１で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙに、上述した照射条件でレーザ光Ｌｈを走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶の領域が残ることなく、かつ走査方向ｙと平行に連続した結晶粒界ａが生じるように、上記移動ピッチｐ１に対するレーザ光Ｌｈのスポット径ｒ１を調整する。
これにより、移動ピッチｐ１と同じ幅の周期Ｐで結晶粒界ａが設けられるように半導体薄膜５の多結晶化が進められる。そして、結晶粒界ａ−ａ間には、レーザ光Ｌｈの走査方向ｙに向かって凸となる三日月形状の結晶粒ｂが、結晶粒界ａの延設方向に沿って配列された状態となる。
ここで、レーザ光Ｌｈのスポット径ｒ１およびレーザ光Ｌｈの照射位置の移動ピッチｐ１（結晶粒界ａの周期Ｐ）は、チャネル部に設けられる結晶粒界aの本数（周期数）を規定する重要なファクターになる。装置の構成において説明したように、チャネル部に設けられる結晶粒界aの本数（周期数）は、キャリア移動度を保てる範囲でトランジスタ特性のバラツキを均一化できる程度に多く設定されることとしたが、さらにここではプロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように、移動ピッチｐ１（結晶粒界ａの周期Ｐ）が設定されていることとする。そして、この移動ピッチｐ１に合わせて、非結晶の領域が残らず連続した結晶粒界ａが生じるように、レーザ光Ｌｈのスポット径ｒ１が設定される。
そこで、一般的な薄膜トランジスタのチャネル長（ゲート電極の線幅）を１０μｍ以下と仮定すると、生産性も考慮して、チャネル部Ｃに２５本程度の結晶粒界ａが配置されるようにすることが好ましい。この場合、レーザ光Ｌｈの照射位置の移動ピッチｐ１（結晶粒界ａの周期Ｐ）が４００ｎｍ程度に設定される。そして、スポット径ｒ１は、移動ピッチｐ１（結晶粒界ａの周期Ｐ）とほぼ同程度に合わせ、隣接するレーザ光Ｌｈの各照射位置間に、走査方向ｙと平行な連続した結晶粒界ａが生じるように、１ｎｍ〜１０μｍの範囲で数百ｎｍ程度に設定されることになる。また、このスポット径ｒ１は、チャネル長を越えない範囲であることとする。
またこの結晶化工程は、上述した爆発的結晶化のほかにも、図５（ｂ）に示すように、レーザ光Ｌｈの照射スポットの中心付近に、走査方向ｙと平行な連続した結晶粒界ａを生じさせるように行っても良い。このような位置に結晶粒界ａが生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの各照射位置において半導体薄膜５がその深さ方向の全域で完全溶融するように、当該レーザ光Ｌｈを走査させることとする。
この際、半導体薄膜５の膜厚とその吸収係数に基づき、レーザ光Ｌｈの波長、さらにはレーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等の照射条件を調整することで、半導体薄膜５を深さ方向に完全溶融させる。このような結晶化を行う場合であっても、例えば図５（ａ）を用いて説明した爆発的結晶化と同様に、ＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器による波長３５０ｎｍ〜４７０ｎｍのレーザ光Ｌｈを用いることができ、上述した照射条件を調整することにより、半導体薄膜５を深さ方向において完全溶融させる。
この場合、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ２で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙ（上述したゲート配線の延設方向）に走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶の領域が残ることなく、かつ走査方向ｙと平行な連続した結晶粒界ａが生じるように、レーザ光Ｌｈの移動ピッチｐ２に対するレーザ光Ｌｈのスポット径ｒ２（チャネル長Ｌ方向）を調整する。
これにより、移動ピッチｐ２と同じ幅の周期Ｐで結晶粒界ａが設けられるように半導体薄膜５の多結晶化が進められる。そして、結晶粒界ａ−ａ間には、レーザ光Ｌｈの走査方向ｙと逆の方向に向かって凸となる三日月状の結晶粒ｂが結晶粒界ａの延設方向に向かって配列された状態となる。このような結晶化工程によれば、結晶粒ｂ’は、レーザ光Ｌｈの照射によって半導体薄膜５を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好であり、キャリア移動度が高められる。
この場合、レーザ光Ｌｈのスポット径ｒ２およびレーザ光Ｌｈの照射位置の移動ピッチｐ２（結晶粒界ａの周期Ｐ）は、プロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように設定されていることは、図５（ａ）を用いて説明した爆発的結晶化と同様である。
ここで、上述した図５（ａ），図５（ｂ）を用いて説明した各結晶化工程においては、レーザ光Ｌｈの照射によって形成される結晶粒界aの特性を一定化させることが極めて重要である。結晶粒界aの特性を一定化する要因としては、各照射位置においてのレーザの照射エネルギー密度が一定であること、走査速度が一定であること、照射位置の移動ピッチｐ１，ｐ２が一定（周期Ｐが一定）であること、半導体薄膜５の膜厚が均一であること等が求められる。
さらに、レーザ光Ｌｈの照射エネルギー密度を一定とするために、少なくとも活性領域５ａに対してレーザ光Ｌｈを照射している間においては、レーザ光Ｌｈが連続発振された状態となっていることが望ましい。ここで、連続発振とは、半導体薄膜５の温度が低下しない範囲の休止（例えば５０ｎｓ以下の休止）がある場合も含むこととする。また、レーザ光Ｌｈの照射エネルギー密度を一定として上述の照射を行うためには、エネルギーのフィードバック機能やフォーカスサーボ機能を備えたレーザ光の照射装置を用いることが望ましい。エネルギーのフィードバック機能やフォーカスサーボ機能は光ディスク等のカッティングマシーン等で使われる公知の技術で構築されることが可能である。
また、半導体薄膜５に対するレーザ光Ｌｈの照射は、レーザ照射の走査速度が一定になる領域で設定する。
そして、半導体薄膜に対するレーザ光の照射位置の移動は相対的でよく、固定されたレーザ光の照射位置に対して半導体薄膜が形成された基板側を移動させても良いし、固定された基板に対してレーザ光の照射位置を移動させても良い。また、基板１とレーザ光の照射位置との両方を移動させても良い。
さらに、上述した図５（ａ），図５（ｂ）を用いて説明した各結晶化工程におけるレーザ光Ｌｈの平行な走査は、１つのレーザ発振器を用いて順次行っても良いし、複数のレーザ発振器を用いて行っても良い。また、表示装置を駆動するための薄膜トランジスタの作製を考えた場合、複数の活性領域５ａに対して同時に行われることが好ましい。つまり、基板３の表面側に設定配列された複数の活性領域５ａに対してレーザ光Ｌｈを同時に多点照射することにより、複数の活性領域５ａに対して結晶化工程を同時に行えることが、生産性を考慮した場合には好ましい方法である。
このようなレーザ光Ｌｈの多点照射を実現するためには、レーザ光の発振源として半導体レーザ発振器が好適に用いられる。半導体レーザ発振器は、エキシマレーザやＹＡＧレーザなどの他のレーザ発振器と比較して非常に小型であるため、１つの装置内に複数配置が可能であり、かつ連続照射で定格２００ｍＷの出力が可能である。
半導体レーザ発振器を用いることにより、大面積化に対応して半導体レーザの個数を増やすことで基板サイズに対して柔軟に装置設計が対応することが可能となる。このため、大型基板上に同じ性能のトランジスターを多数並べた構造を得ることができ、研究レベルで報告があるようなマスクを用いて粒界を制御する方法に比べて大面積で均一な特性のトランジスターを形成することに有利である。
以上説明した結晶化のための結晶化工程を終了した後には、図３（３）に示すように、結晶化させた活性領域５ａを残すような所定形状に半導体薄膜５をパターンエッチングし、各活性領域５ａを島状に分割して素子分離する。この場合、図示したように、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残らない様に、半導体薄膜５をパターンエッチングしても良い。また、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残る様に、半導体薄膜５をパターンエッチングしても良い。尚、このような半導体薄膜５のパターンエッチングは、上述した結晶化工程の前に行っても良い。この場合、活性領域５ａの予定となる領域を含む島状にパターニングされた各半導体薄膜５に対して、上述した結晶化工程が施されることになる。
次に、パターニングされた活性領域５ａを覆う状態で基板３の上部にゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸化シリコンや窒化シリコンからなるもので良く、通常のＰＥ−ＣＶＤによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のＳＯＧ等の成膜を行っても良い。尚、このゲート絶縁膜７の形成は、半導体薄膜５をパターンエッチングする前に行っても良い。
次に、上述したような島状に分割した各活性領域５ａの中央部を横切る形状のゲート電極９を、ゲート絶縁膜７上に形成する。ここでは、図４を用いて説明したように、各活性領域５ａに形成された結晶粒界ａの延設方向に沿って、ゲート電極９を形成する。この際、同一特性の素子であれば、下方に同一本数の結晶粒界ａが配置されるように、同一線幅のゲート電極９をパターン形成する。
以上のゲート電極９を形成する際には、先ず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィー法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極９をパターン形成する。
尚、ゲート電極９の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。また、ゲート電極９を形成する際の電極材料層のエッチングにおいては、続けてゲート絶縁膜７をエッチングしても良い。
その後、図３（４）に示すように、ゲート電極９をマスクに用いて、活性領域５ａに自己整合的に不純物が導入されたソース・ドレイン１１を形成する。ここでは、例えばゲート電極９をマスクに用いたイオンインプランテーションを行う。
これにより、ゲート電極９の下方には結晶化された活性領域５ａにおいて不純物が導入されない部分からなるチャネル部Ｃが形成される。これらのソース・ドレイン１１およびゲート電極９の下方のチャネル部Ｃは、半導体薄膜５を結晶化させた多結晶シリコンで構成されるため、以上によって多結晶シリコン薄膜を用いたトップゲート型の薄膜トランジスタＴＦＴ（すなわち多結晶シリコンＴＦＴ）が同一基板３上に複数設けられた薄膜半導体装置１が得られる。
そして、このような薄膜トランジスタＴＦＴをスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、さらに以下の工程を行う。
先ず、図６（１）に示すように、薄膜半導体装置１の基板３上に、薄膜トランジスタＴＦＴを覆う状態で層間絶縁膜２１を形成する。次に、この層間絶縁膜２１に薄膜トランジスタＴＦＴのソース・ドレイン１１に達する接続孔２１ａを形成する。そして、この接続孔２１ａを介してソース・ドレイン１１に接続された配線２３を、層間絶縁膜２１上に形成する。
次いで、配線２３を覆う状態で平坦化絶縁膜２５を形成し、配線２３に達する接続孔２５ａを平坦化絶縁膜２５に形成する。次に、この接続孔２５ａと配線２３を介してソース・ドレイン１１に接続された画素電極２７を、平坦化絶縁膜２５上に形成する。この画素電極２７は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図面は１画素の要部断面となっている。
その後、ここでの図示は省略したが、画素電極２７を覆う配向膜を平坦化絶縁膜上に形成し、駆動基板２９を完成させる。
一方、図６（２）に示すように、駆動基板２９に対向配置させる対向基板３１を用意する。この対向基板３１は、透明基板３３上に共通電極３５を設け、さらにここでの図示を省略した配向膜で共通電極３５を覆ってなる。尚、共通電極３５は透明電極からなることとする。
そして、駆動基板２９と対向基板３１とを、画素電極２７と共通電極３５とを向かい合わせた状態で、スペーサ３７を介して対向配置する。そして、スペーサ３７によって所定間隔に保たれた基板２９，３１間に液晶相ＬＣを充填封止し、液晶表示装置４１を完成させる。
尚、上記構成の駆動基板２９を用いて有機ＥＬ表示装置を作製する場合には、駆動基板２９に設けられた画素電極を陽極（または陰極）とし、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極（または陽極）として形成することとする。
以上説明した本実施形態の薄膜半導体装置１によれば、図１および図２を参照すると、ゲート電極９に沿って延設された結晶粒界ａが、チャネル部Ｃを横切るとともにチャネル長Ｌ方向に周期的に配置された構成とすることで、チャネル部Ｃを通過するキャリアは、必ず周期的に配置された結晶粒界ａを横切って移動することになる。このため、この周期Ｐを制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。つまり、周期Ｐの大きさやチャネル部Ｃに配置される結晶粒界ａの数を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。
しかも、結晶粒界ａ−ａ間の結晶状態は、結晶粒界ａ−ａ間にわたる大きさの結晶粒ｂが結晶粒界ａに沿って配列されている。このため、非晶質の領域を含まず、素子特性の劣化が抑えられる。また、結晶粒界ａ−ａ間においては、キャリアが結晶粒ｂ−ｂ間の粒界を通過することがないため、チャネル長Ｌ方向のキャリア移動度が高く維持される。
そして、結晶粒界ａの周期Ｐは、上述したようにレーザ光Ｌｈの照射条件によって良好に制御することが可能であることから、上述したトランジスタ特性が精度良好に制御された薄膜トランジスタＴＦＴを形成することが可能である。
したがって、このような薄膜半導体装置に形成された各薄膜トランジスタＴＦＴを画素のスイッチング素子として用いて表示装置を構成することにより、表示装置の高性能化を図ることが可能になる。特に、有機ＥＬ表示装置においては、表示部での色むらを防止することが可能になる。
尚、以上説明した実施形態においては、図２に示したように、チャネル部Ｃの結晶状態として、結晶粒界ａの間に、結晶粒界ａの延設方向に三日月形状の結晶粒ｂが配列されている構成を説明した。しかしながら、チャネル部Ｃの結晶状態は、チャネル部Ｃを横切る状態でゲート電極に沿って延設された一連の結晶粒界ａがチャネル長Ｌ方向に周期的に設けられていれば、結晶粒界ａ間に三日月形状の結晶粒ｂが設けられている構成に限定されることはない。
この場合、例えば図７に示すように、結晶粒界ａ間が一連の帯状の結晶粒Ｂである構成が例示される。つまり、チャネル長Ｌ方向に所定ピッチＰを保って周期的に設けられている結晶粒界ａ−ａ間に、幅＝ピッチＰの帯状の結晶粒Ｂが結晶粒ａの延設方向に沿って設けられている構成である。
このような構成の結晶粒界ａおよび帯状の結晶粒Ｂを備えた活性領域５ａの形成は、活性領域にレーザ光Ｌｈを照射する結晶化によって以下のように行われる。
先ず、図８（１）に示すように、レーザ光Ｌｈを、所定の速度で一定の走査方向ｙに走査させながら照射する。そして特に、レーザ光Ｌｈの照射によって半導体薄膜５がその深さ方向において完全溶融されるように、半導体薄膜の膜厚に合わせてレーザ光Ｌｈの照射条件を設定することは、上述した実施形態と同様である。またこの結晶化工程においては、以上のように選択された波長のレーザ光Ｌｈを、ビームプロファイルがガウシアン形状のスポットビームとして用いることが好ましい。
このようなレーザ光Ｌｈの走査により、半導体薄膜が完全溶融した走査路においては、レーザ光Ｌｈの通過にともなって凝固が進み、レーザ光Ｌｈの走査中心φに沿って結晶粒Ｂ’が配列形成される。この際、レーザ光Ｌｈをガウシアン形状とすることで、レーザ光Ｌｈの照射部分の温度は、レーザ光Ｌｈのビームプロファイル（Beam Profile）のガウシアン形状に対応し、レーザ光Ｌｈの走査中心φで最も高く、両端で最も低くなる。そのため、レーザ光Ｌｈを走査方向ｙに走査しながら照射することにより、半導体薄膜５が完全溶融した走査路において、走査中心φと離れた遠い位置（レーザ光の走査路の両側端）から結晶凝固が開始され、走査路の両側端に一定数の結晶の種が発生する。そして、さらにレーザ光Ｌｈの走査を進めることにより、走査中心φ側に向かって走査方向ｙに凝固が進められ、結晶の種Ｂ’が走査方向ｙに向かって走査中心φ側に引っ張られる状態で凝固が進み、走査中心φが最後に結晶化される。この際、走査中心φにおいて凝固が会合するように、上述した照射条件の範囲でさらにレーザ光Ｌｈの走査速度および出力を調整しても良い。これにより、走査中心φから走査路の両側に向かって末広がりに広がる半三日月状、つまり三日月を線対称となる線で２分割した形状の結晶粒Ｂ’が得られる。
またこの場合、上述したレーザ光Ｌｈの照射条件により、レーザ光Ｌｈの走査方向ｙにおける結晶粒Ｂ’の幅Ｗ１が調整される。ここで、走査方向ｙにおける結晶粒Ｂ’の幅Ｗ１は、結晶粒界ａの周期（所定ピッチＰ）となる。このため、上述した、レーザ光Ｌｈの照射条件、すなわち、レーザ光Ｌｈの波長、レーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等を、レーザ光Ｌｈの照射によって半導体薄膜がその深さ方向において完全溶融される範囲で、かつ結晶粒Ｂ’が所定の幅Ｗ１＝Ｐとなるように設定されることが重要である。
次に、図８（２）に示すように、先に照射されたレーザ光Ｌｈの走査路に対して、所定のピッチｐで走査路をずらし２回目のレーザ光Ｌｈの走査を行う。この際、レーザ光Ｌｈの走査方向ｙは、１回目の走査と平行な一定方向であることとする。そして、平行に走査されるレーザ光Ｌｈのピッチｐ（走査路のずらし幅）は、レーザ光Ｌｈの直径(走査方向ｙに対して垂直な方向の照射径）ｒ３以下であることとする。これにより、隣接するレーザ光Ｌｈの走査位置に形成された結晶粒Ｂ’の結晶性を引き継ぐように、２回目のレーザ光Ｌｈの走査での凝固を進め、レーザ光Ｌｈの走査方向ｙと異なる方向（走査方向ｙに対して略垂直となる方向）に結晶粒Ｂ’を成長させる。
またこの際、平行に走査されるレーザ光Ｌｈのピッチｐはレーザ光Ｌｈの照射半径（ｒ３／２）以下とすることが好ましい。これにより、結晶粒Ｂ’の成長方向を一定方向に制御することが容易になる。これは、先に述べたように、ガウシアン形状のレーザ光Ｌｈを走査させた場合には、走査路の両端から走査中心φ側に向かって走査方向ｙに凝固が進められるため、走査中心φに対して線対称な形状の結晶粒Ｂ’が形成される。このため、レーザ光Ｌｈのピッチｐを、レーザ光Ｌｈの照射半径（ｒ３／２）以下とすることにより、走査路の一端側から走査中心φ側に向かって走査方向ｙに凝固が進められた結晶粒Ｂ’部分のみを残して結晶化が進められる。このため、結晶粒Ｂ’の成長方向を一定方向に制御することが容易になるのである。例えば、幅Ｗ１＝数１００ｎｍの結晶粒Ｂ’を、その幅Ｗ１を保って成長させる場合には、照射径ｒ＝２００ｎｍ〜５００ｎｍのスポット形状のレーザ光Ｌｈを、照射半径（ｒ３／２）以下の狭いピッチｐで走査路をずらして走査させる。
以降、図８（３）に示すように、所定のピッチｐで走査路をずらしながら、それぞれのずらした位置において３回目以降のレーザ光Ｌｈの走査を順次行う。これにより、レーザ光Ｌｈの走査方向ｙと異なる方向への結晶粒Ｂ’の成長をさらに進め、走査方向ｙに対して略垂直となる方向に帯状に延設された帯状の結晶粒Ｂを形成する。この際、各位置においてのレーザ光Ｌｈの走査を、１回目の走査と同様の照射条件で行うことにより、帯状の結晶粒Ｂの走査方向ｙの幅Ｗ１が一定に保たれる。そして、このような帯状の結晶粒Ｂが、走査方向ｙに配列されることで、幅Ｗ１で周期的に結晶粒界ａが設けられた結晶領域が形成される。つまり、帯状の結晶粒Ｂの幅Ｗ１と同一の所定ピッチＰで結晶粒界ａが周期劇に設けられる。
ここで、帯状の結晶粒Ｂの幅Ｗ１（すなわち結晶粒界ａのピッチＰ）は、薄膜半導体装置のチャネル部に設けられる結晶粒界aの本数を規定する重要なファクターになることは、上述した実施形態と同様である。
以上説明した結晶化の他にも、図７に示した結晶粒界ａ間が一連の帯状の結晶粒Ｂとなるような結晶化を行う手順としては、例えば、ライン状に整形されたレーザ光を、ライン状の短軸方向に周期Ｐで移動させてパルス照射する方法が例示される。このような方法であっても、レーザ光のライン状を一部のみ重ねることで、レーザ光が重ねて照射された部分に結晶粒界ａを形成することが可能である。この場合、ライン状の短手方向をチャネル長Ｌ方向とすることで、チャネル長Ｌ方向に周期的に結晶粒界が設けられる。またこの方法は、請求項に示すような、エネルギービームが重なりを持つ範囲内で、エネルギービームの照射位置を所定の移動方向に所定ピッチで移動させることにより、移動方向と異なる方向に結晶粒界を延設しながら多結晶化を行う方法の一例ともなる。
以下、本発明の実施例１〜３を図３および図５に基づいて説明し、次に比較例を説明する。
＜実施例１＞
図５（ａ）を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
先ず、絶縁性の基板３上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜５を成膜した。
次に、この半導体薄膜５の各活性領域５ａに、レーザ光Ｌｈを照射して多結晶化する結晶化工程を行った。この際、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ１＝５００ｎｍ、これと直交する方向ｙのスポット径＝３００ｎｍの楕円形状とした。また、対物レンズの実効ＮＡ＝０．６とした。そして、チャネル長Ｌ方向への移動ピッチｐ１＝４００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝３ｍ／秒、基板面での照射エネルギー（板面照射エネルギー）１７ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このような結晶化工程により、活性領域５ａは、チャネル長Ｌ方向に周期Ｐ＝４００ｎｍで複数の結晶粒界ａが設けられ、これらの結晶粒界ａ−ａ間にわたる大きさで走査方向ｙに凸となった三日月状の結晶粒ｂが結晶粒界ａに沿って配列された多結晶となった。各結晶粒ｂの大きさは、走査方向ｙの幅の最大部（三日月の腹）で１００ｎｍ程度であった。
次いで、多結晶化された各活性領域５ａを、結晶粒界ａと略垂直方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるようにパターニングした。その後、パターニングした結晶領域５ａを覆う状態でゲート絶縁膜７を成膜し、この上部に結晶粒界ａの延方向に沿ってゲート電極９を形成した。ゲート電極９は、線幅（つまりチャネル長Ｌ）＝２０μｍとした。またこれにより、ゲート電極９の下方において活性領域５ａを横切るように５０本の結晶粒界ａが設けられるようにした。
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、基板３上に同一規格の薄膜トランジスタＴＦＴを複数形成した。
得られた各薄膜トランジスタＴＦＴについてオン電流を測定したところ、バラツキは±σ＝±１．５％に抑えられていた（下記表１参照）。また、しきい値Ｖｔｈのバラツキも０．０６Ｖに抑えられていた。これにより、本発明を適用した図５（ａ）の結晶状態でチャネル部を構成することにより、トランジスタ特性を高精度に制御することが可能であることが確認された。また、このときのＦＥＴ移動度(キャリアの移動度）は１２ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
Figure 2007281422
＜実施例２-1,実施例２-2＞
図５（ｂ）を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
先ず、実施例１と同様の半導体薄膜５を成膜した後、レーザ光Ｌｈの照射条件を変更して活性領域５ａの多結晶化を行った。ここでは、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ２＝５００ｎｍの円形状とした。また、対物レンズの実効ＮＡ＝０．８とした。そして、チャネル長Ｌ方向への移動ピッチｐ２＝４００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝１ｍ／秒、板面照射エネルギー１２ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射時にフォーカスサーボをかけたこと、照射ビームの一部をモニターしたことは同様である。
このような結晶化工程により、活性領域５ａは、チャネル長Ｌ方向に周期Ｐ＝４００ｎｍで複数の結晶粒界ａが設けられ、これらの結晶粒界ａ−ａ間にわたる大きさで走査方向ｙと逆方向に凸となった三日月状の結晶粒ｂが結晶粒界ａに沿って配列された多結晶となった。各結晶粒ｂの大きさは、走査方向ｙの幅の最大部（三日月の腹）で１５０ｎｍ程度であった。
次いで、実施例１と同様の手順を行い、結晶粒界ａと略垂直方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例２-1で１０μｍ、実施例２-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例２-1においては２５本、実施例２-2においては５０本の結晶粒界ａがそれぞれ設けられるようにした。
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例２-1および実施例２-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
得られた各薄膜トランジスタＴＦＴについてオン電流を測定したところ、実施例２-1ではオン電流バラツキ±σ＝±１．９％、実施例２-2ではオン電流バラツキ±σ＝±１．３％に抑えられていた（下記表２参照）。また、しきい値Ｖｔｈのバラツキも、実施例２-1では０．０８Ｖ、実施例２-2では０．０６Ｖに抑えられていた。これにより、本発明を適用した図５（ｂ）の結晶状態でチャネル部を構成することにより、トランジスタ特性を高精度に制御することが可能であることが確認された。また、このときのＦＥＴ移動度は、実施例２-1，２-2ともに２６ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
Figure 2007281422
また、表２の結果から、同じ半導体レーザー結晶化膜においては、結晶粒界ａの本数が多いほど（周期数が多いほど）、オン電流のバラツキが小さい、すなわち特性精度の良好な薄膜トランジスタが得られることが確認された。
＜実施例３-1，実施例３-2＞
実施例２と同様に、図５（ｂ）を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した。
ここでは、実施例２におけるレーザ光Ｌｈの照射条件のうち、対物レンズの実効ＮＡ＝０．４、ピッチｐ２＝６００ｎｍ、走査方向ｙへの走査速度ｖｔ３ｍ／ｓに変更したこと以外は、実施例２と同様にして結晶化工程を行った。
このような結晶化工程により、活性領域５ａは、チャネル長Ｌ方向に周期Ｐ＝６００ｎｍで複数の結晶粒界ａが設けられ、これらの結晶粒界ａ−ａ間にわたる大きさで走査方向ｙと逆方向に凸となった三日月状の結晶粒ｂが結晶粒界ａに沿って配列された多結晶となった。各結晶粒ｂの大きさは、走査方向ｙの幅の最大部（三日月の腹）で１００ｎｍ程度であった。
次いで、実施例１と同様の手順を行い、結晶粒界ａと略垂直方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例３-1で１０μｍ、実施例３-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例３-1においては１７本、実施例３-2においては３３本の結晶粒界ａがそれぞれ設けられるようにした。
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例３-1および実施例３-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
得られた各薄膜トランジスタＴＦＴについてオン電流を測定したところ、実施例３-1ではオン電流バラツキ±σ＝±０．９４％、実施例３-2ではオン電流バラツキ±σ＝±０．５６％に抑えられていた（下記表３参照）。また、しきい値Ｖｔｈのバラツキも、実施例３-1では０．１０Ｖ、実施例３-2では０．０６Ｖに抑えられていた。これにより、本発明を適用した図５（ｂ）の結晶状態でチャネル部を構成することにより、トランジスタ特性を高精度に制御することが可能であることが確認された。また、このときのＦＥＴ移動度は、実施例３-1，３-2ともに１８ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
Figure 2007281422
また、表３の結果からも、同じ半導体レーザー結晶化膜においては、結晶粒界ａの本数が多いほど（周期数が多いほど）、オン電流のバラツキが小さい、すなわち特性精度の良好な薄膜トランジスタが得られることが確認された。
＜比較例＞
従来構成のエキシマレーザーを用いた結晶化工程を適用して複数の薄膜トランジスタを形成した。
先ず、実施例１と同様の半導体薄膜５を成膜した後、ＫｒＦのエキシマレーザーを、光学的に短軸方向の幅が４００μｍのラインビームに加工し、1パルス毎に短軸方向に８μｍピッチで照射位置をずらし、残りの領域は重なるようにレーザーを照射した。このときに短軸に平行な断面で評価したエネルギープロファイルは、トップハット型（台形型）に調整してある。上記条件で照射を行った場合、同じ領域には約５０ショットのパルスレーザーが照射されることになる。照射レーザーは１パルスが２５ｎｓで、３１０ｍＪ／ｃｍ2相当のエネルギー密度となるようにアッテネーターを用いて調整した。この結果得られた結晶を二次電子顕微鏡（ＳＥＭ）で観察すると、２５０ｎｍ角程度の四角い結晶が得られることが確認された。
その後は実施例１と同様の手順を行い、チャネル長Ｌ(ゲート電極の線幅）２０μｍ、チャネル幅Ｗ５０μｍの薄膜トランジスタＴＦＴを複数形成した。
得られた各薄膜トランジスタＴＦＴについてトランジスタ特性を測定した結果を、下記の表４に示す。尚、表４には、比較例と同一規格（チャネル長Ｌ＝２０μｍ、チャネル幅Ｗ＝５０μｍ）の各実施例についての結果を合わせて示した。
Figure 2007281422
表４に示すように、本発明を適用した実施例１〜３の薄膜トランジスタにおいては、本発明を適用していない比較例の薄膜トランジスタと比較して、オン電流バラツキおよびしきい値Ｖｔｈのバラツキが小さく抑えられていることが確認された。尚、ＦＥＴ移動度については、比較例の薄膜トランジスタの方が高い値を示しているが、本発明を適用した実施例１〜３の値であっても画素スイッチとして十分良好な値である。
また、レーザ照射の際に用いた対物レンズの実効ＮＡが異なる何れの実施例１〜３であっても、本発明の適用のない比較例よりもオン電流のバラツキが少なかった。
以上の結果、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、本発明を適用した薄膜トランジスタを用いることにより、表示装置における画素間の輝度バラツキが充分に小さく抑えられることが確認された。
尚、各実施例および比較例は実験的プロセスによって行われている。このため、実施例２は他の例と比較してプロセス（具体的にはハンドリング性）が改善された結果も含まれている。
本発明の薄膜半導体装置の構成を示す平面図である。 本発明の薄膜半導体装置における要部拡大平面図である。 本発明の薄膜半導体装置の製造方法を説明する断面工程図である。 本発明の薄膜半導体装置の製造方法における結晶化工程を説明する平面図である。 本発明の薄膜半導体装置の製造方法における結晶化工程の詳細を説明する平面図である。 本発明の薄膜半導体装置を用いた液晶表示装置の製造工程図である。 本発明の薄膜半導体装置におけるチャネル部の結晶状態の他の例を示す平面図である。 図７の結晶状態を得るための結晶化工程の詳細を説明する平面図である。
符号の説明
１…薄膜半導体装置、５ａ…活性領域、５…半導体薄膜、９…ゲート電極、ａ…結晶粒界、ｂ…結晶粒、Ｃ…チャネル部、Ｌ…チャネル長、Ｌｈ…レーザ光（エネルギービーム）、Ｐ…周期、ｙ…走査方向

Claims (10)

  1. エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えた薄膜半導体装置において、
    前記ゲート電極と重なる前記活性領域のチャネル部には、当該ゲート電極に沿って一連の結晶粒界が延設されており、
    前記結晶粒界は、前記チャネル部を横切ると共に、チャネル長方向に周期的に設けられている
    ことを特徴とする薄膜半導体装置。
  2. 請求項１記載の薄膜半導体装置において、
    前記チャネル部には、前記結晶粒界が２本以上の所定数で設けられている
    ことを特徴とする薄膜半導体装置。
  3. 請求項１記載の薄膜半導体装置において、
    前記活性領域は、少なくとも前記チャネル部の全面が多結晶化された領域である
    ことを特徴とする薄膜半導体装置。
  4. 請求項１記載の薄膜半導体装置において、
    前結晶粒界は、所定ピッチを保って前記エネルギービームを平行に走査させることによって生じる走査方向と平行な結晶粒界である
    ことを特徴とする薄膜半導体装置。
  5. 請求項１記載の半導体薄膜装置において、
    前記結晶粒界の間には、当該結晶粒界の延設方向に凸となる三日月形状の結晶粒が、当該結晶粒界の延設方向に沿って配列されている
    ことを特徴とする薄膜半導体装置。
  6. 半導体薄膜にエネルギービームを照射することにより当該半導体薄膜の活性領域を結晶化する工程と、前記活性領域を横切る形状にゲート電極を形成する工程とを備えた薄膜半導体装置の製造方法において、
    前記活性領域を結晶化する工程では、前記エネルギービームが重なりを持つ範囲内で当該エネルギービームの照射位置を所定の移動方向に所定ピッチで移動させることにより、当該移動方向と異なる方向に結晶粒界を延設しながら当該活性領域を多結晶化し、
    前記ゲート電極を形成する工程では、前記結晶粒界の延設方向に沿って当該ゲート電極を形成する
    ことを特徴とする薄膜半導体装置の製造方法。
  7. 請求項６記載の薄膜半導体装置の製造方法において、
    前記活性領域を結晶化する工程では、前記エネルギービームの各照射位置において前記移動方向と異なる走査方向に当該エネルギービームを走査させながら照射することにより、当該走査方向と平行な前記結晶粒界を前記所定ピッチで形成する
    ことを特徴とする薄膜半導体装置の製造方法。
  8. 請求項７記載の薄膜半導体装置の製造方法において、
    前記活性領域を結晶化する工程では、爆発的結晶化が生じるように前記エネルギービームの照射を行う
    ことを特徴とする薄膜半導体装置の製造方法。
  9. 請求項７記載の薄膜半導体装置の製造方法において、
    前記活性領域を結晶化する工程では、
    前記半導体薄膜を完全溶融させると共に、
    前記エネルギービームの走査中心が当該エネルギービームの走査に伴って最後に結晶化されるように当該エネルギービームの照射条件を設定することによって、当該走査中心に前記結晶粒界を形成する
    ことを特徴とする薄膜半導体装置の製造方法。
  10. 請求項６記載の薄膜半導体装置の製造方法において、
    前記活性領域を結晶化する工程では、前記エネルギービームのビームプロファイルをガウシアンカーブにする
    ことを特徴とする薄膜半導体装置の製造方法。
JP2006347052A 2006-03-13 2006-12-25 薄膜半導体装置および薄膜半導体装置の製造方法 Expired - Fee Related JP4169072B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006347052A JP4169072B2 (ja) 2006-03-13 2006-12-25 薄膜半導体装置および薄膜半導体装置の製造方法
TW096107732A TW200805669A (en) 2006-03-13 2007-03-06 Thin-film semiconductor device and manufacturing method thereof
US11/683,272 US8089071B2 (en) 2006-03-13 2007-03-07 Thin film semiconductor device having crystal grain boundaries cyclically traversing a channel part and method for manufacturing same
KR1020070022974A KR20070093339A (ko) 2006-03-13 2007-03-08 박막 반도체 장치 및 박막 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006067272 2006-03-13
JP2006347052A JP4169072B2 (ja) 2006-03-13 2006-12-25 薄膜半導体装置および薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007281422A true JP2007281422A (ja) 2007-10-25
JP4169072B2 JP4169072B2 (ja) 2008-10-22

Family

ID=38682525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347052A Expired - Fee Related JP4169072B2 (ja) 2006-03-13 2006-12-25 薄膜半導体装置および薄膜半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8089071B2 (ja)
JP (1) JP4169072B2 (ja)
KR (1) KR20070093339A (ja)
TW (1) TW200805669A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082545A (ja) * 2010-11-24 2011-04-21 Sony Corp 熱処理装置、熱処理方法、半導体装置の製造方法および表示装置の製造方法
US8278163B2 (en) 2008-07-30 2012-10-02 Sony Corporation Semiconductor processing apparatus and semiconductor processing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100036624A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
JP2003077834A (ja) 2001-09-05 2003-03-14 Matsushita Electric Ind Co Ltd 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置
JP4279498B2 (ja) * 2002-02-28 2009-06-17 株式会社 液晶先端技術開発センター 半導体薄膜の形成方法、半導体薄膜の形成装置および結晶化方法
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278163B2 (en) 2008-07-30 2012-10-02 Sony Corporation Semiconductor processing apparatus and semiconductor processing method
JP2011082545A (ja) * 2010-11-24 2011-04-21 Sony Corp 熱処理装置、熱処理方法、半導体装置の製造方法および表示装置の製造方法

Also Published As

Publication number Publication date
TW200805669A (en) 2008-01-16
US20080054266A1 (en) 2008-03-06
JP4169072B2 (ja) 2008-10-22
KR20070093339A (ko) 2007-09-18
US8089071B2 (en) 2012-01-03
TWI342072B (ja) 2011-05-11

Similar Documents

Publication Publication Date Title
US6602765B2 (en) Fabrication method of thin-film semiconductor device
US20080087895A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR100492152B1 (ko) 실리콘 결정화방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7651928B2 (en) Method for crystallizing a semiconductor thin film
US7560365B2 (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
JP4169071B2 (ja) 表示装置
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP4642310B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2007281465A (ja) 多結晶膜の形成方法
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2004158779A (ja) 半導体薄膜の製造方法及び半導体装置の製造方法、並びに薄膜トランジスタの製造方法
JP2010141040A (ja) 表示装置用基板とその製造方法、表示装置、レーザアニーリング装置、結晶化半導体膜の製造方法
JP2011009658A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees