KR20100036624A - 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 - Google Patents
박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 Download PDFInfo
- Publication number
- KR20100036624A KR20100036624A KR1020080095938A KR20080095938A KR20100036624A KR 20100036624 A KR20100036624 A KR 20100036624A KR 1020080095938 A KR1020080095938 A KR 1020080095938A KR 20080095938 A KR20080095938 A KR 20080095938A KR 20100036624 A KR20100036624 A KR 20100036624A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- semiconductor pattern
- substrate
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 238000002425 crystallisation Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 101100277337 Arabidopsis thaliana DDM1 gene Proteins 0.000 description 1
- 101100043657 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CHA1 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
유기발광 표시장치에 있어서, 스위칭 트랜지스터는 전류가 흐르는 방향에 대해 0±10도로 성장된 결정구조를 갖는 액티브 패턴을 포함하고, 구동 트랜지스터는 전류가 흐르는 방향에 대해 90±10도로 성장된 결정구조를 갖는 액티브 패턴을 포함한다. 그 결과, 구동 트랜지스터는 유기발광층 측으로 제공되는 전원전압의 크기를 보다 정확하게 제어할 수 있다.
Description
본 발명은 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치에 관한 것으로, 보다 상세하게는 서로 다른 전기적 특성을 갖는 박막트랜지스터들이 구비된 박막트랜지스터 기판 및 상기한 박막트랜지스터 기판을 갖는 유기발광 표시장치에 관한 것이다.
최근에 유기발광 표시장치(organic light emitting display, OLED)가 각광받고 있다. 일반적으로, 유기발광 표시장치는 상부 전극, 하부 전극, 상기 상부 전극 및 상기 하부 전극 사이에 개재되어 광을 발생하는 유기 발광층, 데이터 전압을 제어하는 스위칭 박막 트랜지스터 및 이로부터 전달받은 데이터 전압을 게이트 전압으로 인가하여 발광 소자에 전류를 흘리는 구동 박막트랜지스터를 포함한다.
상기 유기발광층으로부터 발생되는 광의 휘도는 상기 구동 박막트랜지스터에 의해 제어되는 전류와 연관되기 때문에, 화소들간의 휘도 차이가 발생하는 것을 방지하기 위하여 상기 구동 박막트랜지스터에 의해 전류가 정밀하게 제어되는 것이 바람직하다.
본 발명의 일 목적은 보다 정밀하게 유기발광층에 인가되는 전류를 제어할 수 있는 박막트랜지스터를 갖는 박막트랜지스터 기판을 제공하는 데 있다.
본 발명의 다른 목적은 상기 박막트랜지스터 및 상기 박막트랜지스터에 의해 제어되는 전류를 제공받아 발광하는 유기발광층을 갖는 유기발광 표시장치를 제공하는 데 있다.
상기한 일 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 기판은 기판, 상기 기판 위에 구비되는 제 1 박막트랜지스터, 및 상기 기판 위에 구비되어 상기 제 1 박막트랜지스터에 의해서 스위칭되는 제 2 박막트랜지스터를 포함한다.
또한, 상기 제 1 박막트랜지스터는 상기 제 1 박막트랜지스터에서 전류가 흐르는 방향에 대해 0±10도 방향으로 성장된 결정구조를 갖는 제 1 반도체 패턴을 포함하고, 상기 제 2 박막트랜지스터는 상기 제 2 박막트랜지스터에서 전류가 흐르는 방향에 대해 90±10도 방향으로 성장된 결정구조를 갖는 제 2 반도체 패턴을 포함한다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 유기발광 표시장치는 다수의 화소영역들을 갖는 기판, 상기 화소영역들 각각에서 상기 기판의 상부에 구비되는 제 1 전극, 상기 제 1 전극 상에 구비되는 유기발광층, 상기 유기발광층 상에 구비되는 제 2 전극, 상기 화소영역들 각각에서 상기 기판의 상부에 구비되는 제 1 박막트랜지스터, 및 상기 제 1 박막트랜지스터에 의해서 스위칭되는 제 2 박막트랜지스터를 포함한다.
상기 제 1 박막트랜지스터는 상기 제 1 박막트랜지스터에서 전류가 흐르는 방향에 대해 0±10도 방향으로 성장된 결정구조를 갖는 제 1 반도체 패턴을 포함한다. 또한, 상기 제 2 박막트랜지스터는 상기 제 1 박막트랜지스터 및 상기 제 1 전극과 전기적으로 연결되고, 상기 제 2 박막트랜지스터는 상기 제 2 박막트랜지스터에서 전류가 흐르는 방향에 대해 90±10도 방향으로 성장된 결정구조를 갖는 제 2 반도체 패턴을 포함한다.
스위칭 박막트랜지스터 및 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터를 갖는 유기발광 표시장치에 있어서, 스위칭 박막트랜지스터에는 수평형 박막트랜지스터를 적용하고, 구동 박막트랜지스터에는 수직형 박막트랜지스터를 적용하여 수직형 박막트랜지스터를 통해 유기발광층 측으로 제공되는 전류를 균일하게 제어하여 유기발광층으로부터 발생되는 광의 휘도를 균일하게 개선할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 첨부된 도면과 관련된 실시예들을 통해서 용이하게 이해될 것이다. 다만 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야 에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 함께 제시된 도면은 명확한 설명을 위해서 다소 간략화되거나 과장된 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치의 평면도이고, 도 2a는 도 1의 I-I'을 따라 절취한 부분을 나타낸다.
도 1 및 도 2a를 참조하면, 유기발광 표시장치(500)는 표시기판(200) 및 상기 표시기판(200)과 마주보는 대향기판(400)을 포함한다. 상기 표시기판(200)은 다수의 화소영역들을 포함하고, 상기 표시기판(200)은 상기 화소영역들에 일대일 대응하여 구비되는 화소들을 포함한다. 상기 화소들 각각은 서로 동일한 구조를 가지므로, 도 1에서는 하나의 화소만이 도시되어 화소 구조가 설명되고, 나머지 화소들에 대한 설명은 생략된다.
상기 표시기판(200)은 기판(100), 게이트라인(GL), 데이터라인(DL), 전원공급라인(BL), 제 1 박막트랜지스터(TR1), 제 2 박막트랜지스터(TR2), 제 1 전극(도 2b의 180), 제 2 전극(도 2b의 195), 유기발광층(도 2b의 EL), 스토리지 전극(ST_E), 제 1 절연막(110), 제 2 절연막(120), 제 3 절연막(130), 오버코트막(170), 뱅크패턴(190), 및 보호막(300)을 포함한다.
상기 게이트라인(GL)은 상기 기판(100)의 상부에 제 1 방향(D1)으로 연장되어 구비되어 게이트신호를 전송한다. 상기 데이터라인(DL) 및 상기 전원공급라 인(BL)은 각각 상기 게이트라인(GL)과 절연되어 상기 기판(100)의 상부에 구비된다. 상기 데이터라인(DL) 및 상기 전원공급라인(BL) 각각은 상기 제 1 방향(D1)과 수직인 제 2 방향(D2)으로 연장된다. 상기 데이터라인(DL)은 데이터신호를 전송하고, 상기 전원공급라인(BL)은 상기 유기발광층(EL)을 발광시키는 데 사용되는 전원전압을 전송한다.
상기 제 1 박막트랜지스터(TR1)는 제 1 반도체패턴(SP1), 제 1 소오스전극(SE1), 제 1 드레인전극(DE1), 및 제 1 게이트전극(GE1)을 포함한다. 상기 제 1 박막트랜지스터(TR1)는 탑게이트형 박막트랜지스터로, 상기 제 1 게이트전극(GE1)은 상기 제 1 반도체패턴(SP1)보다 상부에 위치한다.
상기 제 1 반도체패턴(SP1)은 상기 기판(100) 상에 위치한다. 상기 제 1 박막트랜지스터(TR1)에서 상기 제 1 반도체패턴(SP1)은 활성층으로 작용한다. 평면상에서 상기 제 1 반도체패턴(SP1)은 제 1 방향(D1)으로 연장되고, 상기 제 1 반도체패턴(SP1)은 제 1 폭(W1)을 갖는다.
상기 제 1 반도체패턴(SP1)은 제 1 채널영역(CHA1), 제 1 소오스영역(SA1) 및 제 1 드레인영역(DA1)으로 구분되고, 상기 제 1 소오스영역(SA1) 및 상기 제 1 드레인영역(DA1)은 도핑된 이온을 포함한다.
한편, 상기 제 1 반도체패턴(SP1)은 이방성 결정구조를 갖는 실리콘 결정들을 포함한다. 상기 실리콘 결정들의 결정구조를 보다 상세히 설명하기 위하여 도 3a를 참조한다.
도 3a는 도 1의 제 1 영역(A1)을 확대하여 나타낸 도면으로, 도 3a를 참조하 면, 제 1 반도체패턴(SP1)은 다수의 실리콘 결정들(301)을 포함한다. 상기 실리콘 결정들(301)은 이방성 결정구조를 갖고, 보다 상세하게는 상기 실리콘 결정들(301) 각각의 길이 방향은 제 1 방향(D1)과 나란하다. 상기 실리콘 결정들(301) 각각의 길이 방향이 상기 제 1 방향(D1)과 나란한 이유는, 상기 실리콘 결정들(301) 각각은 상기 제 1 방향(D1)과 나란하게 성장되기 때문이다.
상기 실리콘 결정들(301) 각각의 성장방향이 상기 제 1 방향(D1)과 나란하기 위해서 상기 실리콘 결정들(301)은 연속측면결정화법(Sequential Lateral Solidification, SLS)을 이용하여 결정화되는 것이 바람직하다. 상기 연속측면결정화법은 레이저빔을 이용하여 비정질 실리콘을 결정화하는 방법 중 하나로, 상기 연속측면결정화법은 실리콘 결정이 액상의 실리콘 및 고상의 실리콘 간의 경계면에 대하여 수직방향으로 성장하는 특성을 이용하는 결정화 방법이다.
상기 연속측면결정화법은 레이저빔의 조사범위를 마스크를 이용하여 조절하여 실리콘 결정을 소정의 길이만큼 측면방향으로 성장시킨다. 예컨대, 도 3a에서 구체적으로 도시되지 않았지만, 제 2 방향(D2)으로 나란하게 개구된 슬릿이 형성된 마스크를 제 1 반도체패턴(SP1)의 상부에 배치하고, 상기 마스크의 상부에서 상기 제 1 반도체패턴(SP1) 측으로 레이저빔을 조사하면, 상기 슬릿을 통과한 레이저빔은 상기 제 1 반도체패턴(SP1)을 부분적으로 용융시킨다. 그 결과, 상기 제 1 반도체패턴(SP1) 내에서 실리콘 결정들은 상기 제 2 방향(D2)과 수직인 제 1 방향(D1)으로 성장한다.
한편, 상기 연속측면결정화법을 이용해서 상기 실리콘 결정들(301)을 형성할 때, 상기 실리콘 결정들(301) 경계에서 결정입계(grain boundary)(302)가 형성된다. 상기 결정입계(302)는 프라이머리 결정입계(302b) 및 세컨더리 결정입계(302a)를 포함하고, 상기 프라이머리 결정입계(302b)는 상기 실리콘 결정들(301)의 성장방향과 통상적으로 수직으로 형성되고, 상기 세컨더리 결정입계(302a)는 상기 실리콘 결정들(301)의 성장방향과 통상적으로 나란하게 형성된다.
상기 제 1 반도체패턴(SP1)에서 전류가 흐르는 방향 및 상기 실리콘 결정들(301)의 성장 방향이 형성하는 각도에 따라 상기 제 1 반도체패턴(SP1)을 갖는 제 1 박막트랜지스터(TR1)의 전기적 특성이 변경될 수 있다. 이에 대한 보다 상세한 설명은, 도 5a 및 도 5b를 이용하여 보다 상세히 설명된다.
한편, 상기 제 1 반도체패턴(SP1) 상에는 제 1 절연막(110)이 구비되고, 상기 제 1 절연막(110) 상에는 상기 제 1 게이트전극(GE1)이 상기 제 1 반도체패턴(SP1)과 오버랩되도록 구비된다. 상기 제 1 게이트전극(GE1)은 상기 게이트라인(GL)으로부터 분기된다.
상기 제 1 게이트전극(GE1) 상에는 상기 제 1 게이트전극(GE1)을 커버하는 제 2 절연막(120)이 구비되고, 상기 제 2 절연막(120) 상에는 상기 데이터라인(DL)으로부터 분기되는 제 1 소오스전극(SE1) 및 상기 제 1 소오스전극(SE1)과 이격되는 제 1 드레인전극(DE1)이 구비된다. 상기 제 1 및 제 2 절연막들(110,120)이 부분적으로 제거되어 상기 제 1 소오스전극(SE1)은 상기 제 1 소오스영역(SA1)에서 상기 제 1 반도체패턴(SP1)과 접촉하고, 상기 제 1 및 제 2 절연막들(110,120)이 부분적으로 제거되어 상기 제 1 드레인전극(DE1)은 상기 제 1 드레인영역(DA1)에서 상기 제 1 반도체패턴(SP1)과 접촉한다.
상기 제 1 게이트전극(GE1)에 의해 전송되는 게이트신호에 의해 상기 제 1 박막트랜지스터(TR1)가 턴-온되면, 상기 데이터라인(DL)을 통해 전송되는 상기 데이터신호는 상기 제 1 소오스전극(SE1) 및 상기 제 1 반도체패턴(SP1)을 순차적으로 지나 상기 제 1 드레인전극(DE1) 측으로 흐른다. 상기 제 1 박막트랜지스터(TR1)가 턴-온 되었을 때, 상기 제 1 반도체패턴(SP1)에서 상기 데이터신호가 이동하는 방향은 상기 제 1 방향(D1)과 나란하다.
한편, 상기 스토리지 전극(ST_E)은 상기 전원공급라인(BL)으로부터 분기되고, 평면상에서 상기 제 2 게이트전극(GE2)과 오버랩되어 상기 제 2 게이트전극(GE2)와 함께 스토리지 커패시터를 형성한다.
상기 제 1 소오스전극(SE1) 및 상기 제 1 드레인전극(DE1) 위에는 상기 제 1 소오스전극(SE1) 및 상기 제 1 드레인전극(DE1)을 커버하는 제 3 절연막(130)이 구비되고, 상기 제 3 절연막(130) 상에는 오버코트막(170)이 구비된다. 또한, 상기 오버코트막(170) 상에는 뱅크패턴(190)이 구비되고, 상기 뱅크패턴(190) 상에는 유기발광층(EL) 및 제 2 전극(195)이 구비되고, 상기 제 2 전극(195) 상에는 보호막(300)이 구비된다. 상기 보호막(300)은 상기 제 2 전극(195)의 전면 상에 구비되어 상기 유기발광층(EL)을 비롯한 상기 기판(100) 위에 형성된 구성요소들을 보호하고, 상기 보호막(300)이 충분히 두껍게 형성되는 경우에, 상기 표시기판(200) 및 상기 대향기판(400) 사이의 간격을 유지할 수도 있다. 상기 오버코트막(170), 상기 뱅크패턴(190), 상기 제 2 전극(195), 및 상기 유기발광층(EL)에 대한 보다 상세한 설명은, 제 1 전극(도 2b의 180)과 함께, 도 2b를 참조하여 설명된다.
도 2b는 도 1의 Ⅱ-Ⅱ'을 따라 절취한 부분을 나타낸 단면도이다.
도 1 및 도 2b를 참조하면, 기판(100)의 상부에 제 2 박막트랜지스터(TR2)가 구비된다. 상기 제 2 박막트랜지스터(TR2)는 제 2 반도체패턴(SP2), 제 2 게이트전극(GE2), 제 2 소오스전극(SE2), 및 제 2 드레인전극(DE2)을 포함한다. 상기 제 2 박막트랜지스터(TR2)는 탑게이트형 박막트랜지스터로, 상기 제 2 게이트전극(GE2)은 상기 제 2 반도체패턴(SP2)보다 상부에 위치한다.
상기 제 2 반도체패턴(SP2)은 상기 기판(100) 상에 위치한다. 상기 제 2 박막트랜지스터(TR2)에서 상기 제 2 반도체패턴(SP2)은 활성층으로 작용하고, 상기 제 2 반도체패턴(SP2)은 제 2 채널영역(CHA2), 이온이 도핑된 제 2 소오스영역(SA2) 및 제 2 드레인영역(DA2)으로 구분된다. 평면상에서 상기 제 2 반도체패턴(SP2)은 제 2 방향(D2)으로 연장되고, 평면상에서 상기 제 2 반도체패턴(SP2)은 제 1 폭(W1)보다 큰 제 2 폭(W2)을 갖는다. 평면상에서 상기 제 2 반도체패턴(SP2)이 상기 제 1 반도체패턴(SP1)의 폭보다 큰 이유는 상기 제 2 반도체패턴(SP2)이 갖는 실리콘 결정들의 성장 방향은 상기 제 2 반도체패턴(SP2)에서 전류가 흐르는 방향과 수직하므로, 동일한 시간 내에 상기 제 2 반도체패턴(SP2)을 흐르는 전류의 양은 상기 제 1 반도체패턴(SP1)을 흐르는 전류의 양보다 감소될 수 있기 때문이다. 이에 대한 보다 상세한 설명을 위하여 도 3b를 참조한다.
도 3b는 도 1의 제 2 영역(A2)을 확대하여 나타낸 도면으로, 도 3b를 참조하면, 제 2 반도체패턴(SP2)은, 상기 제 1 반도체패턴(SP1)과 같이, 이방성 결정구조 를 갖는 실리콘 결정들(301)을 포함한다. 상기 실리콘 결정들(301)은, 앞서 도 3a를 참조하여 설명한 바와 같이, 제 1 방향(D1)과 나란하게 성장된 결정구조를 갖는다.
상기 제 2 반도체패턴(SP2)에서 전류의 방향은 상기 제 1 방향(D1)과 수직인 제 2 방향(D2)과 나란하다. 즉, 제 1 반도체패턴(도 3a의 SP1)에서 전류의 방향은 실리콘 결정들(301)의 성장방향과 평행인 반면에, 상기 제 2 반도체패턴(SP2)에서 전류의 방향은 상기 실리콘 결정들(301)의 성장방향과 수직이다. 따라서, 상기 제 2 반도체패턴(SP2)을 활성층으로 갖는 제 2 박막트랜지스터(도 1의 TR2)의 전기적 특성은 상기 제 1 반도체패턴을 활성층으로 갖는 제 1 박막트랜지스터(도 1의 TR1)의 전기적인 특성과 서로 다르다. 이에 대한 보다 상세한 설명은, 도 5a 및 도 5b를 이용하여 보다 상세히 설명된다.
다시 도 1 및 도 2b를 참조하면, 상기 제 2 반도체패턴(SP2)의 상부에는 제 1 절연막(110)을 사이에 두고 제 2 게이트전극(GE2)이 구비되고, 상기 제 2 게이트전극(GE2)은 연결전극(BE)에 의해 상기 제 1 드레인전극(DE1)과 전기적으로 연결된다. 따라서, 상기 제 1 박막트랜지스터(TR1)가 턴-온되면, 상기 데이터신호는 상기 제 2 게이트전극(GE2)으로 전송되어 상기 제 2 박막트랜지스터(TR2)를 턴-온시킨다.
상기 제 2 게이트전극(GE2)의 상부에는 상기 전원공급라인(BL)으로부터 분기되는 제 2 소오스전극(SE2) 및 상기 제 2 소오스전극(SE2)과 이격되는 제 2 드레인전극(DE2)이 구비된다. 상기 제 2 소오스전극(SE2)은 상기 제 2 소오스영역(SA2)에 서 상기 제 2 반도체패턴(SP2)과 접촉하고, 상기 제 2 드레인전극(DE2)은 상기 제 2 드레인영역(DA2)에서 상기 제 2 반도체패턴(SP2)과 접촉한다.
한편, 상기 제 2 박막트랜지스터(TR2)가 턴-온 되면, 상기 전원공급라인(BL)을 통해 전송되는 전원전압은 상기 제 2 반도체패턴(SP2)을 통해 상기 제 2 드레인전극(DE2) 측으로 제공되고, 상기 제 2 반도체패턴(SP2)에서 상기 전원전압은 상기 제 2 방향(D2)과 나란하게 이동한다.
상기 오버코트막(170)은 상기 제 1 및 제 2 박막트랜지스터들(TR1,TR2)의 상부에 구비된다. 상기 오버코트막(170)의 상부면은 평평한 형상을 가지므로 상기 오버코트막(170)의 상부에 상기 제 1 전극(180)을 용이하게 형성할 수 있다.
상기 제 1 전극(180)은 상기 제 2 드레인 전극(DE2)과 전기적으로 연결된다. 따라서, 상기 제 2 박막트랜지스터(TR2)가 턴-온 되었을 때, 제 2 드레인전극(DE2)을 통해 제 1 전극(180)에 전류를 공급한다.
상기 뱅크 패턴(190)은 상기 오버코트막(170)의 상부에 구비된다. 상기 뱅크패턴(190)은 부분적으로 제거되어 유기발광층(EL)이 상기 제 1 전극(180)과 접촉하는 영역을 정의한다. 상기 유기발광층(EL) 상에는 제 2 전극(195)이 구비된다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 유기발광 표시장치가 갖는 반도체패턴들의 실리콘결정 구조를 나타내는 도면들이다.
도 4a를 참조하면, 제 1 반도체패턴(SP1)은 실리콘 결정들(303)을 포함하고, 상기 실리콘 결정들(303) 경계에는 프라이머리 결정입계(304b) 및 세컨더리 결정입계(304a)를 포함하는 결정입계(304)가 형성된다. 상기 제 1 반도체패턴(SP1)에서 전류의 이동 방향은 제 1 방향(D1)과 나란하고, 상기 실리콘 결정들(303)이 성장하는 방향은 상기 제 1 반도체패턴(SP1)에서 전류의 이동 방향에 대해 제 1 각도(θ1)로 경사진다. 상기 제 1 각도(θ1)는 상기 제 1 반도체패턴(SP1)의 전류의 방향을 기준으로 ±10도 범위 내로 정의될 수 있다.
도 4b를 참조하면, 제 2 반도체패턴(SP2) 내에서 전류의 이동 방향은 제 2 방향(D2)과 나란하고, 상기 실리콘 결정들(303)이 성장하는 방향은 상기 제 2 방향(D2)에 대해 제 2 각도(θ2)로 경사진다. 상기 제 2 각도(θ2)는 90±10도 범위 내로 정의될 수 있다.
도 5a 및 도 5b는 박막트랜지스터에서 전류가 흐르는 방향과 실리콘 결정의 성장방향 간의 상관 관계에 따른 박막트랜지스터의 전기적 특성을 나타내는 그래프들이다.
도 5a를 참조하면, 전류가 흐르는 방향에 대해 수직방향으로 성장된 결정구조를 갖는 반도체패턴을 갖는 박막트랜지스터를 수직형 박막트랜지스터로 정의하면, 제 1 그래프(G1)는 상기 수직형 박막트랜지스터의 측정 갯수에 따른 문턱전압의 측정값을 나타낸다. 또한, 전류가 흐르는 방향에 대해 수평방향으로 성장된 결정구조를 갖는 반도체패턴을 갖는 박막트랜지스터를 수평형 박막트랜지스터로 정의하면, 제 2 그래프(G2)는 상기 수평형 박막트랜지스터의 측정 갯수에 따른 문턱전압의 측정값을 나타낸다.
상기 제 1 및 제 2 그래프들(G1, G2)를 참조하면, 상기 수평형 박막트랜지스터의 문턱전압의 평균값은 대략적으로 -2.5볼트이고, 상기 수직형 박막트랜지스터 의 문턱전압의 평균값은 대략적으로 -4.5볼트이다. 따라서, 상기 수평형 박막트랜지스터는 상기 수직형 박막트랜지스터 보다 작은 크기를 갖는 게이트신호에 의해 턴온될 수 있으므로, 본 발명의 실시예에서들과 같이, 상기 수평형 박막트랜지스터는 제 2 박막트랜지스터(도 1의 TR2)를 스위칭하는 제 1 박막트랜지스터(도 1의 TR1)에 적용되는 것이 바람직하다.
도 5b를 참조하면, 제 3 그래프(G3)는 상기 수평형 박막트랜지스터의 측정 갯수에 따른 전기이동도의 측정값을 나타내고, 제 4 그래프(G4)는 상기 수직형 박막트랜지스터의 측정 갯수에 따른 전기이동도의 측정값을 나타낸다.
상기 제 3 및 제 4 그래프(G3,G4)에 도시된 전기이동도 값들을 참조하면, 상기 수평형 박막트랜지스터의 전기이동도의 편차는 상기 수직형 박막트랜지스터의 전기이동도의 편차보다 크다. 어떤 소자를 구동시키는 전원전압을 스위칭하는 구동 트랜지스터에 있어서, 상기 구동 트랜지스터에 상기 수평형 박막트랜지스터 대신에 상기 수직형 박막트랜지스터를 적용하면, 상기 구동 트랜지스터를 통하여 상기 소자 측으로 제공되는 전류의 크기를 균일하게 제어할 수 있다. 예컨대, 본 발명의 실시예에서와 같이, 유기발광층 측으로 제공되는 전류를 제어하는 구동 트랜지스터에 상기 수직형 박막트랜지스터를 적용하면, 각 화소에 대응하여 상기 유기발광층 측으로 제공되는 전류의 크기를 균일하게 제어할 수 있어 화소간 휘도 차이를 최소화시킬 수 있다.
또한, 상기 수직형 박막트랜지스터에서 전류를 10배 증가시키기기 위한 전압 변화량은 상기 수평형 박막트랜지스터에서 전류를 10배 증가시키기기 위한 전압 변화량보다 크다. 따라서, 상기 수직형 박막트랜지스터가 유기발광층 측으로 제공되는 전류를 제어하는 박막트랜지스터로 적용되는 경우에, 계조간 전압차이가 증가하여 계조 표현이 보다 용이해진다. 따라서, 본 발명의 실시예에 따른 유기발광 표시장치(도 1의 500)에 있어서, 상기 수직형 박막트랜지스터는 상기 유기발광층을 구동하는 제 2 박막트랜지스터(도 2b의 TR2)에 적용되는 것이 바람직하다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치의 평면도이다.
도 2a는 도 1의 I-I'을 따라 절취한 부분을 나타낸 단면도이다.
도 2b는 도 1의 Ⅱ-Ⅱ을 따라 절취한 부분을 나타낸 단면도이다.
도 3a는 도 1의 제 1 영역을 확대하여 나타낸 도면이다.
도 3b는 도 1의 제 2 영역을 확대하여 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 유기발광 표시장치가 갖는 반도체패턴들의 실리콘결정 구조를 나타내는 도면들이다.
도 5a 및 도 5b는 박막트랜지스터에서 전류가 흐르는 방향과 실리콘 결정의 성장방향 간의 상관 관계에 따른 박막트랜지스터의 전기적 특성을 나타내는 그래프들이다.
*도면의 주요부분에 대한 부호의 설명*
100 -- 기판 180 -- 제 1 전극
190 -- 뱅크패턴 195 -- 제 2 전극
200 -- 박막트랜지스터 기판 400 -- 대향기판
500 -- 유기발광 표시장치 GL -- 게이트라인
DL -- 데이터 라인 BL -- 전원공급라인
TR1 -- 제 1 박막트랜지스터 GE1 -- 제 1 게이트전극
SE1 -- 제 1 소오스전극 DE1 -- 제 1 드레인전극
SP1 -- 제 1 반도체패턴 TR2 -- 제 2 박막트랜지스터
EL -- 유기발광층 BE -- 연결전극
ST_E -- 스토리지 전극
Claims (16)
- 기판;상기 기판 위에 구비되는 제 1 박막트랜지스터; 및상기 기판 위에 구비되어 상기 제 1 박막트랜지스터와 전기적으로 연결되고, 상기 제 1 박막트랜지스터에 의해서 스위칭되는 제 2 박막트랜지스터를 포함하고,상기 제 1 박막트랜지스터는 상기 제 1 박막트랜지스터에서 전류가 흐르는 방향에 대해 0±10도 방향으로 성장된 결정구조를 갖는 제 1 반도체 패턴을 포함하고,상기 제 2 박막트랜지스터는 상기 제 2 박막트랜지스터에서 전류가 흐르는 방향에 대해 90±10도 방향으로 성장된 결정구조를 갖는 제 2 반도체 패턴을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서, 상기 제 1 및 제 2 반도체패턴들 각각은 다결정 실리콘을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 2 항에 있어서, 상기 제 1 및 제 2 반도체패턴들 각각에서 상기 다결정 실리콘은 동일한 방향으로 성장된 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서, 상기 제 1 박막트랜지스터에서 전류가 흐르는 방향은 상 기 제 2 박막트랜지스터에서 전류가 흐르는 방향과 수직인 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서,상기 기판의 상부에 구비되어 게이트 신호를 제공하는 게이트라인;상기 게이트라인과 절연되어 상기 기판의 상부에 구비되고, 데이터신호를 전송하는 데이터라인; 및상기 기판의 상부에 구비되어 전원전압을 전송하는 전원공급라인을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 5 항에 있어서,상기 제 1 박막트랜지스터는,상기 게이트라인으로부터 분기되는 제 1 게이트전극;상기 데이터라인으로부터 분기되어 상기 제 1 반도체 패턴 상에 구비되는 제 1 소오스전극; 및상기 제 1 소오스전극과 이격되어 상기 제 1 반도체 패턴 상에 구비되는 제 1 드레인전극을 포함하고,상기 제 2 박막트랜지스터는,상기 제 1 드레인전극과 전기적으로 연결되는 제 2 게이트전극;상기 전원공급라인으로부터 분기되어 상기 제 2 반도체패턴 상에 구비되는 제 2 소오스전극; 및상기 제 2 소오스전극과 이격되어 상기 제 2 반도체패턴 상에 구비되는 제 2 드레인전극을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 6 항에 있어서, 평면상에서 상기 제 1 소오스전극 및 상기 제 1 드레인전극은 상기 제 1 반도체패턴이 갖는 결정들의 성장 방향으로 배열되고, 평면상에서 상기 제 2 소오스전극 및 상기 제 2 드레인전극은 상기 제 2 반도체패턴이 갖는 결정들의 성장 방향과 수직 방향으로 배열되는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서, 상기 제 1 반도체패턴은 상기 제 1 반도체패턴에서 전류가 흐르는 방향과 평면상에서 수직인 제 1 폭을 갖고, 상기 제 2 반도체패턴은 상기 제 2 반도체패턴에서 전류가 흐르는 방향과 평면상에서 수직인 제 2 폭을 갖고, 상기 제 2 폭은 상기 제 1 폭보다 큰 것을 특징으로 하는 박막트랜지스터 기판.
- 다수의 화소영역들을 갖는 기판;상기 화소영역들 각각에서 상기 기판의 상부에 구비되는 제 1 전극;상기 제 1 전극 상에 구비되는 유기발광층;상기 유기발광층 상에 구비되는 제 2 전극;상기 화소영역들 각각에서 상기 기판의 상부에 구비되는 제 1 박막트랜지스 터; 및상기 제 1 박막트랜지스터 및 상기 제 1 전극과 전기적으로 연결되고, 상기 제 1 박막트랜지스터에 의해서 스위칭되는 제 2 박막트랜지스터를 포함하고,상기 제 1 박막트랜지스터는 상기 제 1 박막트랜지스터에서 전류가 흐르는 방향에 대해 0±10도 방향으로 성장된 결정구조를 갖는 제 1 반도체 패턴을 포함하고,상기 제 2 박막트랜지스터는 상기 제 2 박막트랜지스터에서 전류가 흐르는 방향에 대해 90±10도 방향으로 성장된 결정구조를 갖는 제 2 반도체 패턴을 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 제 9 항에 있어서, 상기 제 1 및 제 2 반도체패턴들 각각은 다결정 실리콘을 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 제 10 항에 있어서, 상기 제 1 및 제 2 반도체패턴들 각각에서 상기 다결정 실리콘은 동일한 방향으로 성장된 것을 특징으로 하는 유기발광 표시장치.
- 제 9 항에 있어서, 상기 제 1 반도체패턴의 전류의 채널 방향은 상기 제 2 반도체패턴의 전류의 채널 방향과 수직인 것을 특징으로 하는 유기발광 표시장치.
- 제 9 항에 있어서,상기 기판의 상부에 구비되어 게이트 신호를 제공하는 게이트라인;상기 게이트라인과 절연되어 상기 기판의 상부에 구비되고, 데이터신호를 전송하는 데이터라인; 및상기 기판의 상부에 구비되어 전원전압을 전송하는 전원공급라인을 더 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 제 13 항에 있어서,상기 제 1 박막트랜지스터는,상기 게이트라인으로부터 분기되는 제 1 게이트전극;상기 데이터라인으로부터 분기되어 상기 제 1 반도체 패턴 상에 구비되는 제 1 소오스전극; 및상기 제 1 소오스전극과 이격되어 상기 제 1 반도체 패턴 상에 구비되는 제 1 드레인전극을 포함하고,상기 제 2 박막트랜지스터는,상기 제 1 드레인전극과 전기적으로 연결되는 제 2 게이트전극;상기 전원공급라인으로부터 분기되어 상기 제 2 반도체패턴 상에 구비되는 제 2 소오스전극; 및상기 제 2 소오스전극과 이격되어 상기 제 2 반도체패턴 상에 구비되고, 상기 제 1 전극과 전기적으로 연결되는 제 2 드레인전극을 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 제 14 항에 있어서, 평면상에서 상기 제 1 소오스전극 및 상기 제 1 드레인전극은 상기 제 1 반도체패턴이 갖는 결정들의 성장 방향으로 배열되고, 평면상에서 상기 제 2 소오스전극 및 상기 제 2 드레인전극은 상기 제 2 반도체패턴이 갖는 결정들의 성장 방향과 수직으로 배열되는 것을 특징으로 하는 유기발광 표시장치.
- 제 9 항에 있어서, 상기 제 1 반도체패턴은 상기 제 1 반도체패턴에서 전류가 흐르는 방향과 평면상에서 수직인 제 1 폭을 갖고, 상기 제 2 반도체패턴은 상기 제 2 반도체패턴에서 전류가 흐르는 방향과 평면상에서 수직인 제 2 폭을 갖고, 상기 제 2 폭은 상기 제 1 폭보다 큰 것을 특징으로 하는 유기발광 표시장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080095938A KR20100036624A (ko) | 2008-09-30 | 2008-09-30 | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 |
| US12/569,816 US20100078647A1 (en) | 2008-09-30 | 2009-09-29 | Thin film transistor substrate and organic light emitting display having the same |
| CN200910204016A CN101714549A (zh) | 2008-09-30 | 2009-09-30 | 薄膜晶体管基板及具有薄膜晶体管基板的有机发光显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080095938A KR20100036624A (ko) | 2008-09-30 | 2008-09-30 | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100036624A true KR20100036624A (ko) | 2010-04-08 |
Family
ID=42056407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080095938A KR20100036624A (ko) | 2008-09-30 | 2008-09-30 | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100078647A1 (ko) |
| KR (1) | KR20100036624A (ko) |
| CN (1) | CN101714549A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150002422A (ko) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그의 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101795691B1 (ko) * | 2010-11-11 | 2017-11-09 | 삼성디스플레이 주식회사 | 표시장치 |
| KR101839533B1 (ko) * | 2010-12-28 | 2018-03-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법 |
| KR20170135585A (ko) * | 2016-05-31 | 2017-12-08 | 엘지디스플레이 주식회사 | 뱅크 절연막을 포함하는 유기 발광 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177406A (en) * | 1991-04-29 | 1993-01-05 | General Motors Corporation | Active matrix vacuum fluorescent display with compensation for variable phosphor efficiency |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100483985B1 (ko) * | 2001-11-27 | 2005-04-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 |
| KR100544117B1 (ko) * | 2003-05-01 | 2006-01-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 평판표시장치 |
| JP2005123571A (ja) * | 2003-09-22 | 2005-05-12 | Sanyo Electric Co Ltd | トランジスタ基板、表示装置及びそれらの製造方法 |
| KR101230299B1 (ko) * | 2005-01-07 | 2013-02-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| KR100624314B1 (ko) * | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR20070082191A (ko) * | 2006-02-15 | 2007-08-21 | 삼성전자주식회사 | 유기 전자발광디스플레이 및 그 제조방법 |
| JP4169072B2 (ja) * | 2006-03-13 | 2008-10-22 | ソニー株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
-
2008
- 2008-09-30 KR KR1020080095938A patent/KR20100036624A/ko not_active Application Discontinuation
-
2009
- 2009-09-29 US US12/569,816 patent/US20100078647A1/en not_active Abandoned
- 2009-09-30 CN CN200910204016A patent/CN101714549A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150002422A (ko) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100078647A1 (en) | 2010-04-01 |
| CN101714549A (zh) | 2010-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101048965B1 (ko) | 유기 전계발광 표시장치 | |
| EP2278618B1 (en) | Organic light emitting display device and fabricating method thereof | |
| US11081594B2 (en) | Thin film transistor and display panel using the same | |
| US11004384B2 (en) | Display apparatus | |
| JP5657218B2 (ja) | 表示基板 | |
| KR101113370B1 (ko) | 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치 | |
| KR20060081152A (ko) | 박막 트랜지스터 표시판 | |
| KR20090085738A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| EP1501067B1 (en) | Display device | |
| US20190280070A1 (en) | Light emitting circuit and driving method thereof, electronic device, thin film transistor and manufacture method thereof | |
| KR101064442B1 (ko) | 유기전계 발광 표시장치 | |
| KR20030039653A (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR20100036624A (ko) | 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치 | |
| CN109473071A (zh) | 有源矩阵基板和多路分配电路 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| US7755142B2 (en) | Thin-film transistor and image display device | |
| US11437455B2 (en) | Display device and method of manufacturing the same | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR102022051B1 (ko) | 박막트랜지스터 및 이를 포함하는 유기발광 화소 | |
| KR102663898B1 (ko) | 백라이트 장치 및 이를 포함하는 표시 장치 | |
| KR101483629B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20120034409A (ko) | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 | |
| US20200105796A1 (en) | Array substrate, method for fabricating array substrate and display | |
| KR100803867B1 (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| US20230165057A1 (en) | Thin film transistor, thin film transistor substrate and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E601 | Decision to refuse application |