CN109473071A - 有源矩阵基板和多路分配电路 - Google Patents

有源矩阵基板和多路分配电路 Download PDF

Info

Publication number
CN109473071A
CN109473071A CN201811038918.XA CN201811038918A CN109473071A CN 109473071 A CN109473071 A CN 109473071A CN 201811038918 A CN201811038918 A CN 201811038918A CN 109473071 A CN109473071 A CN 109473071A
Authority
CN
China
Prior art keywords
mentioned
circuit
signal
source bus
backgate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811038918.XA
Other languages
English (en)
Other versions
CN109473071B (zh
Inventor
山本薰
织田明博
宫本忠芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109473071A publication Critical patent/CN109473071A/zh
Application granted granted Critical
Publication of CN109473071B publication Critical patent/CN109473071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供具备包含能具有高的驱动力的TFT的多路分配电路的有源矩阵基板。有源矩阵基板具备包含DMX电路用TFT的多路分配电路，各DMX电路用TFT具有由多个控制信号干线ASW、BSW中的1个控制信号干线供应控制信号的前栅电极(FG)和被供应与控制信号不同的背栅信号的背栅电极(BG)，与一部分源极总线连接的DMX电路用TFT(T1a、T1b)的背栅电极连接到供应第1背栅信号的第1背栅信号干线(BGL(1))，与另一部分源极总线连接的DMX电路用TFT(T2a、T2b)的背栅电极连接到供应与第1背栅信号不同的第2背栅信号的第2背栅信号干线(BGL(2))。

Description

有源矩阵基板和多路分配电路
技术领域
本发明涉及具备多路分配电路(Demultiplexer Circuit)的有源矩阵基板和多路分配电路。
背景技术
液晶显示装置等所使用的有源矩阵基板具有：具有多个像素的显示区域；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域中按每个像素具备薄膜晶体管(Thin Film Transistor；以下，称为“TFT”)等开关元件。作为这种开关元件，以往以来广泛使用将非晶硅膜作为活性层的TFT(以下，称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下，称为“多晶硅TFT”)。
作为TFT的活性层的材料，已提出使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。
有时在有源矩阵基板的非显示区域，单片(一体)地形成驱动电路等周边电路。通过单片地形成驱动电路，实现由非显示区域的窄小化、安装工序简化所带来的成本降低。例如，在非显示区域中，有时单片地形成栅极驱动器电路，以COG(Chip on Glass：玻璃上芯片)方式安装源极驱动器电路。
在智能手机等窄边框化要求高的设备中，已提出不仅单片地形成栅极驱动器而且还单片地形成源极切换(Source Shared Driving：SSD)电路等多路分配电路(例如专利文献1和2)。SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极配线分配视频数据的电路。通过搭载SSD电路，能使非显示区域中的配置端子部和配线的区域(端子部/配线形成区域)更窄。另外，来自源极驱动器的输出数量减小，能减小电路规模，因此能减少驱动器IC的成本。
驱动电路、SSD电路等周边电路包含TFT。在本说明书中，将在显示区域的各像素中作为开关元件配置的TFT称为“像素TFT”，将构成周边电路的TFT称为“电路TFT”。另外，将电路TFT中的在多路分配电路(SSD电路)中作为开关元件使用的TFT称为“DMX电路用TFT”。
现有技术文献
专利文献
专利文献1：国际公开第2011/118079号
专利文献2：特开2010-102266号公报
发明内容
发明要解决的问题
在DMX电路用TFT中要求高的电流驱动力。
本发明的实施方式的目的在于提供包含能提高驱动力的薄膜晶体管的多路分配电路和具备多路分配电路的有源矩阵基板。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，具备：基板；多路分配电路，其配置在上述非显示区域，并且支撑于上述基板；以及多个源极总线和多个栅极总线，在上述显示区域中，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸，在上述有源矩阵基板中，上述多路分配电路包含；多个单位电路；多个控制信号干线；以及多个背栅信号干线，其至少包含第1背栅信号干线和第2背栅信号干线，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个(n为2以上的整数)源极总线分配视频信号，上述多个单位电路各自具有：至少n个DMX电路用TFT；n个分支配线，其连接到上述1个视频信号线；以及上述n个源极总线，各DMX电路用TFT具有：下部栅极电极；半导体层，其隔着第1绝缘层配置在上述下部栅极电极之上；源极电极和漏极电极，其电连接到上述半导体层；以及上部栅极电极，其隔着第2绝缘层配置在上述半导体层上，上述上部栅极电极和上述下部栅极电极中的一方是由上述多个控制信号干线中的1个控制信号干线供应控制信号的前栅电极，另一方是被供应与上述控制信号不同的背栅信号的背栅电极，上述漏极电极电连接到上述n个源极总线中的1个源极总线，上述源极电极电连接到上述n个分支配线中的1个分支配线，与上述多个源极总线中的一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应第1背栅信号的上述第1背栅信号干线，与上述多个源极总线中的另一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应与上述第1背栅信号不同的第2背栅信号的上述第2背栅信号干线。
在某实施方式中，供应到上述一部分源极总线的上述视频信号和供应到上述另一部分源极总线的上述视频信号分别是具有相互相反的极性的第1视频信号和第2视频信号。
在某实施方式中，当上述第1视频信号是正极性，上述第2视频信号是负极性时，上述第1背栅信号的电位比上述第2背栅信号的电位高，当上述第1视频信号是负极性，上述第2视频信号是正极性时，上述第1背栅信号的电位比上述第2背栅信号的电位低。
在某实施方式中，上述第1视频信号和上述第2视频信号分别是极性按每固定期间反转的信号，上述第1背栅信号的电位以上述第1视频信号是正极性时变为高电平，上述第1视频信号是负极性时变为低电平的方式，与上述第1视频信号的极性的变化对应地按每个上述固定期间变动，上述第2背栅信号的电位以上述第2视频信号是正极性时变为高电平，上述第2视频信号是负极性时变为低电平的方式，与上述第2视频信号的极性的变化对应地按每个上述固定期间变动。
在某实施方式中，上述多路分配电路包含多个子电路，各子电路包含上述多个单位电路中的至少第1单位电路和第2单位电路，在上述各子电路中，上述第1单位电路的上述n个源极总线与上述第2单位电路的上述n个源极总线在上述显示区域中在上述第2方向上各1个地交替排列。
在某实施方式中，向上述第1单位电路的上述n个源极总线供应上述第1视频信号，向上述第2单位电路的上述n个源极总线供应上述第2视频信号。
在某实施方式中，上述多个单位电路各自还具备n个控制信号支线，上述n个控制信号支线各自电连接到上述多个控制信号干线中的1个控制信号干线，上述第1单位电路和上述第2单位电路中的上述n个控制信号支线是共用的。
在某实施方式中，上述各DMX电路用TFT的上述前栅电极是上述n个控制信号支线中的1个控制信号支线的一部分，上述源极电极是上述n个分支配线中的1个分支配线的一部分，上述漏极电极是上述n个源极总线中的1个源极总线的一部分，在上述多个单位电路中的每个单位电路中，上述n个控制信号支线、上述n个分支配线以及上述n个源极总线均在上述第1方向上延伸。
在某实施方式中，在上述各子电路中，形成上述第1单位电路的上述至少n个DMX电路用TFT的第1单位电路形成区域位于形成上述第2单位电路的上述至少n个DMX电路用TFT的第2单位电路形成区域与上述显示区域之间。
在某实施方式中，上述第1背栅信号干线和上述第2背栅信号干线中的至少一方在上述第1单位电路形成区域与上述第2单位电路形成区域之间在上述第2方向上延伸。
在某实施方式中，上述多个控制信号干线包含多个第1控制信号干线和多个第2控制信号干线，与上述一部分源极总线连接的上述DMX电路用TFT的上述前栅电极连接到上述多个第1控制信号干线中的1个第1控制信号干线，与上述另一部分源极总线连接的上述DMX电路用TFT的上述前栅电极连接到上述多个第2控制信号干线中的1个第2控制信号干线，当上述第1视频信号是正极性，上述第2视频信号是负极性时，从上述多个第1控制信号干线供应的上述控制信号的高电平电位比从上述多个第2控制信号干线供应的上述控制信号的高电平电位高，当上述第1视频信号是负极性，上述第2视频信号是正极性时，从上述多个第1控制信号干线供应的上述控制信号的高电平电位比从上述多个第2控制信号干线供应的上述控制信号的高电平电位低。
在某实施方式中，上述各子电路还包含上述多个单位电路中的第3单位电路和第4单位电路，上述第3单位电路的上述n个源极总线与上述第4单位电路的上述n个源极总线在上述显示区域中在上述第2方向上各1个地交替排列，上述第1单位电路和上述第3单位电路共有：n个第1控制信号支线，其分别电连接到上述第1控制信号干线中的任一个第1控制信号干线；以及n个第1背栅信号支线，其电连接到上述第1背栅信号干线，上述第2单位电路和上述第4单位电路共有：n个第2控制信号支线，其分别电连接到上述第2控制信号干线中的任一个第2控制信号干线；以及n个第2背栅信号支线，其电连接到上述第2背栅信号干线。
在某实施方式中，上述各DMX电路用TFT的上述前栅电极是上述n个第1控制信号支线或第2控制信号支线中的1个控制信号支线的一部分，上述背栅电极是上述n个第1背栅信号支线或第2背栅信号支线中的1个背栅信号支线的一部分，上述源极电极是上述n个分支配线中的1个分支配线的一部分，上述漏极电极是上述n个源极总线中的1个源极总线的一部分，在上述各子电路中，上述n个第1控制信号支线、上述n个第2控制信号支线、上述n个第1背栅信号支线、上述n个第2背栅信号支线、上述n个分支配线以及上述n个源极总线均在上述第1方向上延伸。
在某实施方式中，在上述各子电路中，形成上述第1单位电路和上述第2单位电路的上述至少n个DMX电路用TFT的第1单位电路形成区域位于形成上述第3单位电路和上述第4单位电路的上述至少n个DMX电路用TFT的第2单位电路形成区域与上述显示区域之间。
在某实施方式中，上述半导体层是氧化物半导体层。
在某实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
在某实施方式中，上述In-Ga-Zn-O系半导体包含结晶质部分。
本发明的一实施方式的多路分配电路具备：多个单位电路；多个控制信号干线；以及多个背栅信号干线，其至少包含第1背栅信号干线和第2背栅信号干线，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个(n为2以上的整数)源极总线分配视频信号，上述多个单位电路各自具有：至少n个DMX电路用TFT；n个分支配线，其连接到上述1个视频信号线；以及上述n个源极总线，各DMX电路用TFT具有：下部栅极电极；半导体层，其隔着第1绝缘层配置在上述下部栅极电极之上；源极电极和漏极电极，其电连接到上述半导体层；以及上部栅极电极，其隔着第2绝缘层配置在上述半导体层上，上述上部栅极电极和上述下部栅极电极中的一方是由上述多个控制信号干线中的1个控制信号干线供应控制信号的前栅电极，另一方是被供应与上述控制信号不同的背栅信号的背栅电极，上述漏极电极电连接到上述n个源极总线中的1个源极总线，上述源极电极电连接到上述n个分支配线中的1个分支配线，与上述多个源极总线中的一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应第1背栅信号的上述第1背栅信号干线，与上述多个源极总线中的另一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应与上述第1背栅信号不同的第2背栅信号的上述第2背栅信号干线。
发明效果
根据本发明的一实施方式，可提供包含能提高驱动力的薄膜晶体管的多路分配电路和具备多路分配电路的有源矩阵基板。
附图说明
图1是示出本发明的第1实施方式的有源矩阵基板1000的平面结构的一例的示意图。
图2是示出另一多路分配电路DMX_A的1个子电路200的图。
图3是示出子电路200的信号波形的一例的图(时序图)。
图4是示出子电路200的信号波形的另一例的图(时序图)。
图5的(a)和(b)分别是例示多路分配电路DMX中使用的薄膜晶体管10(DMX电路用TFT)的俯视图和截面图。
图6的(a)和(b)分别是示出具有双栅结构的评价用TFT10d和具有单栅结构的评价用TFT10s的截面图。
图7的(a)是例示Vg-Id特性的背栅电压Vbg依赖性的图，图7的(b)是例示背栅电压Vbg与导通电流的增加率的关系的图。
图8的(a)是例示双栅结构TFT10d和单栅结构TFT10s的Vds应力施加时间与导通电流的关系的图，图8的(b)是例示Vds应力耐压的背栅电压Vbg依赖性的图。
图9的(a)是例示双栅结构TFT的背栅电压Vbg与由PBT应力引起的阈值电压Vth的变化的关系的图，图9的(b)是例示双栅结构TFT的背栅电压Vbg与由PBT应力的施加而引起的阈值电压的移动量ΔVth的关系的图。
图10是示出背栅电压Vbg的控制的参考例的图，图10的(a)示出将正极性的视频信号供应到源极总线SL时的DMX电路用TFT71，图10的(b)示出将负极性的视频信号供应到源极总线SL时的DMX电路用TFT72。
图11是示出背栅电压Vbg的控制的实施例1的图，图11的(a)示出将正极性的视频信号供应到源极总线SL时的DMX电路用TFT71，图11的(b)示出将负极性的视频信号供应到源极总线SL时的DMX电路用TFT72。
图12是例示多路分配电路DMX_A的布局的俯视图。
图13是例示多路分配电路DMX_A的子电路200A的布局的俯视图。
图14是例示多路分配电路DMX_A的另一子电路200B的布局的俯视图。
图15是示出多路分配电路DMX_B的子电路300的构成的图。
图16是例示子电路300的布局的俯视图。
图17是例示本发明的第2实施方式的多路分配电路DMX_C的子电路400的构成的图。
图18是示出子电路400的信号波形的一例的图(时序图)。
图19是示出背栅电压Vbg和前栅极电压Vgs的控制的实施例2的图，图19的(a)示出将正极性的视频信号供应到源极总线SL时的DMX电路用TFT71，图19的(b)示出将负极性的视频信号供应到源极总线SL时的DMX电路用TFT72。
图20是示出背栅电压Vbg和前栅极电压Vgs的控制的实施例3的图，图20的(a)示出将正极性的视频信号供应到源极总线SL时的DMX电路用TFT71，图20的(b)示出将负极性的视频信号供应到源极总线SL时的DMX电路用TFT72。
图21是示出多路分配电路DMX_D的子电路500的构成的图。
图22是示出多路分配电路DMX_E的子电路600的构成的图。
图23是例示多路分配电路DMX_E的子电路600的布局的俯视图。
图24的(a)和(b)分别是有源矩阵基板1000的1个像素区域PIX的俯视图和沿着IV-IV′线的截面图。
图25是例示具备多路分配电路DMX_A的列反转驱动方式的显示面板的俯视图。
图26是例示具备多路分配电路DMX_A的Z反转驱动方式的显示面板的俯视图。
附图标记说明
1：基板
3：下部栅极电极
5：栅极绝缘层
7：氧化物半导体层
7c：沟道区域
7d：漏极接触区域
7s：源极接触区域
8：源极电极
9：漏极电极
10：薄膜晶体管(DMX电路用TFT)
11：无机绝缘层
14：上部栅极电极
200、200A、200B、300、400、500、600：子电路
1000：有源矩阵基板
DL：沟道长度方向
DW：沟道宽度方向
DR：显示区域
FR：非显示区域
GD：栅极驱动器
SD：源极驱动器
PIX：像素区域
PE：像素电极
BG：背栅电极
FG：前栅电极
GL：栅极总线
SL、SL1～SL8：源极总线
B1a、B1b、B2a、B2b、B3a、B3b、B4a、B4b：分支配线
DO1、DO2、DO3、DO4：视频信号线
ASW、BSW：控制信号干线
ASW(1)、BSW(1)：第1控制信号干线
ASW(2)、BSW(2)：第2控制信号干线
BGL(1)：第1背栅信号干线
BGL(2)：第2背栅信号干线
T1a、T1b、T2a、T2b、T3a、T3b、T4a、T4b：薄膜晶体管
DMX、DMX_A、DMX_B、DMX_C、DMX_D、DMX_E：多路分配电路
u1：第1单位电路形成区域
u2：第2单位电路形成区域
us：连接区域。
具体实施方式
(第1实施方式)
以下，参照附图说明第1实施方式的有源矩阵基板。以下，以单片地形成有SSD电路和栅极驱动器并且安装有源极驱动器的有源矩阵基板为例进行说明。此外，本实施方式的有源矩阵基板只要单片地形成有包含至少1个TFT的周边电路即可。
＜有源矩阵基板的结构＞
图1是示出本实施方式的有源矩阵基板1000的平面结构的一例的示意图。
有源矩阵基板1000具有显示区域DR和显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR包括排列为矩阵状的像素区域PIX。像素区域PIX(有时也简单地称为“像素”)是与显示装置的像素对应的区域。非显示区域FR位于显示区域DR的周边，是无助于显示的区域。
在显示区域DR中形成有在x方向(也称为行方向、第2方向)上延伸的多个栅极总线GL(1)～GL(j)(j为2以上的整数，以下，总称为“栅极总线GL”)和在y方向(也称为列方向、第1方向)上延伸的多个源极总线SL(1)～SL(k)(k为2以上的整数，以下，总称为“源极总线SL”)。各像素区域PIX例如由栅极总线GL和源极总线SL规定。栅极总线GL分别连接到栅极驱动器GD的各端子。源极总线SL分别连接到源极驱动器SD的各端子。
各像素区域PIX具有薄膜晶体管Pt和像素电极PE。薄膜晶体管Pt也称为“像素TFT”。薄膜晶体管Pt的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。漏极电极电连接到像素电极PE。在将有源矩阵基板1000应用到FFS(FringeField Switching：边缘场开关)模式等横电场模式的显示装置中的情况下，在有源矩阵基板1000中设置有由多个像素共用的电极(共用电极)CE。在将有源矩阵基板1000应用到纵电场模式的显示装置中的情况下，共用电极CE设置于与有源矩阵基板1000夹着液晶层相对地配置的相对基板。
在非显示区域FR，例如可以一体(单片)地设置有驱动栅极总线GL的栅极驱动器GD、多路分配电路DMX等。多路分配电路DMX作为分时地驱动源极总线SL的SSD电路发挥功能。驱动源极总线SL的源极驱动器SD例如可以安装于有源矩阵基板1000。
在图示的例子中，栅极驱动器GD配置在夹着显示区域DR而位于两侧的区域FRa，源极驱动器SD安装在位于显示区域DR的下侧的区域FRb。多路分配电路DMX在区域FRb中配置在显示区域DR与源极驱动器SD之间。多路分配电路DMX与源极驱动器SD之间是形成多个端子部和配线的端子部/配线形成区域LR。
在使用有源矩阵基板1000的显示面板中，进行线顺序扫描。在线顺序扫描方式中，供应到像素电极PE的视频信号(也称为显示信号。)是当由从栅极驱动器GD供应到栅极总线GL的控制信号选择的薄膜晶体管Pt变为导通状态时向连接到该薄膜晶体管Pt的源极总线SL供应的信号。因此，连接到某栅极总线GL的薄膜晶体管Pt同时变为导通状态，此时，从与该行的像素区域PIX各自的薄膜晶体管Pt连接的源极总线SL供应对应的视频信号。例如通过从显示面的位于最上侧的像素行到位于最下侧的像素行依次进行该动作，在显示区域DR中写入并显示1个图像(帧)。此外，从1个像素行被选择到下一行被选择为止的时间称为水平扫描期间(1H)，从某行被选择到该行再次被选择为止的时间称为垂直扫描期间(1V)或帧。
另外，在显示面板中，通常进行交流驱动。典型地，进行按每1帧(每1个垂直扫描期间)将视频信号的极性反转的帧反转驱动。例如，按每1/60sec进行极性反转(极性反转的周期为30Hz)。
另外，为了在1帧内也使被施加的电压的极性不同的像素均匀地分布，进行点反转驱动、列反转(源极线反转)驱动等。点反转驱动是按每1帧使视频信号的极性反转并且使在垂直/水平方向上相邻的像素的极性反转的驱动方式。列反转驱动是按每1帧并且按每规定个数的源极总线使像素电压的极性反转的驱动方式。而且，在以像素与该像素所对应的源极总线SL的位置关系按每个像素行不同的方式构成的显示面板中，也已知按每1帧使源极总线SL的极性反转的驱动方式(也称为Z反转(Z inversion)驱动方式。)。这种方式例如已公开于特开2001-33757号公报、国际公开第2011/093374号等。为了参考，将特开2001-33757号公报和国际公开第2011/093374号的全部公开内容援引到本申请说明书中。
在应用列反转驱动、Z反转驱动、点反转驱动等驱动方式的显示面板中，向多个源极总线SL中的一部分源极总线SL供应第1极性的视频信号(以下，称为“第1视频信号”)，向其它源极总线SL供应与第1极性相反的第2极性的视频信号(以下，称为“第2视频信号”)。第1视频信号和第2视频信号的极性按每帧进行反转。在本说明书中，将被供应第1视频信号的源极总线SL称为“第1极性源极总线”，将被供应第2视频信号的总线SL称为“第2极性源极总线”。第1极性源极总线和第2极性源极总线例如每隔Z(Z为1以上的整数，例如Z＝1)个交替地排列。
＜多路分配电路DMX的构成＞
如图1所示，源极驱动器SD的输出端子各自连接着多个视频信号线DO(1)～DO(i)(有时总称为“视频信号线DO”)中的任一个视频信号线。在多路分配电路DMX中，1个视频信号线DO与分成组的n个源极总线SL对应。在视频信号线DO与分成组的源极总线SL之间，按视频信号线单位设置有单位电路。各单位电路将视频数据从1个视频信号线DO分配给n个源极总线SL。
本实施方式的多路分配电路DMX包含多个单位电路、多个控制信号干线以及多个背栅信号干线。背栅信号干线至少包含第1背栅信号干线和第2背栅信号干线。
各个单位电路具备至少n个DMX电路用TFT和连接到1个视频信号线DO的n个分支配线。
从对应的控制信号干线向DMX电路用TFT的前栅电极FG供应选择信号(控制信号)。控制信号规定了同一组内的选择开关的接通期间，其与来自源极驱动器SD的时间序列的信号输出是同步的。单位电路将通过使视频信号线DO的输出分时得到的数据电位按时间序列写入到多个源极总线SL(分时驱动)。由此，能削减源极驱动器SD的V端子的数量，因此能进一步减小非显示区域FR的面积(窄边框化)。
在本实施方式中，使用具有夹着氧化物半导体层配置的2个栅极电极的双栅结构TFT作为DMX电路用TFT。有时将这些栅极电极中的位于氧化物半导体层的基板侧的电极称为“下部栅极电极”，位于氧化物半导体层的上方的电极称为“上部栅极电极”。各DMX电路用TFT的源极电极电连接到分支配线B中的对应的1个分支配线。DMX电路用TFT的漏极电极连接到对应的1个源极总线。上部栅极电极和下部栅极电极中的一方是被供应控制DMX电路用TFT的导通截止动作的控制信号的前栅电极FG，另一方是被供应与控制信号不同的信号(称为“背栅信号”。)的背栅电极BG。
从第1背栅信号干线将第1背栅信号供应到与多个源极总线SL(1)～SL(k)中的一部分源极总线SL连接的DMX电路用TFT的背栅电极BG。从第2背栅信号干线将与第1背栅信号不同的第2背栅信号供应到与另一部分源极总线SL连接的DMX电路用TFT的背栅电极BG。
作为一例，可以将第1背栅信号供应到与第1极性源极总线连接的DMX电路用TFT，将第2背栅信号供应到与第2极性源极总线SL连接的DMX电路用TFT。由此，能根据源极写入电压的极性(视频信号的电压的极性)使背栅信号的电位不同。具体地说，当将正极性的视频信号供应到第1极性源极总线SL，将负极性的视频信号供应到第2极性源极总线时，供应到与第1极性源极总线SL连接的薄膜晶体管的第1背栅信号的电位(施加到背栅电极BG的电压)可以比供应到与第2极性源极总线SL连接的薄膜晶体管的第2背栅信号的电位高。当将负极性的视频信号供应到第1极性源极总线SL，将正极性的视频信号供应到第2极性源极总线时，第1背栅信号的电位可以比第2背栅信号的电位低。根据这种构成，能与写入极性无关地将各DMX电路用TFT的背栅-源极间电压(背栅电压)Vbg控制在规定的范围。因此，能抑制DMX电路用TFT的由电压应力引起的劣化并且提高驱动力。后面详述该效果。
优选第1背栅信号和第2背栅信号设定成在写入时向背栅电极BG施加正偏压(即，使得背栅电压(背栅-源极间电位)Vbg＞0)。由此，能有效地进一步降低各DMX电路用TFT的阈值电压，因此能进一步提高驱动力。
第1视频信号和第2视频信号可以是极性按每固定期间反转的信号。在该情况下，可以与视频信号的电压的极性的变化一致地使第1背栅信号和第2背栅信号的电位按每固定期间变动。具体地说，可以使第1背栅信号的电位与第1视频信号的极性的变化对应地按每固定期间变动，使得当第1视频信号为正极性时第1背栅信号的电位为高电平，当第1视频信号为负极性时第1背栅信号的电位为低电平。同样地，可以使第2背栅信号的电位与第2视频信号的极性的变化对应地按每固定期间变动，使得当第2视频信号为正极性时第2背栅信号的电位为高电平，当第2视频信号为负极性时第2背栅信号的电位为低电平。
多路分配电路DMX可以包含至少包括2个单位电路(以下，称为“第1单位电路”、“第2单位电路”)的子电路。连接到第1单位电路的DMX电路用TFT的n个源极总线SL与连接到第2单位电路的DMX电路用TFT的n个源极总线SL可以在行方向上各Z个(Z为1以上的整数，在此Z＝1)地交替排列。在该情况下，可以是第1单位电路的DMX电路用TFT连接到第1极性源极总线，第2单位电路的DMX电路用TFT连接到第2极性源极总线。
各单位电路可以还具备n个控制信号支线和/或n个背栅信号支线。控制信号支线分别电连接到控制信号干线中的对应的1个控制信号干线。背栅信号支线分别电连接到背栅信号干线中的对应的1个背栅信号干线。如后所述，各子电路的第1单位电路和第2单位电路可以具有共用的控制信号支线。
此外，使用多路分配电路DMX的显示装置的动作、分时驱动的时序图等已公开于例如特开2008-225036号公报、特开2006-119404号公报、国际公开2011/118079号(专利文献1)等。在本说明书中，为了参考，援引特开2008-225036号公报、特开2006-119404号以及国际公开2011/118079号公报的全部公开内容。
以下，更具体地说明本实施方式的多路分配电路DMX的构成。
图2是示出本实施方式的多路分配电路DMX_A的一部分的图，示出包括第1单位电路和第2单位电路的子电路200。
在图2中，仅示出多个源极总线SL中的4个源极总线。将这些源极总线从一个端部(在此为左端)起按顺序分别称为第1源极总线SL1、第2源极总线SL2、第3源极总线SL3以及第4源极总线SL4。例如，第1源极总线SL1和第3源极总线SL3是被供应第1极性的视频信号V1的第1极性源极总线，第2源极总线SL2和第4源极总线SL4是被供应与第1极性相反的第2极性的视频信号V2的第2极性源极总线。
子电路200具备：第1单位电路和第2单位电路；多个(在此为2个)控制信号干线ASW、BSW(以下，有时总称为“控制信号干线SW”。)；以及第1背栅信号干线BGL(1)和第2背栅信号干线BGL(2)(以下，有时总称为“背栅信号干线BGL”。)。
在该例子中，各单位电路与2个源极总线SL对应(即n＝2)。第1单位电路与作为第1极性源极总线的第1源极总线SL1以及第3源极总线SL3对应。来自对应的视频信号线DO1的视频信号V1经由第1单位电路分配到第1源极总线SL1和第3源极总线SL3。第2单位电路与作为第2极性源极总线的第2源极总线SL2以及第4源极总线SL4对应。来自与第1单位电路不同的视频信号线DO2的视频信号V2经由第2单位电路分配到第2源极总线SL2和第4源极总线SL4。
第1单位电路具备2个薄膜晶体管(DMX电路用TFT)T1a、T1b和2个分支配线B1a、B1b。第2单位电路具备2个薄膜晶体管T2a、T2b和2个分支配线B2a、B2b。第1单位电路的分支配线B1a、B1b电连接到视频信号线DO1，第2单位电路的分支配线B2a、B2b电连接到视频信号线DO2。
第1单位电路的薄膜晶体管T1a、T1b的漏极电极分别连接到第1源极总线SL1、第3源极总线SL3，源极电极分别连接到分支配线B1a、B1b。第2单位电路的薄膜晶体管T2a、T2b的漏极电极分别连接到第2源极总线SL2、第4源极总线SL4，源极电极分别连接到分支配线B2a、B2b。薄膜晶体管T1a、T2a的前栅电极FG分别连接到控制信号干线ASW，从控制信号干线ASW向这些前栅电极FG供应控制信号。薄膜晶体管T1b、T2b的前栅电极FG分别连接到控制信号干线BSW，从控制信号干线BSW向这些前栅电极FG供应控制信号。
另外，连接到第1极性源极总线的第1单位电路的薄膜晶体管T1a、T1b的背栅电极BG电连接到背栅信号干线BGL(1)。从背栅信号干线BGL(1)向这些背栅电极BG供应第1背栅信号。另一方面，连接到第2极性源极总线的第2单位电路的薄膜晶体管T2a、T2b的背栅电极BG电连接到背栅信号干线BGL(2)。从背栅信号干线BGL(2)向这些背栅电极BG供应第2背栅信号。
当将正极性的视频信号供应到第1极性源极总线SL，将负极性的视频信号供应到第2极性源极总线时，供应到与第1极性源极总线SL连接的薄膜晶体管T1a、T1b的第1背栅信号的电位可以设定为比供应到与第2极性源极总线SL连接的薄膜晶体管T2a、T2b的第2背栅信号的电位高。另外，当将负极性的视频信号供应到第1极性源极总线SL，将正极性的视频信号供应到第2极性源极总线时，第1背栅信号的电位可以设定为比第2背栅信号的电位低。
图25和图26分别是例示具备多路分配电路DMX_A的显示面板1001、1002的俯视图。图25示出列反转驱动方式的显示面板，图26示出Z反转驱动方式的显示面板。在这些图中，省略了背栅信号干线。
在显示面板1001、1002中，第1极性源极总线与第2极性源极总线在行方向上各1个地交替排列。在相邻的2个源极总线SL之间，多个像素电极排列在列方向上，构成像素列。
在列反转驱动方式的显示面板1001中，各像素列中的多个像素电极均连接到同一源极总线SL。向构成1个像素列的多个像素电极写入同一极性的视频信号。向与该像素列相邻的像素列的像素电极写入相反的极性的视频信号。由此，在行方向上相邻的像素彼此之间，能使像素电极的电压的极性不同。
另一方面，在Z反转驱动方式的显示面板1002中，在各像素列中，连接到位于右侧的源极总线SL的像素电极与连接到位于左侧的源极总线SL的像素电极交替地配置。因此，不仅在行方向上相邻的像素彼此之间，而且在列方向上相邻的像素彼此之间，均能使像素电极的电压的极性不同。
＜多路分配电路DMX的动作＞
接着，说明进行列反转驱动方式或Z反转驱动方式的情况下的多路分配电路DMX_A的动作。
图3是示出多路分配电路DMX_A的子电路200(图2)的信号波形的一例的图(时序图)，示出栅极总线GL、控制信号干线ASW、BSW、视频信号V1、V2和源极总线SL1～SL4、背栅信号干线BGL(1)、BGL(2)的信号波形。在此，仅说明向第M级的栅极总线GL(M)和第(M+1)级的栅极总线GL(M+1)的写入动作部分。
横轴是时间。期间t1～t5是向栅极总线GL(M)的写入时间(1H期间)，期间t6～t10是向栅极总线GL(M+1)的写入时间(1H期间)。1V期间是从某行被选择到该行再次被选择为止的垂直扫描期间(或帧)，包含期间t1～t10。
在列反转驱动方式和Z反转驱动方式中，按每1V期间使视频信号V1、V2的极性反转。与此对应，在该例子中，使各背栅信号干线BGL的电位按每1V期间在高电平电位与低电平电位之间切换。
首先，在期间t1，控制信号干线ASW的控制信号为高电平(high)，各单位电路的2个DMX电路用TFT中的任一个被选择。在该例子中，薄膜晶体管T1a、T2a被选择。由此，视频信号V1经由薄膜晶体管T1a供应到第1源极总线SL1，视频信号V2经由薄膜晶体管T2a供应到第2源极总线SL2，进行第1源极总线SL1和第2源极总线SL2的充电。
在该1V期间中，视频信号V1具有正极性，视频信号V2具有负极性。因此，向第1源极总线SL1写入正极性的视频信号，向第2源极总线SL2写入负极性的视频信号。
在期间t2，控制信号干线ASW的控制信号成为低电平(low)，薄膜晶体管T1a、T2a的栅极成为截止，因此第1源极总线SL1和第2源极总线SL2的电位确定。
在期间t3，控制信号干线BSW的控制信号成为高电平，各单位电路的另一个DMX电路用TFT被选择。在该例子中，薄膜晶体管T1b、T2b被选择。由此，视频信号V1经由薄膜晶体管T1b供应到第3源极总线SL3，视频信号V2经由薄膜晶体管T2b供应到第4源极总线SL4，进行第3源极总线SL3和第4源极总线SL4的充电。向第3源极总线SL3写入正极性的视频信号，向第4源极总线SL4写入负极性的视频信号。
接着，在期间t4，控制信号干线BSW的控制信号成为低电平，薄膜晶体管T1b、T2b的栅极成为截止，因此第3源极总线SL3和第4源极总线SL4的电位确定。
在期间t5，栅极总线GL(M)的控制信号的电位成为低电平，像素电位的写入完成。
期间t6～t10的动作也与上述的期间t1～t5的动作同样。这样，依次进行向全部的栅极总线GL的写入动作，在1V期间中，全部的像素行的写入完成。
在该1V期间中，背栅信号干线BGL(1)的电位固定为高电平，背栅信号干线BGL(2)的电位固定为低电平。也就是说，供应到用于向源极总线SL1、SL3写入正极性的视频信号的薄膜晶体管T1a、T1b的背栅电极的第1背栅信号的电位比供应到用于向源极总线SL2、SL4写入负极性的视频信号电位的薄膜晶体管T2a、T2b的背栅电极的第2背栅信号的电位高。
下一1V期间的动作也基本上与上述同样。但是，将视频信号V1切换到负极性，将视频信号V2切换到正极性。与此对应，将背栅信号干线BGL(1)的电位切换到低电平，将背栅信号干线BGL(2)的电位切换到高电平。因此，在该1V期间中，向源极总线SL1、SL3写入负极性，向源极总线SL2、SL4写入正极性。供应到用于向源极总线SL1、SL3写入负极性的视频信号的薄膜晶体管T1a、T1b的背栅电极的第1背栅信号的电位比供应到用于向源极总线SL2、SL4写入正极性的视频信号的薄膜晶体管T2a、T2b的背栅电极的第2背栅信号的电位低。
接着，说明进行点反转驱动方式的情况下的多路分配电路DMX_A的动作。
图4是示出多路分配电路DMX_A的子电路200(图2)的信号波形的另一例的图(时序图)，示出栅极总线GL、控制信号干线ASW、BSW、视频信号V1、V2和源极总线SL1～SL4、背栅信号干线BGL(1)、BGL(2)的信号波形的一例。在此，仅说明向第M级的栅极总线GL(M)和第(M+1)级的栅极总线GL(M+1)的写入动作部分。
在点反转驱动方式中，使供应到各源极总线SL的视频信号V1、V2的极性按每1H期间不同。与此对应，在该例子中，按每1H期间切换各背栅信号干线BGL的电位。
具体地说，在时间t1～t5中，与图3同样，向源极总线SL1、SL3写入正极性的视频信号电位，向源极总线SL2、SL4写入负极性的视频信号电位。背栅信号干线BGL(1)的电位固定为高电平，背栅信号干线BGL(2)的电位固定为低电平。即，供应到与第1和第3源极总线SL1、SL3连接的薄膜晶体管T1a、T1b的背栅电极的第1背栅信号的电位比供应到与第2和第4源极总线SL2、SL4连接的薄膜晶体管T2a、T2b的背栅电极的第2背栅信号的电位高。
在接下来的时间t6～t10中，向源极总线SL1、SL3写入负极性的视频信号，向源极总线SL2、SL4写入正极性的视频信号。背栅信号干线BGL(1)的电位切换到低电平，并固定为低电平。同样地，背栅信号干线BGL(2)的电位切换到高电平，并固定为高电平。即，供应到与第1和第3源极总线SL1、SL3连接的薄膜晶体管T1a、T1b的背栅电极的第1背栅信号的电位比供应到与第2和第4源极总线SL2、SL4连接的薄膜晶体管T2a、T2b的背栅电极的第2背栅信号的电位低。
如参照图3和图4说明的那样，在本实施方式中，按每固定期间使源极总线SL的写入极性不同，与此对应，也能使背栅信号干线BGL的背栅信号的电位按每固定期间进行切换。具体地说，可以将供应到向源极总线SL写入正极性的视频信号的薄膜晶体管的背栅信号的电位在1H期间或1V期间固定为高电平，将供应到向源极总线SL写入负极性的视频信号电位的薄膜晶体管的背栅信号的电位在1H期间或1V期间固定为低电平。背栅信号的电位固定为高电平的期间(例如1H期间或1V期间)比控制信号的电位固定为高电平的期间(即，该单位电路内的选择开关的接通期间)长。
＜DMX电路用TFT的构成＞
接着，说明本实施方式的DMX电路用TFT的构成的一例。如上所述，DMX电路用TFT具有具备上部栅极电极和下部栅极电极的双栅结构。在此，以氧化物半导体TFT为例进行说明，但是DMX电路用TFT也可以是硅半导体TFT等其它TFT。此外，本实施方式的有源矩阵基板1000只要具有至少1个具有双栅结构的TFT作为DMX电路用TFT即可，可以进一步包含具有其它结构的电路TFT。
以下，说明使用上部栅极电极作为“背栅电极BG”，使用下部栅极电极作为“前栅电极FG”的例子。此外，也可以使用下部栅极电极作为背栅电极，使用上部栅极电极作为前栅电极。
图5的(a)和(b)分别是用作DMX电路用TFT的薄膜晶体管10的俯视图和截面图。
DMX电路用TFT支撑于基板1上，形成在非显示区域。DMX电路用TFT具备：下部栅极电极3，其配置在基板1上；栅极绝缘层(也称为第1绝缘层。)5，其覆盖下部栅极电极3；氧化物半导体层7；以及源极电极8和漏极电极9。氧化物半导体层7以隔着栅极绝缘层5与下部栅极电极3至少部分地重叠的方式配置在栅极绝缘层5上。在此，下部栅极电极3是前栅电极FG。
源极电极8设置在氧化物半导体层7上，与氧化物半导体层7的一部分接触。漏极电极9设置在氧化物半导体层7上，与氧化物半导体层7的另一部分接触。将氧化物半导体层7中的与源极电极8接触的部分称为源极接触区域7s，将氧化物半导体层7中的与漏极电极9接触的部分称为漏极接触区域7d。当从基板1的法线方向观看时，位于源极接触区域7s和漏极接触区域7d之间并且与下部栅极电极3重叠的区域为“沟道区域7c”。在本实施方式中，在氧化物半导体层7中，当将在沟道长度方向上相互相对的端部设为p1、p2时，源极接触区域7s配置在沟道区域7c的端部p1侧，漏极接触区域7d配置在沟道区域7c的端部p2侧。此外，在本说明书中，在与基板1平行的面内，将与电流在沟道区域7c中流动的方向平行的方向DL称为“沟道长度方向”，将与沟道长度方向DL正交的方向DW称为“沟道宽度方向”。沟道区域7c的沿着沟道长度方向DL的长度为沟道长度L，沿着沟道宽度方向DW的长度为沟道宽度W。
DMX电路用TFT另外还具备上部栅极电极14作为背栅电极BG。上部栅极电极14隔着无机绝缘层11(也称为第2绝缘层。)配置在氧化物半导体层7上。当从基板1的法线方向观看时，上部栅极电极14与氧化物半导体层7至少部分地重叠。
上部栅极电极14与背栅信号干线BGL中的任一个电连接。背栅信号干线BGL可以形成在源极金属层、栅极金属层或者这些以外的导电层。在该例子中，背栅信号干线BGL与上部栅极电极14使用同一导电膜而一体地形成。背栅信号干线BGL也可以形成在与上部栅极电极14不同的层。在该情况下，可以设置连接背栅信号干线BGL和上部栅极电极14的接触部。
无机绝缘层11可以配置为与源极电极8和漏极电极9的上表面以及氧化物半导体层7的沟道区域7c接触。无机绝缘层11位于上部栅极电极14与氧化物半导体层7之间，作为栅极绝缘膜发挥功能。
在本实施方式中，源极电极8和漏极电极9与源极总线SL(图1)使用同一导电膜形成。将与源极总线SL使用同一导电膜形成的层称为“源极金属层”。另外，下部栅极电极3与栅极总线GL(图1)使用同一导电膜形成。将与栅极总线GL使用同一导电膜形成的层称为“栅极金属层”。
此外，在横电场模式的显示装置中应用的有源矩阵基板中，在显示区域，下部透明电极和上部透明电极隔着电介质层配置(参照图16)。下部透明电极和上部透明电极中的一方是像素电极PE，另一方是共用电极CE。在该情况下，上部栅极电极14能与下部透明电极或上部透明电极使用同一透明导电膜(例如In-Zn-O)形成。在与下部透明电极使用同一透明导电膜形成上部栅极电极14的情况下，作为钝化膜的无机绝缘层11能作为栅极绝缘膜发挥功能。在与上部透明电极使用同一透明导电膜形成上部栅极电极14的情况下，无机绝缘层11和电介质层能作为栅极绝缘膜发挥功能。
当从基板1的法线方向观看时，下部栅极电极3具有相互相对的第1边缘部3e1和第2边缘部3e2，第1边缘部3e1和第2边缘部3e2可以大致在沟道宽度方向DW上延伸。下部栅极电极3可以是在沟道宽度方向DW上延伸的控制信号支线C的一部分。另外，当从基板1的法线方向观看时，氧化物半导体层7可以位于下部栅极电极3的周缘的内部。
当从基板1的法线方向观看时，源极电极8可以在沟道宽度方向DW上横穿氧化物半导体层7地延伸。如图所示，源极电极8的相互相对的边缘部8e1、8e2均可以位于氧化物半导体层7上。同样地，漏极电极9可以在沟道宽度方向DW上横穿氧化物半导体层7地延伸。漏极电极9的相互相对的边缘部9e1、9e2均可以位于氧化物半导体层7上。当从基板1的法线方向观看时，上部栅极电极14具有相互相对并且在沟道宽度方向WD上延伸的2个边缘部14e1、14e2。边缘部14e1、14e2可以在大致沟道宽度方向DW上横穿氧化物半导体层7地延伸。
＜本实施方式的效果＞
以下，使用实验结果说明控制供应到DMX电路用TFT的背栅电极的信号电压的效果。
(i)评价用TFT的制作
制作了具有背栅的双栅结构TFT10d和不具有背栅的单栅结构TFT10s作为评价用TFT。
图6的(a)和(b)分别是示出双栅结构TFT10d和单栅结构TFT10s的截面图。在图6中，对与图5同样的构成要素标注同一附图标记。在任一TFT中，均将沟道长度L设为6μm，将沟道宽度W设为10μm。
双栅结构TFT10d具有前面参照图5描述的构成。但是，在无机绝缘层11上设置有有机绝缘层12作为平坦化膜。在有机绝缘层12形成有到达无机绝缘层11的开口部12p。上部栅极电极14设置在开口部12p内，以在开口部12p内与无机绝缘层11接触的方式配置。上部栅极电极14可以从开口部12p内延伸设置在有机绝缘层12的一部分上。在有机绝缘层12和上部栅极电极14上设置有上部绝缘层16。下部栅极电极3是前栅电极FG，上部栅极电极14是背栅电极BG。
单栅结构TFT10s在由无机绝缘层11和有机绝缘层12覆盖，不具有上部栅极电极14这点与双栅结构TFT10d不同。
(ii)双栅结构TFT10d的阈值电压Vth
在双栅结构TFT10d中，改变背栅电压(背栅-源极间电压)Vbg而调查了Vg-Id特性(初始特性)的变化。在此，对源极-漏极间施加20V的电压(Vds＝20V)，分别测定背栅电压Vbg为-4V、-2V、0V、2V、4V时的漏极电流Id。
图7的(a)是示出Vg-Id特性的背栅电压Vbg依赖性的图。横轴是栅极-源极间电压(栅极电压)Vgs，纵轴是漏极电流Id。从该结果可知，通过控制背栅电压Vbg，能控制阈值电压Vth。可知越使背栅电压Vbg向正方向增加，则阈值电压Vth越低，在同一栅极电压Vgs时越能增大导通电流。
图7的(b)是例示背栅电压Vbg和导通电流的增加率(％)的关系的坐标图。在此，测定栅极电压Vgs：10V、Vds：0.1V时的导通电流。导通电流的增加率是相对于Vbg＝0(V)时的导通电流的比例。在该例子中，可知在背栅电压Vbg＝6(V)时，导通电流增加到1.5倍。当导通电流增加到1.5倍时，TFT的沟道宽度能减小到2/3。作为一例，当TFT的沟道宽度从300μm减小到200μm时，非显示区域(边框区域)的宽度能减小0.1mm，并且，驱动电力能减小到2/3。
(iii)双栅结构TFT10d的应力耐压
首先，调查了背栅的有无与TFT的应力耐压的关系。
图8的(a)是示出Vds应力施加时间与导通电流的关系的图。横轴是Vds应力的施加时间(秒)，纵轴是各TFT的Vds应力施加后的导通电流相对于Vds应力施加前的初始导通电流的比例ΔIon(％)。双栅结构TFT10d的背栅电压(背栅-源极间电压)Vbg为0V。
根据该测定结果可知，在单栅结构TFT10s中，由于Vds应力而导通电流大大地降低，发生了劣化。与此相对，在双栅结构TFT10d中，与单栅结构TFT10s相比，大幅地抑制了由Vds应力引起的导通电流的降低。若比较相对于初始导通电流的比例ΔIon为80％的应力施加时间，则耐压是改善了约2个数量级。因此可知，通过设置背栅，能改善TFT的对Vds应力的耐压。
接着，改变背栅电压Vbg而调查了对Vds应力的耐压。
图8的(b)是示出Vds应力耐压的背栅电压Vbg依赖性的图。横轴是Vd＝20V时的初始阈值电压Vth(参照图8的(a))，纵轴是Vds应力耐压。根据该结果可知，随着背栅电压Vbg向正方向变大，初始的阈值电压Vth变小，但是Vds应力耐压会降低。
接下来，为了更详细地调查双栅结构TFT的背栅电压与应力耐压的关系，进行PBT应力试验。
图9的(a)和(b)是例示对双栅结构TFT的PBT应力(正偏压加热应力)试验结果的图。在测定中使用具有图6的(a)所示的结构的双栅结构TFT。但是，设为沟道长度L：4μm，沟道宽度W：20μm。
图9的(a)是例示双栅结构TFT的背栅电压Vbg与由PBT应力引起的阈值电压Vth的变化的关系的图。图9的(b)是例示双栅结构TFT的背栅电压Vbg与由PBT应力引起的阈值电压的移动量ΔVth的关系的图。纵轴的移动量ΔVth是应力试验初期的阈值电压与施加PBT应力2000秒后的阈值电压的差。
如图9的(a)所示，在应力试验初期，当向背栅施加正偏压时(背栅电压Vbg＞0)，阈值电压有效地向负方向移动，因此动作余量(margin)增加。但是，随着应力施加时间变长，阈值电压逐渐变高(接近背栅电压Vbg＝0的阈值电压)，动作余量变小。考虑这是因为，由PBT应力引起的劣化量增大了，而背栅电压Vbg的施加所产生的效果减小了。
如图9的(b)所示，背栅电压Vbg越大，则由PBT应力引起的阈值电压的移动量ΔVth越增大。由此可知，背栅电压Vbg越大，则由PBT应力引起的劣化量越增大。
从(ii)、(iii)的实验结果可知，当供应到背栅的信号电压设定为使得背栅电压Vbg大于0(V)时，能有效地提高薄膜晶体管的驱动力。背栅电压Vbg例如可以是+2V以上或+4V以上。另一方面，背栅电压Vbg越大，则由电压应力引起的劣化越大。其结果是，有可能致使背栅电压Vbg的施加所产生的效果(使阈值电压有效地负移动的效果)变小，或者TFT的可靠性降低。
对此，根据本实施方式，通过控制供应到DMX电路用TFT的背栅电极的背栅信号的电位，能将作为背栅信号的电位与视频信号的电位之差的背栅电压Vbg调整到规定的范围。另外，也能根据供应到DMX电路用TFT的源极电极的视频信号的极性，使背栅信号的电位不同。例如，当视频信号是负极性时，与是正极性时相比，通过将背栅信号的电位设定得低，能抑制由DMX电路用TFT的电压应力引起的劣化，更可靠地实现背栅电压Vbg的施加所产生的效果。
以下，参照附图具体地说明本实施方式的效果。
将使连接到DMX电路用TFT的源极总线SL的电位从低电位增加到高电位(例如，在正极性时从0V到+5V，在负极性时从-5V到0V)的情况称为“最坏情况”。图10和图11分别是示出最坏情况下的背栅电压Vbg的控制的参考例和实施例1的图。各图的(a)示出将正极性的视频信号供应到源极总线SL，使源极总线SL的电位从0V增加到+5V时的DMX电路用TFT71。各图的(b)示出将负极性的视频信号供应到源极总线SL，使源极总线SL的电位从-5V增加到0V时的DMX电路用TFT72。
在图10所示的参考例中，不管写入极性如何均将同一电压(在此为8V)的背栅信号供应到DMX电路用TFT71、72的背栅电极。DMX电路用TFT71、72的背栅电压(背栅-源极间的电压)Vbg分别为3V和8V。也就是说，在写入负极性的视频信号时，与写入正极性的视频信号时相比，背栅电压Vbg变大。因此，由DMX电路用TFT72的电压应力引起的劣化有可能变大。
对此，在图11所示的实施例1中，根据写入极性而使施加到DMX电路用TFT71、72的背栅电极的信号电压不同。在此，向DMX电路用TFT71的背栅电极施加8V的电压，向DMX电路用TFT72的背栅电极施加3V的电压。DMX电路用TFT71、72的背栅电压Vbg不管写入极性如何均为3V。因此，与参考例相比，能减小DMX电路用TFT72的背栅电压Vbg，因此能抑制电压应力所引起的劣化。此外，在写入负极性的视频信号时，栅极电压(前栅极-源极间电压)Vgs足够高(在此为Vbg＝10V)，因此即使降低施加到背栅电极的电压，也能确保足够的驱动力。
这样，能将供应到DMX电路用TFT72的背栅信号的电位设定得比供应到DMX电路用TFT71的背栅信号的电位低，由此能减小DMX电路用TFT的电压应力并且提高驱动力。
此外，在上述的实施例1中，DMX电路用TFT71、72的背栅电压Vbg相等，但是它们的值也可以不同。能适当设定为供应到DMX电路用TFT72的背栅信号的电位比供应到DMX电路用TFT71的背栅信号的电位低，并且DMX电路用TFT72的背栅电压Vbg大于0V(正偏压)。
＜多路分配电路DMX_A的布局例＞
图12是示出本实施方式的多路分配电路DMX_A的布局的一例的俯视图。多路分配电路DMX_A具有多个子电路200。各子电路200如前面参照图2所述的那样具有第1单位电路和第2单位电路。第1单位电路和第2单位电路分别与2个源极总线SL对应(即n＝2)。
当从基板1的法线方向观看时，多路分配电路DMX_A配置在显示区域DR的下方。在该例子中，多路分配电路DMX_A的多个子电路200排列在x方向上。各子电路200具有在y方向上延伸的形状。
当从基板1的法线方向观看各子电路200时，配置有第1单位电路的DMX电路用TFT的第1单位电路形成区域u1位于配置有第2单位电路的DMX电路用TFT的第2单位电路形成区域u2的显示区域侧。也就是说，第1单位电路位于第2单位电路与显示区域之间。在本说明书中，将这种构成称为“2级构成”。
控制信号干线ASW、BSW配置在多路分配电路DMX_A与非显示区域FR的周缘之间。控制信号干线ASW、BSW可以在x方向上延伸。虽然未图示，但是在多路分配电路DMX_A与非显示区域FR的周缘之间，设置有以COG方式安装的驱动电路和视频信号线。
背栅信号干线BGL(1)在各第1单位电路的附近在x方向上延伸，背栅信号干线BGL(2)在各第2单位电路的附近在x方向上延伸。如图所示，可以是背栅信号干线BGL(1)配置在位于第1单位电路形成区域u1与第2单位电路形成区域u2之间的区域(以下，称为“连接区域”)us，背栅信号干线BGL(2)配置在第2单位电路形成区域u2的下侧(与显示区域相反的一侧)。或者，也可以是背栅信号干线BGL(1)配置在第1单位电路形成区域u1的显示区域侧，背栅信号干线BGL(2)配置在连接区域us(或第2单位电路形成区域u2的下侧)。当至少其中一种背栅信号干线BGL配置在连接区域us时，能抑制多路分配电路DMX的电路面积的增大。虽然未图示，但是背栅信号干线BGL(1)具有朝向各第1单位电路形成区域u1突出而作为上部栅极电极发挥功能的凸部。同样地，背栅信号干线BGL(2)具有朝向各第2单位电路形成区域u2突出而作为上部栅极电极发挥功能的凸部。此外，背栅信号干线BGL(1)、BGL(2)分别可以以横穿第1单位电路形成区域u1、第2单位电路形成区域u2的方式延伸。
背栅信号干线BGL(1)、BGL(2)的配置不限于图示的例子。另外，背栅信号干线BGL(1)、BGL(2)与各薄膜晶体管的上部栅极电极14可以使用不同的导电膜形成。例如可以是，包含各薄膜晶体管的上部栅极电极14的背栅信号支线形成在透明导电层内，背栅信号干线BGL(1)、BGL(2)形成在栅极金属层等电阻较低的导电层内。在该情况下，要设置将背栅信号干线BGL(1)、BGL(2)和对应的背栅信号支线电连接的接触部。
图13是例示多路分配电路DMX_A的1个子电路200A的布局的放大俯视图。
第1单位电路具有：配置在第1单位电路形成区域u1的薄膜晶体管T1a、T1b；以及分支配线B1a、B1b。第2单位电路具有：配置在第2单位电路形成区域u2的薄膜晶体管T2a、T2b；以及分支配线B2a、B2b。第1单位电路和第2单位电路还具有共用的控制信号支线C1、C2。控制信号支线C1、C2分别电连接到控制信号干线ASW、BSW。
第1单位电路和第2单位电路的分支配线B1a、B2a、B1b、B2b(有时总称为“分支配线B”。)、控制信号支线C1、C2以及源极总线SL1～SL4均在y方向上延伸。背栅信号干线BGL(1)、BGL(2)均在x方向上延伸。在该例子中，各薄膜晶体管的沟道长度方向DL与x方向大致平行，沟道宽度方向DW与y方向大致平行。
控制信号支线C1、C2分别包含作为对应的DMX电路用TFT的栅极电极发挥功能的部分。例如，控制信号支线C1当从基板1的法线方向观看时位于分支配线B1a与分支配线B2a之间。控制信号支线C1具有在x方向上向分支配线B2a侧突出并且作为薄膜晶体管T2a的栅极电极发挥功能的凸部和在x方向上向分支配线B2a侧突出并且作为薄膜晶体管T1a的栅极电极发挥功能的凸部。薄膜晶体管T1a和薄膜晶体管T2a的氧化物半导体层7分别配置在控制信号支线C1的这些凸部上。这样，第1单位电路中的1个DMX电路用TFT与第2单位电路中的1个DMX电路用TFT具有一体地形成于同一控制信号支线C的栅极电极，在同一控制信号支线C之上空开间隔地配置(2级构成)。
分支配线B和视频信号线DO可以形成在源极金属层内。下部栅极电极3和控制信号干线SW可以形成在栅极金属层内。另外，上部栅极电极14和背栅信号干线BGL可以形成在与像素电极或共用电极使用同一导电膜形成的透明导电层内。上部栅极电极14可以与对应的背栅信号干线BGL一体地形成。
各薄膜晶体管的上部栅极电极14连接到对应的背栅信号干线BGL。在此，背栅信号干线BGL(1)、BGL(2)分别以与第1单位电路形成区域u1、第2单位电路形成区域u2不重叠的方式在x方向上延伸。背栅信号干线BGL(1)可以具有作为第1单位电路的薄膜晶体管T1a、T1b的背栅电极BG发挥功能的凸部。同样地，背栅信号干线BGL(2)可以具有作为第2单位电路的薄膜晶体管T2a、T2b的背栅电极BG发挥功能的凸部。此外，虽然未图示，但是背栅信号干线BGL(1)可以包含横穿第1单位电路形成区域u1地延伸并且作为第1单位电路的薄膜晶体管T1a、T1b的背栅电极BG发挥功能的部分。同样地，背栅信号干线BGL(2)可以包含横穿第2单位电路形成区域u2地延伸并且作为第1单位电路的薄膜晶体管T2a、T2b的背栅电极BG发挥功能的部分。
源极总线SL1～SL4分别包含与对应的DMX电路用TFT的氧化物半导体层7接触并且作为漏极电极发挥功能的部分。例如第1源极总线SL1从显示区域DR在y方向上延伸，与薄膜晶体管T1a的氧化物半导体层7的上表面接触。第2源极总线SL2从显示区域DR在薄膜晶体管T1a与薄膜晶体管T1b之间在y方向上延伸，与薄膜晶体管T2a的氧化物半导体层7的上表面接触。
分支配线B1a、B2a、B1b、B2b分别包含与对应的DMX电路用TFT的氧化物半导体层7接触并且作为源极电极发挥功能的部分。例如分支配线B2a从COG侧在y方向上延伸，与薄膜晶体管T2a的氧化物半导体层7的上表面接触。分支配线B1b从COG侧在薄膜晶体管T2a与薄膜晶体管T2b之间在y方向上延伸，与薄膜晶体管T1b的氧化物半导体层7的上表面接触。
当从基板1的法线方向观看时，第1单位电路的DMX电路用TFT配置在与第2单位电路对应的第N个和第(N+2)个源极总线SL之间(N是自然数)。例如，薄膜晶体管T1b配置在第2源极总线SL2和第4源极总线SL4之间。另外，第2单位电路的DMX电路用TFT配置在第1单位电路的相邻的2个分支配线B之间。例如，薄膜晶体管T2a配置在第1单位电路的分支配线B1a、B1b之间。
多路分配电路DMX_A可以由无机绝缘层(钝化膜)11(参照图5)覆盖。在无机绝缘层11上可以具有有机绝缘层12(参照图6)等平坦化膜，也可以不具有。例如可以是，有源矩阵基板1000中的显示区域DR由有机绝缘层12覆盖，非显示区域FR上未由有机绝缘层12覆盖。也可以是以覆盖多路分配电路DMX的方式设置有机绝缘层12，有机绝缘层12在位于薄膜晶体管上的部分具有开口部(参照图6)。
在本实施方式中，各DMX电路用TFT的漏极电极是源极总线SL的一部分，源极电极是分支配线B的一部分，栅极电极是控制信号支线C的一部分。另外，设置有由2个以上的单位电路共用的控制信号支线C。由此，能更有效地减小多路分配电路DMX所需要的面积。另外，通过在y方向上增大沟道宽度W，能进一步提高电流驱动力。
而且，在本实施方式中，以2级构成来配置多个单位电路，因此即使源极总线SL的排列间距变窄，也能形成期望的尺寸的DMX电路用TFT。当多个单位电路以一级构成配置时，可能需要在相邻的2个源极总线SL之间配置DMX电路用TFT。与此相对，在本实施方式中，例如，只要在第N个源极总线SL与第(N+2)个源极总线SL之间配置DMX电路用TFT即可，因此能形成具有期望的沟道长度和重叠长度的可靠性高的DMX电路用TFT。因此，本实施方式也能适合应用于超过例如1000ppi的超高清的有源矩阵基板。通过单片地形成使用氧化物半导体的多路分配电路DMX，能减小非显示区域的配线/端子部区域的面积，因此能实现窄边框化。
此外，在此示出了2级构成的例子，但是也能采用3级以上的构成。在该情况下，与上述同样，各子电路包含3个以上的单位电路，这些单位电路的DMX电路用TFT可以在共用的控制信号支线上空开间隔地配置。
图14是示出多路分配电路DMX_A的另一子电路200B的一部分的俯视图。
在子电路200B中，对于1个源极总线SL，设置有并联连接的多个薄膜晶体管，这一点与图13所示的子电路200A不同。
在该例子中，例如相互并联连接的多个薄膜晶体管T1a连接到第1源极总线SL1。这些薄膜晶体管T1a在控制信号支线C1上排列在y方向，具有控制信号支线C1的一部分作为栅极电极，具有分支配线B1a的一部分作为源极电极，具有第1源极总线SL1的一部分作为漏极电极。同样地，并联连接的多个薄膜晶体管T2a、T1b、T2b分别连接到其它源极总线SL1～SL4。根据这种构成，能抑制电路面积的增大并且进一步提高电流驱动力。
在子电路200B中，对于排列在y方向上的多个薄膜晶体管设置有共用的上部栅极电极14。共用的上部栅极电极14可以在y方向上延伸。共用的上部栅极电极14分别连接到对应的背栅信号干线BGL。
(其它的变更)
上述以各单位电路与2个源极总线对应的(n＝2)多路分配电路DMX_A为例进行了说明，但是本实施方式的多路分配电路的单位电路也可以与3个以上的源极总线对应(n＝3)。
图15是示出本实施方式的另一多路分配电路DMX_B的子电路300的构成的图。
多路分配电路DMX_B具备多个子电路300和3个控制信号干线ASW、BSW、CSW。
子电路300与前述的子电路200等同样，具有第1单位电路和第2单位电路。但是，各单位电路将来自视频信号线DO(N)的视频信号V1分配到每隔1个排列的3个源极总线SL，这一点与图2所示的子电路200不同。
第1单位电路与每隔1个排列的第1、第3以及第5源极总线SL1、SL3、SL5对应，第2单位电路与每隔一个排列的第2、第4以及第6源极总线SL2、SL4、SL6对应。在此，第1、第3以及第5源极总线SL1、SL3、SL5是第1极性源极总线，第2、第4以及第6源极总线SL2、SL4、SL6是被供应与第1极性源极总线相反的极性的视频信号的第2极性源极总线。
第1单位电路包含3个薄膜晶体管(DMX电路用TFT)T1a、T1b、T1c和3个分支配线B1a、B1b、B1c。第2单位电路包含3个薄膜晶体管(DMX电路用TFT)T2a、T2b、T2c和3个分支配线B2a、B2b、B2c。第1单位电路的分支配线B1a、B1b、B1c电连接到视频信号线DO1，第2单位电路的分支配线B2a、B2b、B2c电连接到视频信号线DO2。第1单位电路的薄膜晶体管T1a、T1b、T1c的漏极电极分别连接到第1源极总线SL1、第3源极总线SL3、第5源极总线SL5，源极电极分别连接到分支配线B1a、B1b、B1c。第2单位电路的薄膜晶体管T2a、T2b、T2c的漏极电极分别连接到第2源极总线SL2、第4源极总线SL4、第6源极总线SL6，源极电极分别连接到分支配线B2a、B2b、B2c。薄膜晶体管T1a、T2a的栅极电极分别连接到控制信号干线ASW。薄膜晶体管T1b、T2b的栅极电极分别连接到控制信号干线BSW。薄膜晶体管T1c、T2c的栅极电极分别连接到控制信号干线CSW。另外，第1单位电路的薄膜晶体管T1a、T1b、T1c的背栅连接到背栅信号干线BGL(1)。第2单位电路的薄膜晶体管T2a、T2b、T2c的背栅连接到背栅信号干线BGL(2)。
图16是示出多路分配电路DMX_B的布局的一例的放大俯视图。
与前述的子电路200A、200B同样，在各子电路300中，配置有第1单位电路的薄膜晶体管T1a、T1b、T1c的第1单位电路形成区域u1可以位于比配置有第2单位电路的薄膜晶体管T2a、T2b、T2c的第2单位电路形成区域u2靠显示区域侧的位置。
本实施方式的多路分配电路的构成不限于上述。例如，也可以将由各控制信号干线SW供应的控制信号进行相位展开。在上述的多路分配电路DMX_A、DMX_B中具有n个控制信号干线SW，但是也可以设置K×n(K是2以上的整数)的控制信号干线SW。通过进行控制信号干线SW的控制信号的相位展开，能减少连接到1个控制信号干线SW的单位电路的数量，因此能减小施加到各控制信号干线SW的负荷。其结果是，能减小控制信号的转变时间(上升和下降)，因此能进行更高速的动作。
(第2实施方式)
在第2实施方式的多路分配电路中，根据写入极性(视频信号的极性)使供应到DMX电路用TFT的前栅电极的控制信号的电位不同，这一点与第1实施方式的多路分配电路不同。
图17示出本实施方式的多路分配电路DMX_C的1个子电路400。
子电路400具有至少n个(在此为2个)第1控制信号干线ASW(1)、BSW(1)和至少n个(在此为2个)第2控制信号干线ASW(2)、BSW(2)作为多个控制信号干线，这一点与图2所示的子电路200不同。
与被供应第1视频信号的第1极性源极总线SL连接的各DMX电路用TFT的前栅电极FG电连接到第1控制信号干线ASW(1)、BSW(1)中的1个。与被供应具有与第1视频信号相反的极性的第2视频信号的第2极性源极总线SL连接的各DMX电路用TFT的前栅电极FG电连接到第2控制信号干线ASW(2)、BSW(2)中的1个。
在该例子中，子电路400具有与作为第1极性源极总线的第1和第3源极总线SL1、SL3对应的第1单位电路以及与作为第2极性源极总线的第2和第4源极总线SL2、SL4对应的第2单位电路。
第1单位电路的薄膜晶体管T1a、T1b的前栅电极FG分别连接到第1控制信号干线ASW(1)、BSW(1)。第2单位电路的薄膜晶体管T2a、T2b的前栅电极FG分别连接到第2控制信号干线ASW(2)、BSW(2)。其它的构成与子电路200同样，因此省略说明。
当将第1控制信号干线和第2控制信号干线之中，与在各1V期间(或1H期间)中进行正极性的写入的DMX电路用TFT连接的控制信号干线的控制信号的高电平电位设为VGH1且低电平电位设为VGL1，与在各1V期间(或1H期间)中进行负极性的写入的DMX电路用TFT连接的控制信号干线的控制信号的高电平电位设为VGH2且低电平电位设为VGL2时，高电平电位VGH1设定得比高电平电位VGH2高(VGH1＞VGH2)。同样地，低电平电位VGL1也可以设定得比低电平电位VGL2高(VGL1＞VGL2)。
第1控制信号干线ASW(1)和第2控制信号干线ASW(2)的控制信号可以是同相信号。第1控制信号干线ASW(1)和第2控制信号干线ASW(2)之中，与将正极性的视频信号供应到源极总线SL的DMX电路用TFT连接的控制信号干线的控制信号可以具有使与将负极性的视频信号供应到源极总线SL的DMX电路用TFT连接的控制信号干线的控制信号向高电位侧进行了移动的波形。同样地，第1控制信号干线BSW(1)和第2控制信号干线BSW(2)的控制信号也可以是同相信号，其中一方的控制信号具有使另一方的控制信号向高电位侧进行了移动的波形。
各控制信号干线的控制信号的电位VGH1/VGL1、VGH2/VGL2可以根据写入极性的反转而按每固定期间(例如1V期间或1H期间)进行切换。
接下来，说明多路分配电路DMX_C的动作。
图18是例示进行列反转驱动方式的情况下的多路分配电路DMX_C的子电路400(图17)的信号波形的图(时序图)，是示出栅极总线GL、第1控制信号干线ASW(1)、ASW(2)、第2控制信号干线BSW(1)、BSW(2)、视频信号V1、V2和源极总线SL1～SL4、背栅信号干线BGL(1)、BGL(2)的信号波形的一例的图。在此，仅说明向第M级的栅极总线GL(M)和第(M+1)级的栅极总线GL(M+1)的写入动作部分。
在列反转驱动方式中，按每1V期间使源极总线SL的写入极性不同。与此对应，在此，将各控制信号干线的控制信号的电位和背栅信号干线BGL(1)、BGL(2)的背栅信号的电位按每1V期间进行切换。
期间t1～t5是向栅极总线GL(M)的写入时间(1H期间)，期间t6～t10是向栅极总线GL(M+1)的写入时间(1H期间)。
首先，在期间t1，第1控制信号干线ASW(1)和第2控制信号干线ASW(2)的控制信号为高电平(high)，各单位电路中的其中一个DMX电路用TFT被选择。第1控制信号干线ASW(1)和第2控制信号干线ASW(2)的控制信号是同相信号。第1控制信号干线ASW(1)的控制信号设定为高电平电位VGH1，第2控制信号干线ASW(2)的控制信号设定为高电平电位VGH2(VGH1＞VGH2)。
在该例子中，薄膜晶体管T1a、T2a被选择。由此，视频信号V1经由薄膜晶体管T1a供应到第1源极总线SL1，视频信号V2经由薄膜晶体管T2a供应到第2源极总线SL2，进行第1源极总线SL1和第2源极总线SL2的充电。在该1V期间，视频信号V1具有正极性，视频信号V2具有负极性。
在期间t2，第1控制信号干线ASW(1)和第2控制信号干线ASW(2)的控制信号为低电平(low)。第1控制信号干线ASW(1)的控制信号设定为低电平电位VGL1，第2控制信号干线ASW(2)的控制信号设定为低电平电位VGL2(VGL1＞VGL2)。其结果是，薄膜晶体管T1a、T2a的栅极变为截止，因此第1源极总线SL1和第2源极总线SL2的电位确定。
在期间t3，第1控制信号干线BSW(1)和第2控制信号干线BSW(2)的控制信号为高电平，各单位电路中的另一个DMX电路用TFT被选择。第1控制信号干线BSW(1)和第2控制信号干线BSW(2)的控制信号是同相信号，第1控制信号干线BSW(1)的控制信号设定为高电平电位VGH1，第2控制信号干线BSW(2)的控制信号设定为高电平电位VGH2。
在该例子中，薄膜晶体管T1b、T2b被选择。由此，正极性的视频信号V1经由薄膜晶体管T1b供应到第2源极总线SL2，负极性的视频信号V2经由薄膜晶体管T2b供应到第4源极总线SL4，进行第2源极总线SL2和第4源极总线SL4的充电。
接着，在期间t4，第1控制信号干线BSW(1)和第2控制信号干线BSW(2)的控制信号为低电平。第2控制信号干线BSW(1)的控制信号设定为低电平电位VGL1，第2控制信号干线BSW(2)的控制信号设定为低电平电位VGL2。其结果是，薄膜晶体管T1a、T2a的栅极变为截止，因此第3源极总线SL3和第4源极总线SL4的电位确定。
在期间t5，栅极总线GL(M)的控制信号的电位为低电平，像素电位的写入完成。
期间t6～t10的动作也与上述的期间t1～t5的动作同样。这样，依次进行向全部的栅极总线GL的写入动作，在1V期间中，完成全部的像素行的写入。
此外，在该1V期间中，与前述的实施方式同样，与将正极性的视频信号供应到第1和第3源极总线SL1、SL3的薄膜晶体管T1a、T1b的背栅电极连接的背栅信号干线BGL(1)固定为高电平。与将负极性的视频信号供应到第2和第4源极总线SL2、SL4的薄膜晶体管T2a、T2b的背栅电极连接的背栅信号干线BGL(2)固定为低电平。
下一1V期间的动作基本上与上述同样。但是，将视频信号V1切换到负极性，将视频信号V2切换到正极性。因此，向第1和第3源极总线SL1、SL3写入负极性，向第2和第4源极总线SL1、SL4写入正极性。伴随着视频信号的极性的反转，将第1控制信号干线ASW(1)、BSW(1)的控制信号的电位切换到VGH2/VGL2，将第2控制信号干线ASW(2)、BSW(2)的控制信号的电位切换到VGH1/VGL1。而且，将背栅信号干线BGL(1)的背栅信号的电位切换到低电平，将背栅信号干线BGL(2)的背栅信号的电位切换到高电平。
此外，虽然未图示，但是在进行点反转驱动方式的情况下，使视频信号V1、V2的极性按每1H期间不同。与此对应，可以使各背栅信号干线BGL和控制信号干线SW的电位按每1H期间切换(参照图4)。
根据本实施方式，还根据写入极性控制施加到前栅电极的电压(控制信号的电位)。具体地说，在写入正极性时，与写入负极性时相比，提高供应到前栅电极的控制信号的电位(至少高电平电位)。由此，能增大进行正极性的写入的情况下的栅极电压Vgs，因此能进一步提高驱动力。
此外，上述效果能通过如下方式得到：在写入正极性时，与写入负极性时相比，提高控制信号的至少高电平电位。例如，可以将低电平电位设为固定，而仅使高电平电位根据写入极性而不同。或者也可以是，在写入正极性时，按高电平电位所提高的量也使低电平电位变高。由此，不管写入极性如何，振幅(高电平电位与低电平电位的差)均为固定，因此能抑制消耗电力的增加。
另外，通过根据写入极性控制施加到背栅电极的电压(背栅信号的电位)，与第1实施方式同样，能抑制由电压应力引起的劣化并且确保足够的背栅电压Vbg。因此，能降低TFT的有效的阈值电压，因此能提高写入性能。
以下，说明最坏情况下的栅极电压Vgs和背栅电压Vbg的控制的一例。
图19和图20分别是示出最坏情况下的背栅电压Vbg的控制的实施例1和实施例2的图。各图的(a)示出将正极性的视频信号供应到源极总线SL，使源极总线SL的电位从0V增加到+5V时的DMX电路用TFT71。各图的(b)示出将负极性的视频信号供应到源极总线SL，使源极总线SL的电位从-5V增加到0V时的DMX电路用TFT72。
在实施例1中，根据写入极性使施加到背栅电极的信号电压不同，对前栅电极施加同一电压。如图19的(a)和(b)所示，当向DMX电路用TFT71的背栅电极施加10V的电压，向DMX电路用TFT72的背栅电极施加5V的电压时，背栅电压Vbg不管写入极性如何均为5V。由于DMX电路用TFT71、72的前栅电极被施加VGH/LGH＝10V/-10V的电压，因此DMX电路用TFT71的栅极电压Vgs为5V，DMX电路用TFT72的栅极电压Vgs为10V。因此，DMX电路用TFT71的驱动力比DMX电路用TFT72低。
另一方面，在实施例2中，根据写入极性使施加到背栅电极和前栅电极的信号电压均不同。如图20的(a)和(b)所示，背栅电压Vbg与实施例1同样不管写入极性如何均为5V。另外，向DMX电路用TFT71的前栅电极施加VGH1/VGL1＝15V/5V的电压，向DMX电路用TFT72的前栅电极施加VGH2/VGL2＝10V/-10V的电压。其结果是，DMX电路用TFT71、72的栅极电压Vgs均为10V。这样，在写入正极性的视频信号时，与写入负极性的视频信号时相比，若将施加到前栅电极的电压设定得较高，则在写入正极性的视频信号时能提高栅极电压Vgs，因此提高驱动力。在写入负极性的视频信号时，能将控制信号的驱动电压抑制得低并且确保足够的驱动力。
图21是示出本实施方式的另一多路分配电路DMX_D的子电路500的构成的图。
子电路500具有第1单位电路和第2单位电路。各单位电路将来自视频信号线DO(N)的视频信号V1分配到每隔1个排列的3个源极总线SL(即n＝3)。
子电路500的构成在具有3个第1控制信号干线ASW(1)、BSW(1)、CSW(3)和3个第2控制信号干线ASW(2)、BSW(2)、CSW(2)作为多个控制信号干线这一点上与前述的子电路300不同。与第1极性源极总线连接的薄膜晶体管T1a、T1b、T1c的前栅电极分别连接到第1控制信号干线ASW(1)、BSW(1)、CSW(3)。与第2极性源极总线连接的薄膜晶体管T2a、T2b、T2c的前栅电极分别连接到第2控制信号干线ASW(2)、BSW(2)、CSW(3)。其它的构成与子电路300同样。
＜多路分配电路的变形例和布局例＞
图22是示出本实施方式的多路分配电路的变形例的图。
多路分配电路DMX_E的各子电路600不仅具备第1单位电路、第2单位电路，而且具备第3单位电路和第4单位电路，这一点与子电路400(图17)不同。第3单位电路的n个源极总线与第4单位电路的n个源极总线在显示区域中在第2方向上各1个地交替排列。在该例子中n＝2，8个源极总线SL1～SL8与1个子电路对应。源极总线SL1～SL8在显示区域中按该顺序排列。
第3单位电路和第4单位电路分别具有与前面参照图17描述的第1单位电路和第2单位电路同样的构成。即，第3单位电路具有：分别连接到源极总线SL5、SL7的薄膜晶体管T3a、T3b；以及连接到视频信号线DO3的分支配线B3a、B3b。薄膜晶体管T3a、T3b的前栅电极分别电连接到第1控制信号干线ASW(1)、BSW(1)。薄膜晶体管T3a、T3b的背栅电极电连接到第1背栅信号配线BGL(1)。第4单位电路具有：分别连接到源极总线SL6、SL8的薄膜晶体管T4a、T4b；以及连接到视频信号线DO4的分支配线B4a、B4b。薄膜晶体管T4a、T4b的前栅电极分别连接到第2控制信号干线ASW(2)、BSW(2)。薄膜晶体管T4a、T4b的背栅电极电连接到第2背栅信号配线BGL(2)。
图23是例示多路分配电路DMX_E的1个子电路600的布局的放大俯视图。以下，主要说明与子电路200A(图13)不同点，适当省略同样的说明。
各子电路600具有：n个(在此为2个)第1控制信号支线C1(1)、C2(1)；n个第2控制信号支线C2(1)、C2(2)；n个第1背栅信号支线D1(1)、D1(2)；以及n个第2背栅信号支线D2(1)、D2(2)。第1控制信号支线C1(1)、C2(1)分别电连接到第1控制信号干线ASW(1)、BSW(1)。第2控制信号支线C2(1)、C2(2)分别电连接到第2控制信号干线ASW(2)、BSW(2)。第1背栅信号支线D1(1)、D1(2)电连接到第1背栅信号干线BGL(1)，第2背栅信号支线D2(1)、D2(2)电连接到第2背栅信号干线BGL(2)。这些控制信号支线和背栅信号支线可以在多路分配电路内在与分支配线B和源极总线L相同的方向(y方向)上延伸。
在该例子中，在各子电路600中，第1单位电路和第2单位电路的薄膜晶体管T1a、T1b、T2a、T2b配置在第1单位电路形成区域u1。第3单位电路和第4单位电路的薄膜晶体管T3a、T3b、T4a、T4b配置在第2单位电路形成区域u2。第1单位电路形成区域u1位于第2单位电路形成区域u2与显示区域之间。
第1单位电路和第3单位电路可以共有第1控制信号支线C1(1)、C2(1)和第1背栅信号支线D1(1)、D2(1)。在此，第1单位电路的薄膜晶体管T1a、T1b位于第3单位电路的薄膜晶体管T3a、T3b的显示区域侧。薄膜晶体管T1a、T3a共有第1控制信号支线C1(1)和第1背栅信号支线D1(1)，薄膜晶体管T1b、T3b共有第1控制信号支线C2(1)和第1背栅信号支线D2(1)。同样地，第2单位电路和第4单位电路可以共有第2控制信号支线C1(2)、C2(2)和第2背栅信号支线D1(2)、D2(2)。在此，第2单位电路的薄膜晶体管T2a、T2b位于第4单位电路的薄膜晶体管T4a、T4b的显示区域侧。薄膜晶体管T2a、T4a共有第1控制信号支线C1(2)和第1背栅信号支线D1(2)，薄膜晶体管T2b、T4b共有第1控制信号支线C2(2)和第1背栅信号支线D2(2)。这样，在y方向上相邻的薄膜晶体管彼此之间不仅共有控制信号支线还共有背栅信号支线，由此能进一步减小电路面积。
也可以各DMX电路用TFT的前栅电极FG是对应的第1控制信号支线或第2控制信号支线的一部分，背栅电极BG是对应的第1背栅信号支线或第2背栅信号支线的一部分，源极电极是对应的分支配线一部分，漏极电极是对应的源极总线中的1个源极总线的一部分。例如可以是，薄膜晶体管T1a、T3a的前栅电极FG是第1控制信号支线C1(1)的一部分(一体地形成)，背栅电极BG是第1背栅信号配线D1(1)的一部分。
虽然未图示，但是控制信号干线ASW(1)、ASW(2)、BSW(1)、BSW(2)(总称为“控制信号干线SW”。)和背栅信号干线BGL(1)、BGL(2)(总称为“背栅信号干线GBL”。)例如也可以配置在第2单位电路形成区域u2的源极驱动器侧(与显示区域相反的一侧)。这些控制信号干线SW和背栅信号干线BGL例如也可以在x方向上延伸。
优选控制信号干线SW和背栅信号干线BGL由金属膜形成。例如，控制信号干线SW和背栅信号干线BGL均可以形成在栅极金属层内。在该情况下，可以是控制信号支线C形成在源极金属层内，背栅信号支线D1(1)、D1(2)、D2(1)、D2(2)形成在比源极金属层靠上层的导电层(可以是透明导电层)内。
此外，在该例子中，在形成多路分配电路的区域和显示区域中，源极总线SL的排列不同。因此，例如在多路分配电路与显示区域之间，源极总线SL也可以转换连接。
＜像素区域PIX的构成＞
接着，说明有源矩阵基板1000的各像素区域PIX的构成。在此，以FFS模式的LCD面板中所应用的有源矩阵基板为例进行说明。
图24的(a)和(b)分别是有源矩阵基板1000的1个像素区域PIX的俯视图和沿着IV-IV′线的截面图。
像素区域PIX是被在y方向上延伸的源极总线SL和在与源极总线SL交叉的x方向上延伸的栅极总线GL包围的区域。像素区域PIX具有：基板1；支撑于基板1的TFT(以下，称为“像素TFT”)130；下部透明电极15；以及上部透明电极19。虽然未图示，但是上部透明电极19按每个像素具有狭缝或切口部。在该例子中，下部透明电极15是共用电极CE，上部透明电极19是像素电极PE。像素TFT10例如是具有底栅结构的氧化物半导体TFT。
接着，更详细地说明像素TFT130的结构。
像素TFT130是底栅结构的TFT，具有：栅极电极(前栅电极)103，其支撑于基板1；栅极绝缘层5，其覆盖栅极电极103；氧化物半导体层107，其形成在栅极绝缘层5上；以及源极电极108和漏极电极109，其以与氧化物半导体层107接触的方式配置。源极电极108和漏极电极109分别与氧化物半导体层107的上表面接触。
栅极电极103连接到对应的栅极总线GL，源极电极108连接到对应的源极总线SL。漏极电极109与像素电极PE电连接。栅极电极103和栅极总线GL可以在栅极金属层内一体地形成。源极电极108和源极总线SL可以在源极金属层内一体地形成。
层间绝缘层13没有特别限定，例如可以包含无机绝缘层(钝化膜)11和配置在无机绝缘层11上的有机绝缘层12。此外，层间绝缘层13也可以不包含有机绝缘层12。
像素电极PE和共用电极CE配置为隔着电介质层17部分地重叠。像素电极PE按每个像素是分离的。共用电极CE可以不按每个像素分离。在该例子中，共用电极CE形成在层间绝缘层13上。共用电极CE也可以在形成有像素TFT10的区域上具有开口部，并形成在除了该区域之外的整个像素区域PIX上。像素电极PE形成在电介质层17上，在设置于层间绝缘层13和电介质层17的开口部CH1内，与漏极电极109电连接。
这种有源矩阵基板1000能应用于例如FFS模式的显示装置。FFS模式是在其中一个基板设置一对电极，对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。在该例子中，产生由从像素电极PE出发并穿过液晶层(未图示)然后穿过像素电极PE的狭缝状的开口而穿出到共用电极CE的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子不会从基板立起，因此与纵向电场方式相比具有能实现宽视角的优点。
在共用电极CE上隔着电介质层17配置像素电极PE的电极结构例如记载在国际公开第2012/086513号中。此外，也可以在像素电极PE上隔着电介质层17配置有共用电极CE。即也可以是，形成在下部透明导电层的下部透明电极15是像素电极PE，形成在上部透明导电层的上部透明电极19是共用电极CE。这种电极结构例如记载在特开2008-032899号公报、特开2010-008758号公报中。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的全部公开内容援引到本说明书中。
＜有源矩阵基板1000的各层的材料和厚度＞
基板1例如可以是玻璃基板、硅基板、耐热性的塑料基板(树脂基板)等。
包含下部栅极电极3和栅极总线GL的栅极金属层(厚度：例如50nm以上且500nm以下)例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物形成。另外，其也可以由这多个膜的层叠膜形成。栅极金属层能通过如下方式形成：在基板1上通过溅射法等形成金属膜，通过公知的光刻工序(光致抗蚀剂施加、曝光、显影、蚀刻、抗蚀剂剥离)进行图案化。蚀刻例如通过湿式蚀刻进行。
栅极绝缘层5(厚度：例如200nm以上且500nm以下)例如是氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层5也可以具有层叠结构。在该情况下，若在栅极绝缘层5的与氧化物半导体层7接触的一侧配置SiO2膜，则能有效地减少氧化物半导体层7的氧缺损。
氧化物半导体层7例如由In-Ga-Zn-O系半导体等的氧化物半导体膜(厚度：例如15nm以上且200nm以下)形成。
包含源极电极8、漏极电极9以及源极总线SL的源极金属层(厚度：例如50nm以上且500nm以下)例如使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜形成。另外，其也可以由这多个膜的层叠膜形成。源极金属层可以具有从氧化物半导体层侧将Ti膜(厚度：30nm)、Al或Cu膜(厚度：300nm)以及Ti膜(厚度50nm)按该顺序层叠的层叠结构。
无机绝缘层11(厚度：例如100～500nm，优选为200～500nm)例如由氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘膜(钝化膜)形成。无机绝缘层11也可以具有层叠结构。若在无机绝缘层11的与氧化物半导体层7接触的一侧配置SiO2膜，则能有效地减少氧化物半导体层7的氧缺损。
有机绝缘层12(厚度：例如1～3μm，优选为2～3μm)例如由包含感光性树脂材料的有机绝缘膜形成。
下部透明电极15和上部透明电极19(厚度：例如50nm以上且200nm以下)例如分别可以由ITO(铟锡氧化物)膜、In-Zn-O系氧化物(铟锌氧化物)膜、ZNO膜(氧化锌膜)等形成。第2无机绝缘层17(厚度：例如70nm以上且300nm以下)可以由氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等形成。
＜关于TFT结构＞
图5所例示的DMX电路用TFT是沟道蚀刻型的TFT。在沟道蚀刻型的TFT中，在沟道区域上不形成蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面以与氧化物半导体层的上表面接触的方式配置。沟道蚀刻型的TFT例如是通过在氧化物半导体层上形成源极/漏极电极用的导电膜并且进行源极/漏极分离而形成的。在源极/漏极分离工序中，沟道区域的表面部分有时会被蚀刻。
此外，本实施方式的DMX电路用TFT的结构不限于图示的例子。DMX电路用TFT也可以具有具备覆盖沟道区域的蚀刻阻挡物的蚀刻阻挡结构。作为蚀刻阻挡层，例如能使用SiO2层等包含氧的绝缘层。在具有蚀刻阻挡结构的TFT中，源极/漏极电极的沟道侧的端部例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成覆盖半导体层的上表面中的成为沟道区域的部分的蚀刻阻挡层后，在半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜并且进行源极/漏极分离而形成的。而且，本实施方式的DMX电路用TFT可以是源极/漏极电极与半导体层的上表面接触的顶接触结构，也可以是源极/漏极电极与半导体层的下表面接触的底接触结构。
＜关于氧化物半导体＞
氧化物半导体层所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有2层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包括非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包括结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包括多个非晶质氧化物半导体层。优选在氧化物半导体层具有包含上层和下层的2层结构的情况下，上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等已记载于例如特开2014-007399号公报中。为了参考，将特开2014-007399号公报的全部公开内容援引到本说明书中。
氧化物半导体层例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合作为驱动TFT(例如在包括多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)使用。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
此外，在本实施方式中，使用了氧化物半导体TFT作为DMX电路用TFT，但是也可以使用具有由氧化物半导体以外的半导体构成的活性层的TFT。DMX电路用TFT例如也可以是非晶质硅半导体TFT、结晶质硅半导体TFT等。
工业上的可利用性
本发明的实施方式能适合应用于具有单片地形成的多路分配电路的有源矩阵基板。这种有源矩阵基板可应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。

Claims (18)

1.一种有源矩阵基板，
具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，
具备：基板；多路分配电路，其配置在上述非显示区域，并且支撑于上述基板；以及多个源极总线和多个栅极总线，在上述显示区域中，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸，
上述有源矩阵基板的特征在于，
上述多路分配电路包含；多个单位电路；多个控制信号干线；以及多个背栅信号干线，其至少包含第1背栅信号干线和第2背栅信号干线，
上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，
上述多个单位电路各自具有：至少n个DMX电路用TFT；n个分支配线，其连接到上述1个视频信号线；以及上述n个源极总线，
各DMX电路用TFT具有：下部栅极电极；半导体层，其隔着第1绝缘层配置在上述下部栅极电极之上；源极电极和漏极电极，其电连接到上述半导体层；以及上部栅极电极，其隔着第2绝缘层配置在上述半导体层上，
上述上部栅极电极和上述下部栅极电极中的一方是由上述多个控制信号干线中的1个控制信号干线供应控制信号的前栅电极，另一方是被供应与上述控制信号不同的背栅信号的背栅电极，
上述漏极电极电连接到上述n个源极总线中的1个源极总线，上述源极电极电连接到上述n个分支配线中的1个分支配线，
与上述多个源极总线中的一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应第1背栅信号的上述第1背栅信号干线，
与上述多个源极总线中的另一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应与上述第1背栅信号不同的第2背栅信号的上述第2背栅信号干线。
2.根据权利要求1所述的有源矩阵基板，
供应到上述一部分源极总线的上述视频信号和供应到上述另一部分源极总线的上述视频信号分别是具有相互相反的极性的第1视频信号和第2视频信号。
3.根据权利要求2所述的有源矩阵基板，
当上述第1视频信号是正极性，上述第2视频信号是负极性时，上述第1背栅信号的电位比上述第2背栅信号的电位高，
当上述第1视频信号是负极性，上述第2视频信号是正极性时，上述第1背栅信号的电位比上述第2背栅信号的电位低。
4.根据权利要求2或3所述的有源矩阵基板，
上述第1视频信号和上述第2视频信号分别是极性按每固定期间反转的信号，
上述第1背栅信号的电位以上述第1视频信号是正极性时变为高电平，上述第1视频信号是负极性时变为低电平的方式，与上述第1视频信号的极性的变化对应地按每个上述固定期间变动，
上述第2背栅信号的电位以上述第2视频信号是正极性时变为高电平，上述第2视频信号是负极性时变为低电平的方式，与上述第2视频信号的极性的变化对应地按每个上述固定期间变动。
5.根据权利要求2至4中的任一项所述的有源矩阵基板，
上述多路分配电路包含多个子电路，
各子电路包含上述多个单位电路中的至少第1单位电路和第2单位电路，
在上述各子电路中，上述第1单位电路的上述n个源极总线与上述第2单位电路的上述n个源极总线在上述显示区域中在上述第2方向上各1个地交替排列。
6.根据权利要求5所述的有源矩阵基板，
向上述第1单位电路的上述n个源极总线供应上述第1视频信号，向上述第2单位电路的上述n个源极总线供应上述第2视频信号。
7.根据权利要求5或6所述的有源矩阵基板，
上述多个单位电路各自还具备n个控制信号支线，上述n个控制信号支线各自电连接到上述多个控制信号干线中的1个控制信号干线，
上述第1单位电路和上述第2单位电路中的上述n个控制信号支线是共用的。
8.根据权利要求7所述的有源矩阵基板，
上述各DMX电路用TFT的上述前栅电极是上述n个控制信号支线中的1个控制信号支线的一部分，上述源极电极是上述n个分支配线中的1个分支配线的一部分，上述漏极电极是上述n个源极总线中的1个源极总线的一部分，
在上述多个单位电路中的每个单位电路中，上述n个控制信号支线、上述n个分支配线以及上述n个源极总线均在上述第1方向上延伸。
9.根据权利要求7或8所述的有源矩阵基板，
在上述各子电路中，形成上述第1单位电路的上述至少n个DMX电路用TFT的第1单位电路形成区域位于形成上述第2单位电路的上述至少n个DMX电路用TFT的第2单位电路形成区域与上述显示区域之间。
10.根据权利要求9所述的有源矩阵基板，
上述第1背栅信号干线和上述第2背栅信号干线中的至少一方在上述第1单位电路形成区域与上述第2单位电路形成区域之间在上述第2方向上延伸。
11.根据权利要求5或6所述的有源矩阵基板，
上述多个控制信号干线包含多个第1控制信号干线和多个第2控制信号干线，
与上述一部分源极总线连接的上述DMX电路用TFT的上述前栅电极连接到上述多个第1控制信号干线中的1个第1控制信号干线，
与上述另一部分源极总线连接的上述DMX电路用TFT的上述前栅电极连接到上述多个第2控制信号干线中的1个第2控制信号干线，
当上述第1视频信号是正极性，上述第2视频信号是负极性时，从上述多个第1控制信号干线供应的上述控制信号的高电平电位比从上述多个第2控制信号干线供应的上述控制信号的高电平电位高，
当上述第1视频信号是负极性，上述第2视频信号是正极性时，从上述多个第1控制信号干线供应的上述控制信号的高电平电位比从上述多个第2控制信号干线供应的上述控制信号的高电平电位低。
12.根据权利要求11所述的有源矩阵基板，
上述各子电路还包含上述多个单位电路中的第3单位电路和第4单位电路，上述第3单位电路的上述n个源极总线与上述第4单位电路的上述n个源极总线在上述显示区域中在上述第2方向上各1个地交替排列，
上述第1单位电路和上述第3单位电路共有：n个第1控制信号支线，其分别电连接到上述第1控制信号干线中的任一个第1控制信号干线；以及n个第1背栅信号支线，其电连接到上述第1背栅信号干线，
上述第2单位电路和上述第4单位电路共有：n个第2控制信号支线，其分别电连接到上述第2控制信号干线中的任一个第2控制信号干线；以及n个第2背栅信号支线，其电连接到上述第2背栅信号干线。
13.根据权利要求12所述的有源矩阵基板，
上述各DMX电路用TFT的上述前栅电极是上述n个第1控制信号支线或第2控制信号支线中的1个控制信号支线的一部分，上述背栅电极是上述n个第1背栅信号支线或第2背栅信号支线中的1个背栅信号支线的一部分，上述源极电极是上述n个分支配线中的1个分支配线的一部分，上述漏极电极是上述n个源极总线中的1个源极总线的一部分，
在上述各子电路中，上述n个第1控制信号支线、上述n个第2控制信号支线、上述n个第1背栅信号支线、上述n个第2背栅信号支线、上述n个分支配线以及上述n个源极总线均在上述第1方向上延伸。
14.根据权利要求12或13所述的有源矩阵基板，
在上述各子电路中，形成上述第1单位电路和上述第2单位电路的上述至少n个DMX电路用TFT的第1单位电路形成区域位于形成上述第3单位电路和上述第4单位电路的上述至少n个DMX电路用TFT的第2单位电路形成区域与上述显示区域之间。
15.根据权利要求1至14中的任一项所述的有源矩阵基板，
上述半导体层是氧化物半导体层。
16.根据权利要求15所述的有源矩阵基板，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
17.根据权利要求16所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
18.一种多路分配电路，其特征在于，
具备：多个单位电路；多个控制信号干线；以及多个背栅信号干线，其至少包含第1背栅信号干线和第2背栅信号干线，
上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，
上述多个单位电路各自具有：至少n个DMX电路用TFT；n个分支配线，其连接到上述1个视频信号线；以及上述n个源极总线，
各DMX电路用TFT具有：下部栅极电极；半导体层，其隔着第1绝缘层配置在上述下部栅极电极之上；源极电极和漏极电极，其电连接到上述半导体层；以及上部栅极电极，其隔着第2绝缘层配置在上述半导体层上，
上述上部栅极电极和上述下部栅极电极中的一方是由上述多个控制信号干线中的1个控制信号干线供应控制信号的前栅电极，另一方是被供应与上述控制信号不同的背栅信号的背栅电极，
上述漏极电极电连接到上述n个源极总线中的1个源极总线，上述源极电极电连接到上述n个分支配线中的1个分支配线，
与上述多个源极总线中的一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应第1背栅信号的上述第1背栅信号干线，
与上述多个源极总线中的另一部分源极总线连接的DMX电路用TFT的上述背栅电极连接到供应与上述第1背栅信号不同的第2背栅信号的上述第2背栅信号干线。
CN201811038918.XA 2017-09-08 2018-09-06 有源矩阵基板和多路分配电路 Active CN109473071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017172610A JP2019049590A (ja) 2017-09-08 2017-09-08 アクティブマトリクス基板およびデマルチプレクサ回路
JP2017-172610 2017-09-08

Publications (2)

Publication Number Publication Date
CN109473071A true CN109473071A (zh) 2019-03-15
CN109473071B CN109473071B (zh) 2021-04-27

Family

ID=65631039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811038918.XA Active CN109473071B (zh) 2017-09-08 2018-09-06 有源矩阵基板和多路分配电路

Country Status (3)

Country Link
US (1) US10571761B2 (zh)
JP (1) JP2019049590A (zh)
CN (1) CN109473071B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223190A1 (zh) * 2020-05-07 2021-11-11 京东方科技集团股份有限公司 阵列基板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872700B (zh) * 2019-04-18 2021-03-26 京东方科技集团股份有限公司 一种显示模组及其驱动方法、显示装置
KR20210013488A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR20210087614A (ko) * 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN111261110A (zh) * 2020-03-09 2020-06-09 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、像素驱动方法及显示面板
CN112509529B (zh) * 2020-11-04 2022-10-21 重庆惠科金渝光电科技有限公司 一种显示面板和显示装置
JP2024086493A (ja) * 2022-12-16 2024-06-27 シャープディスプレイテクノロジー株式会社 液晶パネルおよび液晶表示装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224982A1 (en) * 2007-03-14 2008-09-18 Epson Imaging Devices Corporation Electro-optical device, driving circuit, and electronic apparatus
JP2010102266A (ja) * 2008-10-27 2010-05-06 Sharp Corp 液晶表示装置およびその駆動方法
WO2011118079A1 (ja) * 2010-03-24 2011-09-29 シャープ株式会社 信号分配回路、信号分配装置および表示装置
CN103366701A (zh) * 2012-08-06 2013-10-23 友达光电股份有限公司 具多路复用器馈通效应补偿架构的显示装置与其驱动方法
CN105390503A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN205336415U (zh) * 2016-02-06 2016-06-22 京东方科技集团股份有限公司 多路分配器电路、信号线电路及相应的输出电路和显示装置
CN105719606A (zh) * 2014-12-22 2016-06-29 乐金显示有限公司 选择电路和具有选择电路的显示装置
CN106486043A (zh) * 2015-08-25 2017-03-08 中华映管股份有限公司 栅极驱动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365357B2 (ja) 1999-07-21 2003-01-08 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
EP2530513A4 (en) 2010-01-29 2013-08-14 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US20150108467A1 (en) 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109716533A (zh) * 2016-09-20 2019-05-03 夏普株式会社 半导体装置和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224982A1 (en) * 2007-03-14 2008-09-18 Epson Imaging Devices Corporation Electro-optical device, driving circuit, and electronic apparatus
JP2010102266A (ja) * 2008-10-27 2010-05-06 Sharp Corp 液晶表示装置およびその駆動方法
WO2011118079A1 (ja) * 2010-03-24 2011-09-29 シャープ株式会社 信号分配回路、信号分配装置および表示装置
CN103366701A (zh) * 2012-08-06 2013-10-23 友达光电股份有限公司 具多路复用器馈通效应补偿架构的显示装置与其驱动方法
CN105390503A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN105719606A (zh) * 2014-12-22 2016-06-29 乐金显示有限公司 选择电路和具有选择电路的显示装置
CN106486043A (zh) * 2015-08-25 2017-03-08 中华映管股份有限公司 栅极驱动电路
CN205336415U (zh) * 2016-02-06 2016-06-22 京东方科技集团股份有限公司 多路分配器电路、信号线电路及相应的输出电路和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223190A1 (zh) * 2020-05-07 2021-11-11 京东方科技集团股份有限公司 阵列基板和显示装置
US11937470B2 (en) 2020-05-07 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
US20190079330A1 (en) 2019-03-14
JP2019049590A (ja) 2019-03-28
US10571761B2 (en) 2020-02-25
CN109473071B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN109473071A (zh) 有源矩阵基板和多路分配电路
CN109494229A (zh) 有源矩阵基板和多路分配电路
CN104332485B (zh) 硅和半导体氧化物薄膜晶体管显示器
KR101488927B1 (ko) 표시기판
CN105765729B (zh) 半导体装置
CN108713225A (zh) 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN104752436A (zh) 阵列基板
US10074328B2 (en) Active matrix substrate
JP5059471B2 (ja) 表示装置
US10950705B2 (en) Active matrix substrate
CN109585455A (zh) 半导体装置
US10725352B2 (en) Active matrix substrate and display device using same
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN110730984B (zh) 有源矩阵基板和显示装置
WO2018190396A1 (ja) アクティブマトリクス基板
US10263016B2 (en) Active matrix substrate and method for producing the same
US20200118506A1 (en) Active matrix substrate and demultiplexer circuit
CN209401289U (zh) 驱动单元、栅极驱动电路、阵列基板及显示装置
CN203134808U (zh) 一种薄膜场效应晶体管、移位寄存器、显示面板及装置
CN107275408A (zh) 薄膜晶体管及其制造方法、驱动电路和显示装置
KR20160117847A (ko) 표시 장치
US11631704B2 (en) Active matrix substrate and display device
JP4666963B2 (ja) 表示装置のエージング時の駆動方法
KR20240039742A (ko) 표시 패널 및 표시장치
KR20230047845A (ko) 박막 트랜지스터 어레이 기판 및 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant