KR20090085738A - 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 - Google Patents
박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 Download PDFInfo
- Publication number
- KR20090085738A KR20090085738A KR1020080011492A KR20080011492A KR20090085738A KR 20090085738 A KR20090085738 A KR 20090085738A KR 1020080011492 A KR1020080011492 A KR 1020080011492A KR 20080011492 A KR20080011492 A KR 20080011492A KR 20090085738 A KR20090085738 A KR 20090085738A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electrode
- film transistor
- layer
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층, 그리고 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함한다. 산화물 반도체층이 지르코늄(Zr)을 포함하는 InZnO(IZO)층으로 이루어지고, Zr에 의해 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절된다.
산화물 반도체, InZnO(IZO), 지르코늄(Zr), 케리어 농도
Description
본 발명은 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 보다 상세하게는 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재로로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 기존의 저온 폴리 실리콘(LTPS) 공정으로 박막 트랜지스터를 제조할 수 있고, 300℃ 이하의 저온에서도 공정이 가능해진다.
그러나 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 소자에 적용하기 위해서는 전기적 특성을 만족시킬 수 있는 공정 개발 및 특성 개선이 요구되는 실정이다.
본 발명의 목적은 산화물 반도체층의 케리어 농도를 용이하게 조절할 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터는 기판; 상기 기판 상에 형성된 게이트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및 상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며, 상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층을 형성하는 단계; 및 상기 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하며, 상기 산화물 반도체층 형성 단계는 타켓으로부터 In, Zn 및 Zr을 포함하는 이온이 증착되어 상기 게이트 절연막 상에 Zr을 포함하는 IZO층이 형성되도록 하는 단계를 포함한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜 지스터를 구비하는 평판 표시 장치는 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판; 제 2 전극이 형성된 제 2 기판; 및 상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하고, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및 상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며, 상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진다.
또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및 상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하고, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및 상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며, 상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진다.
본 발명의 박막 트랜지스터는 활성층으로 이용되는 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어지며, Zr에 의해 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절된다. 본 발명은 Zr을 도핑하여 IZO층의 높은 케리어 농도를 반도체 특성을 가질 수 있도록 용이하게 감소시킴으로써 제조 공정이 간단해지고, 소자의 전기적 특성이 보다 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도이다.
절연물로 이루어진 기판(10) 상에 게이트 전극(11)이 형성된다. 기판(10)과 게이트 전극(11) 사이에는 버퍼층(도시안됨)이 형성될 수 있다.
게이트 전극(11)을 포함하는 상부에는 게이트 절연막(12)에 의해 게이트 전극(11)과 전기적으로 절연되며, 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(13)이 형성된다. 산화물 반도체층(13)은 지르코늄(Zr)이 포함된 InZnO(IZO)층으로 형성되며, Zr에 의해 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤(#은 개수)로 조절된다.
산화물 반도체층(13) 상에는 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극(14a 및 14b)이 형성된다.
도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하 기 위한 단면도로서, 제조 공정을 통해 본 발명의 박막 트랜지스터를 보다 상세히 설명한다.
도 2a를 참조하면, 절연물로 이루어진 기판(10) 상에 게이트 전극(11)을 형성한 후 게이트 전극(11)을 포함하는 상부에 게이트 절연막(12)을 형성한다. 이 때 기판(10) 상에 버퍼층(도시안됨)을 형성한 후 버퍼층 상에 게이트 전극(11)을 형성할 수 있다. 게이트 전극(11)은 Mo, MoW, Al 등의 금속으로 형성하고, 게이트 절연막(12)은 실리콘 산화막(SiO2)이나 실리콘 질화막(SiNx)으로 형성한다.
도 2b를 참조하면, 게이트 전극(11)과 중첩되도록 게이트 절연막(12) 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(13)을 형성한다. 산화물 반도체층(13)은 지르코늄(Zr)이 포함된 InZnO(IZO)층으로 형성하며, Zr의 양을 조절하여 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 유지되도록 한다. 지르코늄(Zr)이 포함된 InZnO(IZO)층은 증착 방법에 따라 비정질 또는 나노 결정 등의 결정질로 형성할 수 있다.
Zr을 포함하는 IZO층을 형성하는 실시예로서, 타겟(target)으로부터 In, Zn 및 Zr을 포함하는 이온이 증착되어 게이트 절연막(12) 상에 Zr이 포함된 IZO층이 형성되도록 할 수 있다. 타겟으로는 InZnO 타겟 및 Zr 타겟을 사용할 수 있으며, 타겟에 인가되는 바이어스 전력이나, 펄스 레이저의 세기로 Zr의 양을 조절함으로써 IZO층의 케리어 농도가 조절될 수 있다.
예를 들어, 코스퍼터링(co-sputtering) 방법의 경우, Zr 타겟에 인가되는 바 이어스 전력의 크기를 조절하거나, Zr 타겟에 조사되는 펄스 레이저의 세기를 조절하여 Zr의 양을 조절할 수 있다. 양이온의 비율(In:Zn:Zr) 중 Zr의 양(비율)을 20At% 이상으로 조절하면 측정 조건(Hall measurement)에서 케리어 농도가 1e+13#/㎤ 이하로 나타나는 것으로 추정된다. 따라서 Zr의 양을 20 내지 0At%의 범위 내에서 선형적으로 변화(감소)시키면 케리어 농도를 1e+21#/㎤ 정도까지 증가시킬 수 있다.
도 2c를 참조하면, 산화물 반도체층(13)을 포함하는 상부에 도전층을 형성한 후 패터닝하여 산화물 반도체층(13)의 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극(14a 및 14b)을 형성한다.
IZO와 같은 산화물 반도체는 증착 과정에서 산소(O2)의 양을 조절하여 케리어 농도를 조절함으로써 반도체 특성을 갖도록 한다. 그러나 실제 공정에서 IZO층의 높은 케리어 농도(1e+20 내지 1e+21#/㎤)를 반도체 특성을 가질 수 있는 정도의 케리어 농도(1e+13 내지 1e+18#/㎤)로 감소시키는 데는 많은 어려움이 따른다.
본 발명은 Zr을 도핑하여 IZO층의 높은 케리어 농도(1e+20 내지 1e+21#/㎤)를 반도체 특성을 가질 수 있는 정도의 케리어 농도(1e+13 내지 1e+18#/㎤)로 용이하게 감소시킨다. 즉, IZO층에 Zr을 도핑하면 ZrOx가 형성되어 산소의 공핍이 감소되기 때문에 전기 전도성이 감소되는 것으로 추정되며, 이와 같이 Zr의 양을 조절하면 전기 전도성을 조절할 수 있게 된다.
도 3은 산소 및 Zr의 양에 따른 박막 트랜지스터의 전기적 특성을 도시한 그 래프로서, 게이트 전압에 따른 드레인 전류의 변화를 통해 온/오프(on/off) 특성을 비교하였다. 그래프를 통해 알 수 있듯이, 산소의 양을 조절하는 경우보다 Zr의 양을 조절하는 경우에서 보다 향상된 전기적 특성을 나타낸다. 즉, Zr 타겟에 인가되는 바이어스 전력의 크기를 조절하여 Zr의 양을 증가시킴으로써 케리어 농도가 효과적으로 감소되어 반도체 특성을 갖게 된다.
상기와 같이 본 발명의 산화물 반도체층(13)은 투명의 반도체 물질(IZO)에 투명의 금속(Zr)이 포함되기 때문에 투명 박막 트랜지스터의 제조에 유리하며, 본 발명의 박막 트랜지스터는 액정 표시 장치, 유기전계발광 표시 장치 등에 응용이 가능하다.
도 4는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도로서, 화상을 표시하는 표시 패널(100)을 중심으로 개략적으로 설명한다.
표시 패널(100)은 대향하도록 배치된 두 개의 기판(110 및 120)과, 두 개의 기판(110 및 120) 사이에 개재된 액정층(130)으로 이루어지며, 기판(110)에 매트릭스 형태로 배열된 다수의 게이트 선(111)과 데이터 선(112)에 의해 화소 영역(113)이 정의된다. 그리고 게이트 선(111)과 데이터 선(112)이 교차되는 부분의 기판(110)에는 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터(114) 및 박막 트랜지스터(114)와 연결된 화소 전극(115)이 형성된다.
박막 트랜지스터(114)는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2c를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다.
또한, 기판(120)에는 컬러필터(121) 및 공통전극(122)이 형성된다. 그리고 기판(110 및 120)의 배면에는 편광판(116 및 123)이 각각 형성되며, 편광판(116)의 하부에는 광원으로서 백 라이트(도시안됨)가 배치된다.
한편, 표시 패널(100)의 화소 영역(113) 주변에는 표시 패널(100)을 구동시키기 위한 구동부(LCD Drive IC; 도시안됨)가 실장된다. 구동부는 외부로부터 제공되는 전기적 신호를 주사 신호 및 데이터 신호로 변환하여 게이트 선과 데이터 선으로 공급한다.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 5a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220)을 둘러싸는 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사 라인(224) 및 데이터 라인(226) 사이에 매트릭스 방식으로 연결된 다수의 유기전계발광 소자(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사 라인(224) 및 데이터 라인(226)으로부터 연장된 주사 라인(224) 및 데이터 라인(226), 유기전계발광 소자(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(224) 및 데이터 라인(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다.
도 6을 참조하면, 유기전계발광 소자(300)는 애노드 전극(317) 및 캐소드 전극(320)과, 애노드 전극(317) 및 캐소드 전극(320) 사이에 형성된 유기 박막 층(319)으로 이루어진다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. 또한, 유기전계발광 소자(300)의 동작을 제어하기 위한 박막 트랜지스터와 신호를 유지시키기 위한 캐패시터가 더 포함될 수 있다.
박막 트랜지스터는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2c를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다.
상기와 같이 구성된 박막 트랜지스터를 포함하는 유기전계발광 소자(300)를 도 5a 및 도 6을 통해 보다 상세히 설명하면 다음과 같다.
기판(210) 상에 게이트 전극(11)이 형성된다. 이 때 화소 영역(220)에는 게이트 전극(11)과 연결되는 주사 라인(224)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 주사 라인(224)으로부터 연장되는 주사 라인(224) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
게이트 전극(11)을 포함하는 상부에는 게이트 절연막(12)에 의해 게이트 전극(11)과 전기적으로 절연되며, 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(13)이 형성된다. 산화물 반도체층(13)은 Zr이 포함된 IZO층으로 형성되며, Zr에 의해 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절된다.
산화물 반도체층(13) 상에는 소스 영역 및 드레인 영역과 접촉되는 소스 및 드레인 전극(14a 및 14b)이 형성된다. 이 때 화소 영역(220)에는 소스 및 드레인 전극(14a 및 14b)과 연결되는 데이터 라인(226)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 데이터 라인(226)으로부터 연장되는 데이터 라인(226) 및 외부로 부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
소스 및 드레인 전극(14a 및 14b)을 포함하는 상부에는 평탄화층(316)이 형성되고, 평탄화층(316)에는 소스 또는 드레인 전극(14a 또는 14b)이 노출되도록 비아홀이 형성된다.
비아홀을 통해 소스 또는 드레인 전극(14a 또는 14b)과 연결되는 애노드 전극(317)이 형성되고, 애노드 전극(317)의 일부 영역(발광 영역)이 노출되도록 평탄화층(316) 상에 화소 정의막(318)이 형성된다. 그리고 노출된 애노드 전극(317) 상에 유기 박막층(319)이 형성되고, 유기 박막층(319)을 포함하는 화소 정의막(318) 상에 캐소드 전극(320)이 형성된다.
도 5b를 참조하면, 유기전계발광 소자(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도.
도 3은 산소 및 지르코늄(Zr)의 양에 따른 박막 트랜지스터의 전기적 특성을 도시한 그래프.
도 4는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도.
도 6은 도 5a의 유기전계발광 소자를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 120, 210: 기판 11: 게이트 전극
12: 게이트 절연막 13: 산화물 반도체층
13a, 13b: GIZO층 14a: 소스 전극
14b: 드레인 전극 100, 200: 표시 패널
111: 게이트 선 112: 데이터 선
113: 화소 영역 114: 박막 트랜지스터
115: 화소 전극 116, 123: 편광판
121: 컬러필터 122: 공통전극
130: 액정층 220: 화소 영역
224: 주사 라인 226: 데이터 라인
228: 패드 230: 비화소 영역
234: 주사 구동부 236: 데이터 구동부
300: 유기전계발광 소자 316: 평탄화층
317: 애노드 전극 318: 화소 정의막
319: 유기 박막층 320: 캐소드 전극
400: 봉지 기판 410: 밀봉재
Claims (12)
- 기판;상기 기판 상에 형성된 게이트 전극;게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며,상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진 박막 트랜지스터.
- 제 1 항에 있어서, 상기 Zr에 의해 상기 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절되는 박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층을 형성하는 단계; 및상기 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하며,상기 산화물 반도체층 형성 단계는 타켓으로부터 In, Zn 및 Zr을 포함하는 이온이 증착되어 상기 게이트 절연막 상에 Zr을 포함하는 IZO층이 형성되도록 하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 3 항에 있어서, 상기 타겟은 InZnO 타겟 및 Zr 타겟을 포함하는 박막 트랜지스터의 제조 방법.
- 제 4 항에 있어서, 상기 Zr 타겟에 인가되는 바이어스 전력의 크기를 조절하여 상기 Zr의 양을 조절하는 박막 트랜지스터의 제조 방법.
- 제 4 항에 있어서, 상기 Zr 타겟에 조사되는 펄스 레이저의 세기를 조절하여 상기 Zr의 양을 조절하는 박막 트랜지스터의 제조 방법.
- 제 3 항에 있어서, 상기 Zr의 양을 조절하여 상기 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤가 되도록 하는 박막 트랜지스터의 제조 방법.
- 제 3 항에 있어서, 상기 Zr의 양을 20 내지 0At%의 범위 내에서 조절하는 박막 트랜지스터의 제조 방법.
- 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소 로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판;제 2 전극이 형성된 제 2 기판; 및상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하고,상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며,상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
- 제 9 항에 있어서, 상기 Zr에 의해 상기 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절되는 박막 트랜지스터를 구비하는 평판 표시 장치.
- 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하고,상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 및상기 소스 영역 및 상기 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함하며,상기 산화물 반도체층이 Zr을 포함하는 IZO층으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
- 제 11 항에 있어서, 상기 Zr에 의해 상기 IZO층의 케리어 농도가 1e+13 내지 1e+18#/㎤로 조절되는 박막 트랜지스터를 구비하는 평판 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080011492A KR100963003B1 (ko) | 2008-02-05 | 2008-02-05 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| US12/320,775 US8008658B2 (en) | 2008-02-05 | 2009-02-04 | Thin film transistor, method of manufacturing the same, and flat panel display device having the same |
| US13/102,984 US8247266B2 (en) | 2008-02-05 | 2011-05-06 | Thin film transistor, method of manufacturing the same, and flat panel display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080011492A KR100963003B1 (ko) | 2008-02-05 | 2008-02-05 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090085738A true KR20090085738A (ko) | 2009-08-10 |
| KR100963003B1 KR100963003B1 (ko) | 2010-06-10 |
Family
ID=40930787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080011492A KR100963003B1 (ko) | 2008-02-05 | 2008-02-05 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8008658B2 (ko) |
| KR (1) | KR100963003B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150011910A (ko) * | 2013-07-24 | 2015-02-03 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
| KR20170091787A (ko) * | 2009-12-18 | 2017-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| KR20170127062A (ko) * | 2010-03-12 | 2017-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20180058858A (ko) * | 2010-01-24 | 2018-06-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US10061172B2 (en) | 2009-10-16 | 2018-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus having the same |
| KR20180137048A (ko) * | 2009-11-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비한 전자 기기 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101681884B1 (ko) | 2009-03-27 | 2016-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| JP5760298B2 (ja) * | 2009-05-21 | 2015-08-05 | ソニー株式会社 | 薄膜トランジスタ、表示装置、および電子機器 |
| KR101073543B1 (ko) * | 2009-09-04 | 2011-10-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR102054650B1 (ko) * | 2009-09-24 | 2019-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| KR101944239B1 (ko) * | 2009-10-09 | 2019-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 표시 장치 및 이를 포함한 전자 기기 |
| KR101948707B1 (ko) * | 2010-01-29 | 2019-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
| WO2012002040A1 (en) | 2010-07-01 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
| US8605059B2 (en) * | 2010-07-02 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Input/output device and driving method thereof |
| CN102569412B (zh) | 2010-12-20 | 2015-02-04 | 京东方科技集团股份有限公司 | 薄膜晶体管器件及其制造方法 |
| KR102302373B1 (ko) * | 2015-02-10 | 2021-09-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104952914A (zh) * | 2015-04-30 | 2015-09-30 | 京东方科技集团股份有限公司 | 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置 |
| KR102617041B1 (ko) | 2015-12-28 | 2023-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 장치, 텔레비전 시스템, 및 전자 기기 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| JP2006098480A (ja) | 2004-09-28 | 2006-04-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| CN101283444B (zh) * | 2005-11-15 | 2011-01-26 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP5177954B2 (ja) | 2006-01-30 | 2013-04-10 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP2007250982A (ja) | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| KR101376073B1 (ko) * | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
-
2008
- 2008-02-05 KR KR1020080011492A patent/KR100963003B1/ko active IP Right Grant
-
2009
- 2009-02-04 US US12/320,775 patent/US8008658B2/en active Active
-
2011
- 2011-05-06 US US13/102,984 patent/US8247266B2/en active Active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10061172B2 (en) | 2009-10-16 | 2018-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus having the same |
| KR20190000382A (ko) * | 2009-10-16 | 2019-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 이를 구비한 전자 장치 |
| KR20200021554A (ko) * | 2009-10-16 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 이를 구비한 전자 장치 |
| US10310348B2 (en) | 2009-10-16 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus having the same |
| US10332912B2 (en) | 2009-11-13 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| KR20180137048A (ko) * | 2009-11-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비한 전자 기기 |
| KR20170091787A (ko) * | 2009-12-18 | 2017-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| US11798952B2 (en) | 2009-12-18 | 2023-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11282864B2 (en) | 2009-12-18 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR101867003B1 (ko) * | 2009-12-18 | 2018-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| US10256254B2 (en) | 2009-12-18 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10211230B2 (en) | 2010-01-24 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR20200007096A (ko) * | 2010-01-24 | 2020-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20180058858A (ko) * | 2010-01-24 | 2018-06-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20170127062A (ko) * | 2010-03-12 | 2017-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20150011910A (ko) * | 2013-07-24 | 2015-02-03 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8008658B2 (en) | 2011-08-30 |
| KR100963003B1 (ko) | 2010-06-10 |
| US20090194766A1 (en) | 2009-08-06 |
| US8247266B2 (en) | 2012-08-21 |
| US20110212580A1 (en) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100963003B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100941850B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100975204B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100963026B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100873081B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100963104B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100963027B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101048965B1 (ko) | 유기 전계발광 표시장치 | |
| KR101034686B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR101064402B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101048996B1 (ko) | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 | |
| KR100993416B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 | |
| KR20110037220A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| KR100882677B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101269723B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 10 |