KR101048996B1 - 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 - Google Patents
박막 트랜지스터 및 그를 구비하는 평판 표시 장치 Download PDFInfo
- Publication number
- KR101048996B1 KR101048996B1 KR1020090002243A KR20090002243A KR101048996B1 KR 101048996 B1 KR101048996 B1 KR 101048996B1 KR 1020090002243 A KR1020090002243 A KR 1020090002243A KR 20090002243 A KR20090002243 A KR 20090002243A KR 101048996 B1 KR101048996 B1 KR 101048996B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide semiconductor
- electrode
- film transistor
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000010949 copper Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010936 titanium Substances 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 claims abstract description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 38
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 4
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000002265 prevention Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910005265 GaInZnO Inorganic materials 0.000 description 1
- -1 InO Inorganic materials 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 산화물 반도체 박막 트랜지스터 및 그를 구비하는 평판 표시 장치에 관한 것으로, 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 전극을 포함하는 상부에 형성된 게이트 절연층, 게이트 전극을 포함하는 게이트 절연층 상에 형성된 산화물 반도체층, 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층, 및 티타늄층을 통해 소스 영역 및 드레인 영역과 연결되며 구리로 이루어진 소스 전극 및 드레인 전극을 포함한다. 티타늄층은 구리로 이루어진 소스 및 드레인 전극과 산화물 반도체층의 접촉 저항을 감소시키며 안정적인 계면 접합을 이루고 구리의 확산을 차단한다.
산화물 반도체, 구리 배선, 티타늄층, 확산 방지, 접촉 저항
Description
본 발명은 박막 트랜지스터 및 그를 구비하는 평판 표시 장치에 관한 것으로, 보다 상세하게는 구리(Cu) 배선이 적용된 산화물 반도체 박막 트랜지스터 및 그를 구비하는 평판 표시 장치에 관한 것이다.
박막 트랜지스터(thin film transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 반도체층, 채널 영역과 중첩되며 게이트 절연층에 의해 반도체층과 절연되는 게이트 전극, 그리고 소스 영역 및 드레인 영역의 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함한다.
이와 같이 구성되는 박막 트랜지스터는 반도체 집적회로(integrated circuit) 뿐만 아니라 액정 표시 장치(LCD)나 유기전계발광 표시 장치(AMOLED)와 같은 평판 표시 장치에도 적용된다.
평판 표시 장치에서 박막 트랜지스터의 전극이나 주사 라인(scan line) 및 데이터 라인(data line)과 같은 배선들은 대개 몰리브덴(Mo), 알루미늄(Al), 텅스텐(W) 등의 금속이나 이들의 합금으로 형성된다.
그런데 이와 같은 금속이나 합금은 비저항이 11μΩ㎝ 정도로 높기 때문에 평판 표시 장치의 해상도 및 크기가 증가하면 배선 폭의 감소와 배선 길이의 증가로 인하여 배선 저항이 급격히 증가하는 문제가 발생된다. 배선 저항이 증가하면 전압 강하(IR drop)로 인하여 화소(pixel)에 인가되는 전류 또는 전압이 불균일해지기 때문에 불량이 발생되거나 화질이 저하된다.
따라서 해상도 및 크기 증가에 따른 평판 표시 장치의 불량이나 화질 저하를 방지할 수 있는 배선 재료 및 제조 기술에 대한 연구가 필요하다.
본 발명의 목적은 배선 폭 감소와 배선 길이 증가에 따른 전압 강하가 방지될 수 있는 박막 트랜지스터 및 그를 구비하는 평판 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 비저항이 작은 구리(Cu) 배선을 적용한 산화물 반도체 박막 트랜지스터 및 그를 구비하는 평판 표시 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 구리 배선과 산화물 반도체층이 안정적인 계면 접합을 이루며 접촉 저항이 작고 산화물 반도체층으로 구리의 확산이 방지될 수 있는 박막 트랜지스터 및 그를 구비하는 평판 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터는 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층; 상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및 상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 도전선과 제 2 도전선에 의해 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판; 제 2 전극이 형성된 제 2 기판; 및 상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하며, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층; 상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및 상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 도전선 및 제 2 도전선, 상기 제 1 도전선 및 제 2 도전선 사이에 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터와 연결되며 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자가 형성된 제 1 기판; 및 상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하며, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층; 상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및 상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함한다.
본 발명의 산화물 반도체 박막 트랜지스터는 소스 및 드레인 전극과 같은 배선이 비저항이 작은 구리로 형성되며, 구리로 이루어진 소스 및 드레인 전극과 산 화물 반도체층 사이에 티타늄층이 개재된다. 티타늄층은 소스 및 드레인 전극과 산화물 반도체층의 접촉 저항을 감소시키며 안정적인 계면 접합을 이루고 구리의 확산을 차단한다. 따라서 구리의 확산에 의한 산화물 반도체층의 전기적 특성 저하가 방지되고, 비저항이 작은 구리 배선에 의해 전류-전압 특성이 향상됨으로써 화질이 향상된 고화질 및 대형 평판 표시 장치를 구현할 수 있다.
최근들어 산화물 반도체 박막 트랜지스터에 대한 연구가 활발하게 진행되고 있다. 산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있다. 산화물 반도체를 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 제조 공정상 여러 가지 장점이 있다.
또한, 산화물 반도체와 함께 배선 저항을 감소시키기 위하여 몰리브덴(Mo)이나 알루미늄(Al)보다 비저항이 작은 구리(Cu) 배선을 이용하는 연구가 진행되고 있다.
그러나 산화물 반도체 박막 트랜지스터에 구리 배선을 적용하면 구리 배선(예를 들어, 소스 전극 및 드레인 전극)과 산화물 반도체의 계면 접합이 불량해지고 열처리 과정에서 구리 원자의 확산에 의해 산화물 반도체의 전기적 특성이 저하된다. 즉, 불량한 계면 접합에 의해 구리 배선과 산화물 반도체의 접촉 저항이 증가되고, p형의 구리 원자가 n형의 산화물 반도체로 확산됨으로써 산화물 반도체의 전기적 특성이 저하된다.
따라서 산화물 반도체 박막 트랜지스터에 구리 배선을 적용하기 위해서는 상기한 문제점을 해결할 수 있는 기술 개발이 필요하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1 및 도 2는 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 게이트 전극(12)이 형성된다. 게이트 전극(12)을 포함하는 상부에는 게이트 절연층(13)이 형성되고, 게이트 전극(12)을 포함하는 게이트 절연층(13) 상에는 채널 영역(14a), 소스 영역(14b) 및 드레인 영역(14c)을 제공하는 활성층으로서, 산화물 반도체층(14)이 형성된다. 소스 영역(14b) 및 드레인 영역(14c)의 산화물 반도체층(14) 상에는 티타늄(Ti)층(15)이 형성되고, 티타늄층(15)을 통해 소스 영역(14b) 및 드레인 영역(14c)과 연결되도록 구리(Cu)로 이루어진 소스 및 드레인 전극(16a 및 16b)이 형성된다.
도 1은 티타늄층(15)이 소스 영역(14b) 및 드레인 영역(14c)의 산화물 반도체층(14) 상에만 형성된 구조이며, 도 2는 티타늄층(25)이 소스 및 드레인 전극(16a 및 16b)의 하부면 전체와 중첩되는 구조이다. 도 2의 구조는 티타늄층(25) 과 소스 및 드레인 전극(16a 및 16b)을 하나의 마스크로 패터닝할 수 있기 때문에 도 1의 구조에 비해 마스크 수 및 공정 단계를 감소시킬 수 있다.
기판(10)으로는 실리콘(Si) 등의 반도체 기판, 유리나 플라스틱 등의 절연 기판 또는 금속 기판을 사용할 수 있으며, 게이트 전극(12)은 Al, Cr, MoW 등의 금속으로 형성하고, 게이트 절연층(13)은 SiO2, SiNx, Ga2O3 등의 절연물로 형성한다.
산화물 반도체층(14)은 산화아연(ZnO)을 포함하며, 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 은(Ag), 구리(Cu), 게르마늄(Ge), 가돌리늄(Gd) 및 바나듐(V) 중 적어도 하나의 이온이 도핑될 수 있다. 산화물 반도체층(14)은 예를 들어, ZnO, ZnGaO, ZnInO, ZnSnO, GaInZnO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO 등으로 형성된다.
티타늄층(15, 25)은 열처리와 같은 후속 공정에서 그 두께가 변화될 수 있기 때문에 두께 변화를 고려하여 증착하는 것이 바람직하다.
상기와 같이 본 발명의 박막 트랜지스터는 활성층이 산화물 반도체층(14)으로 형성되고, 소스 및 드레인 전극(16a 및 16b)이 구리(Cu)로 형성되며, 산화물 반도체층(14)과 소스 및 드레인 전극(16a 및 16b) 사이에 티타늄층(15, 25)이 개재된다.
상기 구조의 박막 트랜지스터에서 티타늄층(15, 25)은 소스 및 드레인 전극(16a 및 16b)과 산화물 반도체층(14)의 접촉 저항을 감소시킨다.
도 3 및 도 4는 박막 트랜지스터의 게이트 전압(Vg)에 따른 드레인 전류(Id) 의 변화를 나타낸 그래프이다. 도 3의 박막 트랜지스터는 소스 및 드레인 전극(16a 및 16b)과 산화아연(ZnO)층(14) 사이에 티타늄층(15, 25)이 개재된 본 발명의 구조이고, 도 4의 박막 트랜지스터는 몰리브덴(Mo)으로 이루어진 소스 및 드레인 전극과 산화아연(ZnO)층이 직접 접촉하는 구조이다. 도 3 및 도 4의 그래프를 통해 하기의 표 1과 같은 결과를 얻을 수 있다.
|
|
문턱전압(V) | 이동도(㎠/Vs) | S-슬롭(V/Dec) | |||
| 평균 | 표준편차 | 평균 | 표준편차 | 평균 | 표준편차 | |
| Mo/ZnO | 1.86 | 0.17 | 7.76 | 1.67 | 0.43 | 0.02 |
| Cu/Ti/ZnO | 1.25 | 0.10 | 15.45 | 1.23 | 0.52 | 0.03 |
표 1을 참조하면, 문턱전압(Vth_sat)의 감소(negative shift)는 산화물 반도체층으로 전하가 쉽게 주입되는 것을 의미하며, 이동도의 증가는 산화물 반도체층으로 주입되는 전하의 량이 증가됨을 의미한다. 따라서 티타늄(Ti)과 산화아연(ZnO)이 접촉하는 구조(도 3)에서의 접촉 저항이 몰리브덴(Mo)과 산화아연(ZnO)이 접촉하는 구조(도 2)에 비해 2 내지 3배 정도 감소됨을 알 수 있다.
또한, 상기 구조의 박막 트랜지스터에서 티타늄층(15, 25)은 소스 및 드레인 전극(16a 및 16b)과 산화물 반도체층(14)이 안정적인 계면 접합을 이루게 하고 구리의 확산을 차단한다.
티타늄(Ti)은 구리(Cu) 및 산화아연(ZnO)과 우수한 계면 접합을 형성하기 때문에 소스 및 드레인 전극(16a 및 16b)과 산화물 반도체층(14)이 안정적인 계면 접합을 이루게 한다. 또한, 티타늄(Ti)은 구리(Cu)의 확산을 차단하는 트랩(trap) 역할을 하기 때문에 산화물 반도체층(14)으로 구리의 확산이 효과적으로 차단된다.
따라서 비저항이 작은 구리 배선에 의해 전류-전압 특성이 향상되고, 구리의 확산에 의한 산화물 반도체층의 특성 저하가 방지됨으로써 전기적 특성이 향상된 박막 트랜지스터를 구현할 수 있다.
도 5는 본 발명에 따른 박막 트랜지스터가 적용된 평판 표시 장치의 일 실시예를 설명하기 위한 사시도로서, 화상을 표시하는 표시 패널(100)을 중심으로 개략적으로 설명한다.
표시 패널(100)은 대향하도록 배치된 두 개의 기판(110 및 120)과, 두 개의 기판(110 및 120) 사이에 개재된 액정층(130)으로 이루어지며, 기판(110)에 매트릭스 형태로 배열된 다수의 게이트 라인(111)과 데이터 라인(112)에 의해 화소 영역(113)이 정의된다. 그리고 게이트 라인(111)과 데이터 라인(112)이 교차되는 부분의 기판(110)에는 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터(114) 및 박막 트랜지스터(114)와 연결된 화소 전극(115)이 형성된다. 박막 트랜지스터(114)는 도 1 및 도 2 중 하나의 구조로 형성되며, 박막 트랜지스터(114)의 소스 및 드레인 전극(16a 및 16b)을 형성하는 과정에서 게이트 라인(111) 또는 데이터 라인(112)을 구리(Cu)로 형성할 수 있다.
또한, 기판(120)에는 컬러필터(121) 및 공통전극(122)이 형성된다. 그리고 기판(110 및 120)의 배면에는 편광판(116 및 123)이 각각 형성되며, 편광판(116)의 하부에는 광원으로서 백 라이트(도시안됨)가 배치된다.
한편, 표시 패널(100)의 화소 영역(113) 주변에는 표시 패널(100)을 구동시키기 위한 구동부(LCD Drive IC; 도시안됨)가 실장된다. 구동부는 외부로부터 제공되는 전기적 신호를 주사 신호 및 데이터 신호로 변환하여 게이트 선과 데이터 선으로 공급한다.
도 6a 및 도 6b는 본 발명에 따른 박막 트랜지스터가 적용된 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 6a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220) 주변의 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사 라인(224) 및 데이터 라인(226) 사이에 매트릭스 방식으로 연결된 다수의 유기전계발광 소자(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사 라인(224) 및 데이터 라인(226)으로부터 연장된 주사 라인(224) 및 데이터 라인(226), 유기전계발광 소자(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(224) 및 데이터 라인(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다.
도 7을 참조하면, 유기전계발광 소자(300)는 애노드 전극(317) 및 캐소드 전극(320)과, 애노드 전극(317) 및 캐소드 전극(320) 사이에 형성된 유기 박막층(319)으로 이루어진다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. 또한, 유기전계발광 소자(300)의 동작을 제어하기 위해 주사 라인(224) 및 데이터 라인(226) 사이에 연결된 박막 트랜지스터와 신호를 유지시키기 위한 캐패시터가 더 포함될 수 있다. 박막 트랜지스터는 도 1 및 도 2 중 하나의 구조로 형성된다.
상기와 같이 구성된 박막 트랜지스터를 포함하는 유기전계발광 소자(300)를 도 6a 및 도 7을 통해 보다 상세히 설명하면 다음과 같다.
화소 영역(220)의 기판(210) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 게이트 전극(12)이 형성된다. 이 때 화소 영역(220)에는 게이트 전극(12)과 연결되는 주사 라인(224)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 주사 라인(224)으로부터 연장되는 주사 라인(224) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
게이트 전극(12)을 포함하는 상부에는 게이트 절연층(13)이 형성되고, 게이트 전극(12)을 포함하는 게이트 절연층(13) 상에는 산화물 반도체층(14)이 형성된다. 소스 영역(14b) 및 드레인 영역(14c)의 산화물 반도체층(14) 상에는 티타늄층(15)이 형성되고, 티타늄층(15)을 통해 소스 영역(14b) 및 드레인 영역(14c)과 접속되도록 소스 및 드레인 전극(16a 및 16b)이 형성된다. 이 때 화소 영역(220)에는 소스 및 드레인 전극(16a 및 16b)과 연결되는 데이터 라인(226)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 데이터 라인(226)으로부터 연장되는 데이터 라인(226) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다. 소스 및 드레인 전극(16a 및 16b), 데이터 라인(226) 및 패드(228)는 구리(Cu)로 형성된다.
이 후 화소 영역(220)의 전체 상부면에 표면을 평탄화시키기 위한 평탄화층(316)이 형성된다. 그리고 평탄화층(316)에 소스 또는 드레인 전극(16a 또는 16b)의 소정 부분이 노출되도록 비아홀이 형성되고, 비아홀을 통해 소스 또는 드레인 전극(16a 또는 16b)과 연결되는 애노드 전극(317)이 형성된다.
애노드 전극(317)의 일부 영역(발광 영역)이 노출되도록 평탄화층(316) 상에 화소 정의막(318)이 형성되며, 노출된 애노드 전극(317) 상에 유기 박막층(319)이 형성되고, 유기 박막층(319)을 포함하는 화소 정의막(318) 상에 캐소드 전극(320)이 형성된다.
도 6b를 참조하면, 상기와 같이 유기전계발광 소자(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1 및 도 2는 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도.
도 3 및 도 4는 배선 재료에 따른 박막 트랜지스터의 전기적 특성을 설명하기 위한 그래프.
도 5는 본 발명에 따른 박막 트랜지스터가 적용된 평판 표시 장치의 일 실시예를 설명하기 위한 사시도.
도 6a 및 도 6b는 본 발명에 따른 박막 트랜지스터가 적용된 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도.
도 7은 도 6a의 유기전계발광 소자를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 120, 210: 기판 11: 버퍼층
12: 게이트 전극 13: 게이트 절연층
14: 산화물 반도체층 14a: 채널 영역
14b: 소스 영역 14c: 드레인 영역
15, 25: 티타늄층 16a: 소스 전극
16b: 드레인 전극 100, 200: 표시 패널
111: 게이트 라인 112: 데이터 라인
113: 화소 영역 114: 박막 트랜지스터
115: 화소 전극 116, 123: 편광판
121: 컬러필터 122: 공통전극
130: 액정층 220: 화소 영역
224: 주사 라인 226: 데이터 라인
228: 패드 230: 비화소 영역
234: 주사 구동부 236: 데이터 구동부
300: 유기전계발광 소자 316: 평탄화층
317: 애노드 전극 318: 화소 정의막
319: 유기 박막층 320: 캐소드 전극
400: 봉지 기판 410: 밀봉재
Claims (17)
- 기판;상기 기판 상에 형성된 게이트 전극;상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층;상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층;상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 기판 상에 형성된 버퍼층을 더 포함하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 산화물 반도체층은 산화아연(ZnO)을 포함하는 박막 트랜지스터.
- 제 3 항에 있어서, 상기 산화물 반도체층에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 은(Ag), 구리(Cu), 게르마늄(Ge), 가돌리늄(Gd) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 티타늄층이 상기 소스 및 드레인 전극의 하부면 전체와 중첩되는 박막 트랜지스터.
- 제 1 도전선과 제 2 도전선에 의해 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판;제 2 전극이 형성된 제 2 기판; 및상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하며,상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층;상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층;상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함하는 평판 표시 장치.
- 제 6 항에 있어서, 상기 제 1 기판 상에 형성된 버퍼층을 더 포함하는 평판 표시 장치.
- 제 6 항에 있어서, 상기 제 1 도전선 또는 상기 제 2 도전선이 구리로 형성된 평판 표시 장치.
- 제 6 항에 있어서, 상기 산화물 반도체층은 산화아연(ZnO)을 포함하는 평판 표시 장치.
- 제 9 항에 있어서, 상기 산화물 반도체층에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 은(Ag), 구리(Cu), 게르마늄(Ge), 가돌리늄(Gd) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 평판 표시 장치.
- 제 6 항에 있어서, 상기 티타늄층이 상기 소스 및 드레인 전극의 하부면 전체와 중첩되는 평판 표시 장치.
- 제 1 도전선 및 제 2 도전선, 상기 제 1 도전선 및 제 2 도전선 사이에 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터와 연결되며 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자가 형성된 제 1 기판; 및상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하며,상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;상기 게이트 전극을 포함하는 상부에 형성된 게이트 절연층;상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 산화물 반도체층;상기 산화물 반도체층의 소스 영역 및 드레인 영역에 형성된 티타늄층; 및상기 티타늄층을 통해 상기 소스 영역 및 드레인 영역과 연결되며, 구리로 이루어진 소스 전극 및 드레인 전극을 포함하는 평판 표시 장치.
- 제 12 항에 있어서, 상기 제 1 기판 상에 형성된 버퍼층을 더 포함하는 평판 표시 장치.
- 제 12 항에 있어서, 상기 제 1 도전선 또는 상기 제 2 도전선이 구리로 형성된 평판 표시 장치.
- 제 12 항에 있어서, 상기 산화물 반도체층은 산화아연(ZnO)을 포함하는 평판 표시 장치.
- 제 15 항에 있어서, 상기 산화물 반도체층에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 은(Ag), 구리(Cu), 게르마늄(Ge), 가돌리늄(Gd) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 평판 표시 장치.
- 제 12 항에 있어서, 상기 티타늄층이 상기 소스 및 드레인 전극의 하부면 전 체와 중첩되는 평판 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002243A KR101048996B1 (ko) | 2009-01-12 | 2009-01-12 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
| US12/654,939 US20100176394A1 (en) | 2009-01-12 | 2010-01-08 | Thin film transistor and flat panel display device having the same |
| US13/922,785 US20130277660A1 (en) | 2009-01-12 | 2013-06-20 | Thin film transistor and flat panel display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002243A KR101048996B1 (ko) | 2009-01-12 | 2009-01-12 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100082941A KR20100082941A (ko) | 2010-07-21 |
| KR101048996B1 true KR101048996B1 (ko) | 2011-07-12 |
Family
ID=42318415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090002243A KR101048996B1 (ko) | 2009-01-12 | 2009-01-12 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20100176394A1 (ko) |
| KR (1) | KR101048996B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101424919B1 (ko) | 2013-02-28 | 2014-08-01 | 인하대학교 산학협력단 | 구리 확산 방지층을 포함하는 트랜지스터와 그 제조 방법 및 트랜지스터를 포함하는 전자 소자 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102246529B1 (ko) * | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101117737B1 (ko) * | 2010-03-02 | 2012-02-24 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101101109B1 (ko) | 2010-06-01 | 2012-01-03 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 |
| TWI471946B (zh) * | 2010-11-17 | 2015-02-01 | Innolux Corp | 薄膜電晶體 |
| WO2012144165A1 (ja) | 2011-04-18 | 2012-10-26 | シャープ株式会社 | 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 |
| KR101292629B1 (ko) * | 2011-12-15 | 2013-08-02 | 삼성코닝정밀소재 주식회사 | 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 |
| KR102013893B1 (ko) | 2012-08-20 | 2019-08-26 | 삼성디스플레이 주식회사 | 평판표시장치 및 그의 제조방법 |
| CN102881653B (zh) * | 2012-09-28 | 2015-02-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及其制造的薄膜晶体管 |
| KR102148850B1 (ko) | 2013-01-21 | 2020-08-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 장치 |
| US9988713B2 (en) * | 2013-03-12 | 2018-06-05 | Arizona Board Of Regents On Behalf Of Arizona State University | Thin film devices and methods for preparing thin film devices |
| KR102100372B1 (ko) | 2013-08-28 | 2020-04-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102172972B1 (ko) * | 2014-02-26 | 2020-11-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| CN104090401B (zh) * | 2014-06-18 | 2017-12-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| KR101794192B1 (ko) * | 2015-02-24 | 2017-11-06 | 고려대학교 산학협력단 | 3차원 단일 집적 저온 공정 기술을 위한 소스와 드레인 컨택의 금속-유전층-반도체 구조 및 그 제조 방법 |
| CN105789219B (zh) | 2016-03-22 | 2018-07-27 | 京东方科技集团股份有限公司 | 一种用于制造显示面板的方法、显示面板以及显示装置 |
| CN106098560B (zh) * | 2016-06-22 | 2019-03-12 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法 |
| CN110224005B (zh) * | 2019-05-10 | 2021-04-02 | 深圳市华星光电半导体显示技术有限公司 | 显示器及其制备方法 |
| CN110459607B (zh) * | 2019-08-08 | 2021-08-06 | Tcl华星光电技术有限公司 | 薄膜晶体管阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046851A (ko) * | 2001-12-06 | 2003-06-18 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| KR20080079906A (ko) * | 2007-02-28 | 2008-09-02 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JP4169896B2 (ja) * | 1999-06-23 | 2008-10-22 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタとその製造方法 |
| JP4553470B2 (ja) * | 2000-09-13 | 2010-09-29 | 独立行政法人産業技術総合研究所 | ｐ形ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 |
| KR100456373B1 (ko) * | 2001-12-31 | 2004-11-09 | 엘지.필립스 엘시디 주식회사 | 구리 또는 구리/티타늄 식각액 |
| US7141489B2 (en) * | 2003-05-20 | 2006-11-28 | Burgener Ii Robert H | Fabrication of p-type group II-VI semiconductors |
| US7642573B2 (en) * | 2004-03-12 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| KR100637204B1 (ko) * | 2005-01-15 | 2006-10-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치 |
| US20070049023A1 (en) * | 2005-08-29 | 2007-03-01 | Micron Technology, Inc. | Zirconium-doped gadolinium oxide films |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| KR20090051170A (ko) * | 2006-08-10 | 2009-05-21 | 이데미쓰 고산 가부시키가이샤 | 란타노이드 함유 산화물 타겟 |
| JP4662075B2 (ja) * | 2007-02-02 | 2011-03-30 | 株式会社ブリヂストン | 薄膜トランジスタ及びその製造方法 |
| KR101509663B1 (ko) * | 2007-02-16 | 2015-04-06 | 삼성전자주식회사 | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 |
| KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| KR20080099084A (ko) * | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP5135904B2 (ja) * | 2007-06-19 | 2013-02-06 | 株式会社日立製作所 | 有機薄膜トランジスタアレイおよびその製造方法 |
| JP2009099887A (ja) * | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
| US8445903B2 (en) * | 2008-10-23 | 2013-05-21 | Idemitsu Kosan Co., Ltd. | Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same |
-
2009
- 2009-01-12 KR KR1020090002243A patent/KR101048996B1/ko active IP Right Grant
-
2010
- 2010-01-08 US US12/654,939 patent/US20100176394A1/en not_active Abandoned
-
2013
- 2013-06-20 US US13/922,785 patent/US20130277660A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046851A (ko) * | 2001-12-06 | 2003-06-18 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| KR20080079906A (ko) * | 2007-02-28 | 2008-09-02 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101424919B1 (ko) | 2013-02-28 | 2014-08-01 | 인하대학교 산학협력단 | 구리 확산 방지층을 포함하는 트랜지스터와 그 제조 방법 및 트랜지스터를 포함하는 전자 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100082941A (ko) | 2010-07-21 |
| US20100176394A1 (en) | 2010-07-15 |
| US20130277660A1 (en) | 2013-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101048996B1 (ko) | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 | |
| KR100941850B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100958006B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100873081B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100963003B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100963026B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100975204B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101034686B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR100963027B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| TWI524514B (zh) | 有機發光顯示裝置之製造方法 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101064402B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 | |
| KR20110037220A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR100882677B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100962989B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101269723B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치 | |
| KR102614533B1 (ko) | 박막 트랜지스터 표시판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 9 |