KR101292629B1 - 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 - Google Patents

산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 Download PDF

Info

Publication number
KR101292629B1
KR101292629B1 KR1020110135470A KR20110135470A KR101292629B1 KR 101292629 B1 KR101292629 B1 KR 101292629B1 KR 1020110135470 A KR1020110135470 A KR 1020110135470A KR 20110135470 A KR20110135470 A KR 20110135470A KR 101292629 B1 KR101292629 B1 KR 101292629B1
Authority
KR
South Korea
Prior art keywords
active layer
substrate
thin film
film transistor
oxide
Prior art date
Application number
KR1020110135470A
Other languages
English (en)
Other versions
KR20130068366A (ko
Inventor
한진우
유태환
조요한
이승주
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110135470A priority Critical patent/KR101292629B1/ko
Publication of KR20130068366A publication Critical patent/KR20130068366A/ko
Application granted granted Critical
Publication of KR101292629B1 publication Critical patent/KR101292629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Abstract

본 발명은 박막 트랜지스터에 관한 것으로서 더욱 상세하게는 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것이다.
이를 위해, 본 발명은 기판 상에 형성되는 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연막; 상기 게이트 전극에 상응되는 상기 게이트 절연막 상에 형성되어 채널 영역을 구비하고, In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층; 및 상기 채널 영역을 사이에 두고 상기 게이트 절연막 상에 이격 배열되어 상기 액티브층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.

Description

산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치{THIN FILM TRANSISTOR HAVING ACTIVE LAYER CONSISTING OF INDIUM OXIDE CONTAINING GALLIUM OXIDE AND GERMANIUM OXIDE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 박막 트랜지스터에 관한 것으로서 더욱 상세하게는 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것이다.
박막 트랜지스터(thin film transistor; TFT)는 SRAM이나 ROM에도 응용되지만, 주로 능동 행렬형 평판 디스플레이(active matrix flat panel display)의 화소(pixel) 스위칭 소자로 사용되는데, 예를 들어, 액정 디스플레이나 유기 전계 발광 디스플레이의 스위치 소자나 전류 구동 소자로 사용되고 있다. 여기서, 스위칭 소자로 사용되는 박막 트랜지스터는 개별 화소를 독립적으로 제어할 수 있도록 하여 각 화소가 각기 다른 전기 신호를 표현할 수 있도록 하는 역할을 한다.
현재, 액정 디스플레이나 유기 전계 발광 디스플레이는 모두 실리콘에 기반한 액티브층을 가지는 박막 트랜지스터를 사용하고 있다. 그러나 액정 디스플레이에 사용되는 비정질 실리콘(amorphous Si)의 경우 대략 0.5㎠/Vs 정도의 낮은 전자 이동도(mobility)로 인한 낮은 동작 속도와 불안정(instability)한 특성 때문에 UD(ultra high definition) 구현에 한계가 있다. 그리고 유기 전계 발광 디스플레이에 사용되는 다결정 실리콘(poly-Si)의 경우 엑시머 레이저(excimer laser)를 통하여 결정화시키기 때문에, 전자 이동도 등에서 비정질 실리콘보다 우수한 성능을 나타내지만 대면적 제조가 불가능한 단점이 있다.
최근, 이에 대한 해결책으로 산화 아연 또는 산화 주석계 화합물을 박막 트랜지스터의 액티브층으로 하는 연구가 활발히 진행되고 있으나 아직까지 전자 이동도와 광 신뢰성, 수명 등 여러 측면에서 완벽한 조성은 나오지 않고 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 노멀 오프(normally-off) 및 높은 온/오프(on/off)비를 구현할 수 있는, 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치를 제공하는 것이다.
이를 위해, 본 발명은 기판 상에 형성되는 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연막; 상기 게이트 전극에 상응되는 상기 게이트 절연막 상에 형성되어 채널 영역을 구비하고, In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층; 및 상기 채널 영역을 사이에 두고 상기 게이트 절연막 상에 이격 배열되어 상기 액티브층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
여기서, 상기 액티브층은 산화 인듐, 산화 갈륨 및 산화 게르마늄으로 이루어질 수 있다.
또한, 상기 액티브층은 상기 게이트 절연막 상에 스퍼터링을 통해 증착될 수 있다.
한편, 본 발명은 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 상기 제1 기판과 대향되며 상기 화소 영역에 대응하여 컬러필터를 구비한 제2 기판; 및 상기 제1 기판의 배면에 배치되어 광을 조사하는 백라이트를 포함하되, 상기 박막 트랜지스터는 채널 영역을 구비하며 In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치를 제공한다.
또한, 본 발명은 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 및 상기 제1 기판과 합착되고 합착면에 유기 발광 소자를 구비한 제2 기판을 포함하되, 상기 박막 트랜지스터는 채널 영역을 구비하며 In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치를 제공한다.
여기서, 상기 액티브층은 산화 인듐, 산화 갈륨 및 산화 게르마늄으로 이루어질 수 있다.
또한, 상기 제2 기판의 전면에 배치되는 광학필름을 더 포함할 수 있다.
본 발명에 따르면, 산화 인듐에 산화 갈륨과 산화 게르마늄을 첨가하여 스퍼터링 방법으로 박막을 증착하여 액티브층을 형성함으로써, 노멀 오프(normally-off) 및 높은 온/오프(on/off)비를 구현할 수 있다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터를 나타낸 단면도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 액정 디스플레이나 유기 전계 발광 디스플레이의 스위칭 소자나 전류 구동 소자로 사용된다. 이러한 박막 트랜지스터(100)는 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하여 형성된다.
게이트 전극(110)은 기판(10) 상에 형성되는데, 디스플레이 장치에 적용되는 경우, 기판(10) 상에 제1 방향, 예컨대, 가로 방향을 따라 배열되는 게이트 라인(미도시)으로부터 분기되어 형성된다. 이러한 게이트 전극(110)에는 박막 트랜지스터(100)를 온/오프하기 위한 전압이 인가된다. 이를 위해, 게이트 전극(110)은 금속, 또는 금속 산화물과 같은 전도성 물질로 형성될 수 있다. 예를 들어, 게이트 전극(110)은 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물로 형성될 수 있다. 즉, 게이트 전극(110)은 기판(10) 상에 상기의 전도성 물질을 박막으로 증착한 후 이를 패터닝하여 형성되는데, 게이트 라인(미도시)과 한 공정을 통해 동시에 형성된다.
이러한 게이트 전극(110)은 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다. 확산 방지막(미도시)은 구리 원자가 기판(10)으로 확산되는 것을 방지하여, 구리의 결합력 및 전기적 특성을 향상시키기 위한 것으로, 티타늄, 탄탈늄, 몰리브덴, 크롬, 니켈 또는 백금 중 어느 하나를 포함하여 이루어질 수 있다.
한편, 기판(10)은 박막 트랜지스터(100)를 위한 열역학적 및 기계적 요구사항을 만족시킬 수 있는 유리, 반도체 웨이퍼(semiconductor wafer), 금속 산화물, 세라믹 물질, 플라스틱 등이 사용될 수 있다. 특히, 기판(10)은 유리 또는 플라스틱인 것이 바람직하나, 이에만 한정되는 것은 아니다.
게이트 절연막(120)은 통상적인 반도체 소자에 사용되는 절연 물질로 형성될 수 있는데, 특히, 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 예를 들어, 게이트 절연막(120)은 SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4 또는 이들의 혼합물로 이루어질 수 있다. 이러한 게이트 절연막(120)은 게이트 전극(110), 게이트 라인(미도시)을 포함한 기판(10)의 상부 전면에 걸쳐 적층 형성된다.
액티브층(130)은 게이트 전극(110)에 상응되는 게이트 절연막(120) 상에 형성되어 채널 영역(CH)을 구비한다. 그리고 본 발명의 실시 예에서, 액티브층(130)은 In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진다. 즉, 액티브층(130)은 산화 인듐, 산화 갈륨 및 산화 게르마늄으로 이루어질 수 있다. 여기서, 액티브층(130)이 산화 인듐과 산화 게르마늄으로만 구성되면, 0V(zero volt)에서도 전류가 흐르는 노멀-온(normally-on) 소자가 될 확률이 높고, 이렇게 되면, 기타 다른 구동 소자 대비 낮은 온/오프(on/off)비를 갖게 된다. 따라서, 본 발명의 실시 예에서는 이를 해결하기 위해, 캐리어 서프레서(carrier suppressor)로 작동되는 산화 갈륨이 액티브층(130)을 이루는 물질로 첨가되었다. 즉, 산화 갈륨은 산화 인듐 및 산화 게르마늄과 효과적으로 결합하여, 액티브층(130)이 노멀 오프(normally-off)가 가능하도록 할 뿐만 아니라 높은 온/오프(on/off)비 또한 구현 가능하게 하는 역할을 하게 된다. 이러한 액티브층(130)은 본 발명의 실시 예에 따른 In, Ga, Ge, O 조성을 기반으로 하는 물질로 제조된 타겟을 이용한 스퍼터링을 통해 게이트 절연막(120) 상에 증착되고, 패터닝되어 형성된다.
소스 전극(140) 및 드레인 전극(150)은 액티브층(130)의 채널 영역(CH)을 사이에 두고 게이트 절연막(120) 상에 이격 배열된다. 그리고 소스 전극(140) 및 드레인 전극(150)은 액티브층(130)에 전기적으로 접속된다. 이러한 소스 전극(140) 및 드레인 전극(150)은 금속 등 도전 물질로 이루어질 수 있고, 게이트 전극(110)과 같이 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다.
여기서, 소스 및 드레인 전극(140, 150)은 금속 박막을 게이트 절연막(120)과 액티브층(130) 상부에 증착한 후 이를 패터닝하여 형성된다. 이때, 패터닝을 통해 형성되는 소스 및 드레인 전극(140, 150)은 하부로 게이트 전극(110)에 일정부분 오버랩 되고, 횡 방향으로 서로 간에 서로 마주하도록, 즉, 액티브층(130)의 채널 영역(CH)을 사이에 두고 서로 이격되어 배치된다. 이때, 소스 전극(140)은 기판(10) 상에서, 게이트 라인(미도시)과 직교하는 제2 방향, 예컨대, 세로 방향을 따라 배열되는 데이터 라인(미도시)과 연결된다. 그리고 드레인 전극(150)은 소스 및 드레인 전극(140, 150)의 상부에 형성되는 보호층(미도시) 형성 시 드레인 전극(150)의 일부를 노출시키도록 형성되는 드레인 콘택홀(미도시)을 통해, 보호층(미도시)의 상부에 투명 도전물질을 패터닝하여 형성되는 화소전극(미도시)과 연결된다.
한편, 액티브층(130)과 소스 및 드레인 전극(140, 150) 사이에는 불순물 반도체층인 오믹 콘택층(135)이 형성될 수 있다. 이때, 액티브층(130)의 채널 영역(CH) 상에 증착되어 있는 오믹 콘택층(135)은 소스 전극(140) 및 드레인 전극(150) 형성을 위한 패터닝 공정 시 이의 상부에 증착되어 있는 금속 박막과 함께 제거된다.
이와 같은, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 각종 디스플레이 장치의 스위칭 소자나 전류 구동 소자로 사용된다. 예를 들어, 도시하진 않았지만, 박막 트랜지스터(100)가 서로 대향되게 마주하는 상, 하부 기판과, 그 사이에 개재되어 있는 액정층 및 하부 기판의 배면에 배치되어 전방으로 광을 조사하는 백라이트를 구비하는 액정 디스플레이 장치(LCD)에 사용되는 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 상부 기판에는 화소 영역에 대응하여 컬러필터가 구비된다. 그리고 상부 기판의 상면에는 액정 디스플레이 장치의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
아울러, 이러한 박막 트랜지스터(100)는 액정 디스플레이 장치 외에도 유기 전계 발광 디스플레이 장치(OLED)에도 사용될 수 있다. 이 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 상부 기판에는 유기 발광 소자가 형성되는데, 이러한 상, 하부 기판이 합착되어 유기 전계 발광 디스플레이 장치의 유기 발광 패널을 이루게 된다. 여기서, 유기 발광 소자는 애노드 전극(anode electrode)과 캐소드 전극(cathode electrode) 그리고 이들 사이에 위치하는 정공수송층(hole transporting layer), 발광층(emission layer) 및 전자수송층(electron transporting layer)을 포함한다. 이때, 정공(hole)과 전자(electron)를 좀더 효율적으로 주입하기 위해, 애노드 전극과 정공수송층 사이로 정공주입층(hole injection layer)이, 그리고 전자수송층과 캐소드 전극 사이로 전자주입층(electron injection layer)이 각각 포함될 수 있다. 이에 따라, 애노드 전극으로부터 정공주입층 및 정공수송층을 통해 발광층으로 주입된 정공과, 캐소드 전극으로부터 전자주입층 및 전자수송층을 통해 발광층으로 주입된 전자가 엑시톤(exciton)를 형성하는데, 이 엑시톤은 정공과 전자 사이의 에너지 갭(gap)에 해당하는 빛을 발광하게 된다. 이때, 애노드 전극은 일함수(work function)가 높고 투명한 인듐-틴-옥사이드(indium-tin-oxide; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 물질로, 캐소드 전극은 일함수가 낮고 화학적으로 안정한 알루미늄(Al)이나 칼슘(Ca), 알루미늄 합금과 같은 물질로 이루어질 수 있다.
한편, 유기 전계 발광 디스플레이 장치의 상부 기판 상면에도 이의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 트랜지스터 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
135: 오믹 콘택층 140: 소스 전극
150: 드레인 전극 10: 기판
CH: 채널 영역

Claims (7)

  1. 기판 상에 형성되는 게이트 전극;
    상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연막;
    상기 게이트 절연막 상에 형성되어 채널 영역을 구비하고, In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층; 및
    상기 채널 영역을 사이에 두고 상기 게이트 절연막 상에 이격 배열되어 상기 액티브층과 전기적으로 접속하는 소스 전극 및 드레인 전극;
    을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 액티브층은 산화 인듐, 산화 갈륨 및 산화 게르마늄으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 액티브층은 상기 게이트 절연막 상에 스퍼터링을 통해 증착되는 것을 특징으로 하는 박막 트랜지스터.
  4. 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판;
    상기 제1 기판과 대향되며 상기 화소 영역에 대응하여 컬러필터를 구비한 제2 기판; 및
    상기 제1 기판의 배면에 배치되어 광을 조사하는 백라이트;
    를 포함하되,
    상기 박막 트랜지스터는 채널 영역을 구비하며 In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치.
  5. 다수개의 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에 형성되는 박막 트랜지스터를 구비한 제1 기판; 및
    상기 제1 기판과 합착되고 합착면에 유기 발광 소자를 구비한 제2 기판;
    을 포함하되,
    상기 박막 트랜지스터는 채널 영역을 구비하며 In, Ga, Ge, O 조성을 기반으로 하는 물질로 이루어진 액티브층을 가지는 것을 특징으로 하는 디스플레이 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 액티브층은 산화 인듐, 산화 갈륨 및 산화 게르마늄으로 이루어진 것을 특징으로 하는 디스플레이 장치.
  7. 제4항 또는 제5항에 있어서,
    상기 제2 기판의 전면에 배치되는 광학필름을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020110135470A 2011-12-15 2011-12-15 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 KR101292629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135470A KR101292629B1 (ko) 2011-12-15 2011-12-15 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135470A KR101292629B1 (ko) 2011-12-15 2011-12-15 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20130068366A KR20130068366A (ko) 2013-06-26
KR101292629B1 true KR101292629B1 (ko) 2013-08-02

Family

ID=48863998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135470A KR101292629B1 (ko) 2011-12-15 2011-12-15 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR101292629B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084642A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR20100082941A (ko) * 2009-01-12 2010-07-21 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
JP2011135086A (ja) 2009-12-23 2011-07-07 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090084642A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR20100082941A (ko) * 2009-01-12 2010-07-21 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
JP2011135086A (ja) 2009-12-23 2011-07-07 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板

Also Published As

Publication number Publication date
KR20130068366A (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10692975B2 (en) Thin-film transistor array substrate
US6762564B2 (en) Display apparatus
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US9224820B2 (en) Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
US8723170B2 (en) TFT, display apparatus including TFT, and organic light-emitting display apparatus including TFT
KR102530003B1 (ko) 트랜지스터 표시판 및 이를 포함하는 표시 장치
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
KR20090089940A (ko) 유기 발광 장치 및 그 제조 방법
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101302481B1 (ko) 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP2023003394A (ja) 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法
KR102095811B1 (ko) 반도체 장치의 제조 방법
JP2020161700A (ja) 酸化物半導体装置及び酸化物半導体ターゲット
KR101292058B1 (ko) 구리배선, 박막 트랜지스터 및 이에 사용되는 확산 방지막 증착용 스퍼터링 타겟
KR102050386B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
KR20070044871A (ko) 전계발광 표시패널
KR20110069403A (ko) 듀얼 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180726

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7