KR101405257B1 - 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법 - Google Patents

산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR101405257B1
KR101405257B1 KR1020130051644A KR20130051644A KR101405257B1 KR 101405257 B1 KR101405257 B1 KR 101405257B1 KR 1020130051644 A KR1020130051644 A KR 1020130051644A KR 20130051644 A KR20130051644 A KR 20130051644A KR 101405257 B1 KR101405257 B1 KR 101405257B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
target
active layer
oxide semiconductor
Prior art date
Application number
KR1020130051644A
Other languages
English (en)
Other versions
KR20130135064A (ko
Inventor
하진주
이승주
오주혜
조요한
박주옥
손인성
이형록
한진우
Original Assignee
삼성코닝어드밴스드글라스 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝어드밴스드글라스 유한회사 filed Critical 삼성코닝어드밴스드글라스 유한회사
Priority to US13/904,344 priority Critical patent/US9224820B2/en
Priority to EP13169986.0A priority patent/EP2669950B1/en
Priority to CN201310213423.7A priority patent/CN103451607B/zh
Priority to JP2013116031A priority patent/JP2013249537A/ja
Publication of KR20130135064A publication Critical patent/KR20130135064A/ko
Application granted granted Critical
Publication of KR101405257B1 publication Critical patent/KR101405257B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 반도체 스퍼터링용 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것으로서 더욱 상세하게는 높은 전자 이동도와 신뢰성을 갖는 산화물 반도체 스퍼터링용 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 관한 것이다. 이를 위해, 본 발명은, 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 스퍼터링용 타겟에 있어서, In, Sn, Ga, O 조성을 기반으로 하는 물질로 이루어진 것을 특징으로 하는 산화물 반도체 스퍼터링용 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치를 제공한다.

Description

산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법{OXIDE SEMICONDUCTOR TARGET, AND METHOD OF MANUFACTURING THIN-FILM TRANSISTOR USING THE SAME}
본 발명은 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법에 관한 것으로서 더욱 상세하게는 높은 전자 이동도와 소자 구동 신뢰성을 갖는 박막을 증착하기 위한 산화물 반도체 스퍼터링용 타겟 및 이를 이용한 박막 트랜지스터 제조방법에 관한 것이다.
박막 트랜지스터(thin film transistor; TFT)는 SRAM이나 ROM에도 응용되지만, 주로 능동 행렬형 평판 디스플레이(active matrix flat panel display)의 화소(pixel) 스위칭 소자로 사용되는데, 예를 들어, 액정 디스플레이나 유기 발광 디스플레이의 스위치 소자나 전류 구동 소자로 사용되고 있다. 여기서, 스위칭 소자로 사용되는 박막 트랜지스터는 개별 화소를 독립적으로 제어할 수 있도록 하여 각 화소가 각기 다른 전기 신호를 표현할 수 있도록 하는 역할을 한다.
현재, 액정 디스플레이나 유기 발광 디스플레이는 모두 실리콘에 기반한 액티브층을 가지는 박막 트랜지스터를 사용하고 있다. 그러나 액정 디스플레이에 사용되는 비정질 실리콘(amorphous Si)의 경우 대략 0.5㎠/Vs 정도의 낮은 전자 이동도(mobility)로 인한 낮은 동작 속도와 불안정(instability)한 특성 때문에 대면적 고해상도/고속구동 디스플레이 구현에 한계가 있다. 그리고 유기 전계 발광 디스플레이에 사용되는 다결정 실리콘(poly-Si)의 경우 엑시머 레이저(excimer laser)를 통하여 결정화시키기 때문에, 전자 이동도를 비롯한 TFT 소자 특성이 비정질 실리콘보다 우수한 성능을 나타내지만 대면적 제조가 불가능한 단점이 있다.
최근, 이에 대한 해결책으로 산화물 기반의 액티브층을 갖는 박막 트랜지스터가 차세대 디스플레이 장치의 구동 소자로 많은 관심을 받고 있으나 실제 공정 상에서는 낮은 수율과 소자 구동 신뢰성으로 인해 상용화에 어려움을 겪고 있으며, 다결정 실리콘 대비 낮은 전자 이동도로 인해 차세대 대면적/고해상도/고속구동 디스플레이에 적용이 어려운 실정이다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 높은 전자 이동도와 소자 구동 신뢰성을 갖는 박막을 증착하기 위한 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법을 제공하는 것이다.
이를 위해, 본 발명은, 박막, 특히 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 타겟에 있어서, In, Sn, Ga, O 조성을 기반으로 하는 물질로 이루어진 것을 특징으로 하는 산화물 반도체 스퍼터링용 타겟을 제공한다.
여기서, 산화 갈륨, 산화 주석 및 산화 인듐으로 이루어지되, (In+Ga+Sn)에 대하여 In이 60~70at.%, Ga이 10~25at.% 및 Sn이 5~30at.%의 함량 비율로 이루어질 수 있다.
한편, 본 발명은, 상기 산화물 반도체 타겟을 이용하여 액티브층을 증착하는 것을특징으로 하는 박막 트랜지스터 제조방법을 제공한다. 이러한 박막 트랜지스터는 디스플레이 장치, 예컨대 액정 디스플레이 장치, 유기발광 디스플레이 장치, 등에 사용될 수 있다.
본 발명에 따르면, In, Sn, Ga, O 조성을 기반으로 하는 4성분계 반도체 물질로 타겟을 형성하고, 이를 통해 박막 트랜지스터의 액티브층을 증착시킴으로써, 종래 In, Ga, Zn, O 조성을 기반으로 하는 4성분계 반도체 물질로 형성된 액티브층보다 높은 전자 이동도와 소자 구동 신뢰성을 나타낼 수 있어 박막 트랜지스터 및 이를 구비하는 디스플레이 장치의 성능을 향상시킴과 아울러, 박막 트랜지스터의 제조 수율 또한 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 나타낸 단면도.
도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터와 종래기술에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류를 보여주는 그래프.
도 3은 본 발명에 있어, 타겟의 인듐 함량에 따른 소자의 전자 이동도를 보여주는 그래프이다.
도 4는 도 3의 박막의 특성을 분류한 결과를 보여준다.
도 5는 도체 박막, 반도체 특성을 나타내기는 하나 그 특성이 열악하여 박막 트랜지스터의 액티브층으로 사용되기에는 부적합한 박막 및 우수한 특성을 나타내는 반도체 박막을 갖는 박막 트랜지스터에 있어, Vg에 따른 Id의 변화를 보여주는 도면이다.
도 6은 본 발명에 있어, 타겟의 갈륨 함량에 따른 TFT 소자 구동 신뢰성을 보여주는 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 산화물 반도체 스퍼터링용 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 나타낸 단면도이다.
본 발명의 실시 예에 따른 산화물 반도체 스퍼터링용 타겟은, 도 1에 도시한 바와 같은 박막 트랜지스터(100)의 액티브층(130)을 증착시키기 위한 스퍼터링(sputtering) 공정에 사용되는 타겟이다. 여기서, 스퍼터링은 플라즈마 입자를 타겟에 빠른 속도로 충돌시켜, 튀어나오는 타겟의 입자를 타겟의 맞은 편에 있는 기판 위에 증착시키는 방법이다.
본 발명의 실시 예에서, 이러한 산화물 반도체 타겟은 In, Sn, Ga, O 조성을 기반으로 하는 물질로 이루어지는데, 예를 들어, 산화 갈륨, 산화 주석 및 산화 인듐으로 이루어질 수 있다. 이때, (In+Ga+Sn)에 대하여 In이 60~70at.%, Ga이 10~25at.% 및 Sn이 5~30at.%의 함량 비율로 이루어질 수 있다.
도 1은 바텀 케이트 구조의 박막 트랜지스터를 예시하고 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 예컨대 본 발명의 스퍼터링용 타겟은 탑 게이트 구조의 박막 트랜지스터 등 다양한 구조의 박막 트랜지스터의 박막 증착에 사용될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터와 종래기술에 따른 박막 트랜지스터의 게이트 전압에 따른 on current를 보여주는 그래프이다.
이와 같이, In, Sn, Ga, O 조성을 기반으로 하는 물질로 산화물 반도체 타겟을 형성하고, 이를 사용하여 스퍼터링 공정을 통해 박막 트랜지스터(100)의 액티브층(130)을 증착시키면, 도 2에 나타낸 바와 같이, In, Sn, Ga, O 조성을 기반으로 하는 물질로 이루어진 산화물 반도체 타겟을 통해 액티브층이 증착된 박막 트랜지스터(a)는 종래의 In, Ga, Zn, O 조성을 기반으로 하는 4성분계 반도체 물질로 형성된 액티브층을 갖는 박막 트랜지스터(b)와 비교하여, 고전압 구간 (Vg > Vth) 에서는 대략 10배 정도 높은 드레인 전류를 나타냄에 따라 높은 on-off switching ratio 를 나타내며, switching 소자의 주요 특성인 subthreshold swing (V/dec)이 낮음에 따라 더욱 빠르게 switching 가능함을 확인할 수 있다.
도 3은 본 발명에 있어, 타겟의 인듐 함량에 따른 박막의 전자 이동도를 보여주는 그래프이고, 도 4는 도 3의 박막의 특성을 분류한 결과를 보여준다. 또한, 도 5는 도체 박막, 반도체 특성을 나타내기는 하나 그 특성이 열악하여 박막 트랜지스터의 액티브층으로 사용되기에는 부적합한 박막 및 우수한 특성을 나타내는 반도체 박막을 액티브층으로 사용한 박막 트랜지스터에 있어, Vg에 따른 Id의 변화를 보여주는 도면이다.
도시한 바와 같이, In이 60at.% 미만인 타겟을 이용하여 증착된 박막은, 반도체 특성을 나타내기는 하나, 전자 이동도가 낮아 박막 트랜지스터의 액티브층으로 사용되기에는 부적합하다. 또한, In이 70at.%를 초과한 타겟을 이용하여 증착된 박막은, 전자 이동도가 낮거나 도체 특성을 나타내어, 박막 트랜지스터의 액티브층으로 사용될 수 없다. 반면, In이 60~70at.% 인 타겟을 이용하여 증착된 박막은 우수한 전자 이동도를 나타낸다. 이로부터, 본 발명의 액티브층을 성막하기 위한 타겟의 In의 함량은 60~70at.%인 것이 바람직함을 알 수 있다. 본 발명의 박막은 바람직하게는 적어도 30cm2/V·s 의 전자 이동도 값을 갖는다.
액티브층이 도체 특성을 나타내면, 박막 트랜지스터는 게이트 전압에 관계 없이 높은 드레인 전류가 측정되어 threshold voltage(문턱 전압) 을 기준으로 on-off switching을 하는 반도체 소자 특성 구현을 하지 못한다. 반도체로 사용되기에 부적합한 박막을 액티브층으로 사용한 박막 트랜지스터는, 게이트 전압에 따라 드레인 전류의 변화가 있으나 그 차가 크지 않고, threshold voltage 이하의 게이트 접압에서 높은 누설 전류가 발생되어 스위칭 소자로서 열악한 성능을 나타낸다. 한편, 우수한 반도체 특성을 나타내는 박막을 액티브층으로 사용한 박막 트랜지스터는, 게이트 전압에 따라 큰 차의 드레인 전류 변화를 수반하므로, 스위칭 소자로서 우수한 성능을 나타낸다.
도 6은 본 발명에 있어, 타겟의 갈륨 함량에 따른 소자의 소자 구동신뢰성을 보여주는 도면이다.
도시한 바와 같이, 타겟의 갈륨의 함량이 10~25 at.%이면, 그로부터 성막된 박막은 높은 신뢰성을 가져, 박막 트랜지스터의 액티브층으로 사용되기에 바람직하다. 여기서, 소자 구동 신뢰성은 일정 시간동안 소자에 열, 빛, bias 복합 스트레스를 준 후 문턱 전압(Vth)의 변화를 측정하여, 그 변화가 적으면 높은 신뢰성을 나타낸다.
이와 같은 조성과 함량비로 이루어진 타겟은 산화 갈륨 분말, 산화 주석 분말 및 산화 인듐 분말을 상기 함량비에 맞게 혼합한 다음 건식가압성형(cold press), 슬립 캐스팅(slip casting), 필터 프레스(filter press), 정수압 성형(cold isostatic press), 겔 캐스팅(gel casting), 강제침강(centrifugal sedimentation), 자연침강(gravimetric sedimentation) 등의 성형법을 통해 성형한 후 이에 대한 소결을 통해 제조될 수 있다. 아울러, 이와 같이 제조된 타겟은 예컨대, 금속재로 이루어진 백킹 플레이트(backing plate)와 접합되어 지지된 상태로 스퍼터링 공정에 사용될 수 있다.
한편, 본 발명의 실시 예에 따른 산화물 반도체 타겟을 사용하여 증착시킨 액티브층(130)을 포함하는 박막 트랜지스터(100)는 액정 디스플레이나 유기 발광 디스플레이의 스위칭 소자나 전류 구동 소자로 사용된다. 이러한 박막 트랜지스터(100)는 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하여 형성된다.
한편, 기판(10)은 박막 트랜지스터(100)를 위한 열역학적 및 기계적 요구사항을 만족시킬 수 있는 유리, 반도체 웨이퍼(semiconductor wafer), 금속 산화물, 세라믹 물질, 플라스틱 등이 사용될 수 있다. 특히, 기판(10)은 유리 또는 플라스틱인 것이 바람직하나, 이에만 한정되는 것은 아니다.
게이트 전극(110)은 기판(10) 상에 형성되는데, 디스플레이 장치에 적용되는 경우, 기판(10) 상에 제1 방향, 예컨대, 가로 방향을 따라 배열되는 게이트 라인(미도시)으로부터 분기되어 형성된다. 이러한 게이트 전극(110)에는 박막 트랜지스터(100)를 온/오프하기 위한 전압이 인가된다. 이를 위해, 게이트 전극(110)은 금속, 또는 금속 산화물과 같은 전도성 물질로 형성될 수 있다. 예를 들어, 게이트 전극(110)은 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(Indium Zinc Oxide) 또는 ITO(Indium Tin Oxide)와 같은 금속 또는 전도성 산화물로 형성될 수 있다. 즉, 게이트 전극(110)은 기판(10) 상에 상기의 전도성 물질을 박막으로 증착한 후 이를 패터닝하여 형성되는데, 게이트 라인(미도시)과 한 공정을 통해 동시에 형성된다.
이러한 게이트 전극(110)은 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다. 확산 방지막(미도시)은 구리 원자가 기판(10)으로 확산되는 것을 방지하여, 구리의 결합력 및 전기적 특성을 향상시키기 위한 것으로, 티타늄, 탄탈늄, 몰리브덴, 크롬, 니켈 또는 백금 중 어느 하나를 포함하여 이루어질 수 있다.
게이트 절연막(120)은 통상적인 반도체 소자에 사용되는 절연 물질로 형성될 수 있는데, 특히, 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 예를 들어, 게이트 절연막(120)은 SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4 또는 이들의 혼합물로 이루어질 수 있다.
액티브층(130)은 게이트 전극(110)에 상응되는 게이트 절연막(120) 상에 형성되어 채널 영역(CH)을 구비한다. 그리고 본 발명의 실시 예에서, 액티브층(130)은 상술한 본 발명의 실시 예에 따른 산화물 반도체 스퍼터링용 타겟 즉, (In+Ga+Sn)에 대하여 In이 60~70at.%, Ga이 10~25at.% 및 Sn이 5~30at.%의 함량 비율로 이루어진 타겟을 이용한 스퍼터링 공정을 통해 게이트 절연막(120) 상에 증착되고, 패터닝되어 형성된다.
이와 같이, 액티브층(130)이 상기의 조성 및 함량비를 갖는 박막으로 이루어지는 종래의 In, Ga, Zn, O 조성을 기반으로 하는 4성분계 반도체 물질로 형성된 액티브층보다 높은 전자 이동도 및 신뢰성을 나타낼 수 있어, 이를 포함하는 박막 트랜지스터(100)의 성능을 향상시킬 수 있다.
소스 전극(140) 및 드레인 전극(150)은 액티브층(130) 상에 이격 배열된다. 이러한 소스 전극(140) 및 드레인 전극(150)은 금속 등 도전 물질로 이루어질 수 있고, 게이트 전극(110)과 같이 확산 방지막(미도시) 및 확산 방지막(미도시)에 증착된 구리막의 구조로 이루어질 수 있다.
소스 전극(140)은 기판(10) 상에서, 게이트 라인(미도시)과 직교하는 제2 방향, 예컨대, 세로 방향을 따라 배열되는 데이터 라인(미도시)과 연결된다. 그리고 드레인 전극(150)은 화소전극(미도시)과 연결된다.
한편, 액티브층(130)과 소스 및 드레인 전극(140, 150) 사이에는 불순물 반도체층인 오믹 콘택층(135)이 형성될 수 있다.
또한, 도 1에는 도시하지 않았지만, 박막 트랜지스터는, 소스 전극 및 드레인 전극의 상부에 형성되는 보호층(미도시), 등을 포함할 수 있다. 보호층으로는 SiO2, SiNx 등의 물질 및 그 외 산화물이 사용될 수 있다.
이와 같은, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 각종 디스플레이 장치의 스위칭 소자나 전류 구동 소자로 사용된다. 예를 들어, 도시하진 않았지만, 박막 트랜지스터(100)가 서로 대향되게 마주하는 상, 하부 기판과, 그 사이에 개재되어 있는 액정층 및 하부 기판의 배면에 배치되어 전방으로 광을 조사하는 백라이트를 구비하는 액정 디스플레이 장치(LCD)에 사용되는 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 상부 기판에는 화소 영역에 대응하여 컬러필터가 구비된다. 그리고 상부 기판의 상면에는 액정 디스플레이 장치의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
또한, 본 발명의 실시 예에 따른 박막 트랜지스터(100)는 액정 디스플레이 장치 외에도 유기 발광 디스플레이 장치(OLED)에도 사용될 수 있다. 이 경우, 박막 트랜지스터(100)는 다수개의 게이트 라인과 데이터 라인이 배열된 하부 기판 중 이들 라인이 교차하여 정의되는 화소(pixel) 영역에 형성된다. 이때, 하부 기판에는 유기발광소자가 형성된다. 이러한 하부 기판과 상부 기판이 합착되어 유기 발광 디스플레이 장치의 유기 발광 패널을 이루게 된다. 여기서, 유기발광소자는 애노드 전극(anode electrode)과 캐소드 전극(cathode electrode) 그리고 이들 사이에 위치하는 정공수송층(hole transporting layer), 발광층(emission layer) 및 전자수송층(electron transporting layer)을 포함한다. 이때, 정공(hole)과 전자(electron)를 좀더 효율적으로 주입하기 위해, 애노드 전극과 정공수송층 사이로 정공주입층(hole injection layer)이, 그리고 전자수송층과 캐소드 전극 사이로 전자주입층(electron injection layer)이 각각 포함될 수 있다. 이에 따라, 애노드 전극으로부터 정공주입층 및 정공수송층을 통해 발광층으로 주입된 정공과, 캐소드 전극으로부터 전자주입층 및 전자수송층을 통해 발광층으로 주입된 전자가 엑시톤(exciton)를 형성하는데, 이 엑시톤은 정공과 전자 사이의 에너지 갭(gap)에 해당하는 빛을 발광하게 된다. 이때, 애노드 전극은 일함수(work function)가 높고 투명한 인듐-틴-옥사이드(indium-tin-oxide; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 물질로, 캐소드 전극은 일함수가 낮고 화학적으로 안정한 알루미늄(Al)이나 칼슘(Ca), 알루미늄 합금과 같은 물질로 이루어질 수 있다.
한편, 유기 발광 디스플레이 장치의 상부 기판 상면에도 이의 광학적 특성을 보완해주는 광학필름이 배치될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 박막 트랜지스터 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
135: 오믹 콘택층 140: 소스 전극
150: 드레인 전극 10: 기판
CH: 채널 영역

Claims (6)

  1. 박막 트랜지스터의 액티브층을 증착시키기 위한 스퍼터링 공정에 사용되는 스퍼터링용 타겟에 있어서,
    In, Sn, Ga, O 조성을 기반으로 하는 물질로 이루어지고,
    산화 갈륨, 산화 주석 및 산화 인듐으로 이루어지되,
    (In+Ga+Sn)에 대하여 In이 60~70at.%, Ga이 10~25at.% 및 Sn이 5~30at.% 인 것을 특징으로 하는 산화물 반도체 스퍼터링용 타겟.
  2. 삭제
  3. 제1항의 산화물 반도체 스퍼터링용 타겟을 이용하여 박막 트랜지스터의 액티브층을 증착하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서,
    상기 박막 트랜지스터는 액정 디스플레이 장치 또는 유기발광 디스플레이 장치에 구비되는 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터 제조방법.
KR1020130051644A 2012-05-31 2013-05-08 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법 KR101405257B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/904,344 US9224820B2 (en) 2012-05-31 2013-05-29 Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
EP13169986.0A EP2669950B1 (en) 2012-05-31 2013-05-31 Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin-film transistor manufactured using the same
CN201310213423.7A CN103451607B (zh) 2012-05-31 2013-05-31 氧化物半导体溅射靶、用其制造的薄膜晶体管及其制造方法
JP2013116031A JP2013249537A (ja) 2012-05-31 2013-05-31 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120057851 2012-05-31
KR1020120057851 2012-05-31

Publications (2)

Publication Number Publication Date
KR20130135064A KR20130135064A (ko) 2013-12-10
KR101405257B1 true KR101405257B1 (ko) 2014-06-10

Family

ID=49982562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051644A KR101405257B1 (ko) 2012-05-31 2013-05-08 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR101405257B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689096B (zh) * 2018-08-24 2020-03-21 友達光電股份有限公司 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR20090117582A (ko) * 2008-05-09 2009-11-12 한국과학기술연구원 박막 트랜지스터
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US20110278567A1 (en) 2007-08-02 2011-11-17 Yan Ye Thin film transistors using thin film semiconductor materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278567A1 (en) 2007-08-02 2011-11-17 Yan Ye Thin film transistors using thin film semiconductor materials
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR20090117582A (ko) * 2008-05-09 2009-11-12 한국과학기술연구원 박막 트랜지스터
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Also Published As

Publication number Publication date
KR20130135064A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
US10692975B2 (en) Thin-film transistor array substrate
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8008658B2 (en) Thin film transistor, method of manufacturing the same, and flat panel display device having the same
US9224820B2 (en) Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR101073543B1 (ko) 유기 발광 표시 장치
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR20080095538A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
US20220415654A1 (en) Oxide Semiconductor Sputtering Target And Method Of Fabricating Thin-Film Transistor Using Same
KR101302481B1 (ko) 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP2012248883A (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR101292058B1 (ko) 구리배선, 박막 트랜지스터 및 이에 사용되는 확산 방지막 증착용 스퍼터링 타겟
KR20130040342A (ko) 박막 트랜지스터 및 그 제조방법
KR20080095539A (ko) 박막 트랜지스터 및 이를 포함하는 평판표시장치
KR20070044871A (ko) 전계발광 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6