KR20220090871A - Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 - Google Patents
Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20220090871A KR20220090871A KR1020200181828A KR20200181828A KR20220090871A KR 20220090871 A KR20220090871 A KR 20220090871A KR 1020200181828 A KR1020200181828 A KR 1020200181828A KR 20200181828 A KR20200181828 A KR 20200181828A KR 20220090871 A KR20220090871 A KR 20220090871A
- Authority
- KR
- South Korea
- Prior art keywords
- igto
- channel layer
- amorphous
- crystalline
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title abstract description 7
- 238000002425 crystallisation Methods 0.000 title abstract description 4
- 230000008025 crystallization Effects 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 154
- 239000011241 protective layer Substances 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052738 indium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 150000001768 cations Chemical class 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 30
- 239000010409 thin film Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 238000001341 grazing-angle X-ray diffraction Methods 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
다양한 실시예들은 IGTO 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법에 관한 것으로, 트랜지스터 소자는 기판 및 기판 상에 배치되는 결정질 IGTO 채널층을 포함하고, 열처리를 통해, 기판 상에 제공되는 비정질 IGTO 채널층을 결정질 IGTO 채널층으로 변화시키는 것에 의해 제조될 수 있다.
Description
다양한 실시예들은 IGTO 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법에 관한 것이다.
트랜지스터의 반도체막으로서 사용되는 실리콘막으로는, 목적에 따라 비정질 실리콘막 또는 다결정 실리콘막이 사용된다. 예컨대, 대형 표시 장치에 포함된 트 랜지스터의 경우, 대면적으로 형성되더라도 비교적 특성이 균일하게 형성될 수 있는 비정질 실리콘막을 사용하는 것이 바람직하다. 다른 한 편으로, 구동 회로 등을 포함하는 소자의 경우, 높은 전계-효과 이동도를 나타낼 수 있는 다결정 실리콘 막을 사용하는 것이 바람직하다. 상기 다결정 실리콘막을 형성하기 위한 방법으 로, 비정질 실리콘막을 고온 가열 처리하거나 또는 레이저광으로 처리하는 방법이 알려져 있다. 최근 산화물 반도체를 트랜지스터의 채널층으로 사용하는 연구가 진행되고 있다. 그러나, 산화물 반도체층은 대부분 비정질층으로, 전 기적 그리고 화학적 안정하지 못한 것으로 알려져 있다.
다양한 실시예들은, IGTO 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법을 제공한다.
다양한 실시예들에 따른 트랜지스터 소자는, 기판 및 상기 기판 상에 배치되는 결정질 IGTO 채널층을 포함하고, 상기 결정질 IGTO 채널층은, 열처리를 통해, 상기 기판 상에 제공되는 비정질 IGTO 채널층으로부터 변화된 것일 수 있다.
다양한 실시예들에 따른 트랜지스터 소자의 제조 방법은, 기판 상에 비정질 IGTO 채널층을 제공하는 단계, 및 열처리를 통해, 상기 비정질 IGTO 채널층을 결정질 IGTO 채널층으로 변화시키는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 트랜지스터 소자가 결정질 IGTO 채널층을 포함하도록 구현됨에 따라, 고이동도의 특성을 얻을 수 있다. 이 때 5s 오비탈 중첩의 영향으로 유효 질량(effective mass)이 적은 인듐(In)과 주석(Sn)의 양이온(In3+, Sn4+) 조합을 통해, 트랜지스터 소자가 고이동도의 특성을 얻을 수 있다. 이를 통해, 트랜지스터 소자의 신뢰성이 향상될 수 있다.
도 1은 다양한 실시예들에 따른 트랜지스터 소자를 도시하는 도면이다.
도 2는 다양한 실시예들에 따른 트랜지스터 소자의 제조 방법을 도시하는 도면이다.
도 3, 도 4, 도 5, 도 6, 도 7 및 도 8은 다양한 실시예들에 따른 트랜지스터 소자의 제조 방법을 설명하기 위한 도면들이다.
도 9, 도 10, 도 11 및 도 12는 다양한 실시예들에 따른 트랜지스터 소자의 특성을 설명하기 위한 도면들이다.
도 2는 다양한 실시예들에 따른 트랜지스터 소자의 제조 방법을 도시하는 도면이다.
도 3, 도 4, 도 5, 도 6, 도 7 및 도 8은 다양한 실시예들에 따른 트랜지스터 소자의 제조 방법을 설명하기 위한 도면들이다.
도 9, 도 10, 도 11 및 도 12는 다양한 실시예들에 따른 트랜지스터 소자의 특성을 설명하기 위한 도면들이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다.
다양한 실시예들에서는, 일반적으로 사용되는 비정질(amorphous) IGZO(Indium Gallium Zinc Oxide) 필름을 대신하여, 인듐(Indium; In)의 함유량이 높은(in-rich) 비정질 IGTO(Indium Gallium Tin Oxide) 필름이 사용될 수 있다. 이 때 산소배위수가 4개인 아연(Zinc; Zn)이 제외되고, 산소배위수가 6개인 주석(Tin; Sn)을 포함함에 따라, 비정질 IGTO 필름은 비교적 저온인 400 ℃에서 결정화되어, 결정질 IGTO 필름으로 변화될 수 있다. 이에 따라, 박막 트랜지스터(Thin Film Transistor; TFT)와 같은 트랜지스터 소자가 결정질 IGTO 필름으로 이루어지는 채널층을 포함하도록 구현될 수 있다. 이 때 5s 오비탈 중첩의 영향으로 유효 질량(effective mass)이 적은 인듐(In)과 주석(Sn)의 양이온(In3+, Sn4+) 조합을 통해, 트랜지스터 소자는 고이동도의 특성을 얻을 수 있다.
도 1은 다양한 실시예들에 따른 트랜지스터 소자(100)를 도시하는 도면이다.
도 1을 참조하면, 다양한 실시예들에 따른 트랜지스터 소자(100)는 기판(110), 제 1 전극(120), 절연층(130), 결정질(crystalline) IGTO 채널층(145), 적어도 하나의 제 2 전극(150) 및 보호층(160)을 포함할 수 있다. 예를 들면, 트랜지스터 소자(100)의 폭(width)은 대략 1000 ㎛이고, 트랜지스터 소자(100)의 길이(length)는 대략 300 ㎛일 수 있다.
기판(110)은 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145), 제 2 전극(150) 및 보호층(160)을 지지할 수 있다. 예를 들면, 기판(110)은 실리콘(Si)을 포함할 수 있다. 일 실시예에 따르면, 기판(110)은 절연성 배리어층(도시되지 않음)을 포함할 수 있다. 절연성 배리어층은 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145), 제 2 전극(150) 및 보호층(160)에 대해 노출되며, 제 1 전극(120), 절연층(130) 또는 결정질 IGTO 채널층(145) 중 적어도 하나와 실질적으로 접촉할 수 있다. 예를 들면, 절연성 배리어층은 실리콘 산화물(SiO2)을 포함할 수 있다. 일 예로, 기판(110)의 두께는 대략 100 nm일 수 있다.
제 1 전극(120)은 기판(110) 상에 배치될 수 있다. 일 실시예에 따르면, 제 1 전극(120)은 기판(110)의 절연성 배리어층에 부착될 수 있다. 예를 들면, 제 1 전극(120)은 알루미늄(Aluminum; Al), 크롬(Chromium; Cr), 구리(Copper; Cu), 탄탈럼(Tantalum; Ta), 티타늄(Titanium; Ti), 몰리브덴(Molybdenum; Mo) 또는 텅스텐(Tungsten; W) 중 적어도 하나를 포함할 수 있다. 일 예로, 제 1 전극(120)은 ITO(Indium Tin Oxide)로 이루어질 수 있다. 일 실시예에 따르면, 제 1 전극(120)은 게이트 전극(gate; G)일 수 있다.
절연층(130)은 제 1 전극(120) 상에 배치될 수 있다. 이 때 절연층(130)은 기판(110) 상에서 제 1 전극(120)을 덮을 수 있다. 이를 통해, 절연층(130)은 제 1 전극(120)과 IGTO 채널층(145)을 상호로부터 격리시킬 수 있다.
결정질 IGTO 채널층(145)은 절연층(130) 상에 배치될 수 있다. 여기서, 결정질 IGTO 채널층(145)은 인듐(Indium; In), 갈륨(Gallium; Ga), 주석(Tin; Sn) 및 산소(Oxice; O)로 이루어질 수 있다. 예를 들면, 결정질 IGTO 채널층(145)에서의 인듐(In), 갈륨(Ga) 및 주석(Sn)의 양이온 조성비는 78 %, 18 % 및4 %일 수 있다.
이 때 결정질 IGTO 채널층(145)은 비정질(amorphous) IGTO 채널층으로부터 변화된 것일 수 있다. 바꿔 말하면, 열처리를 통해, 비정질 IGTO 채널층이 결정질 IGTO 채널층(145)으로 변화될 수 있다. 예를 들면, 결정질 IGTO 채널층(145)은 대략 400 ℃의 열처리 온도에서의 열처리를 통해, 비정질 IGTO 채널층으로부터 변화될 수 있다. 여기서, 결정질 IGTO 채널층(145)은 대기 중에서 대략 1 시간 동안의 열처리를 통해, 비정질 IGTO 채널층으로부터 변화될 수 있다. 일 예로, 비정질 IGTO 채널층의 두께는 대략 20 nm일 수 있다. 이 때 비정질 IGTO 채널층은 단일 층(single layer)으로 제공되며, 이로써 결정질 IGTO 채널층(145)이 단일 층으로 구성될 수 있다. 일 실시예에 따르면, 비정질 IGTO 채널층이 스퍼터링(sputtering) 기법으로 기판(110), 제 1 전극(120) 또는 절연층(130) 중 적어도 하나 상에 진공 증착된 후에, 열처리를 통해 결정질 IGTO 채널층(145)으로 변화될 수 있다.
제 2 전극(150)은 결정질 IGTO 채널층(145) 상에 배치될 수 있다. 일 실시예에 따르면, 제 2 전극(150)은 절연층(130)과 결정질 IGTO 채널층(145)에 걸쳐 배치될 수 있다. 일 실시예에 따르면, 복수의 제 2 전극(150)들이 상호로부터 이격되어, 결정질 IGTO 채널층(145) 상에 각각 배치될 수 있다. 예를 들면, 제 2 전극(150)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈럼(Ta), 티타늄(Ti), 몰리브덴(Mo) 또는 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 일 예로, 제 2 전극(150)은 ITO로 이루어질 수 있다. 일 실시예에 따르면, 제 2 전극(150)들 중 하나는 소스 전극(source; S)이고, 제 2 전극(150)들 중 다른 하나는 드레인 전극(drain; D)일 수 있다. 일 예로, 제 2 전극(150)의 두께는 대략 180 nm일 수 있다.
보호층(160)은 기판(110) 상에서 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145) 및 제 2 전극(150)을 덮을 수 있다. 이를 통해, 보호층(160)은 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145) 및 제 2 전극(150)을 보호할 수 있다. 일 실시예에 따르면, 보호층(160)은 플라즈마-강화 원자층 증착(plasma enhanced atomic layer deposition; PEALD) 기법으로 형성될 수 있다. 예를 들면, 보호층(160)은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 일 예로, 보호층(160)의 두께는 대략 10 nm일 수 있다. 일 실시예에 따르면, 보호층(160)에는, 적어도 하나의 홀(도시되지 않음)이 마련될 수 있다. 홀은 보호층(160)을 관통하여, 제 2 전극(150)의 표면으로 이어질 수 있다. 이를 통해, 홀은 제 2 전극(150)의 일 부분을 노출시킬 수 있다.
도 2는 다양한 실시예들에 따른 트랜지스터 소자(100)의 제조 방법을 도시하는 도면이다. 도 3, 도 4, 도 5, 도 6, 도 7 및 도 8은 다양한 실시예들에 따른 트랜지스터 소자(100)의 제조 방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 210 단계에서, 도 3에 도시된 바와 같이, 제 1 전극(120)이 기판(110) 상에 제공될 수 있다. 예를 들면, 기판(110)은 실리콘(Si)을 포함할 수 있다. 일 실시예에 따르면, 기판(110)은 절연성 배리어층을 포함할 수 있다. 기판(110)에서, 절연성 배리어층이 외부로 노출될 수 있다. 예를 들면, 절연성 배리어층은 실리콘 산화물(SiO2)을 포함할 수 있다. 일 예로, 기판(110)의 두께는 대략 100 nm일 수 있다. 그리고, 제 1 전극(120)은 기판(110)의 절연성 배리어층에 부착될 수 있다. 예를 들면, 제 1 전극(120)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈럼(Ta), 티타늄(Ti), 몰리브덴(Mo) 또는 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 일 예로, 제 1 전극(120)은 ITO로 이루어질 수 있다. 일 실시예에 따르면, 제 1 전극(120)은 게이트 전극(G)일 수 있다.
220 단계에서, 도4에 도시된 바와 같이, 절연층(130)이 제 1 전극(120) 상에 제공될 수 있다. 이 때 절연층(130)은 기판(110) 상에서 제 1 전극(120)을 덮을 수 있다.
230 단계에서, 도 5에 도시된 바와 같이, 비정질 IGTO 채널층(140)이 절연층(130) 상에 제공될 수 있다. 여기서, 비정질 IGTO 채널층(140)은 인듐(In), 갈륨(Ga), 주석(Sn) 및 산소(O)로 이루어질 수 있다. 이 때 비정질 IGTO 채널층(140)은 단일 층으로 제공될 수 있다. 일 실시예에 따르면, 비정질 IGTO 채널층이 스퍼터링 기법으로 기판(110), 제 1 전극(120) 또는 절연층(130) 중 적어도 하나 상에 진공 증착될 수 있다. 일 예로, 비정질 IGTO 채널층(140)의 두께는 대략 20 nm일 수 있다.
240 단계에서, 도 6에 도시된 바와 같이, 적어도 하나의 제 2 전극(150)이 비정질 IGTO 채널층(140) 상에 제공될 수 있다. 일 실시예에 따르면, 제 2 전극(150)은 절연층(130)과 비정질 IGTO 채널층(140)에 걸쳐 배치될 수 있다. 일 실시예에 따르면, 복수의 제 2 전극(150)들이 상호로부터 이격되어, 비정질 IGTO 채널층(140) 상에 각각 배치될 수 있다. 예를 들면, 제 2 전극(150)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈럼(Ta), 티타늄(Ti), 몰리브덴(Mo) 또는 텅스텐(W) 중 적어도 하나를 포함할 수 있다. 일 예로, 제 2 전극(150)은 ITO로 이루어질 수 있다. 일 실시예에 따르면, 제 2 전극(150)들 중 하나는 소스 전극(S)이고, 제 2 전극(150)들 중 다른 하나는 드레인 전극(D)일 수 있다. 일 예로, 제 2 전극(150)의 두께는 대략 180 nm일 수 있다.
250 단계에서, 열처리를 통해, 도 7에 도시된 바와 같이 결정질 IGTO 채널층(145)이 비정질 IGTO 채널층(140)으로부터 생성될 수 있다. 즉, 열처리를 통해, 비정질 IGTO 채널층(140)이 결정질 IGTO 채널층(145)으로 변화될 수 있다. 예를 들면, 결정질 IGTO 채널층(145)은 대략 400 ℃의 열처리 온도에서의 열처리를 통해, 비정질 IGTO 채널층(140)으로부터 변화될 수 있다. 여기서, 결정질 IGTO 채널층(145)은 대기 중에서 대략 1 시간 동안의 열처리를 통해, 비정질 IGTO 채널층(140)으로부터 변화될 수 있다. 이 때 비정질 IGTO 채널층(140)은 단일 층으로 제공되므로, 결정질 IGTO 채널층(145)도 단일 층으로 구성될 수 있다. 예를 들면, 결정질 IGTO 채널층(145)에서의 인듐(In), 갈륨(Ga) 및 주석(Sn)의 양이온 조성비는 78 %, 18 % 및4 %일 수 있다.
260 단계에서, 도 8에 도시된 바와 같이, 기판(110) 상에서 결정질 IGTO 채널층(145)을 덮는 보호층(160)이 제공될 수 있다. 구체적으로, 보호층(160)은 기판(110) 상에서 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145) 및 제 2 전극(150)을 덮을 수 있다. 이를 통해, 보호층(160)은 제 1 전극(120), 절연층(130), 결정질 IGTO 채널층(145) 및 제 2 전극(150)을 보호할 수 있다. 일 실시예에 따르면, 보호층(160)은 플라즈마-강화 원자층 증착(PEALD) 기법으로 형성될 수 있다. 예를 들면, 보호층(160)은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 일 예로, 보호층(160)의 두께는 대략 10 nm일 수 있다. 일 실시예에 따르면, 보호층(160)에는, 적어도 하나의 홀(도시되지 않음)이 마련될 수 있다. 홀은 보호층(160)을 관통하여, 제 2 전극(150)의 표면으로 이어질 수 있다. 이를 통해, 홀은 제 2 전극(150)의 일 부분을 노출시킬 수 있다.
이에 따라, 결정질 IGTO 채널층(145)을 갖는 트랜지스터 소자(100)가 제조될 수 있다. 추가적으로, 트랜지스터 소자(100)는 어닐링 공정 후에 완성될 수 있다. 예를 들면, 트랜지스터 소자(100)에 대해, 대략 100 ℃의 어닐링 온도에서의 어닐링 공정이 진행될 수 있다. 여기서, 트랜지스터 소자(100)에 대해, 대기 중에서 대략 1 시간 동안의 어닐링 공정이 진행될 수 있다.
도 9는 IGTO 필름에 대한 경사진 입사(glancing-incidence) X선 회절 패턴들을 나타낸다. 도 10은 IGTO 필름의 단면(cross-sectional) 고해상도의(high-resolution) 투과형 전자 현미경(transmission electron microscopy; TEM) 이미지를 나타낸다.
도 9를 참조하면, 산소 유량비(oxygen flow ratio)가 10 % 및 20 %일 때, 400 ℃에서 열처리되는 IGTO 필름의 패턴들은 피크(peak)를 나타내지 않았으며, 이는 IGTO 필름이 완전한 결정질 상태에 있지 않음을 의미한다. 이에 반해, 산소 유량비가 0 %일 때, 400 ℃에서 열처리되는 IGTO 필름의 패턴들은 여러 개의 피크들을 나타냈으며, 이는 IGTO 필름이 완전한 결정질 상태에 있음을 의미한다. 이 때 0 %의 산소 유량비에서 열처리된 IGTO 필름은, 도 10에 도시된 바와 같이 완전한 결정질 상태에 있었다.
즉, 400 ℃의 열처리 온도에서의 열처리를 통해, IGTO 필름은 비정질 상태에서 결정질 상태로 변화된다. 이는, 400 ℃의 열처리 온도에서의 열처리를 통해, 비정질 IGTO 채널층(140)이 결정질 IGTO 채널층(145)으로 변화됨을 나타낸다.
도 11은 IGTO 필름을 갖는 박막 트랜지스터의 전달 특성을 나타낸다. 도 12는 IGTO 필름을 갖는 박막 트랜지스터에서의 게이트 바이어스 스트레스(gate bias stress) 불안정성(instability)을 나타낸다. 여기서, 도 11 및 도 12의 (a)는 IGTO 필름이 비정질 상태에 있는 경우를 나타내고, 도 11 및 도 12의 (b)는 IGTO 필름이 결정질 상태에 있는 경우를 나타낸다.
도 11을 참조하면, IGTO 필름이 결정질 상태에 있을 때의 박막 트랜지스터의 전달 특성이 IGTO 필름이 비정질 상태에 있을 때의 박막 트랜지스터의 전달 특성에 비해, 현저하게 우수하다. 여기서, IGTO 필름이 결정질 상태에 있을 때의 박막 트랜지스터의 전달 특성이 IGTO 필름이 비정질 상태에 있을 때의 박막 트랜지스터의 전달 특성에 비해, 대략 2 배로 우수하다. 이 때 박막 트랜지스터의 전달 특성을 기반으로, 박막 트랜지스터의 이동도(mobility)가 확인된다. 즉, IGTO 필름이 결정질 상태에 있을 때의 박막 트랜지스터의 이동도가 IGTO 필름이 비정질 상태에 있을 때의 박막 트랜지스터의 이동도에 비해, 대략 2 배이다. 이를 통해, 도 12에 도시된 바와 같이, IGTO 필름이 비정질 상태에 있을 때에 비해, 결정질 상태에 있을 때, 보다 안정적이다.
다양한 실시예들에 따르면, 트랜지스터 소자(100)가 결정질 IGTO 채널층(145)을 포함하도록 구현됨에 따라, 고이동도의 특성을 얻을 수 있다. 이 때 5s 오비탈 중첩의 영향으로 유효 질량(effective mass)이 적은 인듐(In)과 주석(Sn)의 양이온(In3+, Sn4+) 조합을 통해, 트랜지스터 소자(100)가 고이동도의 특성을 얻을 수 있다. 이를 통해, 트랜지스터 소자(100)의 신뢰성이 향상될 수 있다.
다양한 실시예들에 따른 트랜지스터 소자(100)는, 기판(110), 및 기판(110) 상에 배치되는 결정질 IGTO 채널층(145)을 포함할 수 있다.
다양한 실시예들에 따르면, 결정질 IGTO 채널층(145)은,
열처리를 통해, 기판(110) 상에 제공되는 비정질 IGTO 채널층(140)으로부터 변화된 것일 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)은, 스퍼터링 기법으로, 기판(110) 상에 증착될 수 있다.
다양한 실시예들에 따르면, 결정질 IGTO 채널층(145)은, 400 ℃의 열처리 온도에서의 열처리를 통해, 비정질 IGTO 채널층(140)으로부터 변화될 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)의 두께는, 20 nm일 수 있다.
다양한 실시예들에 따르면, 결정질 IGTO 채널층(145)에서의 인듐(In), 갈륨(Ga) 및 주석(Sn)의 양이온 조성비는, 78 %, 18 % 및 4 %일 수 있다.
다양한 실시예들에 따르면, 트랜지스터 소자(100)는, 기판(110) 상에서 기판(110)과 결정질 IGTO 채널층(145) 사이에 배치되는 제 1 전극(120), 제 1 전극(120)과 결정질 IGTO 채널층(145) 사이에 배치되는 절연층(130), 결정질 IGTO 채널층(145) 상에 배치되는 적어도 하나의 제 2 전극(150), 또는 기판(110) 상에서 제 1 전극(120), 절연층(130) 또는 제 2 전극(150) 중 적어도 하나를 덮도록 형성되는 보호층(160) 중 적어도 하나를 더 포함할 수 있다.
다양한 실시예들에 따른 트랜지스터 소자(100)의 제조 방법은, 기판(110) 상에 비정질 IGTO 채널층(140)을 제공하는 단계, 및 열처리를 통해, 비정질 IGTO 채널층(140)을 결정질 IGTO 채널층(145)으로 변화시키는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)을 제공하는 단계는, 스퍼터링 기법으로, 비정질 IGTO 채널층(140)을 기판(110) 상에 증착시키는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 결정질 IGTO 채널층(145)으로 변화시키는 단계는, 400 ℃의 열처리 온도로 열처리를 수행할 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)의 두께는, 20 nm일 수 있다.
다양한 실시예들에 따르면, 결정질 IGTO 채널층에서의 인듐(In), 갈륨(Ga) 및 주석(Sn)의 양이온 조성비는, 78 %, 18 % 및 4 %일 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)을 제공하는 단계는, 기판(110) 상에 제 1 전극(120)을 제공하는 단계, 기판(110) 상에서 제 1 전극(120)을 덮도록 비정질 IGTO 채널층(140)을 제공하는 단계, 및 비정질 IGTO 채널층(140) 상에 적어도 하나의 제 2 전극(150)을 제공하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 트랜지스터 소자(100)의 제조 방법은, 기판(110) 상에서 결정질 IGTO 채널층(145)을 덮도록 보호층(160)을 제공하는 단계를 더 포함할 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)을 제공하는 단계는, 비정질 IGTO 채널층(140)을 제공하기 전에, 제 1 전극(120) 상에 절연층(130)을 제공하는 단계를 더 포함할 수 있다.
다양한 실시예들에 따르면, 비정질 IGTO 채널층(140)은, 단일 층일 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성 요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성 요소를 다른 구성 요소와 구분하기 위해 사용될 뿐 해당 구성 요소들을 한정하지 않는다. 어떤(예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성 요소가 상기 다른 구성 요소에 직접적으로 연결되거나, 다른 구성 요소(예: 제 3 구성 요소)를 통하여 연결될 수 있다.
다양한 실시예들에 따르면, 기술한 구성 요소들의 각각의 구성 요소는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 통합 이전에 복수의 구성 요소들 중 해당 구성 요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다.
Claims (15)
- 트랜지스터 소자의 제조 방법에 있어서,
기판 상에 비정질 IGTO 채널층을 제공하는 단계; 및
열처리를 통해, 상기 비정질 IGTO 채널층을 결정질 IGTO 채널층으로 변화시키는 단계
를 포함하는, 방법.
- 제 1 항에 있어서,
상기 비정질 IGTO 채널층을 제공하는 단계는,
스퍼터링 기법으로, 상기 비정질 IGTO 채널층을 상기 기판 상에 증착시키는 단계
를 포함하는, 방법.
- 제 1 항에 있어서,
상기 결정질 IGTO 채널층으로 변화시키는 단계는,
400 ℃의 열처리 온도로 상기 열처리를 수행하는,
방법.
- 제 1 항에 있어서,
상기 비정질 IGTO 채널층의 두께는,
20 nm인,
방법.
- 제 1 항에 있어서,
상기 결정질 IGTO 채널층에서의 인듐(Indium; In), 갈륨(Gallium; Ga) 및 주석(Tin; Sn)의 양이온 조성비는,
78 %, 18 % 및 4 %인,
방법.
- 제 1 항에 있어서,
상기 비정질 IGTO 채널층을 제공하는 단계는,
상기 기판 상에 제 1 전극을 제공하는 단계;
상기 기판 상에서 상기 제 1 전극을 덮도록 상기 비정질 IGTO 채널층을 제공하는 단계; 및
상기 비정질 IGTO 채널층 상에 적어도 하나의 제 2 전극을 제공하는 단계
를 포함하는, 방법.
- 제 1 항에 있어서,
상기 기판 상에서 상기 결정질 IGTO 채널층을 덮도록 보호층을 제공하는 단계
를 더 포함하는, 방법.
- 제 6 항에 있어서,
상기 비정질 IGTO 채널층을 제공하는 단계는,
상기 비정질 IGTO 채널층을 제공하기 전에, 상기 제 1 전극 상에 절연층을 제공하는 단계
를 더 포함하는, 방법.
- 제 1 항에 있어서,
상기 비정질 IGTO 채널층은,
단일 층인,
방법.
- 트랜지스터 소자에 있어서,
기판; 및
상기 기판 상에 배치되는 결정질 IGTO 채널층
을 포함하고,
상기 결정질 IGTO 채널층은,
열처리를 통해, 상기 기판 상에 제공되는 비정질 IGTO 채널층으로부터 변화된 것인,
트랜지스터 소자.
- 제 10 항에 있어서,
상기 비정질 IGTO 채널층은,
스퍼터링 기법으로, 상기 기판 상에 증착되는,
트랜지스터 소자.
- 제 10 항에 있어서,
상기 결정질 IGTO 채널층은,
400 ℃의 열처리 온도에서의 상기 열처리를 통해, 상기 비정질 IGTO 채널층으로부터 변화되는,
트랜지스터 소자.
- 제 10 항에 있어서,
상기 비정질 IGTO 채널층의 두께는,
20 nm인,
트랜지스터 소자.
- 제 10 항에 있어서,
상기 결정질 IGTO 채널층에서의 인듐(In), 갈륨(Ga) 및 주석(Sn)의 양이온 조성비는,
78 %, 18 % 및 4 %인,
트랜지스터 소자.
- 제 10 항에 있어서,
상기 기판 상에서 상기 기판과 상기 결정질 IGTO 채널층 사이에 배치되는 제 1 전극;
상기 제 1 전극과 상기 결정질 IGTO 채널층 사이에 배치되는 절연층;
상기 결정질 IGTO 채널층 상에 배치되는 적어도 하나의 제 2 전극; 또는
상기 기판 상에서 상기 제 1 전극, 상기 절연층 또는 상기 제 2 전극 중 적어도 하나를 덮도록 형성되는 보호층
중 적어도 하나를 더 포함하는,
트랜지스터 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200181828A KR20220090871A (ko) | 2020-12-23 | 2020-12-23 | Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 |
| PCT/KR2021/015632 WO2022139159A1 (ko) | 2020-12-23 | 2021-11-02 | Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200181828A KR20220090871A (ko) | 2020-12-23 | 2020-12-23 | Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220090871A true KR20220090871A (ko) | 2022-06-30 |
Family
ID=82158124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200181828A KR20220090871A (ko) | 2020-12-23 | 2020-12-23 | Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20220090871A (ko) |
| WO (1) | WO2022139159A1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101405257B1 (ko) * | 2012-05-31 | 2014-06-10 | 삼성코닝어드밴스드글라스 유한회사 | 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법 |
| JP2014225626A (ja) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
| CN108962724A (zh) * | 2013-07-16 | 2018-12-07 | 住友金属矿山株式会社 | 氧化物半导体薄膜和薄膜晶体管 |
| JP6902090B2 (ja) * | 2017-02-22 | 2021-07-14 | 出光興産株式会社 | 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット用酸化物焼結体、スパッタリングターゲット及び電子機器 |
-
2020
- 2020-12-23 KR KR1020200181828A patent/KR20220090871A/ko not_active IP Right Cessation
-
2021
- 2021-11-02 WO PCT/KR2021/015632 patent/WO2022139159A1/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022139159A1 (ko) | 2022-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5546733B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101980196B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
| WO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| KR20110109885A (ko) | 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치 | |
| JP5499529B2 (ja) | 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置 | |
| US20140239290A1 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20100321279A1 (en) | Transistor, electronic device including a transistor and methods of manufacturing the same | |
| WO2011141946A1 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| WO2015151564A1 (ja) | 半導体装置及びその製造方法 | |
| WO2010098100A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| US20180175178A1 (en) | Method of manufacturing oxide thin film transistor | |
| US20180006157A1 (en) | Semiconductor structure and methods for crystallizing metal oxide semiconductor layer | |
| CN115210850A (zh) | 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管 | |
| JP7060367B2 (ja) | 薄膜デバイス | |
| KR20220090871A (ko) | Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법 | |
| US9991389B2 (en) | Thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same | |
| US10510898B2 (en) | Thin film transistor and manufacturing method therefor | |
| US11616086B2 (en) | Thin film transistor panel, electric device including the same, and manufacturing method thereof | |
| US20240088270A1 (en) | High mobility transistor element resulting from igto oxide semiconductor crystallization, and production method for same | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR102436433B1 (ko) | 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 | |
| US20210184039A1 (en) | Thin film transistor and method for manufacturing the same | |
| US20150108468A1 (en) | Thin film transistor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |