KR102436433B1 - 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 - Google Patents

빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR102436433B1
KR102436433B1 KR1020190105940A KR20190105940A KR102436433B1 KR 102436433 B1 KR102436433 B1 KR 102436433B1 KR 1020190105940 A KR1020190105940 A KR 1020190105940A KR 20190105940 A KR20190105940 A KR 20190105940A KR 102436433 B1 KR102436433 B1 KR 102436433B1
Authority
KR
South Korea
Prior art keywords
metal oxide
channel layer
layer
oxide channel
insulating
Prior art date
Application number
KR1020190105940A
Other languages
English (en)
Other versions
KR20210027580A (ko
Inventor
양현지
정재경
설현주
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190105940A priority Critical patent/KR102436433B1/ko
Priority to US16/759,948 priority patent/US11588057B2/en
Priority to PCT/KR2020/005335 priority patent/WO2021040183A1/ko
Publication of KR20210027580A publication Critical patent/KR20210027580A/ko
Application granted granted Critical
Publication of KR102436433B1 publication Critical patent/KR102436433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H01L27/1157—
    • H01L27/11573—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막트랜지스터 및 수직형 비휘발성 메모리 소자를 제공한다. 상기 박막트랜지스터는 게이트 전극, 및 상기 게이트 전극의 상부 또는 하부를 가로지르는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖는 금속 산화물 채널층을 구비한다. 상기 게이트 전극과 상기 금속 산화물 채널층 사이에 절연막이 배치된다. 상기 금속 산화물 채널층의 양측 단부들에 소오스 및 드레인 전극들이 각각 전기적으로 접속한다.

Description

빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 {THIN FILM TRANSISTOR AND VERTICAL NON-VOLATILE MEMORY DEVICE INCLUDING METAL OXIDE CHANNEL LAYER HAVING BIXBYITE CRYSTAL}
본 발명은 반도체 소자에 관한 것으로, 구체적으로는 산화물 반도체막을 구비하는 트랜지스터에 관한 것이다.
트랜지스터의 반도체막으로서 사용되는 실리콘막으로는, 목적에 따라 비정질 실리콘막 또는 다결정 실리콘막이 사용된다. 예컨대, 대형 표시 장치에 포함된 트랜지스터의 경우, 대면적으로 형성되더라도 비교적 특성이 균일하게 형성될 수 있는 비정질 실리콘막을 사용하는 것이 바람직하다. 다른 한 편으로, 구동 회로 등을 포함하는 소자의 경우, 높은 전계-효과 이동도를 나타낼 수 있는 다결정 실리콘막을 사용하는 것이 바람직하다. 상기 다결정 실리콘막을 형성하기 위한 방법으로, 비정질 실리콘막을 고온 가열 처리하거나 또는 레이저광으로 처리하는 방법이 알려져 있다.
최근 산화물 반도체를 트랜지스터의 채널층으로 사용하는 연구가 진행되고 있다(JP공개 2006-165528). 그러나, 산화물 반도체층은 대부분 비정질층으로, 전기적 그리고 화학적 안정하지 못한 것으로 알려져 있으며 충분한 전계-효과 이동도를 나타내기 어려운 것으로 알려져 있다.
본 발명이 해결하고자 하는 과제는, 높은 전계-효과 이동도를 나타내는 다결정질 산화물 반도체 박막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 박막트랜지스터를 제공한다. 상기 박막트랜지스터는 게이트 전극, 및 상기 게이트 전극의 상부 또는 하부를 가로지르는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖는 금속 산화물 채널층을 구비한다. 상기 게이트 전극과 상기 금속 산화물 채널층 사이에 절연막이 배치된다. 상기 금속 산화물 채널층의 양측 단부들에 소오스 및 드레인 전극들이 각각 전기적으로 접속한다.
상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비할 수 있고, 이 때 상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타날 수 있다. 상기 금속 산화물 채널층은 빅스비아이트 결정이 우선배향된 유사-단결정일 수 있고, 이 때, 상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (400) 회절피크 없이 (222) 회절피크가 나타나는 유사-단결정일 수 있다. 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)일 수 있다. 나아가, 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)일 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 수직형 비휘발성 메모리 소자를 제공한다. 상기 소자는 기판 및 상기 기판 상부 방향으로 연장되는 절연 기둥을 구비한다. 상기 절연 기둥의 측부에 교호적으로 적층된 층간 절연막들과 제어 게이트 패턴들이 배치된다. 상기 절연 기둥과 상기 제어 게이트 패턴들 사이에서 상기 절연 기둥 상에, 상기 절연 기둥을 따라 연장하는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖는 금속 산화물 채널층이 배치된다. 상기 금속 산화물 채널층과 상기 각 제어 게이트 패턴 사이에 터널 절연막, 전하 포획층, 및 블로킹 절연막이 차례로 배치된다.
상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비하는 다결정질이거나, 혹은 빅스비아이트 결정이 우선배향된 유사-단결정일 수 있다. 상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타나는 다결정질이거나 혹은 (400) 회절피크 없이 (222) 회절피크가 나타나는 유사-단결정일 수 있다.
상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)일 수 있다. 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)일 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 박막트랜지스터 제조방법을 제공한다. 상기 박막트랜지스터는 게이트 전극, 상기 게이트 전극의 상부 또는 하부를 가로지르는 금속 산화물 채널층, 상기 게이트 전극과 상기 금속 산화물 채널층 사이에 배치된 절연막, 및 상기 금속 산화물 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되, 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In을 약 60 내지 90 at%로 함유하도록 형성하고, 300 내지 800 ℃의 온도로 증착후 어닐링을 수행하여 형성할 수 있다.
상기 금속 산화물 채널층은 빅스비아이트(Bixbyite) 결정을 나타내고 반도체성을 가질 수 있다. 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 약 63 내지 70 at%일 때, 500 내지 800 ℃의 온도로 증착후 어닐링을 수행하여 형성할 수 있다. 상기 금속 산화물 채널층은 우선배향에 따른 유사-단결정 빅스비아이트 결정질로 형성될 수 있다. 상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 약 71 내지 85 at%일 때, 300 내지 500 ℃의 온도로 증착후 어닐링을 수행하여 형성할 수 있다. 상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비하는 다결정질로 형성될 수 있다.
본 발명의 실시예들에 따르면, 높은 전계-효과 이동도를 나타내는 결정질 산화물 반도체 박막을 구비하는 수직형 비휘발성 메모리 소자 및 박막트랜지스터를 제공할 수 있다.
그러나, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터를 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다.
도 3는 본 발명의 또 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 6은 제조예들 1 내지 8 및 비교예들 1 내지 4에 따른 TFT들의 반도체층들에 대한 XRD (X-ray diffraction) 스펙트럼들을 나타낸다.
도 7은 제조예들 1 내지 8 및 비교예들 1 내지 4에 따른 TFT들의 반도체층들의 표면 SEM 사진들을 나타낸다.
도 8은 제조예들 1 내지 8에 따른 TFT들의 전달특성 (IDS-VGS)을 나타내는 그래프들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터를 나타낸 단면도이다.
도 1을 참조하면, 기판(10)이 제공될 수 있다. 기판(10)은 반도체, 금속, 유리 또는 폴리머 기판일 수 있다. 상기 기판(10) 상에 일방향으로 연장되는 게이트 전극(20)을 형성할 수 있다. 상기 게이트 전극(20)은 Al, Cr, Cu, Ta, Ti, Mo, W, 또는 이들의 합금을 사용하여 형성할 수 있다. 상기 게이트 전극(20) 상에 게이트 절연막(30)을 형성할 수 있다. 상기 게이트 절연막(30)은 실리콘 산화막, 실리콘 산질화막, 알루미늄 산화막, 알루미늄 산질화막, 또는 이들의 복합막일 수 있다.
상기 게이트 절연막(30) 상에 상기 게이트 전극(20)의 상부를 가로지르도록 패터닝된 금속 산화물 채널층(45)을 형성할 수 있다. 상기 금속 산화물 채널층(45)은 일 예로서, In-Ga 산화물층으로 증착된 상태에서(as deposited) 비정질 상태에 있을 수 있다. 상기 금속 산화물 채널층(45)은 본 기술분야에서 사용되는 다양한 방법을 사용하여 형성될 수 있으며 일 예로서 스퍼터링 등의 물리적 증착법 또는 화학기상증착법, 원자층증착법 등의 화학적 증착법을 사용하여 형성될 수 있고, 또한 본 기술분야에서 사용되는 다양한 방법을 사용하여 패터닝될 수 있다. 상기 금속 산화물 채널층(45)은 수 내지 수십 nm의 두께, 예를 들어, 5 내지 50nm의 두께, 일 예로서 10 내지 30nm의 두께로 형성할 수 있다.
상기 금속 산화물 채널층(45)을 원자층 증착법을 사용하여 형성하는 것은 구체적으로, In 소오스와 산화제, 그리고 , Ga 소오스를 이용하여 수행할 수 있다. 예를 들어 In 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn) 등을 이용할 수 있고, Ga 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있으며, 산화제로는 예를 들어 산소(O2), 오존(O3), 수증기(H2O), N2O, CO2 등의 적어도 어느 하나를 이용할 수 있다. 원자층 증착법을 사용하여 상기 금속 산화물 채널층(45)을 형성함에 있어서, 챔버 내 온도는 약 150 내지 250℃일 수 있다. 또한, 원자층 증착법을 사용하여 상기 금속 산화물 채널층(45)을 형성하는 경우, 금속 소오스들의 주입시간 및 주입횟수 조절을 통해 각 금속의 비율을 용이하게 조절할 수 있으며, 높은 밀도 및 우수한 막질을 가지는 박막을 증착할 수 있다.
상기 금속 산화물 채널층(45)의 양측 단부들 상에 소오스 전극(50S)과 드레인 전극(50D)을 형성하여, 상기 소오스 전극(50S)과 드레인 전극(50D) 사이에 상기 금속 산화물 채널층(45)의 일부 표면 구체적으로, 상기 금속 산화물 채널층(45)이 상기 게이트 전극(20)과 중첩되는 영역을 노출시킬 수 있다. 소오스 전극(50S)과 드레인 전극(50D)은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금, 또는 금속산화물 전도성막 일 예로서, ITO(Indium Tin Oxide)을 사용하여 형성할 수 있다.
상기 소오스/드레인 전극들(50S, 50D)이 형성된 기판을 증착후 열처리(post-deposition annealing, PDA)할 수 있다. 상기 증착후 어닐링은 대기 분위기에서 약 300 내지 800 ℃의 온도, 일 예로서 약 400 내지 750 ℃, 구체적으로는 500 내지 750 ℃에서 수행될 수 있다. 이 경우, 상기 금속 산화물 채널층(45)은 In의 함량비에 따라 차이가 있을 수 있지만 절연성에 가까운 상태에서 반도체성으로 전도도가 향상될 수 있고 {111} 결정면을 갖는 Bixbyite 결정이 생성될 수 있다. 이와 동시에 상기 소오스/드레인 전극들(50S, 50D)과 상기 금속 산화물 채널층(45) 사이에 오믹 접합이 형성될 수 있다.
상기 금속 산화물 채널층(45)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 60 내지 90 at%, 일 예로서 약 63 내지 85 at%, 약 66 내지 82 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 상기 증착후 어닐링(PDA) 과정에서 Bixbyite 결정을 생성하면서도 반도체성 또한 나타낼 수 있다. Bixbyite 결정은 In2O3 조성에서 나타나는 것으로, In2O3 는 반도체성이 아닌 전도성을 가지는 것으로 알려져 있다. 그러나, 본 실시예에서는 Bixbyite 결정을 가지면서도 반도체성을 나타내는 금속 산화물 채널층(45) 나아가, In과 Ga의 얼로이 산화물이면서 Bixbyite 결정을 나타내는 금속 산화물 채널층(45)을 개시한다.
나아가, 상기 금속 산화물 채널층(45)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 60 내지 70 at%, 일 예로서 약 63 내지 69 at%, 구체적으로 약 65 내지 67 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 후술하는 증착후 어닐링이 약 500도 내지 800 ℃ 일 예로서, 700도에서 진행된 경우 우선배향성을 가지고 {111} 결정면을 갖는 Bixbyite 결정이 성장됨에 따라 단결정 유사 결정구조가 형성되어 매우 높은 전자이동도를 나타낼 수 있다. 한편, 상기 금속 산화물 채널층(45)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 71 내지 90 at%, 일 예로서 약 73 내지 85 at%, 구체적으로 약 75 내지 82 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 후술하는 증착후 어닐링이 약 300도 내지 500 ℃ 일 예로서, 400도에서 진행된 경우 {111} 결정면을 갖는 Bixbyite 결정립들이 다수개 형성되어 비교적 높은 전자이동도를 나타낼 수 있다.
이와 같이, 상기 결정화된 금속 산화 채널층(45) 즉, In-Ga 산화물(IGO)은 Bixbyite 결정립들을 구비하는 다결정질 혹은 Bixbyite 결정이 우선배향된 유사-단결정인 금속 산화 채널층(45)일 수 있다. 구체적으로, 결정화된 금속 산화 채널층(45)은 XRD 스펙트럼 상에서 Bixbyite 결정면을 의미하는 {111} 중 하나인 (222) 회절 피크가 약 31°(2θ) 근처에서 관찰될 수 있다. 구체적으로, 결정화된 금속 산화 채널층(45)은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타나는 다결정질이거나 혹은 (400) 회절피크 없이 (222) 회절피크만 나타나는 유사-단결정질 일수 있다.
도 2는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예에 따른 박막트랜지스터 제조방법은 후술하는 것을 제외하고는 도 1을 참고하여 설명한 박막트랜지스터 제조방법과 유사할 수 있다.
도 2를 참조하면, 기판(10) 상에 일방향으로 연장되는 게이트 전극(20)을 형성하고, 상기 게이트 전극(20) 상에 게이트 절연막(30)을 형성할 수 있다. 상기 게이트 절연막(30) 상에 소오스 전극(50S)과 드레인 전극(50D)을 형성할 수 있다. 상기 소오스 전극(50S)과 드레인 전극(50D) 사이에 게이트 절연막(30)의 상기 게이트 전극(20)에 중첩된 부분 중 적어도 일부가 노출될 수 있다. 상기 노출된 게이트 절연막(30) 및 상기 소오스 전극(50S)과 드레인 전극(50D)을 덮는 금속 산화물채널층(45)을 형성할 수 있다. 상기 금속 산화물 채널층(45)이 형성된 기판을 증착후 열처리(PDA)할 수 있다. 상기 금속 산화물 채널층(45) 및 증착후 열처리는 도 1을 참조하여 설명한 바와 같을 수 있다.
도 3는 본 발명의 또 다른 실시예에 따른 박막트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예에 따른 박막트랜지스터 제조방법은 후술하는 것을 제외하고는 도 1을 참고하여 설명한 박막트랜지스터 제조방법과 유사할 수 있다.
도 3a를 참조하면, 기판(10) 상에 버퍼층(15)을 형성할 수 있다. 상기 버퍼층(15)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
상기 버퍼층(15) 상에 금속 산화물 채널층을 차례로 형성하고 패터닝하여 상기 버퍼층(15) 상에 패터닝된 금속 산화물 채널층(45)을 형성할 수 있다. 상기 금속 산화물 채널층을 증착하고 패터닝하지 않은 상태 혹은 패터닝한 상태에서, 결과물을 증착후 열처리(PDA) 열처리할 수 있다. 상기 금속 산화물 채널층(45) 및 증착후 열처리는 도 1을 참조하여 설명한 바와 같을 수 있다.
이 후, 상기 금속 산화물 채널층(45) 상에 게이트 절연막(30)을 형성할 수 있다. 상기 게이트 절연막(30) 상에 상기 금속 산화물 채널층(45)의 상부를 가로지르는 게이트 전극(20)을 형성할 수 있다. 상기 게이트 전극(20) 상에 상기 게이트 전극(20)을 덮는 층간 절연막(35)을 형성할 수 있다. 상기 층간 절연막(35)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
상기 층간 절연막(35) 및 그 하부의 게이트 절연막(30) 내에 상기 금속 산화물 채널층(45)의 양측 단부들을 각각 노출시키는 컨택홀들을 형성하고, 상기 컨택홀들 내에 상기 금속 산화물 채널층(45)의 양측 단부에 각각 접속하는 소오스 전극(50S)과 드레인 전극(50D)을 형성할 수 있다. 이 후, 상기 금속 산화물 채널층(45)과 상기 소오스/드레인 전극들(50S, 50D) 사이의 오믹 접합성을 향상시키는 열처리를 수행할 수 있다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다. 상기 수직형 비휘발성 메모리 소자는 NAND 플래시 메모리 소자일 수 있다.
도 4a를 참조하면, 기판(100) 상에 하부 절연막(113)이 형성될 수 있다. 상기 하부 절연막(113) 상에 복수의 제어 게이트막(115)과 복수의 층간 절연막(117)이 교호적으로 적층되어 있는 스택(S)이 형성될 수 있다. 일 예로서, 상기 제어 게이트막(115)과 층간 절연막(117)의 쌍이 n개 적층되어 L1, L2, ..., Ln의 단위층들을 구비하는 스택이 형성될 수 있다. 상기 기판(100)은 불순물이 도핑되어 전도도가 벌크 기판에 비해 향상된 불순물 영역(105)을 구비할 수 있다. 상기 불순물 영역(105)은 공통 소오스 라인일 수 있다.
상기 기판(100)은 반도체 기판으로서, 일 예로서, 단결정질 실리콘, 실리콘-게르마늄 또는 실리콘 카바이드와 같은 IV-IV 화합물, III-V 화합물, 또는 II-VI 화합물 기판 이거나, 이러한 임의의 기판 상에 상기 반도체의 층이 형성된 것일 수 있다. 상기 제어 게이트막(115)은 반도체 물질, 일 예로서, 도핑된 폴리실리콘; 또는 금속 일 예로서, 텅스텐, 구리, 알루미늄, 탄탈륨, 티타늄, 코발트, 질화티탄 또는 이들의 합금들을 포함할 수 있다. 상기 하부 절연막(113) 및 상기 층간 절연막(117)은 실리콘 산화막, 실리콘 산질화막, 실리콘 질화막, 또는 이들의 복합막일 수 있다.
도 4b를 참조하면, 상기 스택 즉, 상기 교호적으로 적층된 복수의 제어 게이트막(115)과 복수의 층간 절연막(117), 및 하부 절연막(113)을 관통하여 상기 기판(100) 구체적으로는 상기 불순물 영역(105)을 노출시키는 개구부(H)을 형성할 수 있다.
이후, 상기 개구부(H)의 측벽 내에 노출된 제어 게이트막(115)을 선택적으로 리세스하여 층간 절연막들(117) 사이에 배치된 제어 게이트 패턴들(115a)를 형성함과 동시에 측부에 제어 게이트 패턴(115a)이 노출되고 상하부에 절연막(117, 113)이 노출된 홈들(Ha)을 형성할 수 있다.
도 4c를 참조하면, 상기 홈들(Ha)의 내부 표면 및 상기 개구부(H)의 측벽 상에 블로킹 절연막(122)을 컨포멀하게 형성하고, 상기 블로킹 절연막(122) 상에 전하 포획층(125)을 또한 컨포멀하게 형성한 후, 상기 전하 포획층(125)과 상기 블로킹 절연막(122)을 차례로 비등방성 식각할 수 있다. 그 결과, 상기 홈들(Ha) 내부 표면을 컨포멀하게 코팅하는 블로킹 절연막(122)과 상기 블로킹 절연막(122)으로 표면 코팅된 상기 홈들(Ha)을 채우는 전하 포획층(125)이 형성될 수 있다. 이 때, 상기 개구부(H)의 측벽 내에 상기 블로킹 절연막(122), 상기 전화 포획층(125), 그리고 절연막(117, 113)이 노출될 수 있다. 본 실시예에서, 상기 블로킹 절연막(122)은 인터 게이트 절연막(Inter Gate Dielectric, IGD)으로 명명될 수 도 있고, 일 예로서, 실리콘 산화막, 실리콘 산질화막, 또는 고유전율을 갖는 알루미늄 산화막일 수 있다. 본 실시예에서, 상기 전하 포획층(125)은 플로팅 게이트로 명명될 수 있고, 일 예로서, 폴리실리콘일 수 있으나 이에 한정되지 않는다.
도 4d를 참조하면, 상기 개구부(H)의 측벽을 포함한 상기 결과물의 표면 상에 터널 절연막을 컨포멀하게 형성한 후, 이방성 식각하여 개구부(H)의 측벽 상에 상기 전하 포획층(125)을 덮는 터널 절연막(133)을 형성할 수 있다. 그러나 이에 한정되지 않고, 개구부(H)의 측벽 상에 노출된 상기 전하 포획층(125)을 산화시켜 상기 터널 절연막(133)을 형성할 수도 있다. 상기 터널 절연막(133)은 알루미늄 산화막 일 예로서, Al2O3막일 수 있다. 상기 터널 절연막(133)은 원자층 증착법을 사용하여 형성할 수 있다. 이러한 터널 절연막(133)은 5nm 내지 10nm 의 두께로 형성할 수 있다.
상기 터널 절연막(133)이 형성된 개구부(H)의 측벽 및 공통 소오스 라인(105) 상에 금속 산화물 채널층(135)을 컨포멀하게 형성할 수 있다. 상기 금속 산화물 채널층(135)은 일 예로서, In-Ga 산화물층으로서, 증착된 상태에서(as deposited) 비정질 상태에 있을 수 있다. 상기 금속 산화물 채널층(135)은 원자층 증착법을 사용하여 형성될 수 있다. 상기 금속 산화물 채널층(135)을 원자층 증착법을 사용하여 형성하는 것은 구체적으로, In 소오스와 산화제, 그리고 , Ga 소오스를 이용하여 수행할 수 있다. 예를 들어 In 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn) 등을 이용할 수 있고, Ga 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있으며, 산화제로는 예를 들어 산소(O2), 오존(O3), 수증기(H2O), N2O, CO2 등의 적어도 어느 하나를 이용할 수 있다. 원자층 증착법을 사용하여 상기 금속 산화물 채널층(135)을 형성함에 있어서, 챔버 내 온도는 약 150 내지 250℃일 수 있다. 또한, 원자층 증착법을 사용하여 상기 금속 산화물 채널층(135)을 형성하는 경우, 금속 소오스들의 주입시간 및 주입횟수 조절을 통해 각 금속의 비율을 용이하게 조절할 수 있으며, 높은 밀도 및 우수한 막질을 가지는 박막을 증착할 수 있다. 상기 금속 산화물 채널층(135)은 수 내지 수십 nm의 두께, 예를 들어, 5 내지 50nm의 두께, 더 구체적으로는 10 내지 30nm의 두께로 형성할 수 있다.
상기 금속 산화물 채널층(135)이 형성된 기판을 증착후 열처리(post-deposition annealing)할 수 있다. 상기 증착후 어닐링은 대기 분위기에서 약 300 내지 800 ℃의 온도, 일 예로서 약 400 내지 750 ℃, 구체적으로는 500 내지 750 ℃에서 수행될 수 있다. 이 경우, 상기 금속 산화물 채널층(135)은 In의 함량비에 따라 차이가 있을 수 있지만 절연성에 가까운 상태에서 반도체성으로 전도도가 향상될 수 있고 111} 결정면을 갖는 Bixbyite 결정이 생성될 수 있다. 이와 동시에 상기 공통 소오스 라인(105)과 상기 금속 산화물 채널층(135) 사이에 오믹 접합이 형성될 수 있다.
상기 금속 산화물 채널층(135)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 60 내지 90 at%, 일 예로서 약 63 내지 85 at%, 약 66 내지 82 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 상기 증착후 어닐링(PDA) 과정에서 Bixbyite 결정을 생성하면서도 반도체성 또한 나타낼 수 있다. Bixbyite 결정은 In2O3 조성에서 나타나는 것으로, In2O3 는 반도체성이 아닌 전도성을 가지는 것으로 알려져 있다. 그러나, 본 실시예에서는 Bixbyite 결정을 가지면서도 반도체성을 나타내는 금속 산화물 채널층(135) 나아가, In과 Ga의 얼로이 산화물이면서 Bixbyite 결정을 나타내는 금속 산화물 채널층(135)을 개시한다.
나아가, 상기 금속 산화물 채널층(135)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 60 내지 70 at%, 일 예로서 약 63 내지 69 at%, 구체적으로 약 65 내지 67 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 후술하는 증착후 어닐링이 약 500도 내지 800 ℃ 일 예로서, 700도에서 진행된 경우 우선배향성을 가지고 {111} 결정면을 갖는 Bixbyite 결정이 성장됨에 따라 단결정 유사 결정구조가 형성되어 매우 높은 전자이동도를 나타낼 수 있다. 한편, 상기 금속 산화물 채널층(135)이 In-Ga 산화물층(IGO)인 경우, In 및 Ga의 합계 원자수 대비 In은 약 71 내지 90 at%, 일 예로서 약 73 내지 85 at%, 구체적으로 약 75 내지 82 at%를 가질 수 있다. 이 범위 내에서 In-Ga 산화물(IGO)은 후술하는 증착후 어닐링이 약 300도 내지 500 ℃ 일 예로서, 400도에서 진행된 경우 {111} 결정면을 갖는 Bixbyite 결정립들이 다수개 형성되어 비교적 높은 전자이동도를 나타낼 수 있다.
이와 같이, 상기 결정화된 금속 산화 채널층(135) 즉, In-Ga 산화물(IGO)은 Bixbyite 결정립들을 구비하는 다결정질 혹은 Bixbyite 결정이 우선배향된 유사-단결정인 금속 산화 채널층(135)일 수 있다. 구체적으로, 결정화된 금속 산화 채널층(135)은 XRD 스펙트럼 상에서 Bixbyite 결정면을 의미하는 {111} 중 하나인 (222) 회절 피크가 약 31°(2θ) 근처에서 관찰될 수 있다. 구체적으로, 결정화된 금속 산화 채널층(135)은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타나는 다결정질이거나 혹은 (400) 회절피크 없이 (222) 회절피크만 나타나는 유사-단결정질 일수 있다.
도 4e를 참고하면, 상기 금속 산화물 채널층(135)을 이방성 식각하여 개구부(H)의 측벽 상에 형성된 상기 터널 절연막(133) 상에 적층된 패터닝된 금속 산화물 채널층(135′)을 형성함과 동시에 상기 개구부(H) 내에 공통 소오스 라인(105)를 노출시킬 수 있다.
도 4f를 참조하면, 금속 산화물 채널층(135′)이 형성된 개구부(H)를 매립 절연막으로 채우고, 이 매립 절연막을 평탄화식각하여, 상기 스택(S)의 상부면을 노출시킴과 동시에 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135′)의 상부 단면을 노출시킬 수 있다. 상기 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135′)을 덮는 상부 전극(155)을 형성할 수 있다. 상기 상부 전극(155)은 비트라인이거나 혹은 비트라인에 접속하는 전도성 패드일 수 있다.
도 4f를 다시 참조하여, 본 실시예에 따른 수직형 비휘발성 메모리 소자의 구조를 설명한다. 본 실시예에 따른 수직형 비휘발성 메모리 소자는 기판(100)의 상부 방향으로 연장되는 절연 기둥(141a)을 구비할 수 있다. 상기 절연 기둥(141a)의 측부에 교호적으로 적층된 층간 절연막들(117)과 제어 게이트 패턴들(115a)이 배치될 수 있다. 상기 절연 기둥(141a)과 상기 제어 게이트 패턴들(115a) 사이에서 상기 절연 기둥(141a) 상에 적층되고, 상기 절연 기둥(141a)을 따라 연장하는 Bixbyite 결정립들을 구비하는 다결정질 혹은 Bixbyite 결정이 우선배향된 유사-단결정 금속 산화물 채널층(135′)이 차례로 배치될 수 있다. 구체적으로, 상기 절연 기둥(141a)의 측벽을 상기 금속 산화물 채널층(135′)이 감싸도록 배치될 수 있다. 상기 금속 산화물 채널층(135′)과 상기 각 제어 게이트 패턴(115a) 사이에 터널 절연막(133), 전하 포획층(125), 및 블로킹 절연막(122)이 차례로 배치된다. 구체적으로, 상기 제어 게이트 패턴(115a)의 기판 표면과 평행한 가로폭은 이의 상하부에 위치한 층간 절연막들(117)의 가로폭에 비해 좁아, 상기 층간 절연막들(117) 사이에, 측부에 제어 게이트 패턴(115a)이 노출되고 상하부에 층간 절연막(117)이 노출된 홈들(Ha)이 정의될 수 있고, 상기 블로킹 절연막(122)은 상기 홈들(Ha) 내부 표면을 컨포멀하게 코팅할 수 있고, 상기 전하 포획층(125)은 상기 블로킹 절연막(122)으로 표면 코팅된 상기 홈들(Ha)을 채울 수 있다. 상기 터널 절연막(133)은 상기 전하 포획층(125)을 덮을 수 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 수직형 비휘발성 메모리 소자의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 소자 제조방법은, 후술하는 것을 제외하고는, 도 4a 내지 도 4f를 참조하여 설명한 소자 제조방법과 유사할 수 있다.
도 5a를 참조하면, 기판(100) 상에 하부 절연막(113)이 형성될 수 있다. 상기 하부 절연막(113) 상에 복수의 제어 게이트막과 복수의 층간 절연막(117)이 교호적으로 적층되어 있는 스택(S)이 형성될 수 있다. 일 예로서, 상기 제어 게이트막(115)과 층간 절연막(117)의 쌍이 n개 적층되어 L1, L2, ..., Ln의 단위층들을 구비하는 스택이 형성될 수 있다. 상기 기판(100)은 불순물이 도핑되어 전도도가 벌크 기판에 비해 향상된 불순물 영역(105)를 구비할 수 있다. 상기 불순물 영역(105)은 공통 소오스 라인일 수 있다.
상기 스택 즉, 상기 교호적으로 적층된 복수의 제어 게이트막과 복수의 층간 절연막(117), 및 하부 절연막(113)을 관통하여 상기 기판(100) 구체적으로는 상기 불순물 영역(105)을 바닥면 내에 노출시키는 개구부(H)을 형성할 수 있다. 상기 개구부(H)의 형성에 의해 절연막들(117, 113) 사이에 개재된 제어 게이트 패턴(115a)이 정의될 수 있고, 상기 개구부(H)의 측벽 내에 상기 제어 게이트 패턴(115a)이 노출될 수 있다.
도 5b를 참조하면, 상기 개구부(H)의 측벽 내에 노출된 제어 게이트 패턴(115a)을 갖는 기판 상에 표면 프로파일을 따라 컨포멀하게 블로킹 절연막(123), 전하 포획층(126), 및 터널 절연막(133)을 차례로 형성한 후, 이들을 이방성 식각할 수 있다. 그 결과, 상기 개구부(H)의 측벽 상에 차례로 적층된 블로킹 절연막(123), 전하 포획층(125), 및 터널 절연막(133)을 형성할 수 있다. 본 실시예에서, 상기 전하 포획층(125)은 실리콘 질화막일 수 있으나, 이에 한정되지 않는다.상기 블로킹 절연막(122)은 실리콘 산화막, 실리콘 산질화막, 또는 고유전율을 갖는 알루미늄 산화막일 수 있다. 상기 터널 절연막(133)은 알루미늄 산화막 일 예로서, Al2O3막일 수 있다. 상기 터널 절연막(133)은 원자층 증착법을 사용하여 형성할 수 있다. 이러한 터널 절연막(133)은 5nm 내지 10nm 의 두께로 형성할 수 있다.
상기 터널 절연막(133)이 형성된 개구부(H)의 측벽 및 공통 소오스 라인(105) 상에 금속 산화물 채널층(135)을 컨포멀하게 형성할 수 있다. 상기 금속 산화물 채널층(135)이 형성된 기판을 증착후 열처리(post-deposition annealing)할 수 있다. 상기 금속 산화물 채널층(135)와 상기 증착후 열처리는 도 4d를 참조하여 설명한 바와 같을 수 있고, 상기 증착후 열처리에 의해 상기 금속 산화물 채널층(135)은 결정화되어 Bixbyite 결정립들을 구비하는 다결정질 혹은 Bixbyite 결정이 우선배향된 유사-단결정 금속 산화물 채널층(135)으로 변할 수 있다.
도 5c를 참고하면, 상기 금속 산화물 채널층(135)을 이방성 식각하여 개구부(H)의 측벽 상에 형성된 상기 터널 절연막(133) 상에 적층된 패터닝된 금속 산화물 채널층(135′)을 형성함과 동시에 상기 개구부(H) 내에 공통 소오스 라인(105)를 노출시킬 수 있다.
도 5d를 참고하면, 금속 산화물 채널층(135′)이 형성된 개구부(H)를 매립 절연막으로 채우고, 이 매립 절연막을 평탄화식각하여, 상기 스택(S)의 상부면을 노출시킴과 동시에 절연 기둥(141a)과 이를 둘러싸는 금속 산화물 채널층(135′)의 상부 단면을 노출시킬 수 있다. 상기 절연 기둥(141a)과 이를 둘러싸면서 상부면이 노출된 금속 산화물 채널층(135′)을 덮는 상부 전극(155)을 형성할 수 있다. 상기 상부 전극(155)은 비트라인이거나 혹은 비트라인에 접속하는 전도성 패드일 수 있다.
도 5d를 다시 참조하여, 본 실시예에 따른 수직형 비휘발성 메모리 소자의 구조를 설명한다. 본 실시예에 따른 수직형 비휘발성 메모리 소자는 기판(100)의 상부 방향으로 연장되는 절연 기둥(141a)을 구비할 수 있다. 상기 절연 기둥(141a)의 측부에 교호적으로 적층된 층간 절연막들(117)과 제어 게이트 패턴들(115a)이 배치될 수 있다. 상기 절연 기둥(141a)과 상기 제어 게이트 패턴들(115a) 사이에서 상기 절연 기둥(141a) 상에 차례로 적층되고, 상기 절연 기둥(141a)을 따라 연장하는 다결정질 금속 산화물 채널층(135′)이 배치될 수 있다. 구체적으로, 상기 절연 기둥(141a)의 측벽을 상기 Bixbyite 결정립들을 구비하는 다결정질 혹은 Bixbyite 결정이 우선배향된 유사-단결정 금속 산화물 채널층(135′)이 감싸도록 배치될 수 있다. 상기 다결정질 금속 산화물 채널층(135′)과 상기 각 제어 게이트 패턴(115a) 사이에 터널 절연막(133), 전하 포획층(125), 및 블로킹 절연막(122)이 차례로 배치된다. 상기 터널 절연막(133), 전하 포획층(125), 및 블로킹 절연막(122)은 상기 금속 산화물 채널층(135′)과 상기 층간 절연막들(117) 사이의 영역으로 연장되어 배치될 수 있다. 다시 말해서, 상기 터널 절연막(133), 전하 포획층(125), 및 블로킹 절연막(122)은 상기 금속 산화물 채널층(135′) 상에서 상기 절연 기둥(141a)의 측벽을 감싸도록 배치될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
제조예들 1-8 : TFT 제조
p형 Si 웨이퍼를 열산화하여 p형 Si 웨이퍼 상에 100 nm SiO2층을 성장시켰다. 상기 SiO2층 상에 아르곤 분위기에서 RF 스퍼터링을 사용하고 또한 새도우 마스크를 사용하여 15 nm a-I1-xGxO (In과 Ga의 함량비는 아래 표 1 참조) 반도체 패턴을 증착하였다. 이 때, RF 파워는 100W이고, 챔버 압력은 3mTorr이었다. 상기 반도체 패턴 상에 새도우 마스크를 배치하고 Ar 분위기 하에서 DC 스퍼터링을 사용하여 ITO를 증착하여, 상기 반도체 패턴의 양측 단부들 상에 ITO 소오스/드레인 전극들을 형성하였다. 이 때, DC 파워는 50W이고, 동작 압력은 5mTorr이었다. 상기 반도체 패턴의 폭은 1000㎛였고, 상기 소오스/드레인 전극들 사이에 상기 반도체 패턴이 노출된 길이는 300㎛였다. 이 후, 포스트-증착 어닐링(post-deposition annealing, PDA)이 O2 분위기에서 400℃ 또는 700℃로 1 시간 동안 수행되었다. In과 Ga의 함량비 및 PDA 온도를 하기 표 1과 같이 달리한 샘플들을 제작하였다.
비교예들 1-4
포스트-증착 어닐링을 수행하지 않은 것을 제외하고는 제조예와 동일하게 TFT를 제조하였으며, 각 예에서 In과 Ga의 함량비는 하기 표 1과 같다.
In1-xGxO PDA 온도
제조예 1 In0.59G0.41O (x=0.41) 400 ℃
제조예 2 In0.66G0.34O (x=0.34) 400 ℃
제조예 3 In0.75G0.25O (x=0.25) 400 ℃
제조예 4 In0.82G0.18O (x=0.18) 400 ℃
제조예 5 In0.59G0.41O (x=0.41) 700 ℃
제조예 6 In0.66G0.34O (x=0.34) 700 ℃
제조예 7 In0.75G0.25O (x=0.25) 700 ℃
제조예 8 In0.82G0.18O (x=0.18) 700 ℃
비교예 1 In0.59G0.41O (x=0.41) -
비교예 2 In0.66G0.34O (x=0.34) -
비교예 3 In0.75G0.25O (x=0.25) -
비교예 4 In0.82G0.18O (x=0.18) -
도 6은 제조예들 1 내지 8 및 비교예들 1 내지 4에 따른 TFT들의 반도체층들에 대한 XRD (X-ray diffraction) 스펙트럼들을 나타낸다. 도 7은 제조예들 1 내지 8 및 비교예들 1 내지 4에 따른 TFT들의 반도체층들의 표면 SEM 사진들을 나타낸다. XRD 분석은 스텝 스캔 모드를 사용하되, 스텝 크기(2θ)는 0.02°, 스텝 당 0.3 초, 및 Cu-Kα 방사선 (40 kV, 30 mA)를 사용하여 수행되었다.
도 6 및 도 7을 참조하면, In0.59Ga0.41O는 PDA를 진행하지 않은 경우(비교예 1) 그리고 PDA를 400 ℃와 700 ℃에서 진행한 경우(제조예 1, 제조예 5) 모두에서 비정질상을 나타내는 것을 알 수 있으며, PDA를 진행하지 않거나 혹은 PDA 온도 증가가 되더라도 피크 강도 차이가 작은 것을 알 수 있다. In0.66Ga0.34O는 PDA를 진행하지 않은 경우(비교예 2) 및 PDA를 400 ℃에서 진행한 경우(제조예 2)에는 In0.59Ga0.41O와 유사한 비정질상을 나타내지만, PDA를 700 ℃에서 진행한 경우(제조예 6)에는 31˚ 부근에서 (222)에 해당하는 매우 큰 피크 강도를 나타냄을 알 수 있다. 이는 In0.66Ga0.34O 박막을 700 ℃로 열처리한 경우, 박막 내에 {111} 결정면을 갖는 Bixbyite 결정이 우선 배향성을 가지고 형성되었음을 의미하며, 도 7에서 그레인 바운더리가 확인되지 않은 것으로 보아 In0.66Ga0.34O 박막을 700 ℃로 열처리한 경우 단결정과 같은 결정화(single-crystal like crystallization)가 수행된 것으로 추정되었다. In0.75Ga0.25O와 In0.82Ga0.18O는 PDA를 진행하지 않은 경우(비교예들 3 및 4)에는 비정질상을 나타내지만, PDA를 400 ℃ 이상에서 진행한 경우(제조예들 3 및 7, 그리고 제조예들 4 및 8)에는 31˚ 부근에서 (222)에 해당하는 피크와 더불어 36˚ 부근에서 (400)에 해당하는 피크를 나타냄을 알 수 있다. 이는 In0.75Ga0.25O 박막과 In0.82Ga0.18O 박막을 400 ℃ 이상에서 열처리한 경우, 이들 박막 내에 {111} 결정면을 갖는 Bixbyite 결정을 포함하지만 우선배향되지 않은 다결정 구조가 형성되었음을 의미하며, 도 7에서도 그레인 바운더리가 비교적 명확한 결정립들이 생성된 것을 확인할 수 있다. In0.75Ga0.25O 박막과 In0.82Ga0.18O 박막의 그레인 바운더리는 400 ℃ 대비 700 ℃의 열처리 조건에서 더욱 뚜렷해지는 것을 알 수 있다. 또한, In의 비율이 증가할수록 (222) 피크 강도는 감소하고, (400) 피크 강도는 증가함을 알 수 있다. 또한, Ga의 비율이 증가할수록 결정화는 어려운 것으로 나타났다.
도 8은 제조예들 1 내지 8에 따른 TFT들의 전달특성 (IDS-VGS)을 나타내는 그래프들이다.
또한 하기 표 2는 제조예들 1 내지 8에 따른 TFT들의 전계에 의한 전자이동도(field-effect electron mobility, μFE), 문턱전압이하에서의 기울기(subthreshold swing, SS), 및 문턱전압(subthreshold voltage, VTH)를 나타낸다.
In1-xGxO In0.59G0.41O
(x=0.41)		 In0.66G0.34O
(x=0.34)		 In0.75G0.25O
(x=0.25)		 In0.82G0.18O
(x=0.18)
제조예 # 제조예 1 제조예 5 제조예 2 제조예 6 제조예 3 제조예 7 제조예 4 제조예 8
PDA 온도 400 ℃ 700 ℃ 400 ℃ 700 ℃ 400 ℃ 700 ℃ 400 ℃ 700 ℃
μFE (cm2/Vs)
(@ VDS = 0.1V)		 18.68 21.87 27.96 60.67 34.61 27.01 44.38 40.33
SS (V/decade)
(@ VDS = 0.1V)		 0.40 0.62 0.42 0.40 0.43 0.58 0.40 0.37
VTH (V)
(@ VDS = 5.1V)		 -0.61 0.90 -0.62 -0.37 -1.43 0.07 -1.42 -1.19
도 8 및 표 2를 참조하면, PDA를 400℃에서 진행하는 경우, In at% 증가하고 Ga at%가 감소함에 따라, μFE는 증가하고 VTH는 음의 방향으로 시프트되나, SS는 유사한 값을 나타냄을 알 수 있다. 이는 PDA를 400℃에서 진행하는 경우, In at% 증가하고 Ga at%가 감소함에 따라, 결정화도가 증가함에 따른 기인하는 것으로 볼 수 있다.
한편, PDA를 700℃에서 진행하는 경우에는 In이 59 내지 66 at%일 때에는 400℃ 대비 μFE가 증가한 반면, In이 75 내지 82 at%일 때에는 높은 In 함량에도 불구하고 400℃ 대비 VTH는 양의 방향으로 시프트되고 μFE는 감소함을 알 수 있는데, 이는 In이 75 내지 82 at%일 때 PDA 온도 증가에 따라 그레인 바운더리가 견고하게 생성되었기 때문인 것으로 추정되었다.
이에 더하여, PDA를 700℃에서 진행하는 경우에, In이 66 내지 82 at%일 때 In이 59 at%인 경우 대비 μFE가 거의 유사하거나 혹은 증가하고, SS는 감소하고, VTH는 음의 방향으로 시프트된 것을 알 수 있는데 이는 In이 66 내지 82 at%일 때 {111}면을 갖는 Bixbyite 결정이 생성되었기 때문인 것으로 추정되었다. 나아가, In0.66Ga0.34O 채널층은 이보다 In의 함량비가 낮거나 혹은 높은 층들을 구비하는 TFT 대비 μFE가 매우 높고, SS는 크게 낮으며, 또한 VTH는 음의 방향으로 크게 시프트됨을 알 수 있다. 이는 In0.66Ga0.34O 채널층 내에 {111}면을 갖는 Bixbyite 결정이 우선배향성을 가지고 성장됨에 따라 단결정 유사 결정구조가 형성됨에 따른 것으로 추정되었다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (18)

  1. 게이트 전극;
    상기 게이트 전극의 상부 또는 하부를 가로지르는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖되 XRD 스펙트럼 상에서 (400) 회절피크 없이 (222) 회절피크가 나타나는 빅스비아이트 결정이 우선배향된 유사-단결정인 금속 산화물 채널층;
    상기 게이트 전극과 상기 금속 산화물 채널층 사이에 배치된 절연막; 및
    상기 금속 산화물 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하는 박막트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 박막트랜지스터.
  7. 제1항에 있어서,
    상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 박막트랜지스터.
  8. 기판:
    상기 기판 상부 방향으로 연장되는 절연 기둥;
    상기 절연 기둥의 측부에 배치되고 교호적으로 적층된 층간 절연막들과 제어 게이트 패턴들;
    상기 절연 기둥과 상기 제어 게이트 패턴들 사이에서 상기 절연 기둥 상에 적층되고, 상기 절연 기둥을 따라 연장하는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖되 XRD 스펙트럼 상에서 (400) 회절피크 없이 (222) 회절피크가 나타나는 빅스비아이트 결정이 우선배향된 유사-단결정인 금속 산화물 채널층; 및
    상기 금속 산화물 채널층과 상기 각 제어 게이트 패턴 사이에 차례로 배치된 알루미늄 산화막인 터널 절연막, 전하 포획층, 및 블로킹 절연막을 구비하는 수직형 비휘발성 메모리 소자.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 수직형 비휘발성 메모리 소자.
  12. 제8항에 있어서,
    상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 수직형 비휘발성 메모리 소자.
  13. 게이트 전극, 상기 게이트 전극의 상부 또는 하부를 가로지르는 금속 산화물 채널층, 상기 게이트 전극과 상기 금속 산화물 채널층 사이에 배치된 절연막, 및 상기 금속 산화물 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하는 박막트랜지스터를 형성하되,
    상기 금속 산화물 채널층은 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖되 XRD 스펙트럼 상에서 (400) 회절피크 없이 (222) 회절피크가 나타나는 빅스비아이트 결정이 우선배향된 유사-단결정으로 형성하는 박막트랜지스터 제조방법.
  14. 제13항에 있어서,
    상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In을 약 63 내지 70 at%로 함유하도록 형성하고, 700 내지 800 ℃의 온도로 증착후 어닐링을 수행하여 형성하는 박막트랜지스터 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020190105940A 2019-08-28 2019-08-28 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 KR102436433B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190105940A KR102436433B1 (ko) 2019-08-28 2019-08-28 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
US16/759,948 US11588057B2 (en) 2019-08-28 2020-04-22 Thin film transistor and vertical non-volatile memory device including metal oxide channel layer having bixbyite crystal
PCT/KR2020/005335 WO2021040183A1 (ko) 2019-08-28 2020-04-22 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190105940A KR102436433B1 (ko) 2019-08-28 2019-08-28 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20210027580A KR20210027580A (ko) 2021-03-11
KR102436433B1 true KR102436433B1 (ko) 2022-08-25

Family

ID=74685972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190105940A KR102436433B1 (ko) 2019-08-28 2019-08-28 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Country Status (3)

Country Link
US (1) US11588057B2 (ko)
KR (1) KR102436433B1 (ko)
WO (1) WO2021040183A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063352A1 (ja) * 2021-10-14 2023-04-20 出光興産株式会社 結晶酸化物薄膜及びその製造方法、並びに薄膜トランジスタ及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140023929A1 (en) 2011-01-31 2014-01-23 Hiroshi Fukui Silicon-Containing Carbonaceous Composite Material
US20190393353A1 (en) 2018-06-25 2019-12-26 Samsung Electronics Co., Ltd. Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP7085491B2 (ja) 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
KR102665676B1 (ko) 2016-12-19 2024-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140023929A1 (en) 2011-01-31 2014-01-23 Hiroshi Fukui Silicon-Containing Carbonaceous Composite Material
US20190393353A1 (en) 2018-06-25 2019-12-26 Samsung Electronics Co., Ltd. Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer

Also Published As

Publication number Publication date
WO2021040183A1 (ko) 2021-03-04
KR20210027580A (ko) 2021-03-11
US11588057B2 (en) 2023-02-21
US20210408290A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US11942553B2 (en) Method for fabricating a semiconductor device
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
KR101372734B1 (ko) 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR102144992B1 (ko) 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
KR102247029B1 (ko) c축 배향된 결정성 산화물 반도체막을 구비하는 수직형 비휘발성 메모리 소자
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
US11600720B2 (en) Forming semiconductor structures with two-dimensional materials
KR102076057B1 (ko) 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
CN115210850A (zh) 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管
US9112034B2 (en) Thin-film semiconductor device and method of manufacturing the same
KR102524882B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
JP2005108869A (ja) 半導体素子及びその製造方法
KR102509588B1 (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
TWI689096B (zh) 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
KR20230085291A (ko) 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터
KR102214812B1 (ko) 비정질 박막 트랜지스터 및 이의 제조 방법
US20230108600A1 (en) Thin film transistor comprising crystalline izto oxide semiconductor, and method for producing same
KR102034767B1 (ko) 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant