KR102214812B1 - 비정질 박막 트랜지스터 및 이의 제조 방법 - Google Patents
비정질 박막 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102214812B1 KR102214812B1 KR1020190102700A KR20190102700A KR102214812B1 KR 102214812 B1 KR102214812 B1 KR 102214812B1 KR 1020190102700 A KR1020190102700 A KR 1020190102700A KR 20190102700 A KR20190102700 A KR 20190102700A KR 102214812 B1 KR102214812 B1 KR 102214812B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- channel layer
- gate electrode
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 16
- 229910052711 selenium Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 9
- 229910052717 sulfur Inorganic materials 0.000 abstract description 7
- 150000001875 compounds Chemical class 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 물질로 형성된 채널층을 구비한 박막 트랜지스터에 관한 것이다.
본 발명에 따르면 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 물질로 채널층을 형성할 시, 비교적 낮은 온도에서 채널층을 형성할 수 있으며, 상기 비정질의 채널층을 구비한 박막 트랜지스터는 우수한 전기적 특성을 나타낸다.
본 발명에 따르면 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 물질로 채널층을 형성할 시, 비교적 낮은 온도에서 채널층을 형성할 수 있으며, 상기 비정질의 채널층을 구비한 박막 트랜지스터는 우수한 전기적 특성을 나타낸다.
Description
본 발명은 박막 트랜지스터에 대한 것으로, 더욱 상세하게는 낮은 온도에서도 채널 형성이 가능한 비정질 무기물 채널층을 포함하며 높은 전기적 안정성을 가지는 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
전계 효과형 트랜지스터는 게이트 전극, 소스 및 드레인 전극을 구비하며 채널층 내 즉 소스 및 드레인 전극 사이에 흐르는 전류가 게이트 전극에 전압을 인가함으로써 제어되는 능동 소자이다.
특히 세라믹, 유리 또는 플라스틱 등의 절연 기판상에 얇은 막을 채널층으로서 사용하는 전계 효과형 트랜지스터를 박막 트랜지스터라고 부른다. 박막 트랜지스터는 얇은 막 기술을 이용하고 있기 때문에 비교적 대면적을 가지는 기판상에서의 형성이 용이하다는 이점이 있고 액정 표시 장치 등의 평판 표시 장치의 구동 소자로서 폭 넓게 사용되고 있다.
기판 상에 형성한 박막 트랜지스터를 이용해 각각의 화상 픽셀을 온/오프 하는데, 특히 장래의 고성능 유기 발광 장치 등에서 박막 트랜지스터에 의하여 픽셀 전류가 유효하게 제어될 수 있다고 예상된다. 또한 화상 전체를 구동 및 제어하는 박막 트랜지스터 회로를 화상 표시 영역 주변의 기판상에 형성하는 고성능의 액정 표시 장치가 실현되어 있다.
박막 트랜지스터로서 현재 가장 널리 사용되는 것은 다결정 실리콘 또는 비정질 실리콘 막을 채널층 재료로서 사용한 것이다. 하지만 다결정 실리콘이나 비정질 실리콘의 경우 고온 프로세스가 요구되므로 플라스틱판이나 필름의 기판 상에 형성할 수 없다.
플라스틱 기판 상에 저온으로 성막 가능한 재료로서 펜타센과 같은 유기 반도체막 등이 개발되고 있다. 그러나 펜타센 등의 유기 반도체는 열적 안정성이 낮은 문제가 있다.
상기 박막 트랜지스터의 소스 및 드레인 전극을 이루는 물질과 유기 반도체층을 이루는 물질 간의 일함수 차이로 인하여 이들 간의 오믹 접합이 거의 불가능하며, 또한 소스 및 드레인 전극은 통상적으로 무기물로 이루어지고 유기 반도체층은 유기물로 이루어지는바 소스 및 드레인 전극과 유기 반도체층 간의 접착력도 만족할 만한 수준에 이르지 못하고 있다.
본 발명은 상기 종래의 문제점을 해결하기 위하여, 비정질의 무기물로 형성된 채널층을 포함하는 박막 트랜지스터를 제조하여 종래에 비해 낮은 온도에서 채널 형성이 가능하여 기존에 사용하지 못하는 기판 또는 전극 소재를 선택할 수 있으며, 높은 전기적 안정성을 가지는 박막 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명은 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 채널층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 채널층의 두께는 5 내지 200 nm 인 것이 바람직하다.
또한, 기판 상부에 형성된 소스 및 드레인 전극, 게이트 전극, 상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것이 바람직하다.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.
증착된 채널층은 산소와 반응하여 채널층 상부에 절연층을 형성할 수 있다.
상기 절연층은 추가적인 절연층 증착 과정이 불필요하고 채널층의 증착 후 열처리 공정을 통해 채널층의 일부가 절연층으로 형성된다.
상기 절연층의 두께 및 품질은 열처리 온도와 시간에 따라 결정될 수 있다.
상기 절연층은 상기 증착된 채널층을 100 내지 700 ℃에서 열처리하여 형성된 것이 바람직하다.
따라서 본 발명의 채널층을 사용한 도 1과 같은 탑게이트 (top-gate) 구조 박막 트랜지스터는 통상적인 절연층 성막 공정을 생략할 수 있으므로 도2와 같은 바텀게이트 (bottom-gate) 구조에 비해 더욱 간편하게 제작될 수 있다.
또한, 기판 상부에 형성된 게이트 전극, 상기 게이트 전극과 절연된 소스 및 드레인 전극, 상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것이 바람직하다.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.
본 발명의 박막 트랜지스터의 채널층 형성 시, 종래에 비해 낮은 온도에서 채널 형성이 가능한 비정질의 무기물 채널층을 포함함으로서, 이를 통해 기존에 사용하지 못하는 기판, 전극 등의 선택이 가능하면서도 높은 전기적 안정성을 가지는 박막 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S)의 XRD 분석 결과이다.
도 4은 채널층 형성용 타겟이 사용된 Hf2S 분말의 XRD 분석 결과이다.
도 5는 본 발명의 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2Se)의 XRD 분석 결과이다.
도 6은 채널층 형성용 타겟이 사용된 Hf2Se 분말의 XRD 분석 결과이다.
도 7는 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S0.5Se0.5)의 XRD 분석 결과이다.
도 8은 채널층 형성용 타겟이 사용된 Hf2S0.5Se0.5 분말의 XRD 분석 결과이다.
도 9는 본 발명의 일 실시예에 다른 금속/쇼트키 다이오드 소자의 전류-전압 특성을 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S)의 XRD 분석 결과이다.
도 4은 채널층 형성용 타겟이 사용된 Hf2S 분말의 XRD 분석 결과이다.
도 5는 본 발명의 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2Se)의 XRD 분석 결과이다.
도 6은 채널층 형성용 타겟이 사용된 Hf2Se 분말의 XRD 분석 결과이다.
도 7는 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S0.5Se0.5)의 XRD 분석 결과이다.
도 8은 채널층 형성용 타겟이 사용된 Hf2S0.5Se0.5 분말의 XRD 분석 결과이다.
도 9는 본 발명의 일 실시예에 다른 금속/쇼트키 다이오드 소자의 전류-전압 특성을 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예를 참조하면 명확해질 것이다.
그러나 본 발명은 이하에서 개시되는 실시예로 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다.
본 명세서에서 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
따라서, 몇몇 실시예에서, 잘 알려진 구성 요소, 잘 알려진 동작 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적 설명이 생략될 수 있다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함하며, '포함(또는, 구비)한다'로 언급된 구성 요소 및 동작은 하나 이상의 다른 구성요소 및 동작의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적 으로 이해될 수 있는 의미로 사용될 수 있을 것이다.
이하, 본 발명을 상세하게 설명한다.
본 발명은 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 채널층을 포함하는 박막 트랜지스터를 제공한다.
상기 채널층의 두께는 5 내지 200 nm 인 것이 바람직하다.
상기 채널층의 두께가 5 nm 미만이면, 박막이 균일하게 형성되지 못하며, 200 nm를 초과하는 박막을 성막하기 위해서는 비정질 Hf2S, Hf2Se 및 Hf2S1-xSex (0 < x < 1) 물질이 성막속도가 매우 느린 물질이기 때문에 20시간 이상의 긴 시간이 소요되므로 공정 시 시간적 측면에서 불리할 뿐만 아니라 박막의 두께가 두꺼워짐에 따라 박막의 전기적 특성이 반도체에서 금속성으로 변해가는 특징을 가진다. 따라서 트랜지스터 제조를 위해 적합한 반도체 특성을 얻기 위해서는 200 nm 이하의 박막을 성막하는 것이 바람직하며, 100 nm 내외의 두께로 성막하는 것이 더욱 바람직하다.
상기 채널층은 스퍼터링법, 펄스레이저 증착법(Pulsed laser deposition, PLD) 등의 방법을 이용해 형성될 수 있으며, 상온 내지 600 ℃에서 증착한 막을 상온 내지 400 ℃에서 열처리하는 단계를 거쳐 형성되는 것이 바람직하고, 상온 내지 400℃에서 증착한 막을 100 내지 400℃에서 열처리하는 것이 더욱 바람직하다.
일반적으로 박막 증착 이후에 박막 질의 향상 및 특성 향상을 위해 열처리 공정을 따로 진행하게 되는데, 경우에 따라 열처리 공정을 진행하지 않는 경우도 있다.
위와 같은 물질을 사용함으로써, 낮은 온도에서 채널층이 형성 가능함에 따라 다양한 기판, 전극을 사용할 수 있고 높은 전기적 안정성을 가질 수 있다.
위의 설명에 따른 박막트랜지스터는 아래와 같은 구조를 가질 수 있다.
기판 상부에 형성된 소스 및 드레인 전극, 게이트 전극, 상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하도록 구성될 수 있다.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상인 것이 바람직하다.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금을 포함할 수 있다.
상기 절연층은 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물을 증착하여 형성할 수 있으나 이 공정을 생략하고 상기 증착된 채널층을 100 내지 700℃에서 열처리하여 형성된 것이 바람직하다.
고품질의 박막 트랜지스터 제조를 위해서 각 층의 두께를 정밀하게 통제해야하는데, 열처리로 절연층을 형성시킬 때 정밀한 두께 조절을 위해 가장 중요한 두 가지 조건이 온도와 시간이다. 100℃ 이하에서 열처리 시 적절한 두께의 절연층을 형성시키는데 많은 시간이 소모되어 적합하지 않고, 700℃ 초과의 온도에서 열처리 시 채널층 박막에 직접적인 데미지가 가해져 특성이 열화되므로 적합하지 않다.
위에서 설명한 박막 트랜지스터의 구조는 채널층이 소스 및 드레인 전극의 상부에 형성되어 있으나, 기판 상부에 채널층이 형성되고 그 위에 소스 및 드레인 전극이 형성되는 등 다양한 변형 형태가 가능하다.
기판 상부에 형성된 게이트 전극, 상기 게이트 전극과 절연된 소스 및 드레인 전극, 상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하도록 구성될 수 있다.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상인 것이 바람직하다.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.
이하, 실시예 및 실험예를 통하여 본 발명을 보다 상세히 설명하기로 한다. 이들 실시예 및 실험예는 오로지 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 요지에 따라 본 발명의 범위가 이들 실시예 및 실험예에 의해 제한되지 않는다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.
<
실시예
1.
Hf
2
S
박막의 물성 평가>
Si 기판 상에 Hf2S 타겟을 이용하여 상온 및 공정 압력 10- 7 Torr에서 PLD 방법으로 성막하였다.
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 3에 나타내었다. 도 3 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2S 박막이 비정질인 것을 알 수 있으며, 도 3 오른쪽 그림에서 물결무늬의 주기성을 통해 약 50 nm 두께의 박막이 성막된 것을 확인하였다.
한편 박막 형성용 타겟의 분말의 XRD 분석 결과를 도 4에 나타내었으며, 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다.
또한, 상기 Hf2S 전자화물 박막을 응용한 전자소자 구현의 가능성을 모색하기 위해, 도 9와 같은 Metal/Schottky (M/S) junction 다이오드 소자를 제작, 그 전기적 특성을 분석하였다. ~3 eV 정도의 작은 일함수를 갖는 전자화물의 경우, p-Si과 junction을 이룰 경우, 높은 built-in barrier를 가질 수 있을 것으로 기대할 수 있으며, 이는 diode 전자소자로의 응용이 가능하다.
제작된 diode의 전기적 특성곡선을 측정한 결과, 1 V의 낮은 구동 전압 하에서도 3mA의 높은 on 전류를 갖는 것을 확인할 수 있었으며, off 전류는 0.4μA로 on/off 전류비가 104배로 기존 M/S junction 구조의 다이오드 소자에 비해 상당히 우수한 점멸비를 보이는 것으로 확인되었다.
<
실시예
2.
Hf
2
Se
박막의 물성 평가>
Si 기판 상에 Hf2Se 타겟을 이용하여 상온 및 공정 압력 10-7 Torr에서 PLD 방법으로 성막하였다.
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 5에 나타내었다. 도 5 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2Se 박막이 비정질인 것을 알 수 있으며, 도 5 오른쪽 그림에서 물결무늬의 주기성을 통해 약 40 nm 두께의 박막이 성막된 것을 확인하였다. 한편 박막 형성용 타겟의 분말의 XRD 분석 결과를 도 6에 나타내었다. 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다.
<
실시예
3.
Hf
2
S
1
-
x
Se
x
박막의 물성 평가>
Si 기판 상에 Hf2S1 - xSex 타겟을 이용하여 상온 및 공정 압력 10-7 Torr에서 PLD 방법으로 성막하였다.
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 7에 나타내었다. 도 7 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2Se 박막이 비정질인 것을 알 수 있었다.
또한, 도 7 오른쪽 그림에서 물결무늬의 주기성을 통해 약 40 nm 두께의 박막이 성막된 것을 알 수 있었다.
박막 형성용 타겟의 분말의 XRD 분석 결과는 도 8에 나타내었다. 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다.
<
실시예
4. 박막 트랜지스터 제조>
실리콘 산화물이 형성된 실리콘 기판을 준비한 후 그 위에 Au로 이루어진 소스 및 드레인 전극을 100 nm 두께로 형성하였다. 그 뒤 상기 소스 및 드레인 전극 상부에 Hf2S 또는 Hf2Se 또는 Hf2S1 - xSex를 100 nm 두께로 증착시켜 채널층을 형성하였다. 상기 기판을 300 ℃에서 열처리하여 채널층 상부 30 nm 두께의 자연적인 절연층(HfO2)을 형성하였다.
상기 절연층 상부에 MoW로 이루어진 게이트 전극을 100 nm 두께로 형성하여 70 nm의 채널층을 구비한 박막 트랜지스터를 제작하였다.
제작한 박막 트랜지스터의 전압-전류 특성을 평가하여 VDS = 5 V에서 포화 이동도를 측정하였다. 도 10에 따르면 선택된 Hf2S 또는 Hf2Se 또는 Hf2S1 - xSex 박막 트랜지스터의 포화 이동도는 최소 1.35에서 최대 1.68 cm2/Vs 이고 문턱 전압은 -9.8 V, on-off 비가 ~107으로 상기 박막 트랜지스터는 우수한 전기적 특성을 가지는 것을 알 수 있다.
Claims (9)
- 삭제
- 삭제
- 기판 상부에 형성된 소스 및 드레인 전극;
게이트 전극;
상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 비정질 Hf2Se 또는 Hf2S1-xSex (0 < x < 1)중 하나의 물질로 형성된 두께 5 내지 200 nm의 채널층 및
상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 3항에 있어서,
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막 트랜지스터.
- 제 3항에 있어서,
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것을 특징으로 하는 박막 트랜지스터.
- 제 3항에 있어서,
상기 절연층은 상기 채널층을 100 내지 700 ℃에서 열처리하여 형성된 것을 특징으로 하는 박막 트랜지스터.
- 기판 상부에 형성된 게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 비정질 Hf2Se 및 Hf2S1-xSex (0 < x < 1) 중 하나의 물질로 형성된 두께 5 내지 200 nm의 채널층 및
상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막 트랜지스터.
- 제 7항에 있어서,
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180144713 | 2018-11-21 | ||
| KR20180144713 | 2018-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200060222A KR20200060222A (ko) | 2020-05-29 |
| KR102214812B1 true KR102214812B1 (ko) | 2021-02-10 |
Family
ID=70912093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190102700A KR102214812B1 (ko) | 2018-11-21 | 2019-08-21 | 비정질 박막 트랜지스터 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102214812B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110114939A1 (en) | 2009-11-13 | 2011-05-19 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
| US20140048800A1 (en) | 2009-11-30 | 2014-02-20 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
| US20160315163A1 (en) | 2016-06-30 | 2016-10-27 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process for forming gate insulators for tft structures |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175286B1 (ko) * | 1993-09-27 | 1999-02-01 | 엄길용 | 플래트마스크의 자동투입장치 |
| JP2006278376A (ja) | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007088122A (ja) | 2005-09-21 | 2007-04-05 | Renesas Technology Corp | 半導体装置 |
| KR20150019355A (ko) * | 2013-08-13 | 2015-02-25 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
-
2019
- 2019-08-21 KR KR1020190102700A patent/KR102214812B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110114939A1 (en) | 2009-11-13 | 2011-05-19 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
| US20140048800A1 (en) | 2009-11-30 | 2014-02-20 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
| US20160315163A1 (en) | 2016-06-30 | 2016-10-27 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process for forming gate insulators for tft structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200060222A (ko) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5640478B2 (ja) | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ | |
| JP5291928B2 (ja) | 酸化物半導体装置およびその製造方法 | |
| JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| EP2195850B1 (en) | Oxide semiconductor thin-film transistor | |
| JP4164562B2 (ja) | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ | |
| KR101343570B1 (ko) | 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 | |
| JP5499529B2 (ja) | 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置 | |
| TW200937534A (en) | Method for manufacturing field-effect transistor | |
| JP2014013892A (ja) | 薄膜トランジスタ | |
| TW201137989A (en) | Semiconductor device and method for manufacturing the same | |
| JP2015109315A (ja) | 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置 | |
| CN106489209B (zh) | 薄膜晶体管 | |
| US11843057B2 (en) | Oxide semiconductor transistor having dual gate structure and method of fabricating the same | |
| JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TWI769929B (zh) | 半導體元件及使用其之電氣機器 | |
| JP6260326B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| KR20160115076A (ko) | 높은 전계 효과 이동도를 가지는 BaSnO3 박막 트랜지스터 및 그의 제조 방법 | |
| KR20120100241A (ko) | 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치 | |
| KR102214812B1 (ko) | 비정질 박막 트랜지스터 및 이의 제조 방법 | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR20100010888A (ko) | Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법 | |
| KR102660923B1 (ko) | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR101457762B1 (ko) | 금속 박막 트랜지스터 및 그 제조방법 | |
| KR102217043B1 (ko) | 산화물 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |