JP2011258804A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2011258804A JP2011258804A JP2010132959A JP2010132959A JP2011258804A JP 2011258804 A JP2011258804 A JP 2011258804A JP 2010132959 A JP2010132959 A JP 2010132959A JP 2010132959 A JP2010132959 A JP 2010132959A JP 2011258804 A JP2011258804 A JP 2011258804A
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- field effect
- effect transistor
- active layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】電界効果型トランジスタ1aは、基板10上に、ゲート電極21と、ゲート絶縁膜30と、IGZO系アモルファス酸化物からなる(不可避不純物を含んでもよい)活性層40と、活性層40上にパターン形成されてなるソース電極22及びドレイン電極23と、酸化ガリウムを主成分とする第1の保護層50とを備え、保護層50は、少なくとも、ソース電極22とドレイン電極23との間のバックチャネル領域の活性層40上に形成されてなるものである。
【選択図】図1
Description
前記保護層が、少なくとも、前記ソース電極と前記ドレイン電極との間のバックチャネル領域の前記活性層上に形成されてなることを特徴とするものである。
前記ソース電極と前記ドレイン電極をパターン形成した後、
少なくとも、前記ソース電極と前記ドレイン電極との間のバックチャネル領域上に前記第1の保護層を形成する工程と、
前記活性層をアニール処理する工程とを有し、
前記保護層を、アルゴンガス中に0体積%超10体積%以下の酸素を含むスパッタリングガスを用いたスパッタリング法により形成することを特徴とするものである。
図面を参照して、本発明に係る一実施形態の電界効果型トランジスタ及びその製造方法について説明する。図1は第1実施形態の電界効果型トランジスタ1aの厚み方向断面図、図2は第2実施形態の電界効果型トランジスタ1bの厚み方向断面図、図3(a)〜(h)及び図4(a)〜(i)はそれぞれの製造工程図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
ゲート電極21としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Mo−Nb、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が挙げられる。
(式中0<x<2かつmは自然数)
アモルファス酸化物半導体においては、酸素欠陥によりキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、本実施形態においても、活性層40の酸素欠陥量を調整することで、活性層40のキャリア濃度が調整される。活性層40の酸素欠陥量を制御する具体的な方法としては、活性層40の成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等が挙げられる。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から活性層40の成膜中の酸素分圧を調整する方法が好ましい。
活性層40におけるアモルファス酸化物半導体の金属組成比を変えることによって、活性層40のキャリア濃度は変化する。例えば、上記一般式(P1)において、Inの比率が大きくなるほどキャリア濃度が高くなり、Gaの比率が大きくなるほど、キャリア濃度は小さくなる。
活性層40におけるアモルファス酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加すると、キャリア濃度は減少する。不純物を添加する方法としては、アモルファス酸化物半導体と不純物元素とを共蒸着する方法や、成膜されたアモルファス酸化物半導体から構成される活性層40に不純物元素のイオンをイオンドープする方法が挙げられる。
ソース電極22及びドレイン電極23を構成する材料としては、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が好適に挙げられる。
第1の保護層50は、酸化ガリウムを主成分とし、活性層40の少なくともソース電極22とドレイン電極23との電極間のバックチャネル領域を覆うように形成されている。ソース電極22とドレイン電極23の間のチャネル部を十分に覆う事ができるという理由から、該領域を含み且つソース電極22及びドレイン電極23に少なくとも一部が接触するように設けられていることが好ましい。なお、酸化ガリウムは電荷中性組成としては、Ga2O3であるが、その組成は成膜条件によって変動することがある。従って、第1の保護層及び後記する第2の保護層の主成分である酸化ガリウムは、Ga2O3、GaO,Ga3O2,GaO2,GaO3のいずれかの組成の状態で存在していてもよい。
本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、適宜設計変更可能である。
(実施例1)
0.5mm厚み、2.5cm角のガラス基板を洗浄容器に入れ、2−プロパノール中で超音波洗浄した後、30分間UV−オゾン処理を行った。このガラス基板上に、ゲート電極としてスパッタリング法によりMo−Nb膜(40nm)を成膜した後、エッチングによりパターニングした。エッチングは、31℃のAlエッチャントに20秒弱浸漬することで行った。
次いで、上記ゲート絶縁層上に、50nm厚の活性層をRFマグネトロンスパッタ法(条件:ターゲット組成InGaZnO4、スパッタガスO2/Ar=2/97sccm、RFパワー200W、全圧0.38Pa)により形成した。
保護層の厚みを20nmとした以外は実施例1と同様にして電界効果型トランジスタ1aを作製した。
保護層のスパッタ成膜における、スパッタガスの組成を、O2/Ar=3/97sccm(3%)とした以外は実施例1及び2と同様にして電界効果型トランジスタ1aを作製した。
保護層のスパッタ成膜における、スパッタガスの組成を、O2/Ar= 10/90sccm(10%)とした以外は実施例1及び2と同様にして電界効果型トランジスタ1aを作製した。
保護層の厚みを40nmとした以外は実施例1と同様にして電界効果型トランジスタ1aを作製した。
保護層の厚みを50nmとした以外は実施例1と同様にして電界効果型トランジスタ1aを作製した。
保護層のスパッタ成膜における、スパッタガスの組成を、O2/Ar=15/85sccm(15%)とした以外は実施例1及び2と同様にして電界効果型トランジスタ1aを作製した。
上記実施例1〜7、及び上記比較例1,2の各々で調整した電界効果型トランジスタの各々について電流電圧特性を測定した。電流電圧特性は、飽和領域ドレイン電圧Vd=15V(ゲート電圧−10V≦Vg≦15V)での伝達特性の測定を行うことによって電流−電圧特性曲線を求めた。なお、この伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
上記実施例及び比較例より、本発明の有効性が確認された。
10 基板
20 電極層(連続膜)
21 ゲート電極
30 ゲート絶縁膜
40 活性層
22 ソース電極
23 ドレイン電極
50 第1の保護層
60 第2の保護層
Claims (11)
- 基板上に、ゲート電極と、ゲート絶縁膜と、IGZO系アモルファス酸化物からなる(不可避不純物を含んでもよい)活性層と、該活性層上にパターン形成されてなるソース電極及びドレイン電極と、酸化ガリウムを主成分とする第1の保護層とを備えた電界効果型トランジスタであって、
前記保護層が、少なくとも、前記ソース電極と前記ドレイン電極との間のバックチャネル領域の前記活性層上に形成されてなることを特徴とする電界効果型トランジスタ。 - 少なくとも前記活性層のバックチャネル領域に、前記パターン形成による前記活性層の損傷を抑制する、酸化ガリウムを主成分とする第2の保護層を更に備えたことを特徴とする請求項1に記載の電界効果型トランジスタ。
- 前記第1の保護層の平均層厚が、10nm以上50nm未満であることを特徴とする請求項1に記載の電界効果型トランジスタ。
- 前記第1の保護層と前記第2の保護層とからなる前記バックチャネル領域の保護層の平均層厚が、10nm以上50nm未満であることを特徴とする請求項2に記載の電界効果型トランジスタ。
- 前記平均層厚が40nm以下であることを特徴とする請求項3又は4に記載の電界効果型トランジスタ。
- 基板上に、ゲート電極と、ゲート絶縁膜と、IGZO系アモルファス酸化物からなる(不可避不純物を含んでもよい)活性層と、ソース電極と、ドレイン電極と、該ソース電極と該ドレイン電極との間の前記活性層のバックチャネル領域の上に少なくとも形成された、酸化ガリウムを主成分とする第1の保護層とを備えた電界効果型トランジスタの製造方法であって、
前記ソース電極と前記ドレイン電極をパターン形成した後、少なくとも、前記ソース電極と前記ドレイン電極との間のバックチャネル領域上に前記第1の保護層を形成する工程と、前記活性層をアニール処理する工程とを有し、
前記第1の保護層を、アルゴンガス中に0体積%超10体積%以下の酸素を含むスパッタリングガスを用いたスパッタリング法により形成することを特徴とする電界効果型トランジスタの製造方法。 - 前記スパッタリングガスとして、前記アルゴンガス中に3体積%以上5体積%以下の酸素を含むものを用いることを特徴とする請求項6に記載の電界効果型トランジスタの製造方法。
- 前記第1の保護層の平均層厚が10nm以上50nm未満となる条件で、該第1の保護層を形成することを特徴とする請求項6又は7に記載の電界効果型トランジスタの製造方法。
- 前記アニール処理が180℃〜200℃の温度における加熱処理であることを特徴とする請求項6〜8のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記パターン形成がエッチング処理であり、該エッチング処理の前に、少なくとも前記活性層のバックチャネル領域に、前記エッチング処理による活性層の損傷を抑制する、酸化ガリウムを主成分とする第2の保護層を成膜する工程を有することを特徴とする請求項6〜9のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記前記第1の保護層と前記第2の保護層とからなる前記バックチャネル領域の保護層の平均層厚が10nm以上50nm未満となる条件で、該第1の保護層を形成することを特徴とする請求項6又は7に記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010132959A JP2011258804A (ja) | 2010-06-10 | 2010-06-10 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010132959A JP2011258804A (ja) | 2010-06-10 | 2010-06-10 | 電界効果型トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011258804A true JP2011258804A (ja) | 2011-12-22 |
Family
ID=45474653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010132959A Pending JP2011258804A (ja) | 2010-06-10 | 2010-06-10 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011258804A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014131022A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9048256B2 (en) | 2012-11-16 | 2015-06-02 | Apple Inc. | Gate insulator uniformity |
JP2016519429A (ja) * | 2013-03-19 | 2016-06-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 多層パッシベーション又はエッチング停止tft |
CN109314133A (zh) * | 2016-06-30 | 2019-02-05 | 英特尔公司 | 具有后道晶体管的集成电路管芯 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276212A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
JP2009194351A (ja) * | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
JP2009260254A (ja) * | 2008-04-16 | 2009-11-05 | Korea Electronics Telecommun | 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 |
JP2009277701A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体素子又は半導体装置の製造方法ならびにその製造装置 |
JP2010067648A (ja) * | 2008-09-08 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタ及びその製造方法 |
JP2010100316A (ja) * | 2008-10-24 | 2010-05-06 | Canon Inc | 梱包用保持部材 |
JP2011243973A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2010
- 2010-06-10 JP JP2010132959A patent/JP2011258804A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276212A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
JP2009194351A (ja) * | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
JP2009260254A (ja) * | 2008-04-16 | 2009-11-05 | Korea Electronics Telecommun | 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 |
JP2009277701A (ja) * | 2008-05-12 | 2009-11-26 | Canon Inc | 半導体素子又は半導体装置の製造方法ならびにその製造装置 |
JP2010067648A (ja) * | 2008-09-08 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタ及びその製造方法 |
JP2010100316A (ja) * | 2008-10-24 | 2010-05-06 | Canon Inc | 梱包用保持部材 |
JP2011243973A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048256B2 (en) | 2012-11-16 | 2015-06-02 | Apple Inc. | Gate insulator uniformity |
JP2014131022A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9865746B2 (en) | 2012-11-30 | 2018-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2016519429A (ja) * | 2013-03-19 | 2016-06-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 多層パッシベーション又はエッチング停止tft |
CN109314133A (zh) * | 2016-06-30 | 2019-02-05 | 英特尔公司 | 具有后道晶体管的集成电路管芯 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982620B1 (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ | |
JP5291928B2 (ja) | 酸化物半導体装置およびその製造方法 | |
JP5640478B2 (ja) | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ | |
JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
JP6142331B2 (ja) | 薄膜半導体装置、有機el表示装置、及びそれらの製造方法 | |
JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
JP6134230B2 (ja) | 薄膜トランジスタおよび表示装置 | |
WO2011039853A1 (ja) | 薄膜トランジスタ | |
US20120037897A1 (en) | Thin film transistor and method for manufacturing thin film transistor | |
JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR20070102939A (ko) | 비정질 ZnO계 TFT | |
JP2011129923A (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置 | |
JP2017228808A (ja) | 薄膜トランジスタ | |
JP2012238763A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR102590698B1 (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟 | |
KR102350155B1 (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟 | |
TWI834014B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
Wang | Composition Engineering for Solution-Processed Gallium-Rich Indium-Gallium-Zinc-Oxide Thin Film Transistors | |
KR101303428B1 (ko) | 산화물 박막트랜지스터 소자 및 그의 제조방법 | |
JP2014082424A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |