JP5371467B2 - 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタ及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5371467B2
JP5371467B2 JP2009029799A JP2009029799A JP5371467B2 JP 5371467 B2 JP5371467 B2 JP 5371467B2 JP 2009029799 A JP2009029799 A JP 2009029799A JP 2009029799 A JP2009029799 A JP 2009029799A JP 5371467 B2 JP5371467 B2 JP 5371467B2
Authority
JP
Japan
Prior art keywords
active layer
field effect
protective layer
layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009029799A
Other languages
English (en)
Other versions
JP2010186860A (ja
Inventor
雄一郎 板井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009029799A priority Critical patent/JP5371467B2/ja
Priority to PCT/JP2010/052390 priority patent/WO2010093051A1/en
Publication of JP2010186860A publication Critical patent/JP2010186860A/ja
Application granted granted Critical
Publication of JP5371467B2 publication Critical patent/JP5371467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、電界効果型トランジスタ及び電界効果型トランジスタの製造方法に関する。
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力化等が期待されている。また、これらのFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型トランジスタ(以後の説明で、TFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
一方、FPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。そこで、低温での成膜が可能な非晶質半導体を用いたTFTの開発が活発に行われている。非晶質酸化物半導体は、室温成膜が可能であり、フイルム上に成膜が可能であるのでTFTの活性層の材料として注目を浴びている。
しかし、この非晶質酸化物半導体からなる活性層は、水分や酸素等の影響によって劣化しやすく、結果としてTFT動作が不安定となる場合がある。また、非晶質酸化物半導体は化学的に弱く、またプラズマやUVによるダメージを受けやすいことから、製造時におけるダメージも懸念される。そこで、非晶質酸化物半導体からなる活性層を保護するための保護膜を設けることで、TFTの信頼性向上を目指す試みがなされている(例えば、特許文献1〜特許文献3参照)。
特許文献1には、活性層としての酸化物半導体チャネル層を保護層で覆う技術が提案されている。この特許文献1によれば、少なくとも1種の金属元素を含む金属酸化物膜が、保護層として用いられている。
特許文献2には、活性層としての非晶質酸化物半導体層のゲート電極側のキャリア密度を、保護膜側のキャリア密度より大きくし、且つ、酸化物半導体層の膜厚を30nm±15nmとする技術が提案されている。また、特許文献2では、活性層のキャリア密度を調整するために、保護膜の成膜時におけるスパッタ成膜ガスのO/Ar混合比率を増加させている(具体的には、20%以上50%以下)。
特許文献3には、保護層として、昇温脱離分析により酸素として観測される脱離ガスを3.8×1019個/cm以上含有した保護層を設けることによって、製造時における活性層へのダメージを抑制する技術が開示されている。
しかしながら、保護膜の形成によって活性層への水分や酸素の影響は抑制されるが、保護膜の形成によって閾値シフトが増大する場合があった。
特開2007−73705号公報 特開2008−218495号公報 特開2008−166716号公報
本発明は、非晶質酸化物を含む活性層を有する電界効果型トランジスタ及び電界効果型トランジスタの製造方法において、活性層への水分や酸素の影響が抑制されると共に閾値シフトの改善された電界効果型トランジスタ及び電界効果型トランジスタの製造方法を提供することを課題とする。
上記目的は、以下に示す本発明により達成される。
すなわち、
<1> 基板と、ゲート電極と、ゲート絶縁膜と、非晶質酸化物を含む活性層と、ソース電極と、ドレイン電極と、少なくとも前記活性層を保護し非晶質無機材料からなる保護層と、を備え、
前記保護層は、前記活性層の少なくとも前記ソース電極と前記ドレイン電極との電極間に対応する領域を覆うように配置され、バンドギャップが前記活性層より大きく、
前記活性層のバンドギャップが2.5eV以上4.0eV未満であり、
前記保護層のバンドギャップが4.0eV以上8.0eV未満であり、
前記活性層が、In、Sn、Zn、及びCdよりなる群より選ばれる少なくとも1種の元素を含む非晶質酸化物を含んで構成され、
前記保護層が、Ga、Mg、及びCaよりなる群より選ばれる少なくとも1種の酸化物、またはAlの窒化物から構成され、
前記活性層の厚みが50nm以上100nm以下であることを特徴とする電界効果型トランジスタである。
> 基板と、ゲート電極と、ゲート絶縁膜と、非晶質酸化物を含む活性層と、ソース電極と、ドレイン電極と、少なくとも前記活性層を保護し非晶質無機材料からなる保護層と、を備えた電界効果型トランジスタの製造方法であって、
少なくとも前記保護層の形成が、酸素とアルゴンとの混合ガスにおけるアルゴンに対する酸素の体積比率0%以上20%未満の雰囲気中において、スパッタ法によってなされ
前記保護層が、Ga、Mg、及びCaよりなる群より選ばれる少なくとも1種の酸化物、またはAlの窒化物から構成されることを特徴とする電界効果型トランジスタの製造方法である。
<3> 前記活性層の厚みが50nm以上100nm以下であることを特徴とする<2>に記載の電界効果型トランジスタの製造方法である。
本発明者らは、鋭意、開発探索を進めた結果、活性層の少なくとも前記ソース電極と前記ドレイン電極との電極間に対応する領域を覆うように保護層を設け、且つこの保護層のバンドギャップを活性層より大きくすることによって、活性層への水分や酸素の影響が抑制されると共に、全く予想外に閾値シフトが大幅に改善されることを見出し、本発明に到達した。
本発明によれば、非晶質酸化物を含む活性層を有する電界効果型トランジスタ及び電界効果型トランジスタの製造方法において、活性層への水分や酸素の影響が抑制されると共に閾値シフトの改善された電界効果型トランジスタ及び電界効果型トランジスタの製造方法が提供される。
本実施の形態の電界効果型トランジスタの一の構成を示す模式図である。 本実施の形態の電界効果型トランジスタの一の構成を示す模式図である。 本実施の形態の電界効果型トランジスタにおいて、図1とは異なる形態を示す模式図である。 本実施の形態の電界効果型トランジスタにおいて、図1とは異なる形態を示す模式図である。 本実施の形態の電界効果型トランジスタにおいて、図1とは異なる形態を示す模式図である。 光学エネルギーギャップ測定時に用いた波長と吸光度との関係を示す線図である。 閾値シフト量の求め方を示すグラフの模式図である。
本発明の電界効果型トランジスタ、及び本発明の電界効果型トランジスタの製造方法の一の実施の形態について、図面を用いて説明する。
図1に示すように、本実施の形態の電界効果型トランジスタ10は、少なくとも基板12上に、ゲート電極14、ゲート絶縁膜16、活性層18、ソース電極20Aとドレイン電極20B、及び保護層24を順次積層した構成とされている。活性層18は、詳細は後述するが、電子またはホールの移動するチャネル層として機能する。
なお、本実施の形態では、電界効果型トランジスタ10は、ボトムゲート型である場合を説明する。また、本実施の形態では、活性層18が該活性層18の上面側(活性層18の基板12とは反対側の面)でソース電極20A及びドレイン電極20Bに接するトップコンタクト型である場合を説明するが、該活性層18の下面側(活性層18の基板12に近い側の面)でソース電極20A及びドレイン電極20Bに接するボトムコンタクト型(詳細後述)であってもよい。
この電界効果型トランジスタ10は、ゲート電極14に電圧を印加することで活性層18に流れる電流を制御して、ソース電極20Aとドレイン電極20Bとの電極間の電流をスイッチングする機能を有するアクティブ素子である。
本実施の形態の電界効果型トランジスタ10によれば、保護層24は、活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域を覆うように配置され、バンドギャップが活性層18より大きいことを特徴としている。
本発明者らは、電界効果型トランジスタ10において保護層24を設けると共に保護層24のバンドギャップを活性層18より大きくすることにより、活性層への水分や酸素の影響が抑制されると共に閾値シフトが改善されることを見いだした。
以下、本実施の形態の電界効果型トランジスタ10の各構成及び製造方法について具体的に説明する。
電界効果型トランジスタ10の基板12を構成する材料としては、例えば、YSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の有機材料が挙げられる。基板12を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
この基板12としては、可撓性を有することが好ましく、この可撓性を有する観点から、上記有機材料をフィルム状とした有機プラスチックフィルムを用いることが好ましい。また、この基板12の絶縁性が不十分の場合には絶縁層を設けたり、基板12に更に、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を積層した構成としてもよい。
基板12の厚みは、50μm以上500μm以下とすることが好ましい。基板12の厚みが50μm未満であると、基板12自体が十分な平坦性を保持することが難しい場合がある。基板12の厚みが500μmよりも厚いと、基板12自体を自由に曲げることが困難になり、すなわち基板12自体の可撓性が乏しくなる。
ゲート電極14を構成する材料としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が挙げられる。
このゲート電極14の厚みは、配線抵抗が確保され、かつ、絶縁層で十分覆うことができるという観点から、10nm以上100nm以下とすることが好ましく、20nm以上500nm以下とすることが更に好ましく、40nm以上100nm以下とすることが特に好ましい。
ゲート絶縁膜16としては、SiO、SiN、SiON、Al、Y、Ta、HfO等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜16として用いられる。
ゲート絶縁膜16の膜厚としては10nm以上1000nm以下が好ましく、50nm以上500nm以下が更に好ましく、100nm以上300nm以下が特に好ましい。
ゲート絶縁膜16はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜16の膜厚を厚くすると、電界効果型トランジスタ10の駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜16の膜厚は、上記範囲内とすることが好ましい。
ゲート絶縁膜16の成膜方法としては、スパッタ法、パルスレーザ蒸着法、及び電子ビーム蒸着法などの気相法等が好適に用いられるが、これらの方法に限られない。
活性層18は、非晶質酸化物半導体を含んだ構成とされている。この非晶質酸化物半導体は、低温で成膜可能であるために、可撓性のある基板12上に好適に形成される。
活性層18に用いられる非晶質酸化物半導体としては、好ましくはIn、Sn、Zn、又はCdよりなる群より選ばれる少なくとも1種の元素を含む非晶質酸化物であり、より好ましくは、In、Sn、Znよりなる群より選ばれる少なくとも1種を含む非晶質酸化物、さらに好ましくは、In、Znよりなる群より選ばれる少なくとも1種を含む非晶質酸化物である。
活性層18に用いられる非晶質酸化物としては、具体的には、In、ZnO,SnO、CdO,Indium−Zinc−Oxide(IZO)、Indium−Tin−Oxide(ITO)、Gallium−Zinc−Oxide(GZO)、Indium−Gallium−Oxide(IGO)、Indium−Gallium−Zinc−Oxide(IGZO)が挙げられる。
この本実施の形態の活性層18のバンドギャップは、詳細を後述する保護層24のバンドギャップより小さいことが必須である。
なお、バンドギャップとは、電子が占める最も高いエネルギーバンドである価電子帯と、電子のない最も低いバンドである伝導帯とのエネルギー差と定義され、光学的方法(光吸収スペクトル)により決定される値である。光吸収スペクトルは可視・紫外分光光度計に積分球を取り付け、拡散反射スペクトルを測定して行う。バンドギャップ以上のエネルギーを持つ光を照射すると吸収されるので、本実施の形態においては、吸収の始まる吸収端の光のエネルギーをバンドギャップとして測定した。
活性層18のバンドギャップは、上述のように、保護層24のバンドギャップより小さければよいが、具体的には、2.5eV以上4.0eV未満であることが好ましく、更に好ましくは2.8eV以上3.8eV以下、特に好ましくは3.0eV以上3.5eV以下である。
この活性層18のバンドギャップは、活性層18を構成する材料の選択により調整される。例えば、Indium−Gallium−Zinc−Oxide(IGZO)であれば、In(2.5eV)とZnO(3.3eV)とGa(4.6eV)による共スパッタにより可能となる。バンドギャップの大きいGa(4.6eV)の比率を大きくすれば、それに伴って活性層のバンドギャップも大きくなり、In(2.5eV)の比率を大きくすると、それに伴って活性層のバンドギャップも小さくなる。
活性層18のキャリア濃度は、電界効果型トランジスタ10が構成されたときに必要となるオン電流を十分出せることや閾値シフト制御の理由から、保護層24のキャリア濃度以上であることが好ましい。この活性層18のキャリア濃度は、特に限定されないが、好ましくは1×1015/cm以上の高い領域である。より好ましくは、1×1015/cm以上1×1021/cm以下である。
活性層18のキャリア濃度の調整方法としては、(1)酸素欠陥による調整、(2)組成比による調整、(3)不純物による調整、(4)非晶質酸化物半導体材料による調整等が挙げられる。
(1)酸素欠陥による調整
非晶質酸化物半導体においては、酸素欠陥によりキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、活性層18の酸素欠陥量を調整することで、活性層18のキャリア濃度が調整される。活性層18の酸素欠陥量を制御する具体的な方法としては、活性層18の成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等が挙げられる。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から活性層18の成膜中の酸素分圧を調整する方法が好ましい。
(2)組成比による調整
活性層18における非晶質酸化物半導体の金属組成比を変えることによって、活性層18のキャリア濃度は変化する。例えば、例えば、活性層18としてIndium−Gallium−Zinc−Oxide(IGZO)を用いる場合には、Inの比率が大きくなるほどキャリア濃度が高くなり、Gaの比率が大きくなるほど、キャリア濃度は小さくなる。
活性層18の組成比を変える具体的な方法として、例えば、スパッタによる成膜方法においては、組成比の異なるターゲットを用いることで活性層18の組成比を調整する方法や、多元のターゲットにより共スパッタして、そのスパッタレートを個別に調整することにより、活性層18の組成比を調整する方法が挙げられる。
(3)不純物による調整
活性層18における非晶質酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加すると、キャリア濃度は減少する。不純物を添加する方法としては、非晶質酸化物半導体と不純物元素とを共蒸着する方法や、成膜された非晶質酸化物半導体から構成される活性層18に不純物元素のイオンをイオンドープする方法が挙げられる。
(4)酸化物半導体材料による調整
活性層18のキャリア濃度の調整は、活性層18を構成する非晶質酸化物半導体材料を適宜選択することによって行なっても良い。
なお、活性層18のキャリア濃度の調整方法としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせて用いても良い。
活性層18の成膜方法としては、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。
成膜された活性層18は、周知のX線回折法によりアモルファス膜であることが確認される。活性層18の組成比は、RBS(ラザフォード後方散乱)分析法により求められる。
また、この活性層18の電気伝導度は、好ましくは10−4Scm−1以上10Scm−1未満であり、より好ましくは10−1Scm−1以上10Scm−1未満である。この活性層18の電気伝導度の調整方法としては、公知の酸素欠陥による調整方法や、組成比による調整方法、不純物による調整方法、酸化物半導体材料による調整方法が挙げられる。
活性層18の厚みは、動作が十分可能で層が形成できることと極端に厚いと閾値シフトが大きくなるなどの理由から、0.1nm以上100nm以下であることが好ましく、1nm以上80nm以下であることが更に好ましく、10nm以上50nm以下であることが特に好ましい。
ソース電極20A及びドレイン電極20Bを構成する材料としては、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が好適に挙げられる。
形成されるソース電極20A、及びドレイン電極20Bの層厚は、十分に低い抵抗を確保するためにある程度の厚さが必要であることと、極端に厚いとTFT素子上にさらにデバイスを形成することが困難であるという理由から、10nm以上1000nm以下とすることが好ましく、20nm以上500nm以下とすることが更に好ましく、40nm以上400nm以下とすることが特に好ましい。
これらのソース電極20A及びドレイン電極20Bの成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って成膜される。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等が用いられる。
図2は、保護層24の上方(基板12と反対側)から積層方向、すなわち図1中の矢印A方向から電界効果型トランジスタ10を見たときの概略図である。
保護層24は、非晶質無機材料から構成され、活性層18を水分や酸素から保護する機能を少なくとも備え、電界効果型トランジスタ10が形成されたときに、活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域を覆うように設けられている(図2参照)。
また、本実施の形態の電界効果型トランジスタ10においては、保護層24のバンドギャップが活性層18より大きいことが必須である。
このように、電界効果型トランジスタ10においては、非晶質無機材料からなる保護層24が活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域を覆うように設けられている。このため、ソース電極20Aから保護層24に電子が注入されて該保護層24からドレイン電極20Bへ流れることが抑制される。このため、ドレイン電流が立ち上がるときのゲート印加電圧であるVonが極端に小さくなることが抑制される。従って、電界効果型トランジスタ10においては、ソース電極20A及びドレイン電極20Bの電極間では活性層18側に電流が流れ易い状態となり、閾値シフトが抑制され、動作安定性が向上すると考えられる。
なお、この保護層24のバンドギャップは活性層18より大きければよいが、保護層24のバンドギャップは、好ましくは、活性層18のバンドギャップとの差が0.1eV以上であることが好ましく、1.0eV以上であることが更に好ましい。
なお、上記「活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域」とは、活性層18上に直接接するようにソース電極20A及びドレイン電極20Bが設けられている場合には、活性層18のソース電極20Aとドレイン電極20Bとの間の外部に露出する領域を示している。また、活性層18上に他の層を介してソース電極20A及びドレイン電極20Bが設けられている場合には、積層方向(図1中の矢印A方向)から見て他の層がソース電極20A及びドレイン電極20Bの電極間で炉注する領域と合致する活性層18の領域を示している。
また、保護層24は、上述のように、活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域を覆うように設けられていることが必須であるが、好ましくは、ソース電極とドレイン電極の間のチャネル部を十分に覆う事ができるという理由から、該領域を含み且つソース電極20A及びドレイン電極20Bに少なくとも一部が接触するように設けられていることが好ましい。
また、この保護層24は、該保護層24の少なくとも一部が活性層18に直接接触するように配置されていてもよく、他の層を介して設けられていても良い。
保護層24を構成する材料としては、非晶質無機材料からなり、上述のように水分や酸素等の活性層18劣化を促進するものが活性層18に到ることを抑制する機能を有すると共に、上記バンドギャップの関係を満たすものであればよい。
具体的には、保護層24を構成する材料としては、Ga、Mg、Caよりなる群より選ばれる少なくとも1種の酸化物、またはAlの窒化物から構成され、より好ましくは、Ga及びMgの少なくとも一方を含む酸化物または又はAlを含む酸化物が用いられる。
この保護層24を構成する材料としては、具体的には、Ga、AlN、MgO、
CaO等が挙げられ、これらの中でも、活性層と同じ酸素ガスで作成できるという理由から、Ga、MgO、CaOを用いることが好ましい。
この保護層24のバンドギャップは、上述のように、活性層18のバンドギャップより大きいことが必須である。
なお、保護層24のバンドギャップは、上述のように、活性層18のバンドギャップより大きければよいが、具体的には、4.0eV以上8.0eV未満であることが好ましく、さらに好ましくは4.2eV以上6.0eV以下、特に好ましくは4.5eV以上5.0eV以下である。
この保護層24のバンドギャップは、保護層24を構成する材料選択によって調整すればよい。
また、上述のように、保護層24のキャリア濃度は、活性層18のキャリア濃度未満に調整されることが好ましい。この保護層24のキャリア濃度は、該条件を満たせば特に限定されないが、好ましくは1×1014/cm以下より好ましくは、1×1013/cm以下、特に好ましくは、1×1012/cm以下である。
保護層24のキャリア濃度の調整方法としては、スパッタやCVDによる膜形成時の酸素や窒素流量による調整等が挙げられる。
保護層24の形成方法については、特に限定はなく、一般的な方法が用いられる。例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、または転写法が適用される。これらの中でも、成膜速度や膜質の観点からスパッタリング法を用いることが好ましい。また、保護層の安定化のために、保護膜形成後アニール処理を行っても良い。
なお、保護層24の形成方法においてスパッタリング法を用いる場合には、スパッタ成膜ガスとして用いる酸素とアルゴンとの混合ガスにおけるArに対するOの体積比率は、具体的には、0%以上20%未満の範囲内で行なわれ、成膜速度向上の観点から、15%未満が更に好ましく、10%未満が特に好ましい。
なお、保護層24としては、水分や酸素を遮断する機能を有する材料としてSiOを用いることが一般的に行なわれているが、保護層24としてSiOを用いた場合には、上記混合比率でスパッタ成膜を行なうと、活性層18にダメージを与えることから、上記混合比率で成膜を行なうことは困難であり、スパッタ速度を極端に遅くする工夫をする等の様々な調整が必要である。
一方、本実施の形態の電界効果型トランジスタ10で用いる上記条件を満たす保護層24の成膜は、このような特別な工夫は必要無く、一般的な成膜方法を用いて活性層18にダメージを与える事無く容易に成膜することが可能である。具体的には、上述のように、スパッタリング法を用いる場合においても、一般的な酸素とアルゴンとの混合比で、活性層18へダメージを与えず好適に成膜することが可能である。
なお、上記スパッタ成膜ガス以外のスパッタ条件(投入RFパワーや圧力)については、ターゲットに応じて一般的な条件を採用すればよい。
保護層24の厚み(層厚)は、水や酸素の浸入をある程度防ぐための被覆性を十分に持てる厚さ以上で、上部に配線を取り出すための縦穴のあけやすい程度の厚さ以下であることの観点から、10nm以上1000nm以下が好ましく、20nm以上500nm以下が更に好ましく、10nm以上100nm以下が特に好ましい。
以上説明したように、本実施の形態の電界効果型トランジスタ10においては、保護層24を、活性層18の少なくともソース電極20Aとドレイン電極20Bとの電極間に対応する領域を覆うように配置し、且つ該保護層24のバンドギャップが活性層18より大きい。このため、活性層への水分や酸素の影響が抑制されると共に閾値シフトの改善された電界効果型トランジスタ10が提供される。
なお、本実施の形態では、図1に示すように、電界効果型トランジスタ10は、活性層18上に、ソース電極20A及びドレイン電極20B、保護層24が順に積層された構成である場合を説明したが、この活性層18のソース電極20A及びドレイン電極20Bに接する界面を含む領域を抵抗層(詳細後述)や中間層(詳細後述)として機能させてもよい。
具体的には、図3に示すように、上記に説明した活性層18とソース電極20A及びドレイン電極20Bとの間に、更に活性層18の一部としての機能も有する抵抗層19を設けた構成であってもよいし、またこの抵抗層19と活性層18との間に更に活性層18の一部としての機能も有する中間層(図示省略)を設けた構成であってもよい。
この抵抗層19は、活性層18より低い電気伝導度を有する層である。
具体的には、この抵抗層19の電気伝導度に対する活性層18の電気伝導度の比率(活性層18の電気伝導度/抵抗層の電気伝導度)は、10以上1010以下であり、より好ましくは、10以上1010以下であり、さらに好ましくは、10以上10以下である。好ましくは、活性層18の電気伝導度が10−4Scm−1以上10Scm−1未満である。より好ましくは10−1Scm−1以上10Scm−1未満である。抵抗層19の電気伝導度は、具体的には、好ましくは10−2Scm−1以下、より好ましくは10−9Scm−1以上10−3Scm−1以下である。
抵抗層19を設けた構成とする場合には、活性層18の膜厚は、抵抗層19の膜厚より厚いことが好ましい。具体的には、活性層18の膜厚/抵抗層19の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。活性層18の膜厚/抵抗層19の膜厚比が1以下では、電流を流す活性層18が抵抗層19に比べて小さいため通電時の耐久性の点で好ましくなく、100を越えると抵抗層19の効果が不十分になりON/OFF比が小さくなるので好ましくない。
また、上記中間層は、活性層18の非晶質酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する層であればよい。金属元素と酸素との結合力は、「透明導電膜の技術」(日本学術振興会編)、100頁、「透明酸化物」(光・電子材料−第166委員会編、オーム社)や「透明酸化物機能材料とその応用」(細野秀雄監修,平野正浩著、シーエムシー出版)、104頁に、酸素との結合エネルギーとして定義されている明確な物理値である。
なお、中間層は、上述のように、活性層18と上記抵抗層19との間に配置される。この酸素との結合力の強い元素種を含む酸化物を含有する中間層は、その酸素との強い結合力によってスパッタ工程の影響を受けず、安定にその酸素との結合状態を維持するので、下層に位置する活性層に対する影響を防止することができ、活性層18の半導体特性を安定に保つ効果を有する。
活性層18の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物は、好ましくは、Ba、Ca、Ti、Fe、Ga、Mg、Al、Ge、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物であり、より好ましくは、Ga、Mg、Al、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物であり、更に好ましくはGa又はMgを含む酸化物である。
活性層18の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物の具体例として、下記に列挙される酸化物あるが、これらの酸化物に限定される訳ではない。
BaO、CaO、TiO、Fe、Ga、MgO、MgO、Al、SiO、GeO、SiO
活性層18の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物としては、その他にも「透明導電膜の技術」(日本学術振興会編)、「透明酸化物」(光・電子材料−第166委員会編、オーム社)や「透明酸化物機能材料とその応用」(細野秀雄監修,平野正浩著、シーエムシー出版)に記載の酸化物を用いることができる。
上記抵抗層や中間層の形成方法としては、上記活性層18の形成方法として挙げた方法を用いればよい。
また、上記実施の形態では、保護層24が1層である場合を説明したが、保護層24を複数層から構成してもよい。具体的には、図4に示すように、保護層24を、保護層24A上に保護層24Bを積層した複数層からなる構成とした電界効果型トランジスタ10Bとしてもよい。
この場合には、閾値および閾値シフト制御の理由から、活性層18に近い方に設けられた保護層24Aのバンドギャップが、活性層18から遠い方に設けられた保護層24Bよりも小さくなるように調整されていることが好ましい。
また、閾値シフト制御やオフ電流を減らすことが可能であることから、活性層18に近い方に設けられた保護層24Aのキャリア濃度が、活性層18から遠い方に設けられた保護層24Bのキャリア濃度より大きくなるように調整されていることが好ましい。
なお、上記実施の形態では、電界効果型トランジスタ10が、基板12上に、ゲート電極14、ゲート絶縁膜16、活性層18、ソース電極20Aとドレイン電極20B、及び保護層24を順次積層した構成(トップコンタクト型)とされている場合を説明したが、このような構成に限られず、ソース電極20A及びドレイン電極20B上に活性層18及び保護層24が順に積層された構成(ボトムコンタクト型)であってもよい。
具体的には、図5に示すように、基板12上に、ゲート電極14、ゲート絶縁膜16、ソース電極20Aとドレイン電極20B、活性層18、及び保護層24を順次積層した構成の電界効果型トランジスタ10Cとしてもよい。
なお、本実施の形態の電界効果型トランジスタ10は、液晶やEL素子を用いた画像表示装置、特に(Flat Panel Display:FPD)のスイッチング素子、駆動素子として用いられる。
特に、フレキシブルFPD装置のスイッチング素子、駆動素子として好適に用いられる。さらに電界効果型トランジスタ10を用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。また、電界効果型トランジスタ10は、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に電界効果型トランジスタ10を形成することで、ICカードやIDタグなどに幅広く応用される。
以下に、本発明の電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
なお、以下に示す実施例及び比較例で用いた活性層及び保護層を構成する材料として用いた下記材料の光学エネルギーギャップは、以下の表1に示す通りであった。
この光学エネルギーギャップの測定は、下記実施例及び各比較例の各々において下記表1に示す材料の各々によって形成された保護層、及び活性層について、日立製作所(株)製分光光度計U3010型を用いて照射する光の波長を変化させたときの吸光度を測定し、図6に示すように、吸光度と波長との関係を示す線図50を求めた。表1に示す材料における照射光の波長と吸光度との関係は、線図50に示されるように、波長が長波長側にシフトするにつれて吸光度が急激に低下(線図50A)した後に、吸光度の低下率が緩やかとなる(線図50B)線図によって示される。この吸光度が急激に低下する線図50Aを延長した線Aと、吸光度0%を示す線Cとの交点における波長B(nm)を求めた。そして、この波長B(nm)に対応する光学エネルギーギャップ(eV)を、各材料の光学エネルギーギャップとして求めた。
Figure 0005371467
(実施例1)
―電界効果型トランジスタ1の作製−
図1に示す構成の電界効果型トランジスタを作製した。
基板としては、厚さ0.5mmのN型Si基板((株)ジェムコ製,抵抗率1Ωcm〜3.5Ωcm)を用意した。この基板上にアルミニウム(Al)を抵抗加熱蒸着(成膜温度25℃)により400nmの厚みに蒸着し、ゲート電極を形成した。
次に、上記ゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜:SiOをRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO、成膜温度54℃、スパッタガスAr/O=12/2sccm、RFパワー400W、成膜圧力0.4Pa)にて100nmの厚みに形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
上記ゲート絶縁層上に、活性層を形成した。活性層の形成は、InGaZnOの組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O流量2.0sccm、RFパワー200W、全圧0.38Paの条件で行った。活性層の厚みは、50nmであった。
上記活性層上に、ソース電極及びドレイン電極としてアルミニウム(Al)を400nmの厚みに抵抗加熱蒸着(成膜温度25℃)することによって形成した。なお、ソース電極及びドレイン電極のパターニングは、フォトレジスト法により行なった。形成されたソース電極及びドレイン電極の電極間の距離は、200μmであった。
次に、上記形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うように酸化ガリウム(Ga)から構成される保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。
なお、保護層形成におけるスパッタ条件は、下記条件とした。
保護層形成におけるスパッタ条件(混合ガスの混合比率O/Arが5%):RFマグネトロンスパッタ法により、Gaの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Pa
これによって、アニール180℃処理を行った後、電界効果型トランジスタ1を作製した。
(実施例2)
実施例1では、酸化ガリウム(Ga)から構成される保護層を形成したが、本実施例2では、酸化ガリウムに代えて、MgOから構成される保護層を形成して電界効果型トランジスタ2を作製した。
なお、実施例2では、保護層の形成を下記の方法により行なった以外は、実施例1と同じ方法により電界効果型トランジスタ2を作製した。
具体的には、実施例1と同じ方法により、基板上に、ゲート電極、ゲート絶縁膜、活性層18、及びソース電極とドレイン電極を形成した。
次に、形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うようにMgOから構成される保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。保護層形成におけるスパッタ条件は、下記条件とした。
保護層形成におけるスパッタ条件(混合ガスの混合比率O/Arが5%):RFマグネトロンスパッタ法により、Gaの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Pa
これによって、アニール180℃処理を行った後、電界効果型トランジスタ2を作製した。
(実施例3)
実施例3では、活性層の一部を中間層及び抵抗層として機能させた電界効果型トランジスタ3を作製した。具体的には、上記実施例1で形成した活性層とソース電極及びドレイン電極との間に、中間層及び抵抗層を設けることによって、電界効果型トランジスタ3を作製した。
なお、実施例3では、活性層と活性層とソース電極及びドレイン電極との間に、中間層及び抵抗層を設けた以外は、実施例1と同じ方法により電界効果型トランジスタ3を作製した。
具体的には、実施例1と同じ方法により、基板上に、ゲート電極、ゲート絶縁膜、及び活性層を形成した。
この活性層上に、InGaZnOとGaの比率が容積比で15:2となるように厚み10nmでスパッタ法を用いて成膜した(中間層)。厚みは10nmであった。さらに、Gaを厚み10nmにスパッタ法を用いて蒸着した(抵抗層)。各スパッタ条件は以下の条件とした。
上記中間層におけるスパッタ条件は、InGaZnOについては、該InGaZnOの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー200W、全圧0.4Paとし、Gaについては、該Gaの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Paとした。
また、上記抵抗層におけるスパッタ条件は、Gaの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Paとした。
次に、上記抵抗層上に、実施例1と同じ方法により、ソース電極及びドレイン電極としてアルミニウム(Al)を400nmの厚みに抵抗加熱蒸着(成膜温度25℃)することによって形成した。
次に、上記形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うように酸化ガリウム(Ga)から構成される保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。
なお、保護層形成におけるスパッタ条件は、実施例1の保護層形成時のスパッタ条件と同じ条件とした。
これによって、アニール180℃処理を行った後、電界効果型トランジスタ3を作製した。
(実施例4)
実施例1では、酸化ガリウム(Ga)から構成される保護層を1層形成したが、本実施例4では、2層構成の保護層を形成して電界効果型トランジスタ4を作製した。
なお、実施例4では、保護層の形成を下記の方法により行なった以外は、実施例1と同じ方法により電界効果型トランジスタ4を作製した。
具体的には、実施例1と同じ方法により、基板上に、ゲート電極、ゲート絶縁膜、活性層18、及びソース電極とドレイン電極を形成した。
次に、上記形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うように酸化ガリウム(Ga)から構成される1層目の保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。
なお、この1層目の保護層形成におけるスパッタ条件は、実施例1の保護層形成時のスパッタ条件と同じ条件とした。
この酸化ガリウム(Ga)から構成される1層目の保護層上に、更に保護層として、SiOから構成される2層目の保護層をスパッタ法により形成した。形成された2層目の保護層の厚みは1nmであった。
なお、この2層目の保護層形成におけるスパッタ条件は、下記条件とした。
2層目の保護層形成におけるスパッタ条件(混合ガスの混合比率O/Arが5%):RFマグネトロンスパッタ法により、SiOの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Pa
これによって、アニール180℃処理を行った後、電界効果型トランジスタ4を作製した。
(比較例1)
本比較例1では、実施例1で作製した電界効果型トランジスタ1において、保護層を設けない構成の比較電界効果型トランジスタ1を作製した。
なお、本比較例1で作製した比較電界効果型トランジスタ1は、実施例1において保護層を設けなかった以外は実施例1と同じ作製方法を用いて比較電界効果型トランジスタ1を作製した。
(比較例2)
実施例1では、酸化ガリウム(Ga)から構成される保護層を形成したが、本比較例2では、酸化ガリウムに代えて、Inから構成される保護層を形成して比較電界効果型トランジスタ2を作製した。
なお、比較例2では、保護層の形成を下記の方法により行なった以外は、実施例1と同じ方法により比較電界効果型トランジスタ2を作製した。
具体的には、実施例1と同じ方法により、基板上に、ゲート電極、ゲート絶縁膜、活性層18、及びソース電極とドレイン電極を形成した。
次に、形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うようにInから構成される保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。保護層形成におけるスパッタ条件は、下記条件とした。
保護層形成におけるスパッタ条件(混合ガスの混合比率O/Arが5%):RFマグネトロンスパッタ法により、Gaの組成をターゲットとして、Ar流量97.0sccm、O流量5.0sccm、RFパワー100W、全圧0.4Pa
これによって、アニール180℃処理を行った後、比較電界効果型トランジスタ2を作製した。
(比較例3)
実施例3では、酸化ガリウム(Ga)から構成される保護層を形成したが、本比較例3では、酸化ガリウムに代えて、IGZOから構成される保護層を形成して比較電界効果型トランジスタ3を作製した。
なお、比較例3では、保護層の形成を下記の方法により行なった以外は、実施例3と同じ方法により比較電界効果型トランジスタ3を作製した。
具体的には、実施例1と同じ方法により、基板上に、ゲート電極、ゲート絶縁膜、活性層18、中間層、抵抗層、及びソース電極とドレイン電極を形成した。
次に、形成したソース電極及びドレイン電極の双方に接触し、且つ該電極間における活性層の露出した領域を覆うようにIGZOから構成される保護層をスパッタ法により形成した。形成された保護層の厚みは10nmであった。保護層形成におけるスパッタ条件は、下記条件とした。
保護層形成におけるスパッタ条件(混合ガスの混合比率O/Arが5%):RFマグネトロンスパッタ法により、IGZOの組成をターゲットとして、Ar流量97.0sccm、O流量2.0sccm、RFパワー200W、全圧0.38Pa
これによって、アニール180℃処理を行った後、比較電界効果型トランジスタ3を作製した。
<評価>
上記実施例1〜4、及び上記比較例1〜3の各々で調整した電界効果型トランジスタ1〜4、及び比較電界効果型トランジスタ1〜3の各々について、最小電流値を発生する電圧(Von)、及び閾値シフト量を測定した。
―最小電流値を発生する電圧(Von)―
図7は、これらの電界効果型トランジスタ及び比較電界効果型トランジスタの伝達特性を示す電流−電圧特性曲線(曲線60〜62)である。横軸はゲート電圧(Vg)、縦軸はドレイン電流(Id)である。Vonとは、最小電流値を発生する電圧を示している。
本実施例及び比較例の評価においては、上記実施例1〜実施例4、及び比較例1〜比較例3の各々で調整した電界効果型トランジスタ1〜4、及び比較電界効果型トランジスタ1〜3の各々について、飽和領域ドレイン電圧Vd=15V(ゲート電圧−10V≦Vg≦15V)での伝達特性の測定を行なうことによって電流−電圧特性曲線を求め、求めた電流−電圧特性曲線から、最小電流値を発生する電圧を求めた。
なお、この伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
―閾値シフト量ΔVthの測定―
――閾値シフト量A−―
上記実施例1〜実施例4、及び比較例1〜比較例3の各々で調整した電界効果型トランジスタ1〜4、及び比較電界効果型トランジスタ1〜3の各々について、Vsd(ソース・ドレイン間電圧)=+10V,Vg=−10〜+15Vで、4回連続して駆動し、それぞれについて閾値シフトVthを測定し、4回間でのVthの変動量を閾値シフト量Aとして求めた。
―閾値シフト量B―
上記実施例1〜実施例4、及び比較例1〜比較例3の各々で調整した電界効果型トランジスタ1〜4、及び比較電界効果型トランジスタ1〜3の各々について、ソース電極とドレイン電極を短絡し、ストレス電流IDS=3μAとなるようにダイオード接続でストレスを14時間印加した。そのストレス前後での閾値の変化量を閾値シフト量Bと定義し、評価を行った。
得られた結果を表2に示した。
Figure 0005371467
表2に示されるように、実施例1〜実施例4により製造した電界効果型トランジスタ1〜4は、比較例2〜比較例3により製造した比較電界効果型トランジスタ2〜3に比べて、最小電流値の発生する電圧の低下が抑制されていた。
また、実施例実施例1〜実施例4により製造した電界効果型トランジスタ1〜4は、比較例1〜比較例3により製造した比較電界効果型トランジスタ1〜3に比べて、閾値シフト量Aが抑制され、閾値シフト量Bについては大幅に抑制された。
このため、実施例で作製した電界効果型トランジスタによれば、比較例で作製した電界効果型トランジスタに比べて、活性層への水分や酸素の影響が抑制されると共に閾値シフトが改善されていた。
10 電界効果型トランジスタ
12 基板
14 ゲート電極
16 ゲート絶縁膜
18 活性層
20A ソース電極
20B ドレイン電極
24 保護層

Claims (3)

  1. 基板と、ゲート電極と、ゲート絶縁膜と、非晶質酸化物を含む活性層と、ソース電極と、ドレイン電極と、少なくとも前記活性層を保護し非晶質無機材料からなる保護層と、を備え、
    前記保護層は、前記活性層の少なくとも前記ソース電極と前記ドレイン電極との電極間に対応する領域を覆うように配置され、バンドギャップが前記活性層より大きく、
    前記活性層のバンドギャップが2.5eV以上4.0eV未満であり、
    前記保護層のバンドギャップが4.0eV以上8.0eV未満であり、
    前記活性層が、In、Sn、Zn、及びCdよりなる群より選ばれる少なくとも1種の元素を含む非晶質酸化物を含んで構成され、
    前記保護層が、Ga、Mg、及びCaよりなる群より選ばれる少なくとも1種の酸化物、またはAlの窒化物から構成され、
    前記活性層の厚みが50nm以上100nm以下であることを特徴とする電界効果型トランジスタ。
  2. 基板と、ゲート電極と、ゲート絶縁膜と、非晶質酸化物を含む活性層と、ソース電極と、ドレイン電極と、少なくとも前記活性層を保護し非晶質無機材料からなる保護層と、を備えた電界効果型トランジスタの製造方法であって、
    少なくとも前記保護層の形成が、酸素とアルゴンとの混合ガスにおけるアルゴンに対する酸素の体積比率0%以上20%未満の雰囲気中において、スパッタ法によってなされ
    前記保護層が、Ga、Mg、及びCaよりなる群より選ばれる少なくとも1種の酸化物、またはAlの窒化物から構成されることを特徴とする電界効果型トランジスタの製造方法。
  3. 前記活性層の厚みが50nm以上100nm以下であることを特徴とする請求項2に記載の電界効果型トランジスタの製造方法。
JP2009029799A 2009-02-12 2009-02-12 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 Active JP5371467B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009029799A JP5371467B2 (ja) 2009-02-12 2009-02-12 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
PCT/JP2010/052390 WO2010093051A1 (en) 2009-02-12 2010-02-10 Field effect transistor and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029799A JP5371467B2 (ja) 2009-02-12 2009-02-12 電界効果型トランジスタ及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2010186860A JP2010186860A (ja) 2010-08-26
JP5371467B2 true JP5371467B2 (ja) 2013-12-18

Family

ID=42111662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029799A Active JP5371467B2 (ja) 2009-02-12 2009-02-12 電界効果型トランジスタ及び電界効果型トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP5371467B2 (ja)
WO (1) WO2010093051A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029674A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing semiconductor device
JP5647860B2 (ja) 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
CN103247668A (zh) * 2012-02-06 2013-08-14 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5722293B2 (ja) * 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
WO2006106826A1 (ja) * 2005-03-30 2006-10-12 Pioneer Corporation 有機el表示装置、有機トランジスタ、これらの製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
JP2010186860A (ja) 2010-08-26
WO2010093051A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
KR101497878B1 (ko) 박막 전계 효과 트랜지스터 및 디스플레이
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
US8884272B2 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
US20100148170A1 (en) Field effect transistor and display apparatus
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP2009212497A5 (ja)
TW200937534A (en) Method for manufacturing field-effect transistor
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2011014761A (ja) ボトムゲート構造の薄膜トランジスタの製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP2010016072A (ja) 薄膜トランジスタ
JP2010205932A (ja) 電界効果型トランジスタ
JP5489435B2 (ja) 薄膜電界効果型トランジスタ
JP5489429B2 (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5371467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250