JP5274165B2 - 薄膜電界効果型トランジスタ及びその製造方法 - Google Patents
薄膜電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP5274165B2 JP5274165B2 JP2008230313A JP2008230313A JP5274165B2 JP 5274165 B2 JP5274165 B2 JP 5274165B2 JP 2008230313 A JP2008230313 A JP 2008230313A JP 2008230313 A JP2008230313 A JP 2008230313A JP 5274165 B2 JP5274165 B2 JP 5274165B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- layer
- field effect
- thin film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる薄膜電界効果型トランジスタ(以後の説明で、Thin Film Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物半導体、例えば、InGaZnOを用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フレキシブルデイスプレイ用TFTとして期待が高まっている。特に、酸化物半導体は高い移動度を得ることができるため、有機EL素子の画素駆動TFTとしての期待されている(例えば、特許文献1参照)。
そこで、アモルファス酸化物活性層を保護してソース電極及びドレイン電極のエッチングする手段が提案されている。例えば、アモルファス酸化物活性層上にエッチングストッパーとして窒化シリコン(SiNx)などゲート絶縁膜と同じ材料をゲート絶縁膜より厚く設けることが開示されている(例えば、特許文献1参照)。該方法では、エッチングストッパーをエッチングするに際しては、酸を用いたウエットエッチングではなく、フッ化炭素ガス(CF4、CHF3ガスなど)を用いたドライエッチングが必要となる。しかしながら、エッチングストッパーのエッチングにドライエッチングを用いると、ドライエッチング時にアモルファス酸化物活性層または基板がダメージを受け、TFT特性や均一性の悪化を招いてしまう。
<1> 基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に互いに電気的に離れてソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記ソース電極とドレイン電極との間にあってチャネル部を形成する前記アモルファス酸化物半導体上に、酸化物半導体である結晶性酸化物からなるエッチングストッパー層を備えた薄膜電界効果型トランジスタ。
<2>前記結晶性酸化物が少なくとも酸化錫を含有するものであることを特徴とする<1>に記載の薄膜電界効果型トランジスタ。
<3> 前記結晶性酸化物が少なくとも酸化インジウムおよび酸化錫を含むものであることを特徴とする<1>に記載の薄膜電界効果型トランジスタ。
<4> 前記アモルファス酸化物半導体層と前記ソース電極及びドレイン電極とは、前記結晶性酸化物からなるエッチングストッパー層を介して、電気的に接続されていることを特徴とする<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタ。
<5> 前記アモルファス酸化物半導体層が、少なくともゲート絶縁膜側の活性層とソース電極及びドレイン電極側の抵抗層とから成り、前記抵抗層の電気伝導度は前記活性層の電気伝導度より小さいことを特徴とする<1>〜<4>のいずれかに記載の薄膜電界効果型トランジスタ。
<6> 前記アモルファス酸化物半導体層がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする<1>〜<5>のいずれかに記載の薄膜電界効果型トランジスタ。
<7> 基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に互いに電気的に離れてソース電極及びドレイン電極を有し、前記ソース電極とドレイン電極との間にあってチャネル部を形成する前記アモルファス酸化物半導体上に、酸化物半導体である結晶性酸化物からなるエッチングストッパー層を備えた薄膜電界効果型トランジスタの製造方法であって、少なくとも、順に、ゲート電極形成工程、ゲート絶縁膜成膜工程、アモルファス酸化物半導体層成膜工程、エッチングストッパー層成膜工程、アモルファス酸化物半導体層及びエッチングストッパー層のエッチング工程、エッチングストッパー層の結晶化工程、ソース電極及びドレイン電極の成膜工程、及びソース電極及びドレイン電極のエッチングによるパターニング工程を有する薄膜電界効果型トランジスタの製造方法。
<8> 前記アモルファス酸化物半導体層とエッチングストッパー層のエッチング工程が、同一マスクを用いて、同一工程により遂行されることを特徴とする<7>に記載の薄膜電界効果型トランジスタの製造方法。
<9> エッチングストッパー層の結晶化工程が熱処理工程である<7>又は<8>に記載の薄膜電界効果型トランジスタの製造方法。
<10> エッチングストッパー層の結晶化工程がレーザー照射による結晶化工程である<7>又は<8>に記載の薄膜電界効果型トランジスタの製造方法。
本発明の薄膜電界効果型トランジスタは、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に互いに電気的に離れてソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記ソース電極とドレイン電極との間にあってチャネル部を形成する前記アモルファス酸化物半導体上に、酸化物半導体である結晶性酸化物からなるエッチングストッパー層を有する。
好ましくは、前記アモルファス酸化物半導体層と前記ソース電極及びドレイン電極とは、前記結晶性酸化物からなるエッチングストッパー層を介して、電気的に接続されている。
好ましくは、結晶性酸化物が少なくとも酸化錫を含むものであり、より好ましくは、少なくとも酸化インジウムおよび酸化錫を含むものである。
好ましくは、前記酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含む。より好ましくは、前記酸化物半導体が前記InおよびZnを含有し、前記抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が前記活性層のZn/In比より大きい。好ましくは、抵抗層のZn/In比が活性層のZn/In比より3%以上大きく、さらに好ましくは、10%以上大きい。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、101以上1010以下であり、より好ましくは、102以上1010以下であり、更に好ましくは、102以上108以下である。
また、動作安定性の観点から、抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。
より好ましくは、抵抗層の膜厚/活性層の膜厚の比が1を超え100以下、さらに好ましくは1を超え10以下である。
また、別の態様として、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
好ましくは、基板が可撓性樹脂基板である。
ゲート電極形成工程→ゲート絶縁膜成膜工程→アモルファス酸化物半導体層成膜工程→エッチングストッパー層成膜工程→アモルファス酸化物半導体層及びエッチングストッパー層のエッチング工程→エッチングストッパー層の結晶化工程→ソース電極及びドレイン電極の成膜工程→ソース電極及びドレイン電極のエッチングによるパターニング工程
エッチングストッパー層の結晶化工程は、熱処理に拠るものである。エッチングストッパー層の結晶化工程の別の好ましい態様は、レーザー照射に拠るものである。
図1〜図3は、本発明の薄膜電界効果型トランジスタの製造方法を工程順に示す模式図である。基板1の上にゲート電極2を成膜し、フォトリソグラフィー法とエッチング法により、パターン化したゲート電極2を形成する(図1a)。一方はゲート配線用の電極である。ゲート電極の上に、ゲート絶縁膜3、活性層4、及びエッチングストッパー層6が成膜される(図1b)。次にフォトリソグラフィー法により、ゲート電極上のチャネル形成領域をレジストRにより被覆する(図1c)。レジストにより保護されていない部分をエッチング処理により除去する(図1d)。
本発明に於けるエッチングストッパー層は、ソース・ドレイン電極をエッチングによりパターニングする際に、アモルファス酸化物を含有する活性層がエッチング液により浸食され損傷、及びエッチングされるのを防止する層である。
本発明に於けるエッチングストッパー層は、結晶性酸化物を含有する層である。該結晶性酸化物は、アモルファス酸化物であって、加熱等の後処理により結晶化する化合物である。アモルファス状態では、エッチング液により容易に溶解されるが、結晶状態では、難溶解性であり、この特性を利用して、エッチングストッパー層をアモルファス状態で、エッチング処理によりパターニングした後に、加熱処理等により結晶化させ、エッチングストッパー層の耐エッチング性を向上させることにより、耐エッチング膜を形成することができる。このような本発明のエッチングストッパー層を用いることにより、活性層にダメージを与えることなく、エッチングストッパー層をエッチングでき、かつソース・ドレイン電極をエッチングする際のエッチングストッパー機能を持たすことができる。
本発明のエッチングストッパー層として利用される結晶性酸化物としては、その酸化物のアモルファス状態と結晶状態により、エッチング特性が変化するものが用いられる。アモルファス状態から結晶状態へと変化することにより、耐エッチング性が向上するものが用いられる。
本発明に用いられる具体的な結晶性酸化物の例としては、酸化亜鉛(ZnO)、酸化ガリウム(Ga2O3)、酸化チタン(TiO2)、酸化錫(SnO)、酸化インジウム、及びそれら金属を混合して含有する酸化物が挙げられる。好ましくは、酸化錫(SnO),酸化錫一酸化亜鉛(ZTO)、酸化ガリウム−酸化錫一酸化亜鉛(GSZO)、酸化インジウム−酸化錫−酸化サマリウム(ITSmO)、及び酸化インジウム−酸化錫−酸化亜鉛(ISZO)等の酸化錫および酸化インジウムを含むものであり、更に好ましくは、酸化インジウム錫(ITO)である。
エッチングストッパー層の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って成膜することができる。成膜後の状態では、本発明の酸化物からなるエッチングストッパーはアモルファス状態であることが好ましい。よって、室温成膜であることが好ましい。例えば、ITOを用いる場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等を室温成膜することによってアモルファスの膜を得ることができる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
結晶化手段としては、熱処理がある。エッチングストッパーとして用いられる酸化物の結晶化温度が300℃以下の低温の場合は、ベーク炉によりアニ−ル処理でもいいが、それよりも、結晶化温度が高い場合、また基板として有機プラスチックフィルムの様な可撓性基板を用いた場合は、基板温度を上げないようにする為に、エキシマランプ・アニ−ル、または、レーザー・アニールが好ましく用いられる。
エッチングストッパー層の膜厚は、1nm以上1000nm以下が好ましく、より好ましくは5nm以上500nm以下であり、更に好ましくは10nm以上100nm以下である。
本発明に於けるアモルファス酸化物半導体層(以後の説明で、単に「半導体層」と記載する場合がある)は、ソース電極とドレイン電極間に電圧の印加により、電流を導通するチャネルを提供する。該電流は、ゲート電極に印加される電圧によって制御され、スイッチングする機能を果たす。
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Inを含む酸化物、InとZnを含む酸化物、In、Ga及びZnを含有する酸化物であり、組成構造としては、InGaO3(ZnO)m(mは6未満の自然数)のものが好ましいことが知られている。これらは、キャリアが電子のn型半導体である。もちろん、ZnO・Rh2O3、CuGaO2、SrCu2O2のようなp型酸化物半導体を活性層に用いても良い。特開2006−165529号公報に開示されている酸化物半導体を用いることもできる。
本発明においては、In、Ga,Zn及びSnよりなる群から選ばれる少なくとも一種を含有するアモルファス酸化物半導体が好ましい。より好ましくは、Inを含有するアモルファス酸化物半導体である。さらに好ましくは、Inに加えて、Zn又はGaをさらに含有するアモルファス酸化物半導体である。最も好ましくは、Inに加えて、GaとZnとをさらに含有するアモルファス酸化物半導体である。
具体的に本発明に係るアモルファス酸化物半導体は、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表されるアモルファス酸化物半導体が好ましい。特に、InGaZnO4がより好ましい。
本発明における半導体層は、単層であっても複数の層の積層体であっても良い。好ましくは、少なくとも、ゲート絶縁膜に近接した活性層と、ソース電極及びドレイン電極に近接した抵抗層とから構成される。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)は、101以上1010以下であり、より好ましくは、102以上1010以下であり、更に好ましくは、102以上108以下である。好ましくは、前記活性層の電気伝導度が10−4Scm−1以上102Scm−1未満である。より好ましくは10−1Scm−1以上102Scm−1未満である。
抵抗層の電気伝導度は、好ましくは10−2Scm−1以下、より好ましくは10−9Scm−1以上10−3Scm−1以下である。
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚/活性層の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。
活性層の膜厚は、1nm以上100nm以下が好ましく、より好ましくは2.5nm以上30nm以下である。抵抗層の膜厚は、5nm以上500nm以下が好ましく、より好ましくは10nm以上100nm以下である。
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
(1)酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgXO4において、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In2O3)1−X(ZnO)Xの酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版、P.34−35)。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
(3)不純物による調整
酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,P等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
上記(1)〜(3)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO2系酸化物半導体は、In2O3系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Al2O3、Ga2O3、ZrO2、Y2O3、Ta2O3、MgO、HfO3等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせても良い。
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、蛍光X線(XRF)分析法、RBS(ラザフォード後方散乱)分析法により求めることができる。
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電気素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
活性層又は抵抗層がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温(20℃)での電気伝導度を示す。
ゲート絶縁膜としては、SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。
本発明に於いては、ソース電極及びドレイン電極のパターニングは、エッチング法により行われる。
エッチングには酸等の溶剤を用いたウエットエッチングと、フッ素系ガス・塩素系ガスまたは酸素ガスを用いたドライエッチングの二種類がある。本発明においては、ウエットエッチングとドライエッチング共に用いることができるが、ウエットエッチングを用いた方が真空チャンバーが不要等の理由により製造コストに有利である。
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
必要によって、TFT上に保護膜(保護絶縁膜と記載する場合がある)として、絶縁材料より成る膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、TFT上に作製される電子デバイスとを絶縁する目的がある。
必要によって、TFTの後処理として、熱処理を行っても良い。熱処理としては、温度100℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜の後でも良いし、TFT作製工程の最後に行っても良い。熱処理を行うことにより、TFTの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
本発明の薄膜電界効果型トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の薄膜電界効果型トランジスタは、移動度が高いことから有機EL素子を用いた表示装置、フレキシブル有機EL表示装置に最も好ましく用いられる。
本発明の薄膜電界効果型トランジスタは、上記表示装置、特にFPDのスイッチング素子、駆動素子として用いられ、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の薄膜電界効果型トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の薄膜電界効果型トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
1.TFT素子の作製
1)本発明のTFT素子1の作製
下記により、図1〜図3に示す工程に従ったTFT素子を作製した。
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、ゲート電極としてMoを40nmに成膜した。Moの成膜には、DCマグネトロンスパッタリング法(スパッタリング条件:DCパワー350W、スパッタガスAr=13sccm、圧力0.35Pa、ターゲット直径3インチ)にて行った。フォトリソグラフィー+エッチング法によりパターン化した。
ゲート絶縁膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、スパッタガスAr/O2=13/2sccm、RFパワー400W、成膜圧力0.4Pa、ターゲット直径3インチ)にて200nm形成し、ゲート絶縁膜を設けた。
半導体層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタリング法により、Ar流量97sccm、O2流量1.8sccm、RFパワー200W、圧力0.37Pa、ターゲット直径3インチの条件で行った。
エッチングストッパー層:アモルファス酸化インジウム錫(ITO)をRFマグネトロンスパッタリング法により、Ar流量13sccm、O2流量4.0sccm、RFパワー200W、圧力0.4Pa、ターゲット直径3インチの条件で行った。
エッチング液:ITO−6N(関東化学(株)製、シュウ酸液)
該熱処理によりITOがアモルファス状態から多結晶状態に結晶形が変化した。
エッチング液:混酸Alエッチング液(関東化学(株)製、リン酸/硝酸/酢酸混合液)
保護膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、スパッタガスAr/O2=13/2sccm、RFパワー400W、成膜圧力0.4Pa、ターゲット直径3インチ)にて400nm形成し、保護膜を設けた。
パターニング法:フォトリソグラフィー法とバッファードフッ酸によるエッチング法によりパターニングした。
下記により、図4〜図6に示す工程に従ったTFT素子を作製した。
上記本発明のTFT素子1の作製と同様にして、基板上にゲート電極、ゲート絶縁膜及び半導体層を成膜した。
エッチング液:ITO−6N(関東化学(株)製、シュウ酸液)
エッチングストッパー層:アモルファス酸化インジウム錫(ITO)をRFマグネトロンスパッタリング法により、Ar流量13sccm、O2流量7.0sccm、RFパワー200W、圧力0.5Pa、ターゲット直径3インチの条件で行った。
エッチング液:ITO−6N(関東化学(株)製、シュウ酸液)
該熱処理によりITOがアモルファス状態から多結晶状態に結晶形が変化した。
本発明のTFT素子1,2において、それぞれ、熱処理を施さなかった比較の素子1A,2A、また本発明のTFT素子1において、エッチングストッパー層を除いた、比較の素子Bを作製した。
得られた各TFT素子について、飽和領域ドレイン電圧Vd=10V(ゲート電圧−10V≦Vg≦15V)でのTFT伝達特性の測定を行い、TFTの電界効果移動度を評価した。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
飽和領域における電界効果移動度μは、TFT伝達特性から次式で求められる。
μ=(2L/W*Cox)*(∂Id1/2/∂Vg)
ここで、Lはチャネル長、Wはチャネル幅、Coxはゲート絶縁膜の静電容量、Idはドレイン電流、Vgはゲート電圧を示す。
なお、生産の歩留まりを各々作製した素子32個中、TFT動作をしない不良素子の数(NG素子数)として評価し、表1に示した。
実施例1の本発明の素子1の作製において、基板を厚み150μmPENフィルム変更し、加熱処理を常温下での下記レーザー照射による当該部分の局所加熱に変更した。
レーザー条件:パルス発振型線状エキシマレーザーを用いた。励起ガスとしてKrFガスを用い、パルス発振周波数を50Hzとして、レーザーエネルギー密度30mJ/cm2で照射した。
1)本発明の素子4の作製
実施例1の本発明の素子1において、半導体層を下記の活性層と抵抗層の2層より構成した。
活性層:ゲート絶縁膜側に面する層で、下記条件により厚み10nmに成膜した。
InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O2流量0.8sccm、RFパワー200W、圧力0.37Pa、ターゲット直径3インチの条件で行った。
抵抗層:ソース電極とドレイン電極側の層で、下記条件により厚み40nmに成膜した。
活性層と同様に、但し、但しO2流量を2.0sccmに変更して行った。
実施例1と同様に評価した。
また、基板上にそれぞれ活性層と抵抗層のみを成膜した測定用試料を作製し、それぞれの電気伝導度を測定した。
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ(Ω/□)、膜厚をd(cm)とすると、電気伝導度σ(Scm−1)は、σ=1/(ρ*d)として算出される。
本実施例において、物性測定用サンプルのシート抵抗107Ω/□未満の領域ではロレスタ−GP(三菱化学社製)、シート抵抗107Ω/□以上の領域ではハイテスタ−UP(三菱化学社製)を用いて20℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器DekTak−6M(ULVAC社製)を用いた。
その結果、電気伝導度は、活性層が9.4Scm−1、抵抗層が9.1×10−6Scm−1であった。
また、TFT性能として、本発明の素子1に比べ、移動度が、約2倍に向上し、また、下記にて測定されたON/OFF比が約1桁向上した。
1)本発明の素子5の作製
実施例1の本発明の素子2において、半導体層を下記の活性層と抵抗層の2層より構成した。
活性層:ゲート絶縁膜側に面する層で、下記条件により厚み10nmに成膜した。
InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O2流量0.8sccm、RFパワー200W、圧力0.37Pa、ターゲット直径3インチの条件で行った。
抵抗層:ソース電極とドレイン電極側の層で、下記条件により厚み40nmに成膜した。
活性層と同様に、但し、但しO2流量を2.0sccmに変更して行った。
実施例3と同様に性能を評価した。
その結果、電気伝導度は、活性層が1.1×101Scm−1、抵抗層が1.6×10−5Scm−1であった。また、TFT性能として、本発明の素子2に比べ、移動度が、約2倍に向上し、また、下記にて測定されたON/OFF比が約1桁向上した。
Claims (10)
- 基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に互いに電気的に離れてソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記ソース電極とドレイン電極との間にあってチャネル部を形成する前記アモルファス酸化物半導体上に、酸化物半導体である結晶性酸化物からなるエッチングストッパー層を備えた薄膜電界効果型トランジスタ。
- 前記結晶性酸化物が少なくとも酸化錫を含有するものであることを特徴とする請求項1に記載の薄膜電界効果型トランジスタ。
- 前記結晶性酸化物が少なくとも酸化インジウムおよび酸化錫を含むものであることを特徴とする請求項1に記載の薄膜電界効果型トランジスタ。
- 前記アモルファス酸化物半導体層と前記ソース電極及びドレイン電極とは、前記結晶性酸化物からなるエッチングストッパー層を介して、電気的に接続されていることを特徴とする請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタ。
- 前記アモルファス酸化物半導体層が、少なくともゲート絶縁膜側の活性層とソース電極及びドレイン電極側の抵抗層とから成り、前記抵抗層の電気伝導度は前記活性層の電気伝導度より小さいことを特徴とする請求項1〜請求項4のいずれか1項に記載の薄膜電界効果型トランジスタ。
- 前記アモルファス酸化物半導体層がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする請求項1〜請求項5のいずれか1項に記載の薄膜電界効果型トランジスタ。
- 基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に互いに電気的に離れてソース電極及びドレイン電極を有し、前記ソース電極とドレイン電極との間にあってチャネル部を形成する前記アモルファス酸化物半導体上に、酸化物半導体である結晶性酸化物からなるエッチングストッパー層を備えた薄膜電界効果型トランジスタの製造方法であって、少なくとも、順に、ゲート電極形成工程、ゲート絶縁膜成膜工程、アモルファス酸化物半導体層成膜工程、エッチングストッパー層成膜工程、アモルファス酸化物半導体層及びエッチングストッパー層のエッチング工程、エッチングストッパー層の結晶化工程、ソース電極及びドレイン電極の成膜工程、及びソース電極及びドレイン電極のエッチングによるパターニング工程を有する薄膜電界効果型トランジスタの製造方法。
- 前記アモルファス酸化物半導体層とエッチングストッパー層のエッチング工程が、同一マスクを用いて、同一工程により遂行されることを特徴とする請求項7に記載の薄膜電界効果型トランジスタの製造方法。
- エッチングストッパー層の結晶化工程が熱処理工程である請求項7又は請求項8に記載の薄膜電界効果型トランジスタの製造方法。
- エッチングストッパー層の結晶化工程がレーザー照射による結晶化工程である請求項7又は請求項8に記載の薄膜電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230313A JP5274165B2 (ja) | 2008-09-08 | 2008-09-08 | 薄膜電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230313A JP5274165B2 (ja) | 2008-09-08 | 2008-09-08 | 薄膜電界効果型トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067648A JP2010067648A (ja) | 2010-03-25 |
JP5274165B2 true JP5274165B2 (ja) | 2013-08-28 |
Family
ID=42193011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230313A Active JP5274165B2 (ja) | 2008-09-08 | 2008-09-08 | 薄膜電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5274165B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5523897B2 (ja) * | 2010-03-31 | 2014-06-18 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5523896B2 (ja) * | 2010-03-31 | 2014-06-18 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法 |
KR101803730B1 (ko) * | 2010-04-09 | 2017-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2011249674A (ja) * | 2010-05-28 | 2011-12-08 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
JP2011258804A (ja) * | 2010-06-10 | 2011-12-22 | Fujifilm Corp | 電界効果型トランジスタ及びその製造方法 |
US9209314B2 (en) | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
JP2012028481A (ja) * | 2010-07-22 | 2012-02-09 | Fujifilm Corp | 電界効果型トランジスタ及びその製造方法 |
JP5884306B2 (ja) * | 2011-06-13 | 2016-03-15 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、ならびに電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233514A (ja) * | 1996-12-20 | 1998-09-02 | Sony Corp | 薄膜トランジスタ |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
-
2008
- 2008-09-08 JP JP2008230313A patent/JP5274165B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010067648A (ja) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
JP5191409B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
JP5345456B2 (ja) | 薄膜電界効果型トランジスタ | |
JP5258475B2 (ja) | 薄膜電界効果型トランジスタ | |
US8884272B2 (en) | Amorphous oxide semiconductor material, field-effect transistor, and display device | |
JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
JP2009212497A5 (ja) | ||
KR101343677B1 (ko) | 탑 게이트형의 전계 효과형 트랜지스터 및 그 제조 방법 그리고 그것을 구비한 표시 장치 | |
JP2010103451A (ja) | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 | |
JP5431859B2 (ja) | 発光装置 | |
US20100006837A1 (en) | Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor | |
JP2009231664A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2011249674A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5507133B2 (ja) | ボトムゲート構造の薄膜トランジスタの製造方法 | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
JP5548500B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
JP2010045159A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
JP5489435B2 (ja) | 薄膜電界効果型トランジスタ | |
JP2010045243A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5274165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |