JP5523897B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

本発明は、アモルファス酸化物半導体を用いた薄膜トランジスタおよびその製造方法に関し、特に、容易に製造することができ、かつ信頼性の高い薄膜トランジスタおよびその製造方法に関する。

現在、薄膜トランジスタ、特に、電界効果型トランジスタは、半導体メモリ集積回路、高周波信号増幅素子等として広く用いられている。
また、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）のスイッチング素子として、電界効果型トランジスタのうち、薄膜トランジスタ（以下、ＴＦＴともいう）が用いられている。ＦＰＤに用いられるＴＦＴは、ガラス基板上に活性層として非晶質シリコン薄膜または多結晶シリコン薄膜が形成されている。

上述の非晶質シリコン薄膜または多結晶シリコン薄膜を活性層に用いるＴＦＴは、比較的高温の熱工程を要する。このため、ガラス基板は用いることができるものの、耐熱性が低い樹脂製の基板を用いることは困難である。
また、ＦＰＤについて、より一層の薄型化、軽量化、耐破損性が要求されており、ガラス基板の替わりに軽量で可撓性のある樹脂製の基板を用いることも検討されている。このため、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いたＴＦＴの開発が活発に行われている。

図６に示すように、アモルファス酸化物を用いた従来の薄膜トランジスタ（ＴＦＴ）１００は、基板１０２、ゲート電極１０４、ゲート絶縁膜１０６、アモルファス酸化物半導体により構成された活性層１０８、この活性層１０８を保護するチャネル保護膜１１０、ソース電極１１２およびドレイン電極１１４を有するものである。このＴＦＴ１００においては、活性層１０８上にソース電極１１２およびドレイン電極１１４が形成されている。また、活性層１０８、ソース電極１１２およびドレイン電極１１４を覆うようにして保護膜１１６が形成されている。
図６に示す以外にも、活性層を保護するためのチャネル保護膜等を設けたＴＦＴが提案されている（例えば、特許文献１、２参照）。

特許文献１には、基板、酸化物半導体層（活性層に相当）、半導体層の保護層（チャネル保護膜に相当）、ソース電極、ドレイン電極、ゲート絶縁膜およびゲート電極を有する薄膜トランジスタが開示されている。この薄膜トランジスタにおいて、酸化物半導体層は、窒素原子、ヘリウム原子、ネオン原子、アルゴン原子およびこれらの混合物からなる群から選択される原子を５×１０^２０〜５×１０^２１ａｔｏｍｓ／ｃｍ^３の原子濃度で含むものであり、少なくともＩｎ（インジウム）と、Ｚｎ（亜鉛）とを含んでいる。また、保護層はＳｉＯ_２，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３などの酸化物で形成される。

なお、特許文献１において、酸化物半導体層は、ＤＣまたはＡＣスパッタリングした後、７０〜５００℃で熱処理することにより形成される。ドレイン電極およびゲート電極はリフトオフプロセスを用いて形成される。

特許文献２のボトムゲート型薄膜トランジスタは、基板上に、ゲート電極と、ゲート絶縁膜としての第１の絶縁膜と、チャネル層としての酸化物半導体層（活性層に相当）と、保護層としての第２の絶縁膜（チャネル保護膜に相当）と、ソース電極と、ドレイン電極とを有する。この薄膜トランジスタにおいて、酸化物半導体層は、Ｉｎ、ＺｎおよびＳｎの少なくとも一つを含む酸化物を含み、第２の絶縁膜は、酸化物半導体層と接するよう形成されたアモルファス酸化物絶縁体を含み、昇温脱離分析により酸素として観測される脱離ガスを３.８×１０^１９個／ｃｍ^３以上含有するものである。
第２の絶縁膜は、エッチングストップ層として機能するものであり、チャネル領域の一部を覆うように、好ましくは、チャネル領域の全体を覆うように設けられている。
なお、第２の絶縁膜は、アモルファスＳｉＯｘ、アモルファスシリコンオキシナイトライド、またはアモルファスアルミニウムオキサイドで構成される。

また、特許文献２のボトムゲート型薄膜トランジスタは、基板上にゲート電極を形成する工程と、第１の絶縁膜、酸化物半導体層をこの順で形成する工程と、第１の絶縁膜、酸化物半導体層をパターニングする工程と、第２の絶縁膜を酸化性ガスが含まれる雰囲気で形成する工程と、酸化物半導体層のチャネル領域の少なくとも一部を覆うように第２の絶縁膜をパターニングする工程と、ソース電極およびドレイン電極を形成する工程と、第２の絶縁膜をエッチングストッパとして用い、ソース電極およびドレイン電極をパターニングする工程とにより製造される。

特開２０１０−３８２２号公報 特開２００８−１６６７１６号公報

上述のように、図６に示す従来のＴＦＴ１００、特許文献１の薄膜トランジスタおよび特許文献２のボトムゲート型薄膜トランジスタには、チャネル保護膜となるものが設けられている。
これらの図６に示すＴＦＴ１００および特許文献１、２を製造する場合、ゲート電極、ゲート絶縁膜、活性層、チャネル保護膜、ソース電極、ドレイン電極が、それぞれ単独にパターニングして形成されている。この場合、活性層をパターニングした後に、チャネル保護膜を形成し、ソース電極およびドレイン電極を成膜し、パターニングする。このように活性層をパターニングした後、マスク数が３、フォトリソグラフィー工程が３工程必要であり、ＴＦＴを作るためのフォトマスク数がゲート電極の形成からソース電極、ドレイン電極の形成迄に最低５枚必要である。現在、ＴＦＴの製造工程を、更に簡素化することが望まれている。

また、図６に示すように、活性層１０８と、ソース電極１１２、ドレイン電極１１２とを別々に形成しており、活性層１０８がアイランド化する。これにより、図６に示す領域ｄにあるように活性層１０８端面に段差が発生する。活性層１０８上に形成されるソース電極１１２、ドレイン電極１１４が、その活性層１０８の段差で断線してしまうことがあり、ＴＦＴの信頼性が低くなってしまう。

さらには、上述のように、チャネル保護膜は活性層上に形成されており、しかも、ソース電極およびドレイン電極も活性層上に形成されるものである。このため、ソース電極およびドレイン電極を形成するには、チャネル保護膜を加工する必要がある。
しかしながら、特許文献１、２のように、チャネル保護膜をＳｉＯ_２などの酸化物、アモルファスＳｉＯｘ等で形成した場合、ドライエッチングで加工するか、またはウエットエッチングの場合にはバッファードフッ酸を用いて加工する必要があり、チャネル保護膜の加工は困難である。

また、活性層上にチャネル保護膜としてＳｉＯ_２などの酸化物、アモルファスＳｉＯｘ等を形成した場合、活性層がダメージを受ける。このダメージにより、活性層が低抵抗化し、ＴＦＴの閾値がマイナスにシフトしたり、ＴＦＴがオフにならずＴＦＴ動作を示さないこともある。
なお、高濃度の酸素雰囲気下で、チャネル保護膜であるＳｉＯ_２膜をスパッタ法で成膜する場合、成膜条件によっては、上述の活性層の低抵抗化を防ぐことができる。このように、低抵抗化を回避することができても、下地の活性層のバックチャネルが酸素イオンによりダメージを受ける。活性層が酸素イオンによるダメージを受けると、ＴＦＴの信頼性を評価すると閾値シフトが大きいものとなる。この場合、ＴＦＴは、信頼性が低くなってしまう。

本発明の目的は、前記従来技術に基づく問題点を解消し、容易に製造することができ、かつ信頼性の高い薄膜トランジスタおよびその製造方法を提供することにある。

上記目的を達成するために、本発明の第１の態様は、基板上に、少なくともゲート電極、ゲート絶縁膜、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護膜、ソース電極、およびドレイン電極が形成された薄膜トランジスタの製造方法であって、前記基板上に前記ゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上に前記ゲート絶縁膜を形成し、前記ゲート絶縁膜上に前記活性層となる酸化物半導体膜を形成する工程と、前記酸化物半導体膜において、前記活性層のチャネル領域に相当する部分を覆うように前記チャネル保護膜を形成する工程と、前記酸化物半導体膜上に前記ソース電極および前記ドレイン電極となる膜を形成し、前記膜上にレジストパターンを形成し、酸のエッチング液を用いて前記酸化物半導体膜、前記ソース電極および前記ドレイン電極となる膜をエッチングし、前記チャネル保護膜をエッチングストッパとして前記活性層ならびに前記ソース電極および前記ドレイン電極を形成する工程とを有し、前記チャネル保護膜は、Ｇａの酸化物で形成されていることを特徴とする薄膜トランジスタの製造方法を提供するものである。

本発明においては、前記チャネル保護膜を形成する工程と、前記ソース電極および前記ドレイン電極なる膜を形成する工程との間に、前記チャネル保護膜をマスクとして、前記活性層となる前記酸化物半導体膜に低抵抗化処理を施す工程を有することが好ましい。
この場合、前記低抵抗化処理工程は、前記酸化物半導体膜において、前記活性層と前記ソース電極および前記ドレイン電極との接触部分に相当する部分になされることが好ましい。
また、前記低抵抗化処理工程は、酸素プラズマを照射する工程またはＵＶ照射する工程を備えることが好ましい。

さらに、前記チャネル保護膜を形成する工程は、前記チャネル保護膜となるＧａ酸化物膜を形成する工程と、このＧａ酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において前記チャネル領域に整合する部分をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Ｇａ酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護膜が形成されることが好ましい。
さらにまた、前記ソース電極および前記ドレイン電極を形成する工程の後に、前記チャネル保護膜、前記ソース電極および前記ドレイン電極を覆うように前記ゲート絶縁膜上に保護層を形成する工程を有することが好ましい。

本発明の第２の態様は、基板上に、少なくともゲート電極、ゲート絶縁膜、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護膜、ソース電極、およびドレイン電極が形成された薄膜トランジスタであって、前記活性層上にＧａの酸化物からなる前記チャネル保護膜が形成され、前記活性層上に前記チャネル保護膜を介在させて前記ソース電極および前記ドレイン電極が形成されており、前記ソース電極と前記活性層とは、前記ソース電極が前記チャネル保護膜と重なる領域を除いて前記ソース電極と前記活性層との各周面が面一であり、かつ前記ドレイン電極と前記活性層とは、前記ドレイン電極が前記チャネル保護膜と重なる領域を除いて前記ドレイン電極と前記活性層との各周面が面一であることを特徴とする薄膜トランジスタを提供するものである。

この場合、前記活性層は、少なくともＩｎおよびＺｎを含有することが好ましい。
また、前記活性層は、前記ソース電極および前記ドレイン電極との接触部分が低抵抗化処理されていることが好ましい。さらに、前記基板は、可撓性を有することが好ましい。

本発明によれば、活性層とソース電極およびドレイン電極を一括で形成することができる。このため、使用するマスク数および工程数を減らすことができ、工程を簡略化することができる。これにより、薄膜トランジスタの製造コストも低減することができ、薄膜トランジスタも安価にできる。
また、チャネル保護膜にＧａ酸化物を用いることにより、レジスト膜をアルカリ溶液を用い剥離することにより、チャネル保護膜以外のＧａ酸化物膜を除去することができる。このため、Ｇａ酸化物膜を専用のエッチング液を使用して除去する工程が不要となる。これにより、更に工程数を減らし、工程を更に簡略化することができ、製造コストも更に低減できる。しかも、チャネル保護膜としてＳＩＮ膜、ＳｉＯ_２膜を用いた場合のように、フッ酸を用いる必要がないため、従来に比してチャネル保護膜２０を容易に形成することができる。

さらには、薄膜トランジスタにおいては、活性層上にチャネル保護膜を介在させてソース電極およびドレイン電極が形成されており、ソース電極と活性層とは、ソース電極がチャネル保護膜と重なる領域を除いてソース電極と活性層との各周面が面一であり、かつドレイン電極と活性層とは、ドレイン電極がチャネル保護膜と重なる領域を除いてドレイン電極と活性層との各周面が面一であることにより、従来の薄膜トランジスタのような段差部が生じない。これにより、ソース電極およびドレイン電極が断線する可能性が低くなり、薄膜トランジスタの信頼性を高くすることができる。

（ａ）は、本発明の実施形態に係る薄膜トランジスタを示す模式的断面図であり、（ｂ）は、図１（ａ）に示す薄膜トランジスタのゲート電極、チャネル保護膜、ソース電極およびドレイン電極の配置を示す模式的平面図である。 縦軸に電気伝導度をとり、横軸に酸素プラズマ処理時間をとって、活性層の電気伝導度の変化を示すグラフである。 縦軸に電気伝導度をとり、横軸にＵＶ照射時間をとって、活性層の電気伝導度の変化を示すグラフである。 （ａ）〜（ｄ）は、本発明の実施形態に係る薄膜トランジスタの製造方法を工程順に示す模式的断面図である。 （ａ）〜（ｄ）は、本実施形態の薄膜トランジスタの製造方法を工程順に示す模式的断面図であり、図４（ｄ）以降の製造方法を示すものである。 従来の薄膜トランジスタを示す模式的断面図である。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜トランジスタおよびその製造方法を詳細に説明する。
図１（ａ）は、本発明の実施形態に係る薄膜トランジスタを示す模式的断面図であり、（ｂ）は、図１（ａ）に示す薄膜トランジスタのゲート電極、チャネル保護膜、ソース電極およびドレイン電極の配置を示す模式的平面図である。

図１（ａ）に示す薄膜トランジスタ（以下、単に、トランジスタという）１０は、電界効果型トランジスタの一種であり、基板１２と、ゲート電極１４と、ゲート絶縁膜１６と、チャネル層として機能する活性層１８と、チャネル保護膜２０と、ソース電極２２と、ドレイン電極２４と、保護層２６とを有するものである。このトランジスタ１０は、ゲート電極１４に電圧を印加して、活性層１８のチャネル領域Ｃに流れる電流を制御し、ソース電極２２とドレイン電極２４間の電流をスイッチングする機能を有するアクティブ素子である。図１（ａ）に示すトランジスタ１０は、一般的にトップコンタクト構造またはボトムゲート構造と呼ばれるものである。

トランジスタ１０においては、基板１２の表面１２ａにゲート電極１４が形成されており、このゲート電極１４を覆うようにして基板１２の表面１２ａにゲート絶縁膜１６が形成されている。このゲート絶縁膜１６の表面１６ａに活性層１８が形成されている。この活性層１８の表面１８ａに、活性層１８のチャネル領域Ｃを覆うチャネル保護膜２０が設けられている。活性層１８の表面１８ａにチャネル保護膜２０を挟んでソース電極２２およびドレイン電極２４が形成されている。図１（ｂ）に示すように、ソース電極２２は、ゲート長の方向と直交する方向に伸びる配線部を有する。

ソース電極２２と活性層１８とは、ソース電極２２がチャネル保護膜２０と重なる領域β_１を除いて、ソース電極２２の周面Ａと活性層１８の周面Ｄとが面一に形成されている。すなわち、チャネル保護膜２０と重なる領域β_１を除いて、ソース電極２２の周面Ａと活性層１８の周面Ｄとが一致している。このため、図１（ｂ）に示すソース電極２２の下に活性層１８が設けられている。
さらに、ドレイン電極２４と活性層１８とは、ドレイン電極２２がチャネル保護膜２０と重なる領域β_２を除いてドレイン電極２４の周面Ｂと活性層１８の周面Ｅとが面一に形成されている。すなわち、チャネル保護膜２０と重なる領域β_２を除いて、ドレイン電極２４の周面Ｂと活性層１８の周面Ｅとが一致している。このため、図１（ｂ）に示すドレイン電極２４の下に活性層１８が設けられている。
ソース電極２２、チャネル保護膜２０およびドレイン電極２４を覆うようにして保護層２６が形成されている。

トランジスタ１０において、基板１２は、特に限定されるものではない。基板１２には、例えば、ガラスおよびＹＳＺ（ジルコニア安定化イットリウム）等の無機材料を用いることができる。また、基板１２には、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルフォン（ＰＥＳ）、ポリアリレート、アリルジグリコールカーボネート、ポリイミド（ＰＩ）、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等、液晶ポリマ（ＬＣＰ）の有機材料も用いることができる。
基板１２に、ガラスを用いる場合、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。なお、基板１２に、ソーダライムガラスを用いる場合には、シリカ等のバリアコートを施したものを使用することが好ましい。
また、基板１２に、有機材料を用いた場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等が優れていることが好ましい。

基板１２には、可撓性基板を用いることもできる。この可撓性基板は、厚さを５０μｍ〜５００μｍとすることが好ましい。これは、可撓性基板の厚さが５０μｍ未満では、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚さが５００μｍを超えると、基板自体の可撓性が乏しくなり、基板自体を自由に曲げることが困難になるためである。

ここで、本発明において、可撓性基板とは、以下に示す材料および構成の有機系基板および金属系基板のことである。
可撓性基板を構成する有機系基板としては、例えば、飽和ポリエステル（ＰＥＴ）系樹脂基板、ポリエチレンナフタレート（ＰＥＮ）樹脂基板、架橋フマル酸ジエステル系樹脂基板、ポリカーボネート（ＰＣ）系樹脂基板、ポリエーテルスルフォン（ＰＥＳ）樹脂基板、ポリスルフォン（ＰＳＦ，ＰＳＵ）樹脂基板、ポリアリレート（ＰＡＲ）樹脂基板、環状ポリオレフィン（ＣＯＰ，ＣＯＣ）樹脂基板、セルロース系樹脂基板、ポリイミド（ＰＩ）樹脂基板、ポリアミドイミド（ＰＡＩ）樹脂基板、マレイミド−オレフィン樹脂基板、ポリアミド（ＰＡ）樹脂基板、アクリル系樹脂基板、フッ素系樹脂基板、エポキシ系樹脂基板、シリコーン系樹脂フィルム基板、ポリベンズアゾール系樹脂基板、エピスルフィド化合物による基板、液晶ポリマー（ＬＣＰ）基板、シアネート系樹脂基板、芳香族エーテル系樹脂基板が用いられる。

さらに、有機系基板には、以下に示す複合材料のプラスチック基板も含まれる。この複合材料のプラスチック基板としては、例えば、酸化ケイ素粒子との複合材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合材料、金属系・無機系のナノファイバーとマイクロファイバーとの複合材料、カーボン繊維、カーボンナノチューブとの複合材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合材料、粘土鉱物または雲母派生結晶構造を有する粒子との複合材料、薄いガラスと上記有機系基板として挙げられた上述の樹脂基板を構成する有機材料との間に少なくとも１回の接合界面を有する複合材料が用いられる。

また、可撓性基板を構成する金属系基板としては、例えば、ステンレス基板、または異種金属を積層することで、熱膨張を抑える工夫を施してある金属多層基板が用いられる。さらには、金属系基板として、アルミニウム基板または表面に酸化処理、例えば、陽極酸化処理を施すことで表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板が用いられる。
基板１２にプラスチックフィルム等を用いた場合、電気絶縁性が不十分であれば、絶縁層を形成して用いられる。

基板１２に、可撓性基板を用いる場合には、更に必要に応じて、ハードコート層、アンダーコート層等を設けてもよい。また、水蒸気および酸素の透過を防止するためにその表面または裏面に透湿防止層（ガスバリア層）を設けることができる。
透湿防止層（ガスバリア層）の材料としては、窒化珪素、酸化珪素、酸化アルミニウム等の無機物が好適に用いられる。さらには、アクリル樹脂やエポキシ樹脂等の有機膜との交互積層の構造としてもよい。透湿防止層（ガスバリア層）は、例えば、高周波スパッタ法等により形成することができる。

ゲート電極１４は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはそれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質、ポリアニリン、ポリチオフェン、ポリピロ−ル等の有機導電性化合物、またはこれらの混合物を用いて形成される。ゲート電極１４としては、ＴＦＴ特性の信頼性という観点から、Ｍｏ、Ｍｏ合金またはＣｒを用いることが好ましい。このゲート電極１４の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。ゲート電極１４の厚さは、より好ましくは、２０ｎｍ〜５００ｎｍであり、さらに好ましくは４０ｎｍ〜１００ｎｍである。

ゲート電極１４の形成方法は、特に限定されるものではない。ゲート電極１４は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。これらの中から、ゲート電極１４を構成する材料との適性を考慮して適宜形成方法が選択される。例えば、ＭｏまたはＭｏ合金を用いてゲート電極１４を形成する場合、ＤＣスパッタ法が用いられる。また、ゲート電極１４に、有機導電性化合物を用いる場合、湿式製膜法が利用される。

ゲート絶縁膜１６にはＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＹｓＯ_３、Ｔａ_２Ｏ_５、もしくはＨｆＯ_２等の絶縁体、またはそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜１６に用いることができる。
ゲート絶縁膜１６の厚さは、１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜１６は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要がある。しかしながら、ゲート絶縁膜１６の膜厚を厚くすると、トランジスタ１０の駆動電圧の上昇を招く。このため、ゲート絶縁膜１６の厚さは、無機絶縁体の場合、５０ｎｍ〜１０００ｎｍであることがより好ましく、高分子絶縁体の場合、０．５μｍ〜５μｍであることがより好ましい。
なお、ＨｆＯ_２のような高誘電率絶縁体をゲート絶縁膜１６に用いた場合、膜厚を厚くしても、低電圧でのトランジスタの駆動が可能であるため、ゲート絶縁膜１６には、高誘電率絶縁体を用いることが特に好ましい。

ソース電極２２およびドレイン電極２４は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはこれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質を用いて形成される。なお、ＩＴＯについては、アモルファスＩＴＯでも、結晶化ＩＴＯでもよい。
ソース電極２２およびドレイン電極２４としては、ＴＦＴ特性の信頼性という観点から、ＭｏまたはＭｏ合金を用いることが好ましい。なお、ソース電極２２およびドレイン電極２４の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。

ソース電極２２およびドレイン電極２４は、上述の組成の膜を形成し、フォトリソグラフィー法を用いて、この膜にレジストパターンを形成し、この膜をエッチングすることにより形成される。
なお、ソース電極２２およびドレイン電極２４の構成する上述の組成の膜の形成方法は特に限定されるものではない。上述の組成の膜は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。

例えば、ソース電極２２およびドレイン電極２４を、ＭｏもしくはＭｏ合金、アモルファスＩＴＯで形成する場合、例えば、Ｍｏ膜もしくはＭｏ合金膜またはアモルファスＩＴＯ膜が形成される。
そして、フォトリソグラフィー法を用いてＭｏ膜もしくはＭｏ合金膜またはアモルファスＩＴＯ膜にレジストパターンを形成し、エッチング液により、Ｍｏ膜もしくはＭｏ合金膜またはアモルファスＩＴＯ膜をエッチングしてソース電極２２およびドレイン電極２４を形成する。

ソース電極２２およびドレイン電極２４にＭｏ膜またはＭｏ合金膜を用いる場合、エッチング液として、燐硝酢酸水と呼ばれる燐酸、硝酸および酢酸の混合水溶液が用いられる。燐硝酢酸水は、ＰＡＮ液（ＰＡＮ：Ｐｈｏｓｐｈｏｒｉｃ−Ａｃｅｔｉｃ−Ｎｉｔｒｉｃ−ａｃｉｄ）として一般に知られており、目的用途に応じた様々な配合組成のものがあり、燐硝酢酸水の各成分の比率は任意である。なお、燐硝酢酸水として、例えば、関東化学社製の混酸Ａｌエッチング液が用いられる。
また、ソース電極２２およびドレイン電極２４にアモルファスＩＴＯ膜を用いる場合、エッチング液として、シュウ酸が用いられる。このシュウ酸としては、例えば、関東化学社製のＩＴＯ−０６が用いられる。

活性層１８は、チャネル層として機能するものであり、酸化物半導体膜により構成される。活性層１８を構成する酸化物半導体膜としては、例えば、Ｉｎ_２Ｏ_３、ＺｎＯ、ＳｎＯ_２、ＣｄＯ，Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＺＯ）、Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ（ＩＴＯ）、Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＧＺＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｏｘｉｄｅ（ＩＧＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）が用いられる。

活性層１８は、酸化物半導体のうち、耐熱性が低いプラスチックフィルムに形成することができるアモルファス酸化物半導体により構成されることが好ましい。このように、低温で作製可能な良好なアモルファス酸化物半導体としては、少なくともＩｎおよびＺｎを含むアモルファス酸化物半導体である。このような活性層１８に用いられるアモルファス酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ_４で表されるアモルファス酸化物半導体がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能である。
なお、活性層１８は、その厚さが、１ｎｍ〜１００ｎｍであることが好ましく、より好ましくは２．５ｎｍ〜５０ｎｍである。
また、活性層１８を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物膜を、単にＩＧＺＯ膜ともいう。

また、活性層１８を構成するアモルファス酸化物のキャリア濃度は、種々の手段により所望の数値に調整することができる。このアモルファス酸化物のキャリア濃度は、特に限定されないが、好ましくは１×１０^１５／ｃｍ^３以上の高い領域である。より好ましくは、１×１０^１５／ｃｍ^３〜１×１０^２１／ｃｍ^３である。

アモルファス酸化物のキャリア濃度は、以下に詳述する酸素欠陥による調整手段、組成比による調整手段、不純物による調整手段、不純物による調整手段、および酸化物半導体材料による調整手段の各種の調整手段により調整することができる。なお、アモルファス酸化物のキャリア濃度の調整については、各種の調整手段を単独に用いてもよいし、各種の調整手段を適宜組み合わせてもよい。

まず、酸素欠陥による調整手段においては、酸化物半導体に酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ処理、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。

また、組成比による調整手段においては、酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、ＩｎＧａＺｎ_１−_ＸＭｇ_ＸＯ_４において、Ｍｇの比率が増えていくと、キャリア濃度が小さくなる。また、（Ｉｎ_２Ｏ_３）_１−_Ｘ（ＺｎＯ）_Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、キャリア濃度が小さくなる。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。

また、不純物による調整手段においては、酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。

上述のキャリア濃度の調整手段は、同一酸化物半導体系でのキャリア濃度の調整方法である。しかしながら、酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。
この酸化物半導体材料による調整手段においては、例えば、一般的にＳｎＯ_２系酸化物半導体は、Ｉｎ_２Ｏ_３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。

アモルファス酸化物により構成される活性層１８は、例えば、酸化物半導体の多結晶焼結体をターゲットとして用いた気相成膜法で形成することができる。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）が、活性層１８の形成に適しており、さらに、量産性の観点からスパッタ法が好ましい。活性層１８は、真空度および酸素流量が制御されて、例えば、ＲＦマグネトロンスパッタ法により形成することができる。なお、酸素流量が多いほど、活性層１８の電気伝導度を小さくすることができる。

チャネル保護膜２０は、活性層１８、特に、チャネル領域Ｃが、ソース電極２２およびドレイン電極２４の形成時にエッチングされないように保護するエッチングストッパとして機能するものである。このチャネル保護膜２０は、少なくとも活性層１８のチャネル領域Ｃを覆うように設けられている。また、チャネル保護膜２０は、Ｇａの酸化物により構成されている。このＧａの酸化物は、例えば、Ｇａ_２Ｏ_３である。
なお、チャネル保護膜２０は、厚さが１ｎｍ〜１００ｎｍであることが好ましく、より好ましくは５ｎｍ〜１０ｎｍである。

保護層２６は、チャネル保護膜２０、ソース電極２２およびドレイン電極２４を大気による劣化を保護する目的、トランジスタ上に作製される電子デバイスと絶縁する目的のために形成されるものである。
本実施形態の保護層２６は、例えば、感光性アクリル樹脂が窒素雰囲気で加熱硬化処理されて形成されたものである。この感光性アクリル樹脂は、例えば、ＪＳＲ社製 ＰＣ４０５Ｇが用いられる。

保護層２６は、上述の感光性アクリル樹脂以外に、例えば、ＭｇＯ、ＳｉＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、またはＴｉＯ_２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、またはＣａＦ_２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等を用いることもできる。

保護層２６の形成方法は、特に限定されるものではない。保護層２６は、例えば、真空蒸着法、スパッタ法、反応性スパッタ法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、または転写法を適用できる。

なお、本実施形態においては、活性層１８は、チャネル領域Ｃ以外について抵抗を小さくしてもよい。すなわち、活性層１８とソース電極２２とが接触している接触領域Ｓ_１のコンタクト抵抗、および活性層１８とドレイン電極２４とが接触している接触領域Ｓ_２のコンタクト抵抗を小さくしてもよい。
活性層１８におけるコンタクト抵抗を小さくすることは、例えば、低抵抗化処理によりなされる。この低抵抗化処理としては、例えば、チャネル保護膜２０をマスクとして、活性層１８に酸素プラズマを照射する処理方法がある。ここで、図２は、酸素プラズマ照射時間による活性層１８を構成するＩＧＺＯ膜の電気伝導度の変化を示すものである。図２に示すように、ＩＧＺＯ膜を酸素プラズマ処理することにより、電気伝導度が大きくなっていることを確認している。すなわち、抵抗が小さくなることを確認している。図２に示す例では、１０^１４台の抵抗が、４分の酸素プラズマ処理で抵抗が１０^７台になっている。このように酸素プラズマ処理により活性層１８のコンタクト抵抗を低抵抗化することができる。

また、低抵抗化処理として、例えば、活性層１８にＵＶ照射する処理方法がある。この場合においては、図３は、ＵＶ照射時間による活性層１８を構成するＩＧＺＯ膜の電気伝導度の変化を示すものである。図３に示すように、ＵＶ照射することにより、電気伝導度が大きくなっていることを確認している。すなわち、抵抗が小さくなることを確認している。図３に示す例では、１０^１４台の抵抗が、５分のＵＶ照射で抵抗が１０^１０台になっている。このようにＵＶ照射により活性層１８のコンタクト抵抗を低抵抗化することができる。
なお、低抵抗化処理としては、酸素プラズマ処理よりもＵＶ照射の方が、設備などの点から容易に行うことができる。

本実施形態のトランジスタ１０においては、図１（ａ）、（ｂ）に示すように、ソース電極２２がチャネル保護膜２０と重なる領域β_１を除いてソース電極２２の周面Ａと活性層１８の周面Ｄとを面一にし、ドレイン電極２２がチャネル保護膜２０と重なる領域β_２を除いてドレイン電極２４の周面Ｂと活性層１８の周面Ｅとを面一にして、活性層１８の表面１８ａにチャネル保護膜２０を挟んでソース電極２２およびドレイン電極２４を形成している。このため、図６に示す従来のＴＦＴ１００のような段差部が生じない。これにより、ソース電極２２およびドレイン電極２４が断線する可能性が低くなり、トランジスタ１０の信頼性を高くすることができる。

また、本実施形態のトランジスタ１０において、活性層１８のチャネル領域Ｃに相当する部分の表面１８ａに、活性層１８がエッチングをされないように保護するチャネル保護膜２０を設けることにより、活性層１８のチャネル領域Ｃがダメージを受けず、活性層１８を形成することができる。このため、トランジスタ１０は、閾値がマイナスにシフトすることもなく、良好なＴＦＴ特性を示し、かつ高い信頼性を有する。
なお、活性層１８のコンタクト抵抗を低減することにより、トランジスタ１０の性能を向上させることができる。

次に、本実施形態のトランジスタ１０の製造方法について図４（ａ）〜（ｄ）、図５（ａ）〜（ｄ）に基づいて説明する。
まず、基板１２として、例えば、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用意する。
次に、基板１２に対して、例えば、純水で１５分、アセトンで１５分、純水で１５分の順で超音波洗浄を行なう。

次に、基板１２の表面１２ａに、例えば、厚さが４０ｎｍのモリブデン膜（図示せず）を、ＤＣマグネトロンスパッタ法を用いて成膜する。なお、ＤＣマグネトロンスパッタは、例えば、スパッタガスにＡｒガスを用い、このＡｒの流量を５８ｓｃｃｍとし、成膜圧力を０．２５Ｐａとし、ＤＣパワーを３００Ｗで行う。
次に、モリブデン膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用い、所定のパターンに露光し、現像することによりレジストパターンを形成する。
次に、例えば、燐硝酢酸水を用いて、モリブデン膜をエッチングする。その後、レジスト膜を剥離する。これにより、図４（ａ）に示すように、モリブデンからなるゲート電極１４が基板１２の表面１２ａに形成される。

次に、ゲート電極１４を覆うようにして、基板１２の表面１２ａの全面に、ゲート絶縁膜１６となるＳｉＯ_２膜（図示せず）を、例えば、２００ｎｍの厚さに、反応性スパッタ法を用いて形成する。なお、反応性スパッタは、ターゲットにＳｉＯを用い、スパッタガスにＡｒガスとＯ_２ガスを用い、Ａｒガスの流量を１２ｓｃｃｍとし、Ｏ_２ガスの流量を２ｓｃｃｍとし、成膜圧力を０．３Ｐａとし、ＲＦパワーを４００Ｗとして行う。

次に、ゲート電極の外部接続端子を開口するため、ＳｉＯ_２膜上にレジスト膜（図示せず）を形成し、フォトリソグラフィー法を用い、所定のパターンに露光し、現像することにより、レジストパターンを形成する。
次に、例えば、バッファードフッ酸を用いて、ＳｉＯ_２膜をエッチングする。その後、レジスト膜を剥離する。これにより、図４（ｂ）に示すように、ＳｉＯ_２膜からなるゲート絶縁膜１６が、ゲート電極１４を覆うようにして基板１２の表面１２ａに形成される。
なお、上記ＳｉＯ_２膜のパターニングは、以下に示す保護膜形成時に行ってもよい。

次に、図４（ｃ）に示すように、ゲート絶縁膜１６の表面１６ａに、活性層１８となるＩＧＺＯ膜（酸化物半導体層）１７を、例えば、５０ｎｍの厚さに、ＲＦスパッタ法により成膜する。このＩＧＺＯ膜１７の組成は、例えば、ＩｎＧａＺｎＯ_４である。
なお、ＲＦスパッタは、ターゲットにＩｎＧａＺｎＯ_４の組成を有する多結晶焼結体を用い、スパッタガスにＡｒガスとＯ_２ガスを用い、Ａｒガスの流量を９７ｓｃｃｍとし、Ｏ_２ガスの流量を０．８ｓｃｃｍとし、成膜圧力を０．６Ｐａとし、ＲＦパワーを２００Ｗとして行う。

次に、ＩＧＺＯ膜１７の表面１７ａに、チャネル保護膜２０となるＧａ酸化物膜１９を、例えば、１７ｎｍの厚さに、ＲＦスパッタ法により成膜する。
なお、ＲＦスパッタは、ターゲットに酸化ガリウム（Ｇａ_２Ｏ_３）を用い、スパッタガスにＡｒガスとＯ_２ガスを用い、Ａｒガスの流量を１２ｓｃｃｍとし、Ｏ_２ガスの流量を５．０ｓｃｃｍとし、成膜圧力を０．４Ｐａとし、ＲＦパワーを４００Ｗとして行う。
このようにＩＧＺＯ膜１７およびＧａ酸化物膜１９を、その順で基板１２上に形成する。

次に、図４（ｄ）に示すように、Ｇａ酸化物膜１９の表面１９ａに、例えば、アルカリ溶液に可溶なレジスト膜３０を形成する。そして、フォトリソグラフィー法を用いて、ＩＧＺＯ膜１７において活性層１８のチャネル領域Ｃ（図１参照）に相当する部分αを覆うにチャネル保護膜２０が形成されるように、レジスト膜３０においてＩＧＺＯ膜１７のチャネル領域Ｃ（図１参照）に整合する部分がパターン部３２となり、それ以外の部分が非パターン部３４となるようにレジスト膜３０を露光して、パターン部３２、非パターン部３４を形成する。
次に、露光後のレジスト膜３０の非パターン部３４を、現像液に、例えば、アルカリ溶液として水酸化テトラメチルアンモニウム水溶液を用いて除去する。このアルカリ溶液としては、例えば、ＴＭＡＨ２．３８％（商品名、多摩化学製）が用いられる。

本実施形態においては、非パターン部３４を除去する際、Ｇａ酸化物膜１９はアルカリ溶液に可溶であるため、このＧａ酸化物膜１９において、パターン部３２をマスクとして、非パターン部３４の下のＧａ酸化物膜１９が、非パターン部３４とともにアルカリ溶液により除去される。これにより、パターン部３２と、このパターン部３４の下にあるＧａ酸化物膜１９が残り、図５（ａ）に示すように、ＩＧＺＯ膜１７において活性層１８のチャネル領域Ｃ（図１参照）に相当する部分αを覆うチャネル保護膜２０が形成される。
なお、レジスト膜３０は、ＩＧＺＯ膜１７において活性層１８のチャネル領域Ｃ（図１参照）に相当する部分αに、パターン部３２を形成することができれば、ポジ型でもネガ型でもよい。

次に、図５（ｂ）に示すように、チャネル保護膜２０を覆うようにしてＩＧＺＯ膜１７の表面１７ａに、例えば、モリブデン膜２１を、ＤＣマグネトロンスパッタ法を用いて４０ｎｍの厚さに形成する。
なお、ＤＣマグネトロンスパッタは、例えば、スパッタガスにＡｒガスを用い、このＡｒの流量を５８ｓｃｃｍとし、成膜圧力を０．２５Ｐａとし、ＤＣパワーを３００Ｗで行う。
次に、モリブデン膜２１の表面２１ａに、レジスト膜（図示せず）を形成し、フォトリソグラフィー法により、例えば、図１（ｂ）に示すソース電極２２およびドレイン電極２４が得られるパターンに露光し、現像することにより、図５（ｃ）に示すパターン部４０を形成する。

次に、エッチング液に、例えば、燐硝酢酸水を用いて、モリブデン膜２１およびＩＧＺＯ膜１７をエッチングする。Ｇａ酸化物で形成されるチャネル保護膜２０は、酸に不溶であるため、燐硝酢酸水に対してエッチングストッパとして機能し、ＩＧＺＯ膜１７においてチャネル領域Ｃに相当する部分αのエッチングが防止される。また、ゲート絶縁膜１６もＳｉＯ_２膜で形成されているため、エッチングされない。これにより、図５（ｄ）に示すように、活性層１８の表面１８ａに、チャネル保護膜２０を挟んでソース電極２２およびドレイン電極２４が形成される。この場合、図１（ｂ）に示すように、ソース電極２２と活性層１８とは、ソース電極２２がチャネル保護膜２０と重なる領域β_１を除いて、ソース電極２２の周面Ａと活性層１８の周面Ｄとが一致して面一に形成される。さらには、ドレイン電極２４と活性層１８とは、ドレイン電極２２がチャネル保護膜２０と重なる領域β_２を除いて、ドレイン電極２４の周面Ｂと活性層１８の周面Ｅとが一致して面一に形成される。

次に、チャネル保護膜２０、ソース電極２２およびドレイン電極２４を覆うように、例えば、感光性アクリル樹脂として、ＪＳＲ社製ＰＣ−４０５Ｇを、２μｍの厚さに塗布する。そして、フォトリソグラフィー法を用いて、ゲート電極、ドレイン電極、およびソース電極の各端子を開口するように、アクリル樹脂膜をパターン形成する。なお、パターン形成の際のアクリル樹脂の硬化条件は、例えば、温度１８０℃、１時間である。
これにより、保護層２６が形成される。以上のようにして、図１に示すトランジスタ１０を形成することができる。

上述のように、従来では活性層、ソース電極およびドレイン電極を別々の工程で形成していた。しかしながら、本実施形態においては、１度のフォトリソグラフィー工程でパターン部４０を形成し、活性層１８、ソース電極２２およびドレイン電極２４を一括で形成することができる。このように、本実施形態においては、使用するマスク数および工程数を減らすことができ、工程を簡略化することができる。これにより、トランジスタ１０の製造コストも低減することができ、トランジスタ１０も安価にできる。

また、本実施形態においては、チャネル保護膜２０をＧａ酸化物とすることにより、レジスト膜３０の非パターン部３４を除去する際に、アルカリ溶液の現像液を用いることにより、チャネル保護膜２０以外のＧａ酸化物膜１９を除去することができる。このため、Ｇａ酸化物膜１９を除去する工程が不要となる。これにより、更に工程数を減らし、工程を更に簡略化することができ、製造コストも更に低減できる。しかも、チャネル保護膜としてＳＩＮ膜、ＳｉＯ_２膜を用いた場合のように、フッ酸を用いる必要がないため、従来に比してチャネル保護膜２０を容易に形成することができる。

さらには、トランジスタ１０の製造工程においては、１種類のエッチング液（燐硝酢酸水）を用いて、一括で活性層１８ならびにソース電極２２およびドレイン電極２４を形成したが、活性層１８と、ソース電極２２およびドレイン電極２４とで、それぞれ異なるエッチング液を用いて形成してもよい。さらには、ドライエッチングにより、活性層１８ならびにソース電極２２およびドレイン電極２４を一括で形成してもよく、また、ウエットエッチングとドライエッチングとを組み合わせて、活性層１８ならびにソース電極２２およびドレイン電極２４を形成してもよい。

ここで、下記表１に活性層１８ならびにソース電極２２およびドレイン電極２４を構成する材料のウエットエッチング特性を示す。下記表１に示すように、燐硝酢酸水を用いた場合、活性層１８にＩＧＺＯを用い、ソース電極２２およびドレイン電極２４にＭｏ、ＡｌまたはＡｌ合金を用いることにより、活性層１８ならびにソース電極２２およびドレイン電極２４を一括に形成することがきる。
また、シュウ酸を用いた場合、活性層１８にＩＧＺＯを用い、ソース電極２２およびドレイン電極２４にアモルファスＩＴＯを用いることにより、活性層１８ならびにソース電極２２およびドレイン電極２４を一括に形成することがきる。

また、トランジスタ１０の製造工程においては、レジスト膜の形成、レジストパターン形成、各種膜の形成、保護層２６の形成は、いずれも温度が２００℃以下でなされる。このように、各工程が２００℃以下の温度でなされるため、基板１２に、耐熱性が低い、例えば、ＰＥＴ、ＰＥＮ、ＰＩ、ＬＣＰ、ＰＥＳ等を用いることができる。これらのＰＥＴ、ＰＥＮ、ＰＩ、ＬＣＰ、ＰＥＳは可撓性を有するものであるため、可撓性を有するトランジスタを得ることができる。

また、本実施形態においては、活性層１８とソース電極２２との接触領域Ｓ_１、および活性層１８とドレイン電極２４との接触領域Ｓ_２におけるコンタクト抵抗を減らすために、低抵抗化処理をすることもできる。この場合、図５（ａ）に示すように、チャネル保護膜２０を形成した後、このチャネル保護膜２０をマスクとして、活性層１８となるＩＧＺＯ膜１７の表面１７ａにＯ_２プラズマ処理、またはＵＶ照射処理を所定の時間行う。その後、図５（ｂ）に示すように、ソース電極２２およびドレイン電極２４となるモリブデン膜２１を上述のように形成する。

なお、低抵抗化処理では、活性層１８とソース電極２２間の接触領域Ｓ_１および活性層１８とドレイン電極２４間の接触領域Ｓ_２のコンタクト抵抗を減らすだけであり、ＩＧＺＯ膜１７のチャネル領域Ｃに相当する部分αはチャネル保護膜２０でマスクされているため、チャネル領域Ｃに相当する部分については低抵抗化されることがない。このため、ＴＦＴの閾値がマイナスにシフトするなどの不具合は生じない。

なお、本実施形態のトランジスタ１０は、液晶、ＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。さらに、本実施形態のトランジスタ１０を用いた画像表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶ用モニター、または一般照明を含む幅広い分野に応用可能である。
さらに、本実施形態のトランジスタ１０の基板を、プラスチックフィルム等の可撓性基板とし、ＩＣカードまたはＩＤタグなどに応用することもできる。

本発明は、基本的に以上のようなものである。以上、本発明の薄膜トランジスタおよびその製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において種々の改良または変更をしてもよいのはもちろんである。

１０ 薄膜トランジスタ（トランジスタ）
１２ 基板
１４ ゲート電極
１６ ゲート絶縁膜
１８ 活性層
２０ チャネル保護膜
２２ ソース電極
２４ ドレイン電極
２６ 保護層
３０ レジスト膜
３２、４０ パターン部
３４ 非パターン部

Claims (11)

1. 基板上に、少なくともゲート電極、ゲート絶縁膜、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護膜、ソース電極、およびドレイン電極が形成された薄膜トランジスタの製造方法であって、
   前記基板上に前記ゲート電極を形成する工程と、
   前記ゲート電極を覆って前記基板上に前記ゲート絶縁膜を形成し、前記ゲート絶縁膜上に前記活性層となる酸化物半導体膜を形成する工程と、
   前記酸化物半導体膜において、前記活性層のチャネル領域に相当する部分を覆うように前記チャネル保護膜を形成する工程と、
   前記酸化物半導体膜上に前記ソース電極および前記ドレイン電極となる膜を形成し、前記膜上にレジストパターンを形成し、酸のエッチング液を用いて前記酸化物半導体膜、前記ソース電極および前記ドレイン電極となる膜をエッチングし、前記チャネル保護膜をエッチングストッパとして、前記ソース電極が前記チャネル保護膜と重なる領域を除いて前記ソース電極の周面と前記活性層の周面とを一致させ、かつ前記ドレイン電極と前記活性層とは、前記ドレイン電極が前記チャネル保護膜と重なる領域を除いて前記ドレイン電極の周面と前記活性層の周面とを一致させて形成する工程とを有し、
   前記チャネル保護膜は、Ｇａの酸化物で形成されていることを特徴とする薄膜トランジスタの製造方法。
2. 前記チャネル保護膜を形成する工程と、前記ソース電極および前記ドレイン電極なる膜を形成する工程との間に、前記チャネル保護膜をマスクとして、前記活性層となる前記酸化物半導体膜に低抵抗化処理を施す工程を有する請求項１に記載の薄膜トランジスタの製造方法。
3. 前記低抵抗化処理工程は、前記酸化物半導体膜において、前記活性層と前記ソース電極および前記ドレイン電極との接触部分に相当する部分になされる請求項２に記載の薄膜トランジスタの製造方法。
4. 前記低抵抗化処理工程は、酸素プラズマを照射する工程を備える請求項２または３に記載の薄膜トランジスタの製造方法。
5. 前記低抵抗化処理工程は、ＵＶ照射する工程を備える請求項２または３に記載の薄膜トランジスタの製造方法。
6. 前記チャネル保護膜を形成する工程は、前記チャネル保護膜となるＧａ酸化物膜を形成する工程と、このＧａ酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において前記チャネル領域に整合する部分をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、
   前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Ｇａ酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護膜が形成される請求項１〜５のいずれか１項に記載の薄膜トランジスタの製造方法。
7. 前記ソース電極および前記ドレイン電極を形成する工程の後に、前記チャネル保護膜、前記ソース電極および前記ドレイン電極を覆うように前記ゲート絶縁膜上に保護層を形成する工程を有する請求項１〜６のいずれか１項に記載の薄膜トランジスタの製造方法。
8. 基板上に、少なくともゲート電極、ゲート絶縁膜、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護膜、ソース電極、およびドレイン電極が形成された薄膜トランジスタであって、
   前記活性層上にＧａの酸化物からなる前記チャネル保護膜が形成され、
   前記活性層上に前記チャネル保護膜を介在させて前記ソース電極および前記ドレイン電極が形成されており、
   前記ソース電極と前記活性層とは、前記ソース電極が前記チャネル保護膜と重なる領域を除いて前記ソース電極の周面と前記活性層の周面とが一致し、かつ前記ドレイン電極と前記活性層とは、前記ドレイン電極が前記チャネル保護膜と重なる領域を除いて前記ドレイン電極の周面と前記活性層の周面とが一致していることを特徴とする薄膜トランジスタ。
9. 前記活性層は、少なくともＩｎおよびＺｎを含有するものである請求項８に記載の薄膜トランジスタ。
10. 前記活性層は、前記ソース電極および前記ドレイン電極との接触部分が低抵抗化処理されている請求項８または９に記載の薄膜トランジスタ。
11. 前記基板は、可撓性を有する請求項８〜１０のいずれか１項に記載の薄膜トランジスタ。

Images