KR101736260B1 - 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법 - Google Patents

전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101736260B1
KR101736260B1 KR1020100047394A KR20100047394A KR101736260B1 KR 101736260 B1 KR101736260 B1 KR 101736260B1 KR 1020100047394 A KR1020100047394 A KR 1020100047394A KR 20100047394 A KR20100047394 A KR 20100047394A KR 101736260 B1 KR101736260 B1 KR 101736260B1
Authority
KR
South Korea
Prior art keywords
layer
effect transistor
active layer
manufacturing
field effect
Prior art date
Application number
KR1020100047394A
Other languages
English (en)
Other versions
KR20100126214A (ko
Inventor
히로시 타다
나오키 코이토
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20100126214A publication Critical patent/KR20100126214A/ko
Application granted granted Critical
Publication of KR101736260B1 publication Critical patent/KR101736260B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

반도체층 형성 공정에서 형성한 활성층 상에 방호층을 형성한 후에 상기 방호층 상에 포토레지스트막을 형성하여 노광 공정에 있어서 패턴 형상으로 노광한다. 그리고, 다음 현상 공정에 있어서 알칼리성 현상액을 이용해 상기 노광 공정을 거친 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러, 방호층에 있어서의 상기 레지스트 패턴으로부터 노출되어 있는 영역을 제거하여 방호층의 에칭을 행하는 탑 콘택트형의 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법을 제공한다.

Description

전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법{METHOD OF MANUFACTURING FIELD-EFFECT TRANSISTOR, FIELD-EFFECT TRANSISTOR, AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법에 관한 것이다.
최근, 액정이나 일렉트로루미네선스(ElectroLuminescence:EL) 기술 등의 진보에 의해 평면 박형 화상 표시 장치(Flat Panel Display:FPD)가 실용화되고 있다. 특히, 전류를 통하게 함으로써 여기(勵起)되어 발광하는 박막 재료를 이용한 유기전계 발광 소자(이후, 「유기 EL 소자」라고 기재할 경우가 있음)는 저전압으로 고휘도의 발광이 얻어지기 때문에 휴대전화 디스플레이, 퍼스널 디지털 어시스턴트(PDA), 컴퓨터 디스플레이, 자동차의 정보 디스플레이, TV 모니터, 또는 일반 조명을 포함하는 넓은 분야에서 디바이스의 박형화, 경량화, 소형화, 및 전력 절약화 등이 기대되고 있다. 또한, 이들 FPD는 유리 기판 상에 형성한 비정질 규소 박막이나 다결정 규소 박막을 활성층에 이용하는 전계 효과형 트랜지스터(이하, TFT라고 칭할 경우가 있음)의 액티브 매트릭스 회로에 의해 구동되고 있다.
한편, FPD의 보다 더 나은 박형화, 경량화, 내파손성의 향상을 목적으로 유리 기판 대신 경량이고 가요성이 있는 수지 기판을 이용하는 시도도 행해지고 있다. 그러나, 상술한 규소 박막을 이용하는 트랜지스터의 제조는 비교적 고온의 열공정을 요하여 일반적으로 내열성이 낮은 수지 기판 상에 직접 형성하는 것은 어렵다. 그래서, 저온에서의 성막이 가능한 비정질 산화물 반도체를 이용한 TFT의 개발이 활발히 행해지고 있다. 비정질 산화물 반도체는 실온 성막이 가능하고, 필름 상에 제작이 가능하므로 TFT에 있어서의 활성층의 재료로서 주목을 받고 있다.
이 비정질 산화물 반도체는 산에 약하다는 것이 알려져 있다. 이 때문에, 활성층 상에 내산성을 갖는 층을 형성함으로써 비정질 산화물 반도체로 이루어지는 활성층을 TFT의 제조 공정에 있어서 이용되는 산으로부터 보호하는 것이 행해지고 있다(예를 들면, 일본 특허 공개 2008-166716호 공보 및 APPLIED PHYSICS LETTERS, 90, 212114(2007) 참조). 상기 공보에는 활성층을 보호하는 층으로서 활성층 상에 SiO2로 이루어지는 층을 형성하는 것이 제안되어 있다.
그러나, 종래 기술에서 이용되고 있는 SiO2는 내산성을 가짐과 아울러 내알칼리성을 갖기 때문에 SiO2의 패터닝에는 드라이에칭을 이용할 필요가 있고, 패터닝된 상기 SiO2의 층을 형성하기 위해 별도 공정이 필요하여 제조 공정을 보다 간략화하는 것이 바람직하다.
본 발명은 전계 효과형 트랜지스터의 제조 공정의 간략화를 도모할 수 있는 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법을 제공하는 것을 과제로 한다. 상기 목적은 이하에 나타내는 본 발명에 의해 달성된다.
즉,
<1>
기판, 게이트 전극, 게이트 절연막, 산화물 반도체를 주성분으로 하는 활성층, 방호층, 소스 전극, 및 드레인 전극을 적어도 갖는 탑 콘택트형의 전계 효과형 트랜지스터의 제조 방법으로서, 상기 활성층 상에 상기 방호층을 형성하는 방호층 형성 공정과, 상기 방호층 형성 공정에 의해 형성된 상기 방호층 상에 포토레지스트막을 형성하는 레지스트 형성 공정과, 상기 레지스트 형성 공정에 의해 형성된 상기 포토레지스트막을 패턴 형상으로 노광하는 노광 공정과, 알칼리성 현상액을 이용해 상기 노광 공정에 의해 노광된 상기 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러 상기 방호층 내의 상기 레지스트 패턴으로부터 노출되어 있는 영역을 제거하는 현상 공정을 적어도 갖는 전계 효과형 트랜지스터의 제조 방법.
<2>
<1>에 기재된 전계 효과형 트랜지스터의 제조 방법에 의해 제조된 전계 효과형 트랜지스터.
<3>
전계 효과형 트랜지스터를 구비한 표시 장치의 제조 방법으로서, 상기 전계 효과형 트랜지스터를 <1>에 기재된 전계 효과형 트랜지스터의 제조 방법에 의해 제조하는 표시 장치의 제조 방법.
본 발명의 전계 효과형 트랜지스터의 제조 방법에 의하면 탑 콘택트형의 전계 효과형 트랜지스터의 제조 방법에 있어서, 활성층 상에 내산성 및 알칼리 가용성을 갖는 방호층을 형성하는 방호층 형성 공정, 방호층 형성 공정에 의해 형성된 방호층 상에 포토레지스트막을 형성하는 레지스트 형성 공정, 및 레지스트 형성 공정에 의해 형성된 포토레지스트막을 패턴 형상으로 노광하는 노광 공정을 행한 후에, 현상 공정에 있어서 알칼리성 현상액을 이용해 노광 공정에 의해 노광된 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러 상기 알칼리성 현상액에 의해 방호층에 있어서의 상기 레지스트 패턴으로부터 노출되어 있는 영역을 제거한다.
이 때문에, 현상 공정에서는 알칼리성 현상액을 이용하여 포토레지스트막의 현상 및 방호층의 패터닝 쌍방이 행해지게 되어 제조 공정의 간략화를 도모할 수 있다. 또한, 이 방호층은 내산성을 갖기 때문에 방호층 형성 후에 에칭액 등으로서 이용되는 산성 용액에 의해 활성층이 침식되는 것이 억제된다.
(발명의 효과)
본 발명에 의하면 전계 효과형 트랜지스터의 제조 공정의 간략화를 도모할 수 있는 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법이 제공된다.
도 1은 본 실시 형태의 전계 효과형 트랜지스터의 하나의 구성을 나타내는 모식도이다.
도 2의 (A)~(D)는 본 실시 형태의 전계 효과형 트랜지스터의 제조 공정을 나타내는 모식도이다.
도 3의 (E)~(H)는 본 실시 형태의 전계 효과형 트랜지스터의 제조 공정을 나타내는 모식도이다.
도 4의 (I)~(L)은 본 실시 형태의 전계 효과형 트랜지스터의 제조 공정을 나타내는 모식도이다.
본 발명의 전계 효과형 트랜지스터의 제조 방법, 및 본 발명의 전계 효과형 트랜지스터의 제조 방법에 의해 제조되는 전계 효과형 트랜지스터의 하나의 실시 형태에 대해 도면을 이용하여 설명한다.
도 1에 나타내는 바와 같이, 본 실시 형태의 전계 효과형 트랜지스터(10)는 적어도 기판(12) 상에 게이트 전극(14), 게이트 절연막(16), 활성층(18B), 방호층(22B), 및 소스 전극(20A)과 드레인 전극(20B)을 순차적으로 적층한 구성으로 되어 있다. 활성층(18B)은 전자 또는 홀이 이동하는 채널층으로서 기능한다.
본 실시 형태의 전계 효과형 트랜지스터(10)에서는 활성층(18B)이 상기 활성층(18B)의 상면측[활성층(18B)의 기판(12)과는 반대측 면측]에서 소스 전극(20A) 및 드레인 전극(20B)에 접하는 탑 콘택트형으로 되어 있다.
또한, 본 실시 형태의 전계 효과형 트랜지스터(10)는 상술한 탑 콘택트형이면 되고, 보텀 게이트형이어도 되며 탑 게이트형이어도 된다.
이 전계 효과형 트랜지스터(10)는 게이트 전극(14)에 전압을 인가함으로써 활성층(18B)에 흐르는 전류를 제어하여 소스 전극(20A)과 드레인 전극(20B)의 전극간 전류를 스위칭하는 기능을 갖는 액티브 소자이다.
기판(12)을 구성하는 재료로서는 예를 들면 유리, YSZ(지르코니아 안정화 이트륨) 등의 무기 재료, 폴리에틸렌테레프탈레이트, 폴리부틸렌프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 폴리(클로로트리플루오로에틸렌) 등의 유기 재료를 들 수 있다. 기판(12)을 구성하는 재료로서 상기 유기 재료를 이용할 경우에는 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 또는 저흡습성 등이 우수한 재료를 선택하는 것이 바람직하다.
이 기판(12)으로서는 가요성을 갖는 것이 바람직하고, 이 가요성을 갖는 관점으로부터 상기 유기 재료를 필름 형상으로 한 유기 플라스틱 필름을 이용하는 것이 바람직하다. 또한, 이 기판(12)의 절연성이 불충분할 경우에는 절연층을 형성하거나, 기판(12)에 수분이나 산소의 투과를 방지하기 위한 가스 배리어층, 필름 형상 플라스틱 기판의 평탄성이나 전극이나 활성층과의 밀착성을 향상시키기 위한 언더코트층 등을 더 적층한 구성으로 해도 된다.
기판(12)의 두께는 50㎛ 이상 500㎛ 이하로 하는 것이 바람직하다. 기판(12)의 두께가 50㎛ 이상이면 기판(12) 자체가 충분한 평탄성을 유지하는 것이 가능해진다. 기판(12)의 두께가 500㎛ 이하이면 기판(12) 자체를 자유롭게 구부릴 수 있는, 즉 기판(12) 자체의 가요성이 바람직한 것으로 된다.
게이트 전극(14)을 구성하는 재료로서는 예를 들면 Al, Mo, Cr, Ta, Ti, Au, 또는 Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 및 합금을 바람직하게 들 수 있다. 이 게이트 전극(14)의 두께는 10㎚ 이상 1000㎚ 이하로 하는 것이 바람직하다.
게이트 절연막(16)으로서는 SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연체, 또는 그것들의 화합물을 적어도 2개 이상 함유하는 혼정 화합물이 이용된다. 또한, 폴리이미드와 같은 고분자 절연체도 게이트 절연막(16)으로서 이용된다.
게이트 절연막(16)의 막두께로서는 10㎚ 이상 10㎛ 이하가 바람직하다. 게이트 절연막(16)은 누설 전류(leakage current)를 줄이기 위해, 또한 전압 내성을 높이기 위해 어느 정도 막두께를 두껍게 할 필요가 있다. 그러나, 게이트 절연막(16)의 막두께를 두껍게 하면 전계 효과형 트랜지스터(10)의 구동 전압의 상승을 초래하는 결과가 된다. 그 때문에, 게이트 절연막(16)의 막두께는 무기 절연체로 구성할 경우에는 50㎚ 이상 1000㎚ 이하, 고분자 절연체로 구성할 경우에는 0.5㎛ 이상 5㎛ 이하에서 이용되는 것이 바람직하다. 특히, HfO2와 같은 고유전율 절연체를 게이트 절연막(16)에 이용하면 막두께를 두껍게 해도 저전압에서의 전계 효과형 트랜지스터(10)의 구동이 가능하므로 특히 바람직하다.
활성층(18B)은 산화물 반도체를 주성분으로 하고 있다. 또한, 주성분이란 활성층(18B)에 함유되는 구성 성분 중에서 함유량이 가장 많은 것을 나타내고, 바람직하게는 50% 이상인 것을 나타내고 있다. 이 산화물 반도체는 저온에서 성막 가능하기 때문에 가요성이 있는 기판(12) 상에 바람직하게 형성된다.
활성층(18B)에 이용되는 산화물 반도체로서는 바람직하게는 In, Zn, Ga, Sn 또는 Cd로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 함유하는 비정질 산화물이고, 보다 바람직하게는 In, Zn, Ga로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 비정질 산화물이다.
활성층(18B)에 이용되는 비정질 산화물로서는 구체적으로는 조성 구조로서 InGaO3(ZnO)m(m은 6 미만의 자연수), ZnO·Rh2O3, CuGaO2, SrCu2O2, 및 일본 특허 공개 2006-165529에 개시되어 있는 산화물 반도체 등을 들 수 있다.
상기 중에서도 활성층(18B)에 이용되는 비정질 산화물 반도체로서는 결정 상태에 있어서의 조성이 InGaO3(ZnO)m(m은 6 미만의 자연수)으로 나타내어지는 비정질 산화물 반도체가 바람직하게 이용된다. 또한, 이 결정 상태에 있어서의 조성이 InGaO3(ZnO)m(m은 6 미만의 자연수)으로 나타내어지는 비정질 산화물 반도체 중에서도 특히 InGaZnO4가 보다 바람직하다. 이 조성의 비정질 산화물 반도체는 전기 전도도가 증가함에 따라 전자 이동도가 증가하는 경향을 나타낸다.
이 활성층(18B)의 전기 전도도는 바람직하게는 10-4Scm-1 이상 102Scm-1 미만이고, 보다 바람직하게는 10-1Scm-1 이상 102Scm-1 미만이다. 이 활성층(18B)의 전기 전도도의 조정 방법으로서는 공지의 산소 결함에 의한 조정 방법이나, 조성비에 의한 조정 방법, 불순물에 의한 조정 방법, 산화물 반도체 재료에 의한 조정 방법을 들 수 있다.
방호층(22B)은 활성층(18B)이 침식되는 것을 보호하는 기능을 갖는 기능층이다. 상세하게는, 방호층(22B)은 전계 효과형 트랜지스터(10)의 제조 공정에 있어서는 활성층(18B)의 형성보다 후공정에서 이용되는 에칭액 등의 각종 용액에 의해 상기 활성층(18B)이 침식되는 것을 억제하는 기능을 갖고, 전계 효과형 트랜지스터(10)로서 구성된 후에 있어서는 활성층(18B)이 외기에 의해 오염되는 것을 억제하는 기능을 갖는 기능층이다.
이 방호층(22B)으로서는 내산성 및 알칼리 가용성 쌍방의 특성을 갖는 재료가 이용된다. 이 때문에, 형성된 방호층(22B)은 내산성 및 알칼리 가용성 쌍방의 특성을 갖게 된다.
여기에서, 방호층(22B)에 요구되는 「내산성」이란 적어도 후술하는 전계 효과형 트랜지스터(10)의 제조 공정에 있어서의 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용되는 산성의 에칭액에 대하여 용해되기 어려운 것을 나타내고 있다.
이 산성의 에칭액에 대하여 용해되기 어렵다란 바람직하게는 23℃의 액온의 질산 3질량%, 인산 73질량%, 아세트산 7질량%, 물 17질량%의 산성의 에칭액에 대한 방호층(22B)의 구성 재료의 용해 속도가 2㎚/s 이하인 것을 나타내고 있다.
또한, 방호층(22B)에 요구되는 「알칼리 가용성」이란 적어도 후술하는 전계 효과형 트랜지스터(10)의 제조 공정에 있어서 활성층(18)(도 2(C) 참조, 상세 후술) 상에 방호층(22)(도 2(C) 참조, 상세 후술)을 통해 형성되는 포토레지스트막(30)(도 2(C) 참조, 상세 후술)의 현상을 위해 이용되는 알칼리성 현상액에 대하여 용해되는 성질, 즉 알칼리 가용인 것을 나타내고 있다.
이 알칼리성 현상액에 대한 알칼리 가용성이란 바람직하게는 23℃의 액온의 수산화테트라메틸암모늄 2.38질량%의 수용액의 알칼리성 현상액에 대한 방호층(22B)의 구성 재료의 용해 속도가 0.5㎚/s 이상인 것을 나타내고 있다.
이 방호층(22B)의 구성 재료로서는 상기 특성을 만족시키는 재료이면 되지만, 구체적으로는 Ga를 함유하는 산화물인 Ga2O3 등이 바람직하게 이용된다.
방호층(22B)을 Ga를 함유하는 산화물로 구성함으로써 상기 특성에 추가로 종래 기술과 같이 활성층을 보호하는 층으로서 SiO2를 이용한 경우에 비해 소스-드레인 전류의 온/오프비(온 상태와 오프 상태의 전류비)의 저하가 억제된다. 이것은 Ga를 함유하는 산화물을 이용함으로써 방호층 성막시의 활성층으로의 데미지를 저감시킬 수 있기 때문이라고 생각된다.
또한, 이 방호층(22B)의 구성 재료는 비정질(Amorphous)인 것이 바람직하다. 방호층(22B)의 구성 재료가 비정질이기 때문에 양호한 상기 알칼리 가용성이 실현된다.
방호층(22B)의 층두께는 후술하는 전계 효과형 트랜지스터(10)의 제조 공정에 있어서의 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용되는 산성의 에칭액에 의해 일부 용해된 경우여도 하층측에 형성되어 있는 활성층(18B)이 노출되지 않을 정도의 두께이고, 또한 제조된 전계 효과형 트랜지스터(10)에 있어서 활성층(18B)의 채널층으로서의 기능을 저해시킬 일이 없을 정도의 두께면 된다. 이 때문에, 이 방호층(22B)의 층두께는 전계 효과형 트랜지스터(10)의 제조 공정에 있어서 이용하는 상기 산성의 에칭액의 종류나, 상기 알칼리성 현상액의 종류, 그 밖에 제조되는 전계 효과형 트랜지스터(10)의 구성에 따라 다르다.
구체적으로는, 이 방호층(22B)의 층두께는 20㎚ 이상 500㎚ 이하인 것이 바람직하고, 30㎚ 이상 100㎚ 이하인 것이 더욱 바람직하다.
방호층(22B)의 층두께가 20㎚ 이상이면 후술하는 소스 전극 드레인 전극 형성 공정에 있어서 상기 공정에서 이용되는 산성의 에칭액이 활성층(18B)에 도달하는 것을 저지하는 에칭 스토퍼로서 확실하게 기능한다. 방호층(22B)이 500㎚ 이하이면 방호층(22)의 성막 시간, 에칭 시간을 억제할 수 있다.
이 방호층(22B)의 비저항은 100Ω·㎝ 이상 100GΩ·㎝ 이하인 것이 바람직하고, 1kΩ·㎝ 이상 100GΩ·㎝ 이하인 것이 더욱 바람직하다.
방호층(22B)의 비저항이 상기 범위 내이면 활성층(18B)의 채널층으로서의 기능을 저해하는 일이 없을 정도의 방호층(22B)의 절연성이 실현된다.
방호층(22B)의 비저항(전기 저항률)의 측정은 제 1 전압 인가 전극과 제 2 전압 인가 전극을 구비한 원형 전극을 준비한다. 이 제 1 전압 인가 전극은 원기둥 형상 전극부와, 상기 원기둥 형상 전극부의 외경보다 큰 내경을 갖고, 또한 상기 원기둥 형상 전극부를 일정 간격으로 둘러싸는 원통 형상의 링 형상 전극부를 구비한다. 그리고, 제 1 전압 인가 전극에 있어서의 원기둥 형상 전극부 및 링 형상 전극부와, 제 2 전압 인가 전극 사이에 측정 시료인 방호층(22B)을 사이에 두고 제 1 전압 인가 전극에 있어서의 원기둥 형상 전극부와 제 2 전압 인가 전극 사이에 전압[V(V)]을 인가하고나서 30초 후에 흐르는 전류[I(A)]를 측정하여 하기 식에 의해 전기 저항률[ρv(Ω·㎝)]을 구할 수 있다.
식 : ρv=πd2/4t×(V/I)
여기에서, 상기 식 중 d(㎝)는 원기둥 형상 전극부의 외경을 나타낸다. t(㎝)는 방호층(22B)의 막두께를 나타낸다.
소스 전극(20A), 드레인 전극(20B)을 구성하는 재료로서는 Al, Mo, Cr, Ta, Ti, Au, 또는 Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 및 합금을 바람직하게 들 수 있다.
형성되는 소스 전극(20A)의 총 두께, 및 드레인 전극(20B)의 총 두께는 10㎚ 이상 1000㎚ 이하로 하는 것이 바람직하다.
본 실시 형태의 전계 효과형 트랜지스터(10)는 반도체층 형성 공정, 방호층 형성 공정, 레지스트 형성 공정, 노광 공정, 현상 공정, 활성층 가공 공정, 및 소스 전극 드레인 전극 형성 공정을 거침으로써 제조된다. 이하, 상기 구성 재료에 의해 구성되는 전계 효과형 트랜지스터(10)의 제조 방법에 대해 상세하게 설명한다.
(1) 반도체층 형성 공정
도 2(A)에 나타내는 바와 같이, 우선 반도체층 형성 공정에서는 비정질 산화물 반도체로 이루어지는 활성층(18)을 형성한다. 구체적으로는, 기판(12) 상에 게이트 전극(14), 게이트 절연막(16), 및 활성층(18)을 순차적으로 적층한다. 이 반도체층 형성 공정에서는 기판(12) 상에 게이트 전극(14)을 성막하여 패터닝한 후에 게이트 절연막(16), 활성층(18)을 순차적으로 적층하면 된다.
기판(12) 상으로의 게이트 전극(14), 및 게이트 절연막(16)의 성막법으로서는 공지의 방법이 이용되고, 특별히 한정되지 않지만, 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라스마 CVD법 등의 화학적 방식 등 중으로부터 각 층을 구성하는 재료와의 적성을 고려한 방법을 적절히 선택하면 된다.
예를 들면, 게이트 전극(14)을 구성하는 재료로서 ITO를 선택한 경우에는 게이트 전극(14)의 성막 방법으로서는 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법 등이 선택된다. 또한, 게이트 전극(14)을 구성하는 재료로서 유기 도전성 화합물을 선택한 경우에는 습식 제막법이 선택된다.
게이트 절연막(16) 상에 형성되는 활성층(18)은 후공정에서 패터닝됨으로써 전계 효과형 트랜지스터(10)로서 구성되었을 때에는 활성층(18B)으로서 기능한다.
활성층(18)의 성막 방법으로서는 상기 설명한 활성층(18B)을 구성하는 비정질 산화물 반도체의 다결정 소결체를 타깃으로 하여 기상 성막법을 이용하는 것이 바람직하다. 기상 성막법 중에서도 스퍼터링법, 펄스 레이저 증착법(PLD법)이 바람직하다. 또한, 양산성의 관점으로부터 스퍼터링법이 바람직하다. 활성층(18)은 예를 들면 RF 마그네트론 스퍼터링 증착법에 의해 진공도 및 산소 유량을 제어하여 성막된다. 이 방법을 이용한 경우 산소 유량이 많을수록 형성된 활성층(18B)의 전기 전도도를 작게 할 수 있다. 또한, 성막된 활성층(18)은 주지의 X선 회절법에 의해 비정질막인 것이 확인된다. 또한, 활성층(18)의 막두께는 촉침식 표면 형상 측정에 의해 구해진다. 조성비는 RBS(러더퍼드 후방 산란) 분석법에 의해 구해진다.
(2) 방호층 형성 공정
방호층 형성 공정에서는, 도 2(B)에 나타내는 바와 같이, 상기 반도체층 형성 공정에서 형성된 활성층(18) 상에 방호층(22)을 형성한다.
이 방호층(22)은 후술하는 현상 공정에서 알칼리성 현상액에 의해 가공(에칭)됨으로써 전계 효과형 트랜지스터(10)로서 구성되었을 때에는 방호층(22B)으로서 기능한다.
방호층(22)의 성막 방법으로서는 상기 설명한 방호층(22B)을 구성하는 재료의 다결정 소결체를 타깃으로 하여 기상 성막법을 이용하는 것이 바람직하다. 기상 성막법 중에서도 스퍼터링법, 펄스 레이저 증착법(PLD법)이 바람직하다. 또한, 양산성의 관점으로부터 스퍼터링법이 바람직하다. 성막된 방호층(22)이 비정질인지의 여부는 주지의 X선 회절법에 의해 확인하면 된다. 또한, 방호층(22)의 막두께는 촉침식 표면 형상 측정에 의해 구해진다.
(3) 레지스트 형성 공정
레지스트 형성 공정에서는, 도 2(C)에 나타내는 바와 같이, 상기 방호층 형성 공정에서 형성된 방호층(22) 상에 포토레지스트막(30)을 형성한다.
이 포토레지스트막(30)은 방호층(22) 상에 포토레지스트를 도포함으로써 형성된다. 이 포토레지스트로서는 이 레지스트 형성 공정 다음에 행해지는 후술하는 현상 공정에서 이용되는 알칼리성 현상액에 의해 현상되는 포토레지스트면 되고, 노광된 부분이 현상에 의해 제거되는 포지티브형 포토레지스트여도 되며, 노광되지 않은 부분이 현상에 의해 제거되는 네거티브형 포토레지스트여도 된다.
본 실시 형태에서는 일례로서 포지티브형 포토레지스트를 이용하는 형태를 설명한다.
포토레지스트로서는 자외선(g선, i선), 엑시머 레이저 등을 포함하는 원자외선, 전자선, 이온빔 및 X선 등의 방사선에 감응하는 감광성 수지 조성물이 사용된다.
구체적으로는, 포지티브형 포토레지스트로서는 퀴논디아지드 화합물 및 알칼리 가용성 수지를 함유하는 조성물이 바람직하다. 퀴논디아지드 화합물 및 알칼리 가용성 수지를 함유하는 포지티브형의 감광성 수지 조성물은 500㎚ 이하의 파장의 광조사에 의해 퀴논디아지드기가 분해되어 카르복실기를 생성시키고, 결과적으로 알칼리 불용 상태로부터 알칼리 가용성으로 되는 것을 이용하여 포지티브형 포토레지스트로서 이용된다. 이 감광성 수지 조성물은 해상력이 현저히 우수하므로 IC나 LSI 등의 집적 회로의 제작에 이용되고 있다. 상기 퀴논디아지드 화합물로서는 나프토퀴논디아지드 화합물을 들 수 있다.
(4) 노광 공정
노광 공정에서는 상기 포토레지스트 형성 공정에 의해 방호층(22) 상에 형성된 포토레지스트막(30) 상에 포토마스크를 겹쳐 패턴 노광을 행함으로써 패턴 형상으로 노광을 행한 후에 추가 가열하여 광이 조사되지 않은 부분을 경화시킨다.
즉, 이 노광 공정에 의해, 도 2(D)에 나타내는 바와 같이, 포토레지스트막(30) 내의 광이 조사되지 않은 영역(30B)이 경화되고, 광이 조사된 영역(30A)이 미경화(알칼리 가용 상태) 상태로 된다.
이 노광 공정에서 포토레지스트막(30)으로의 패턴 노광에 이용되는 광으로서는 상술한 자외선, 원자외선, 전자선, 이온빔, 및 방사선 등의 포토레지스트막(30)이 감응하는 광이 이용된다.
(5) 현상 공정
현상 공정에서는, 도 3(E) 및 도 3(F)에 나타내는 바와 같이, 알칼리성 현상액을 이용하여 상기 노광 공정을 거친 포토레지스트막(30)을 현상하고, 상기 포토레지스트막(30)의 영역(30B)에 대응하는 레지스트 패턴(30B')을 형성함과 아울러, 포토레지스트막(30)의 하층측[기판(12)측]에 접해 형성되어 있는 방호층(22)에 있어서의 상기 레지스트 패턴(30B')으로부터 노출되어 있는 영역(22A)을 제거한다. 즉, 이 현상 공정에서는 알칼리성 현상액을 이용함으로써 포토레지스트막(30)의 현상과 함께 방호층(22)의 에칭이 동시에, 즉 같은 공정에서 행해진다.
이 포토레지스트막(30)의 현상이란, 도 3(E)에 나타내는 바와 같이, 알칼리성 현상액을 이용하여 상기 노광 공정을 거친 포토레지스트막(30)에 있어서의 알칼리 가용 상태의 영역[광이 조사된 영역(30A)]을 제거함으로써 노광 공정에 있어서 광이 조사되지 않은 영역(30B)을 레지스트 패턴(30B')으로서 남기는 처리이다.
그리고, 이 포토레지스트막(30)이 현상됨으로써 방호층(22) 내의 레지스트 패턴(30B')에 연속해서 접하고 있는 영역[방호층(22B)] 이외의 영역(22A)은 표면에 노출된 상태로 된다.
여기에서 방호층(22)은, 상술한 바와 같이, 현상 공정에서 이용되는 상기 알칼리성 현상액에 가용이기 때문에 포토레지스트막(30)의 일부가 알칼리성 현상액에 의해 제거됨으로써 노출된 영역(22A)이 상기 알칼리성 현상액에 의해 침적됨으로써 상기 노출된 영역(22A)이 제거되어 방호층(22B)이 남은 상태로 된다.
즉, 이 현상 공정에서는 알칼리성 현상액을 이용함으로써 포토레지스트막(30)의 현상(도 3(E) 참조)과, 방호층(22)의 에칭(도 3(F) 참조) 쌍방이 행해져 에칭 후의 방호층(22)으로서의 방호층(22B) 상에 레지스트 패턴(30B')이 적층된 상태로 된다.
이 현상 공정에서 이용되는 알칼리성 현상액으로서는 포토레지스트막(30)을 현상 가능한 용액이고, 또한 방호층(22)을 용해 가능한 액체이면 어떠한 것이어도 된다. 이 알칼리성 현상액으로서는 구체적으로는 알칼리성의 수용액을 들 수 있다.
알칼리성의 수용액으로서는 공지의 현상액으로부터 적절히 선택되지만, 예를 들면 수산화나트륨, 수산화칼륨, 탄산 나트륨, 규산 나트륨, 메타규산 나트륨, 암모니아수, 에틸아민, 디에틸아민, 디메틸에탄올아민, 테트라메틸암모늄히드록시드, 테트라에틸암모늄히드록시드, 콜린, 피롤, 피페리딘, 1,8-디아자비시클로-[5.4.0]-7-운데센 등을 함유하는 수용액을 들 수 있다.
이 현상 공정에서 이용되는 알칼리성 현상액으로서는 알칼리 농도가 pH8 이상 pH14 이하, 바람직하게는 pH9 이상 pH13 이하, 더욱 바람직하게는 pH10 이상 pH13 이하가 되도록 조정된 알칼리성 수용액이 바람직하다.
이 현상 공정에 있어서 이용되는 현상 방법에는 예를 들면 딥법, 스프레이법, 패들법 등이 있고, 현상 온도는 15℃ 이상 40℃ 이하로 하는 것이 바람직하다. 또한, 현상 후에는 일반적으로 유수로 세정을 행한다.
또한, 이 방호층(22)의 현상 공정에서 이용되는 알칼리성 현상액에 대한 용해 속도는 활성층(18)의 상기 알칼리성 현상액에 대한 용해 속도의 2배 이상인 것이 바람직하고, 5배 이상인 것이 더욱 바람직하며, 10배 이상인 것이 특히 바람직하다.
방호층(22)의 상기 알칼리성 현상액에 대한 용해 속도가 활성층(18)의 상기 알칼리성 현상액에 대한 용해 속도의 2배 이상이면 현상 공정에 있어서 상기 알칼리성 현상액에 의해 방호층(22)이 에칭될 때에 활성층(18)이 에칭되어버리는 것을 억제할 수 있고(즉, 프로세스 마진이 커지고), 가공이 용이해진다.
이 용해 속도의 조정은 목적으로 하는 제조 조건에 따라 활성층(18) 및 방호층(22)의 구성 재료를 적절히 선택하면 된다.
또한, 활성층(18)을 보호하는 층으로서 일반적으로 이용되고 있는 SiO2는 내알칼리성 및 내산성의 성질을 갖고 있다. 이 때문에, SiO2로 구성된 층은 알칼리성 현상액에서는 에칭되지 않는다. 따라서, 본 실시 형태에 있어서의 전계 효과형 트랜지스터(10)의 방호층(22) 대신 SiO2로 이루어지는 층을 이용한 경우에는 상기에 설명한 현상 공정에서 상기 SiO2로 이루어지는 층을 에칭하는 것은 실질적으로 불가능하다. 이 때문에, 본 실시 형태에 있어서의 전계 효과형 트랜지스터(10)의 방호층(22) 대신 SiO2로 이루어지는 층을 이용한 경우에는 본 발명과 같은 제조 공정의 간략화는 실현되지 않는다.
(6) 박리 공정
박리 공정에서는 레지스트 패턴(30B')의 박리를 행한다. 상세하게는, 우선 상기 현상 공정에 의해 포토레지스트막(30)의 현상과 함께 방호층(22)의 에칭이 행해짐으로써 기판(12), 게이트 전극(14), 게이트 절연막(16), 활성층(18), 방호층(22B), 및 레지스트 패턴(30B')의 순서로 적층된 상태의 적층체(10A)(도 3(G))로부터 레지스트 패턴(30B')을 박리한다. 이 레지스트 패턴(30B')의 박리 방법으로서는 상기 레지스트 패턴(30B')을 방호층(22B)으로부터 박리 가능한 방법이면 어떤 방법이어도 되지만, 상기 레지스트 패턴(30B')을 용해 제거하는 방법이나, 초음파나 애싱(ashing) 등의 방법 등이 바람직하게 이용된다.
또한, 상기 레지스트 패턴(30B')을 용해 제거하기 위해 이용하는 박리액으르서는 활성층(18) 및 방호층(22B)을 용해시키지 않고, 또한 상기 레지스트 패턴(30B')을 용해 가능한 액체이면 되고, 활성층(18) 및 방호층(22B)의 구성 재료나, 레지스트 패턴(30B')의 구성 재료에 따라 적절히 선택하면 된다. 본 실시 형태에서는 예를 들면 중성의 박리액이 바람직하게 이용되고, 구체적으로는 N-메틸-2-피롤리돈 등을 함유하는 용액이 이용된다.
(7) 활성층 가공 공정
활성층 가공 공정에서는 활성층(18)을 소망의 패턴으로 가공한다. 상세하게는, 상기 박리 공정에 의해 레지스트 패턴(30B')이 박리된 적층체(도시 생략)에 대해, 도 3(H)에 나타내는 바와 같이, 활성층(18)의 상측 면의 일부와 방호층(22B)의 상면 및 측면을 피복하도록 레지스트 패턴(32)을 형성한다. 이 레지스트 패턴(32)의 형성 방법으로서는 상술한 레지스트 패턴(30B')과 같은 형성 방법을 이용하면 된다.
이어서, 도 3(H)에 나타내는 바와 같이, 활성층(18) 내의 레지스트 패턴(32)으로부터 노출된 영역(18A)을 에칭함으로써 활성층(18)을 가공하여 활성층(18)으로부터 영역(18A)이 제거된 활성층(18B)으로 한다.
이 활성층(18)의 가공 방법으로서는 웨트 에칭이 바람직하게 이용된다. 활성층(18)은 산에 약하기 때문에 이 활성층(18)의 에칭에 이용되는 에칭액으로서는 산성의 에칭액이 이용되고, 이 활성층(18)이 In-Ga-Zn-O를 함유한 구성인 경우에는 에칭액으로서는 옥살산 혼합액이 바람직하게 이용된다.
이 활성층(18)이 에칭되어 활성층(18B)이 형성된 후에 레지스트 패턴(32)이 박리된다. 이 레지스트 패턴(32)의 박리액으로서는 예를 들면 상기 레지스트 패턴(30B')의 박리에 이용한 박리액과 같은 박리액을 이용하면 된다.
(8) 소스 전극 드레인 전극 형성 공정
도전층 형성 공정에서는 소스 전극(20A) 및 드레인 전극(20B)을 형성한다.
이 도전층 형성 공정에서는 우선 상기 활성층 가공 공정에 의해 형성된 활성층(18B), 및 상기 활성층(18B) 상에 적층되어 있는 방호층(22B) 쌍방을 피복하도록 도전층(20)을 성막한다. 상세하게는, 도전층(20)은 활성층(18B)의 노출 영역(상면 및 측면), 및 방호층(22B)의 노출 영역(상면 및 측면)을 피복하도록 형성된다(도 4(I) 참조).
이 도전층(20)의 형성 방법으로서는 특별히 한정되는 것은 아니고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적방식, CVD, 플라스마 CVD법 등의 화학적 방식, 등 중으로부터 도전층(20)으로서 선택하는 재료에 따라 적절히 선택하면 된다. 예를 들면, 도전층(20)으로서 ITO를 선택한 경우에는 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법이 바람직하게 이용된다. 또한, 도전층(20)의 형성 재료로서 유기 도전성 화합물을 이용한 경우에는 도전층(20)은 습식 제막법에 의해 바람직하게 형성된다.
형성된 도전층(20)은 전계 효과형 트랜지스터(10)로서 구성되었을 때에는 소스 전극(20A) 및 드레인 전극(20B)으로서 기능한다. 이 때문에, 도전층(20)을 구성하는 재료는 상기 소스 전극(20A) 및 드레인 전극(20B)을 구성하는 재료로서 예시한 재료 중으로부터 선택하면 된다.
이어서, 이 도전층(20) 상에 포토리소그래피법에 의해 레지스트 패턴(34)을 형성한다(도 4(J) 참조). 이 레지스트 패턴(34)의 형성은 상기 레지스트 패턴(30B')과 같은 방법을 이용하면 된다.
그리고, 도 4(J) 및 도 4(K)에 나타내는 바와 같이, 도전층(20) 내의 레지스트 패턴(32)에 의해 보호되고 있지 않은 영역을 에칭액을 이용하여 웨트 에칭함으로써 제거한다. 이로 인해, 소스 전극(20A) 및 드레인 전극(20B)을 형성한다.
이 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용하는 에칭액으로서는 도전층(20)의 구성 재료를 용해시키고, 또한 에칭 스토퍼로서 기능하는 방호층(22B)에 대해서는 불용인 에칭액을 이용하면 된다. 이러한 특성을 갖는 에칭액으로서는 산성의 에칭액이 이용되고, 방호층(22B)이 Ga2O3으로 구성되어 있는 경우에는 이 에칭액으로서는 인산 질산 아세트산 혼합액이 바람직하게 이용된다.
이로 인해, 도 4(K)에 나타내는 바와 같이, 소스 전극(20A), 드레인 전극(20B)이 형성되게 된다.
또한, 이 도전층(20)[소스 전극(20A) 및 드레인 전극(20B)]의 구성 재료인 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용하는 상기 에칭액에 대한 용해 속도는 방호층(22B)의 상기 에칭액에 대한 용해 속도의 2배 이상인 것이 바람직하고, 3배 이상인 것이 보다 바람직하다.
이 도전층(20)[소스 전극(20A) 및 드레인 전극(20B)]의 구성 재료인 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용하는 에칭액에 대한 용해 속도가 방호층(22B)의 상기 에칭액에 대한 용해 속도의 2배 이상이면, 도전층(20)의 에칭에 의해 소스 전극(20A) 및 드레인 전극(20B)을 형성할 때에 방호층(22B)이 에칭되어버리는 것을 억제할 수 있고(즉, 프로세스 마진이 커지고), 가공이 용이해진다.
또한, 이 소스 전극(20A) 및 드레인 전극(20B) 상에 형성되어 있는 레지스트 패턴(34)을 박리함으로써, 도 4(L) 및 도 1에 나타내는 바와 같이, 전계 효과형 트랜지스터(10)가 형성된다.
이상에서 설명한 바와 같이, 본 실시 형태의 탑 콘택트형의 전계 효과형 트랜지스터(10)의 제조 방법에 의하면, 상기에 설명한 바와 같이, 반도체층 형성 공정에서 형성한 활성층(18) 상에 내산성 및 알칼리 가용성을 갖는 방호층(22)을 형성한 후에 상기 방호층(22) 상에 포토레지스트막을 형성하여 노광 공정에 있어서 패턴 형상으로 노광한다.
그리고, 다음 현상 공정에 있어서 알칼리성 현상액을 이용하여 상기 노광 공정을 거친 포토레지스트막(30)을 현상하여 레지스트 패턴(30B')을 형성함과 아울러, 방호층(22)에 있어서의 상기 레지스트 패턴(30B')으로부터 노출되어 있는 영역(22A)을 제거하고 방호층(22)의 에칭을 행한다.
이 때문에, 활성층(18)을 방호하는 기능을 갖는 방호층(22)이 현상 공정에 있어서 알칼리성 현상액에 의해 포토레지스트막(30)의 현상과 함께 가공되므로 전계 효과형 트랜지스터(10)의 제조 공정의 간략화가 실현된다. 또한, 활성층(18B)이 방호층(22B)에 의해 보호된 상태가 되기 때문에 후공정에 있어서 활성층(18B)의 채널 영역이 침식되는 것이 억제되고, 특히 소스 전극(20A) 및 드레인 전극(20B)의 제조 시에는 방호층(22B)이 에칭 스토퍼로서 기능하게 되어 활성층(18B)이 소스 전극 드레인 전극 형성 공정에서 소스 전극(20A) 및 드레인 전극(20B)의 형성을 위해 이용되는 산성의 에칭액에 의해 침식되는 것이 억제된다.
그리고, 제조 공정에 있어서의 활성층(18B)의 침식이 억제되기 때문에 결과적으로는 전계 효과형 트랜지스터(10)로서 구성되었을 때에 활성층(18B)으로의 외기에 의한 영향이 억제됨과 아울러 경시 변화에 의해 최소 전류값을 발생시키는 전압으로서의 역치가 시프트(변동)되는 역치 시프트가 개선된다고 생각된다.
본 실시 형태에서 제조되는 전계 효과형 트랜지스터(10)는 액정이나 EL 소자를 이용한 화상 표시 장치, 특히 평면 박형 표시 장치(FPD)에 바람직하게 이용된다. 보다 바람직하게는 기판에 유기 플라스틱 필름과 같은 가요성 기판을 이용한 플렉시블 표시 장치에 이용된다. 특히, 본 실시 형태의 전계 효과형 트랜지스터(10)는 유기 EL 소자를 이용한 표시 장치에 바람직하게 이용된다.
또한, 이 표시 장치에 전계 효과형 트랜지스터(10)를 적용할 경우에 대해서도 마찬가지로, 상기에 설명한 제조 방법에 의해 전계 효과형 트랜지스터(10)를 제조함으로써 표시 장치를 제조하기 때문에 제조 공정의 간략화가 실현됨과 아울러 제조 공정에 있어서의 활성층(18)의 침식이 억제된다.
(실시예)
이하에, 본 발명의 전계 효과형 트랜지스터의 제조 방법에 대해 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
(실시예 1)
-반도체층 형성 공정-
우선, 기판 상에 게이트 전극, 게이트 절연막, 및 활성층이 적층된 적층체를 형성했다.
기판으로서는 무알칼리 유리(이글 2000, 코닝사)를 이용했다.
이어서, 이 기판 상에 게이트 전극으로서 Mo를 두께 40㎚로 증착했다. 스퍼터링 조건은 하기 조건으로 했다.
Mo의 스퍼터링 조건 : DC 마그네트론 스퍼터 장치에 의해 DC 파워 380W, 스퍼터링 가스 유량 Ar=12sccm였다. 이어서, 게이트 전극의 패터닝을 행했다.
게이트 전극의 패터닝에는 포토리소그래피법과 에칭법을 이용했다.
또한, 게이트 전극 상에 하기의 게이트 절연막의 형성을 행했다.
게이트 절연막 : SiO2를 RF 마그네트론 스퍼터 진공 증착법(조건:타깃 SiO2, 성막 온도 54℃, 스퍼터 가스 Ar/O2=12/2sccm, RF 파워 400W, 성막 압력 0.4Pa)으로 100㎚ 형성하여 게이트 절연막을 형성했다. 게이트 절연막 SiO2의 패터닝에는 스퍼터시에 섀도우 마스크를 이용함으로써 행했다.
이 게이트 절연막 상에 비정질 산화물 반도체로 구성된 활성층을 형성했다. 이 활성층의 형성 방법으로서는 상기 형성한 게이트 절연막 상에 InGaZnO4의 조성을 갖는 다결정 소결체를 타깃으로 하여 RF 마그네트론 스퍼터 진공 증착법에 의해 Ar유량 97sccm, O2 유량 1.6sccm, RF 파워 200W, 압력 0.38Pa의 조건에서 행했다. 두께는 50㎚였다.
-방호층 형성 공정-
이어서, 상기 형성한 활성층 상에 방호층으로서 Ga2O3을 두께 50㎚로 증착했다. 스퍼터링 조건은 하기 조건으로 했다.
스퍼터링 조건 : 타깃으로서 Ga2O3을 이용하고, RF 마그네트론 스퍼터 장치에 의해 RF 파워 100W, 스퍼터링 가스 유량 Ar=12sccm, O2=5.0sccm였다.
이 방호층에 대해 미츠비시 카가쿠 가부시키가이샤제 Hiresta-UP을 이용하여 비저항(체적 저항률)을 측정한 결과 20MΩ·㎝였다.
-포토레지스트 형성 공정, 노광 공정-
이어서, 상기 방호층 상에 포토레지스트막을 형성하여 패턴 형상으로 노광을 행했다.
상세하게는, 포토레지스트로서 AZ5214-E[AZ 일렉트로닉 마테리알즈 가부시키가이샤(AZ Electronic Materials Ltd.)]를 이용하고, 이것을 스핀코터에 의해 도포함으로써 포토레지스트막을 형성했다. 이 포토레지스트막을 형성 후 프리베이킹을 90℃에서 15분간 행하여 패턴 노광했다.
-현상 공정-
현상 공정에서는 알칼리성 현상액으로서 AZ300MIF 디벨로퍼(AZ 일렉트로닉 마테리알즈 가부시키가이샤)에 100초간 침지했다.
이로 인해, 방호층 상에 형성되어 있던 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러, 상기 포토레지스트막의 하층측에 형성되어 있는 방호층에 있어서의 상기 레지스트 패턴으로부터 노출되어 있는 영역(22A)이 제거되어 포토레지스트막의 현상과 방호층의 에칭이 같은 공정에서 동시에 행해진다는 것이 확인되었다.
또한, 이 현상 공정에서 이용한 알칼리성 현상액에 대한 방호층의 용해 속도는 2.5㎚/s이고, 상기 알칼리성 현상액에 대한 활성층의 용해 속도는 0.2㎚/s 이하였다. 이 때문에, 알칼리성 현상액에 대한 방호층의 용해 속도는 활성층의 상기 알칼리성 현상액에 대한 용해 속도의 10배 이상이었다.
-박리 공정-
이어서, 레지스트 패턴을 박리했다. 박리액 104(도쿄 오우카 코교 가부시키가이샤)를 이용하여 액온 45℃ 10분간 침지했다.
-활성층 가공 공정, 소스 전극 드레인 전극 형성 공정-
이어서, 상기 활성층 및 방호층 상에 레지스트로서 AZ5214-E(AZ 일렉트로닉 마테리알즈 가부시키가이샤)를 이용하여 레지스트 패턴을 형성했다. 레지스트 패턴의 형성은 레지스트를 스핀코터에 의해 도포함으로써 형성했다. 이 레지스트막을 형성 후 90℃에서 베이킹했다. 이어서, 노광, 현상을 행하여 레지스트 패턴을 형성하고, 활성층 내의 상기 레지스트 패턴으로부터 노출되어 있는 영역을 에칭함으로써 활성층의 가공을 행했다. 이 에칭 조건으로서는 에칭액으로서 옥살산 혼합액을 이용하여 액온 45℃에서 행했다.
또한, 상기 레지스트 패턴을 박리액으로서 박리액 104(도쿄 오우카 코교 가부시키가이샤)를 이용하여 박리한 후에, 도전층으로서 Mo를 두께 100㎚로 증착했다. 스퍼터링 조건은 하기 조건으로 했다.
Mo의 스퍼터링 조건 : DC 마그네트론 스퍼터 장치에 의해 DC 파워 380W, 스퍼터링 가스 유량 Ar=12sccm였다.
이어서, 이 도전층 상에 레지스트로서 AZ5214-E(AZ 일렉트로닉 마테리알즈 가부시키가이샤)를 이용하여 레지스트 패턴을 형성했다. 레지스트 패턴의 형성은 레지스트를 스핀코터에 의해 도포함으로써 형성했다. 이 레지스트막을 형성 후 90℃에서 베이킹했다.
이어서, 노광, 현상을 행하여 레지스트 패턴을 형성하고, 상기 도전층 내의 상기 레지스트 패턴으로부터 노출된 영역을 에칭액으로서 액온 23℃의 인산 질산 아세트산 혼합액을 이용하여 에칭함으로써 도전층의 가공을 행하여 소스 전극 및 드레인 전극을 형성했다.
또한, 도전층(소스 전극 및 드레인 전극)에 대해 도전층을 가공하여 소스 전극 및 드레인 전극을 형성할 때에 이용하는 에칭액으로서의 인산 질산 혼합액(액온23℃)에 대한 용해 속도를 측정한 결과 용해 속도는 6㎚/s였다. 상기 에칭액에 대한 방호층의 용해 속도는 0.4㎚/s였다. 이 때문에, 도전층의 상기 에칭액에 대한 용해 속도는 방호층의 상기 에칭액에 대한 용해 속도의 15배였다.
이로 인해, 도 1에 나타내는 구성의 전계 효과형 트랜지스터(1)가 제작되었다.
(비교예 1)
비교예 1에서는 상기 방호층 대신 SiO2로 이루어지는 층(이하, 비교층이라고 칭함)을 형성했다. 비교층의 형성, 가공 이외의 공정은 실시예 1과 마찬가지로 했다.
비교층으로서의 SiO2로 이루어지는 층(50㎚)은 스퍼터법에 의해 형성했다. 스퍼터 조건으로서는 타깃으로서 SiO2를 이용하고, RF 마그네트론 스퍼터 장치에 의해 RF 파워 100W, 스퍼터링 가스 유량 Ar=12sccm, O2=5.0sccm로 했다.
비교층으로서의 SiO2로 이루어지는 층의 가공은 레지스트 형성, 노광, 현상, 에칭, 박리에 의해 행하고, 에칭 공정은 CF4 가스를 이용하여 드라이에칭에 의해 행했다.
이로 인해, 비교 전계 효과형 트랜지스터(1)를 제작했다.
-평가-
상기에 나타내는 바와 같이, 실시예 1에서 제작한 전계 효과형 트랜지스터(1)에서는 포토레지스트막을 현상하는 현상 공정에 있어서 포토레지스트막의 현상과 동시에 방호층의 가공이 행해져 비교예 1에 비해 공정의 간략화를 도모할 수 있다는 것이 확인되었다.
<온오프비>
실시예 및 비교예에서 얻어진 전계 효과형 트랜지스터(1) 및 비교 전계 효과형 트랜지스터(1)에 대해 반도체 파라미터 애널라이저(애질런트 테크놀러지사제, 4155C)를 이용하여 일정 드레인 전압을 인가했을 때의 드레인 전류-게이트 전압 특성을 측정하여 온/오프비를 산출한 결과, 실시예 1에서 제작한 전계 효과형 트랜지스터(1)는 온/오프비=107의 양호한 트랜지스터 특성을 나타낸 것에 대해, 비교예 1에서 제작한 비교 전계 효과형 트랜지스터(1)는 오프 전류가 매우 커서 오프 동작이 얻어지지 않았다. 비교예 1에 대하여 실시예 1에서는 방호층 성막시의 활성층으로의 데미지가 저감되었기 때문에 안정된 트랜지스터 동작이 가능해졌다고 생각된다.
이상으로부터, 실시예 1의 제조 방법에 의하면 비교예 1에 비해 전계 효과형 트랜지스터의 제조 공정에 있어서 제조 공정의 간략화를 도모할 수 있었다고 할 수 있다.
본 발명의 실시 형태는 이하를 포함한다.
(1) 기판, 게이트 전극, 게이트 절연막, 산화물 반도체를 주성분으로 하는 활성층, 방호층, 소스 전극, 및 드레인 전극을 갖는 탑 콘택트형의 전계 효과형 트랜지스터의 제조 방법으로서,
상기 활성층 상에 상기 방호층을 형성하는 방호층 형성 공정과,
상기 방호층 형성 공정에 의해 형성된 상기 방호층 상에 포토레지스트막을 형성하는 레지스트 형성 공정과,
상기 레지스트 형성 공정에 의해 형성된 상기 포토레지스트막을 패턴 형상으로 노광하는 노광 공정과,
알칼리성 현상액을 이용해 상기 노광 공정에 의해 노광된 상기 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러 상기 방호층 내의 상기 레지스트 패턴으로부터 노출된 영역을 제거하는 현상 공정을 적어도 갖는 전계 효과형 트랜지스터의 제조 방법.
(2) (1)에 있어서, 상기 방호층의 상기 알칼리성 현상액에 대한 용해 속도는 상기 활성층의 상기 알칼리성 현상액에 대한 용해 속도의 2배 이상인 전계 효과형 트랜지스터의 제조 방법.
(3) (1) 또는 (2)에 있어서, 상기 방호층이 Ga를 함유하는 산화물로 이루어지는 전계 효과형 트랜지스터의 제조 방법.
(4) (1) 내지 (3) 중 어느 한 항에 있어서, 상기 방호층이 비정질인 전계 효과형 트랜지스터의 제조 방법.
(5) (1) 내지 (4) 중 어느 한 항에 있어서, 상기 방호층이 스퍼터링법에 의해 성막되는 전계 효과형 트랜지스터의 제조 방법.
(6) (1) 내지 (5) 중 어느 한 항에 있어서, 상기 활성층이 In, Zn, 및 Ga로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 함유하는 산화물을 함유하여 구성된 전계 효과형 트랜지스터의 제조 방법.
(7) (1) 내지 (6) 중 어느 한 항에 있어서, 상기 활성층이 스퍼터링법에 의해 성막되는 전계 효과형 트랜지스터의 제조 방법.
(8) (1) 내지 (7) 중 어느 한 항에 있어서, 상기 방호층의 층두께가 20㎚ 이상 500㎚ 이하인 전계 효과형 트랜지스터의 제조 방법.
(9) (1) 내지 (8) 중 어느 한 항에 있어서, 상기 방호층의 비저항이 100Ω·㎝ 이상 100GΩ·㎝ 이하인 전계 효과형 트랜지스터의 제조 방법.
(10) (1) 내지 (9) 중 어느 한 항에 있어서, 상기 소스 전극 및 상기 드레인 전극의 상기 소스 전극 및 상기 드레인 전극 형성을 위해 이용하는 에칭액에 대한 용해 속도는 상기 방호층의 상기 에칭액에 대한 용해 속도의 2배 이상인 전계 효과형 트랜지스터의 제조 방법.
(11) (1) 내지 (10) 중 어느 한 항에 있어서, 상기 기판이 유기 플라스틱 필름으로 이루어지는 전계 효과형 트랜지스터의 제조 방법
(12) (1) 내지 (11) 중 어느 한 항에 기재된 전계 효과형 트랜지스터의 제조 방법에 의해 제조된 전계 효과형 트랜지스터.
(13) 전계 효과형 트랜지스터를 구비한 표시 장치의 제조 방법으로서,
상기 전계 효과형 트랜지스터를 (1) 내지 (12) 중 어느 한 항에 기재된 전계 효과형 트랜지스터의 제조 방법에 의해 제조하는 표시 장치의 제조 방법.

Claims (13)

  1. (1) 기판, 게이트 전극, 게이트 절연막, 산화물 반도체를 50%이상 함유하는 활성층, Ga를 함유하는 산화물로 이루어진 방호층, 소스 전극, 및 드레인 전극을 갖는 탑 콘택트형의 전계 효과형 트랜지스터의 제조 방법으로서:
    상기 활성층 상에 상기 방호층을 형성하는 방호층 형성 공정;
    상기 방호층 형성 공정에 의해 형성된 상기 방호층 상에 포토레지스트막을 형성하는 레지스트 형성 공정;
    상기 레지스트 형성 공정에 의해 형성된 상기 포토레지스트막을 패턴 형상으로 노광하는 노광 공정; 및
    알칼리성 현상액을 이용해 상기 노광 공정에 의해 노광된 상기 포토레지스트막을 현상하여 레지스트 패턴을 형성함과 아울러 상기 방호층 내의 상기 레지스트 패턴으로부터 노출된 영역을 제거하는 현상 공정을 적어도 갖는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 방호층의 상기 알칼리성 현상액에 대한 용해 속도는 상기 활성층의 상기 알칼리성 현상액에 대한 용해 속도의 2배 이상인 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 방호층은 비정질인 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 방호층은 스퍼터링법에 의해 성막되는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  6. 제 1 항에 있어서,
    상기 활성층은 In, Zn, 및 Ga로 이루어지는 군으로부터 선택되는 1종 이상의 원소를 함유하는 산화물을 함유하여 구성된 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  7. 제 1 항에 있어서,
    상기 활성층은 스퍼터링법에 의해 성막되는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  8. 제 1 항에 있어서,
    상기 방호층의 층두께는 20㎚ 이상 500㎚ 이하인 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  9. 제 1 항에 있어서,
    상기 방호층의 비저항은 100Ω·㎝ 이상 100GΩ·㎝ 이하인 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  10. 제 1 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 상기 소스 전극 및 상기 드레인 전극 형성을 위해 이용하는 에칭액에 대한 용해 속도는 상기 방호층의 상기 에칭액에 대한 용해 속도의 2배 이상인 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  11. 제 1 항에 있어서,
    상기 기판은 유기 플라스틱 필름으로 이루어지는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  12. 삭제
  13. 전계 효과형 트랜지스터를 구비한 표시 장치의 제조 방법으로서:
    상기 전계 효과형 트랜지스터를 제 1 항, 제 2 항 및 제 4 항 내지 제 11 항 중 어느 한 항에 기재된 전계 효과형 트랜지스터의 제조 방법에 의해 제조하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020100047394A 2009-05-22 2010-05-20 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법 KR101736260B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-123833 2009-05-22
JP2009123833A JP5546794B2 (ja) 2009-05-22 2009-05-22 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
KR20100126214A KR20100126214A (ko) 2010-12-01
KR101736260B1 true KR101736260B1 (ko) 2017-05-16

Family

ID=43123992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047394A KR101736260B1 (ko) 2009-05-22 2010-05-20 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7977214B2 (ko)
JP (1) JP5546794B2 (ko)
KR (1) KR101736260B1 (ko)
TW (1) TWI492312B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514600B1 (ko) * 2014-03-28 2015-04-23 성균관대학교산학협력단 반도체 소자 및 반도체 소자 제조 방법
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
SG11201806226WA (en) * 2016-02-01 2018-08-30 Ricoh Co Ltd Field effect transistor, method for manufacturing same, display element, display device, and system
CN108172627B (zh) * 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN114609221A (zh) * 2022-03-09 2022-06-10 中山大学 一种氧化物半导体生物传感器、制作方法及使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070077371A1 (en) * 1989-05-26 2007-04-05 Dimitrakopoulos Christos D Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP3351028B2 (ja) * 1993-06-22 2002-11-25 カシオ計算機株式会社 アルミ系金属膜のパターニング方法
JPH11111082A (ja) * 1997-10-03 1999-04-23 Nissan Chem Ind Ltd 導電性酸化スズ膜のパターニング方法
JP2003045771A (ja) * 2001-07-27 2003-02-14 Murata Mfg Co Ltd パターン形成方法及び回路基板の製造方法
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP2006017843A (ja) * 2004-06-30 2006-01-19 Hitachi Displays Ltd 表示装置の製造方法
JP4892830B2 (ja) * 2004-11-19 2012-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5100997B2 (ja) * 2005-10-18 2012-12-19 三菱電機株式会社 薄膜トランジスタ基板の製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR20100126214A (ko) 2010-12-01
TW201106431A (en) 2011-02-16
US20100295038A1 (en) 2010-11-25
TWI492312B (zh) 2015-07-11
US7977214B2 (en) 2011-07-12
JP2010272715A (ja) 2010-12-02
JP5546794B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
KR101736260B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
JP5802343B2 (ja) 薄膜トランジスタ
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
KR101792258B1 (ko) 박막 트랜지스터 및 그 제조 방법
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US9793413B2 (en) Metal oxide thin film transistor having channel protection layer
JP2011100091A (ja) 有機電界発光表示装置の製造方法
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP5424724B2 (ja) 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
JP2010205923A (ja) 電界効果型トランジスタの製造方法
US9269637B2 (en) Thin film transistor substrate
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011216606A (ja) 薄膜トランジスタの製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JPWO2019106896A1 (ja) 薄膜トランジスタ
TW201508926A (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
TW201436231A (zh) 薄膜場效型電晶體
TWI517412B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant