JP2013012610A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2013012610A JP2013012610A JP2011144794A JP2011144794A JP2013012610A JP 2013012610 A JP2013012610 A JP 2013012610A JP 2011144794 A JP2011144794 A JP 2011144794A JP 2011144794 A JP2011144794 A JP 2011144794A JP 2013012610 A JP2013012610 A JP 2013012610A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- insulating layer
- gate insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、低温かつ簡便で安価な製造工程により作製可能であり、トランジスタ特性に優れる、ダブルゲート構造を有する薄膜トランジスタおよびその製造方法を提供することを主目的とする。
【解決手段】本発明は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有することを特徴とする薄膜トランジスタを提供する。
【選択図】図１
【解決手段】本発明は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有することを特徴とする薄膜トランジスタを提供する。
【選択図】図１
Description
本発明は、酸化物半導体を用いたダブルゲート構造を有する薄膜トランジスタおよびその製造方法に関するものである。
一般に、薄膜トランジスタとしては、ガラス基板上にアモルファスシリコンやポリシリコンの薄膜を形成し、これを半導体層として用いるものが知られている。
近年、フラットパネルディスプレイの可撓性、薄型化、軽量化、耐破損性等の向上が求められており、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みが行われている。しかしながら、アモルファスシリコンやポリシリコンの薄膜を形成する際には３００℃以上の高温での成膜を要するため、ガラス基板に比べて耐熱性が低い樹脂基板を用いることは困難である。
最近、スパッタリング法等の室温で成膜可能な酸化物半導体を用いた薄膜トランジスタの開発が活発に行われている。一方、酸化物半導体は低温で成膜可能であるものの、オン／オフ比が小さい、閾値電圧の変化が生じ易い等、トランジスタ特性に改善すべき点がある。そこで、酸化物半導体の成膜後、熱処理を施すことによってトランジスタ特性を改善することが提案されている。
しかしながら、トランジスタ特性を改善するために熱処理を行う場合、樹脂基板の耐熱性は高くても２００℃程度であるため、２００℃以下で熱処理を行う必要がある。一方、熱処理温度を低くすると、薄膜トランジスタの駆動時の閾値電圧の変化量が増大し、信頼性が低下してしまうといった問題がある。
しかしながら、トランジスタ特性を改善するために熱処理を行う場合、樹脂基板の耐熱性は高くても２００℃程度であるため、２００℃以下で熱処理を行う必要がある。一方、熱処理温度を低くすると、薄膜トランジスタの駆動時の閾値電圧の変化量が増大し、信頼性が低下してしまうといった問題がある。
このような問題点を解決するために、２００℃以下の比較的低温で酸化物半導体を用いた薄膜トランジスタを作製する手法が種々提案されている（例えば特許文献１〜３参照）。
特許文献１には、ゲート絶縁層をＩＣＰ−ＣＶＤ法またはＥＣＲ−ＣＶＤ法により形成することにより、さらには酸化物半導体層をスパッタリング法により形成することにより、全製造工程を２００℃以下の温度条件下にて行う方法が提案されている。
特許文献２には、基板温度２００℃以下で酸化物半導体層を形成した後、酸化処理する方法が開示されている。
特許文献３には、スパッタリング法によって酸化物半導体層を形成した後、酸素含有雰囲気で１００℃以上２００℃以下の熱処理を行う方法が開示されている。
特許文献１には、ゲート絶縁層をＩＣＰ−ＣＶＤ法またはＥＣＲ−ＣＶＤ法により形成することにより、さらには酸化物半導体層をスパッタリング法により形成することにより、全製造工程を２００℃以下の温度条件下にて行う方法が提案されている。
特許文献２には、基板温度２００℃以下で酸化物半導体層を形成した後、酸化処理する方法が開示されている。
特許文献３には、スパッタリング法によって酸化物半導体層を形成した後、酸素含有雰囲気で１００℃以上２００℃以下の熱処理を行う方法が開示されている。
一方、樹脂基板は熱によって大きな寸法変化が生じるという問題もある。したがって、２００℃以下であっても寸法変化の点で課題があり、薄膜トランジスタの製造工程のさらなる低温化が望まれている。
また、酸化物半導体では酸素欠損によりキャリアが生成することが知られており、キャリア濃度を制御して、酸化物半導体層とソース電極およびドレイン電極との接触抵抗を小さくすることが提案されている。
例えば特許文献４には、低抵抗化された酸化物半導体層上にソース電極およびドレイン電極を形成し、ソース電極およびドレイン電極で覆われていない酸化物半導体層のチャネル領域に酸化処理を行い、チャネル領域を高抵抗化する方法が開示されている。特許文献４によれば、酸化処理としては酸素ラジカル処理や加熱処理が挙げられており、酸素ラジカル処理および加熱処理を併用することが好ましいとされている。しかしながら、加熱処理での加熱温度は最高で６００℃とされており、上述の樹脂基板の耐熱性や寸法変化の問題がある。さらに、特許文献４に記載の方法では、薄膜トランジスタの構造が制限されてしまうといった問題もある。
また特許文献５には、まず酸化物半導体層上に酸化性ガスが含まれない雰囲気で第１の絶縁層を形成して、酸化物半導体層の全面を低抵抗化し、次いで第１の絶縁層をパターニングして、酸化物半導体層のチャネル領域を露出し、続いて第１の絶縁層がパターニングされた酸化物半導体層上に酸化性ガスが含まれる雰囲気で第２の絶縁層を形成して、酸化物半導体層のチャネル領域を高抵抗化する方法が開示されている。しかしながら、特許文献５に記載の方法では、製造工程が煩雑であり、歩留り低下やコスト上昇につながる。
例えば特許文献４には、低抵抗化された酸化物半導体層上にソース電極およびドレイン電極を形成し、ソース電極およびドレイン電極で覆われていない酸化物半導体層のチャネル領域に酸化処理を行い、チャネル領域を高抵抗化する方法が開示されている。特許文献４によれば、酸化処理としては酸素ラジカル処理や加熱処理が挙げられており、酸素ラジカル処理および加熱処理を併用することが好ましいとされている。しかしながら、加熱処理での加熱温度は最高で６００℃とされており、上述の樹脂基板の耐熱性や寸法変化の問題がある。さらに、特許文献４に記載の方法では、薄膜トランジスタの構造が制限されてしまうといった問題もある。
また特許文献５には、まず酸化物半導体層上に酸化性ガスが含まれない雰囲気で第１の絶縁層を形成して、酸化物半導体層の全面を低抵抗化し、次いで第１の絶縁層をパターニングして、酸化物半導体層のチャネル領域を露出し、続いて第１の絶縁層がパターニングされた酸化物半導体層上に酸化性ガスが含まれる雰囲気で第２の絶縁層を形成して、酸化物半導体層のチャネル領域を高抵抗化する方法が開示されている。しかしながら、特許文献５に記載の方法では、製造工程が煩雑であり、歩留り低下やコスト上昇につながる。
ところで、近年、薄膜トランジスタの性能を向上できることから、ダブルゲート構造を有する薄膜トランジスタが注目されている（例えば特許文献６参照）。
特許文献６には、酸化物半導体を用いたダブルゲート構造を有する薄膜トランジスタおよびその製造方法が開示されている。特許文献６によれば、酸化物半導体層上に第２ゲート絶縁層を形成する際の第２ゲート絶縁層の成膜方法としては、ＣＶＤ法やスパッタ法が例示されている。しかしながら、ＣＶＤ法では、成膜時に基板加熱を必要とするため、樹脂基板を用いることができない。また、スパッタ法では、酸化物半導体が大きなダメージを受けて酸素欠損が生じるので、その酸素欠損を補償するために上述のような高温での熱処理が必要となるため、樹脂基板には向いていない。
本発明は、上記問題点に鑑みてなされたものであり、ダブルゲート構造を有する薄膜トランジスタにおいて、低温かつ簡便で安価な製造工程により作製可能であり、トランジスタ特性に優れる薄膜トランジスタおよびその製造方法を提供することを主目的とするものである。
上記目的を達成するために、本発明は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有することを特徴とする薄膜トランジスタを提供する。
本発明によれば、第２ゲート絶縁層は絶縁性有機材料を含んでいるので塗布法により形成可能であり、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば１５０℃以下の低温とすることが可能である。また本発明によれば、酸化物半導体層は低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有しているが、酸化物半導体層の低抵抗領域は、例えば酸化物半導体層上にフォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化することにより形成することができる。そのため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがない。したがって本発明においては、低温かつ簡便で安価な製造工程により製造可能であり、トランジスタ特性に優れる、ダブルゲート構造を有する薄膜トランジスタとすることが可能となる。
上記発明においては、上記基板が樹脂基板であることが好ましい。本発明の薄膜トランジスタは低温の製造工程により製造可能であるので、熱による樹脂基板の寸法変化を抑制することが可能であり、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することができる。
また本発明においては、上記第１ゲート電極が形成されている第１ゲート電極形成領域と、上記チャネル領域とが同一形状であることが好ましい。第１ゲート電極形成領域およびチャネル領域が同一形状であれば、第１ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第１ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができるからである。
また本発明は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成された第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有する薄膜トランジスタの製造方法であって、第１ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、上記フォトレジストパターンを除去するフォトレジストパターン除去工程と、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する第２ゲート絶縁層形成工程とを有することを特徴とする薄膜トランジスタの製造方法を提供する。
本発明によれば、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上に第２ゲート絶縁層を形成するので、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば１５０℃以下の低温とすることが可能である。また本発明によれば、上記のフォトレジストパターン形成工程、低抵抗化工程およびフォトレジストパターン除去工程を行うことにより、低抵抗領域および高抵抗領域を有する酸化物半導体層を得ることができるので、従来のように低抵抗領域および高抵抗領域を形成するために煩雑な工程を経ることがない。したがって本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能である。
上記発明においては、上記第２ゲート絶縁層形成工程にて、塗布法により上記第２ゲート絶縁層を形成することが好ましい。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることが可能である。
また本発明においては、上記低抵抗化工程にて、プラズマ処理を行うことが好ましい。プラズマ処理であれば、イオン注入装置等の高価な装置が不要であり、製造コストのさらなる削減が可能である。
さらに本発明においては、上記フォトレジストパターン形成工程にて、上記酸化物半導体層上にフォトレジスト層を形成した後、上記基板側から露光し、上記フォトレジストパターンを形成することが好ましい。この場合、第１ゲート電極をマスクとしてフォトレジスト層を露光することができるので、薄膜トランジスタの製造工程で使用するマスク数を減らすことができ、工程数を削減し、製造コストを低減することができる。また、低抵抗化工程では、第１ゲート電極が形成されている第１ゲート電極形成領域と酸化物半導体層のチャネル領域とが同一形状となるように、低抵抗領域のソースコンタクト領域およびドレインコンタクト領域を形成することができるので、第１ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第１ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができる。
本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能であるという効果を奏する。
以下、本発明の薄膜トランジスタおよびその製造方法について詳細に説明する。
Ａ．薄膜トランジスタ
まず、本発明の薄膜トランジスタについて説明する。
本発明の薄膜トランジスタは、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有することを特徴とするものである。
まず、本発明の薄膜トランジスタについて説明する。
本発明の薄膜トランジスタは、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有することを特徴とするものである。
本発明の薄膜トランジスタについて図面を参照しながら説明する。
図１は、本発明の薄膜トランジスタの一例を示す概略断面図である。図１に例示する薄膜トランジスタ１は、基板２と、基板２上に形成された第１ゲート電極３と、第１ゲート電極３を覆うように形成された第１ゲート絶縁層４と、第１ゲート絶縁層４上に形成され、ソースコンタクト領域１５Ｓ、ドレインコンタクト領域１５Ｄ、チャネル領域１５Ｃを有する酸化物半導体層５と、酸化物半導体層５上に形成され、絶縁性有機材料を含む第２ゲート絶縁層６と、第２ゲート絶縁層６上にスルーホールを介してソースコンタクト領域１５Ｓに接するように形成されたソース電極７と、第２ゲート絶縁層６上にスルーホールを介してドレインコンタクト領域１５Ｄに接するように形成されたドレイン電極８と、第２ゲート絶縁層６上に形成された第２ゲート電極９とを有している。酸化物半導体層５では、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは低抵抗領域、チャネル領域１５Ｃは高抵抗領域であり、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは酸化物半導体層５が低抵抗化された領域である。この薄膜トランジスタ１はダブルゲート構造を有している。
図１は、本発明の薄膜トランジスタの一例を示す概略断面図である。図１に例示する薄膜トランジスタ１は、基板２と、基板２上に形成された第１ゲート電極３と、第１ゲート電極３を覆うように形成された第１ゲート絶縁層４と、第１ゲート絶縁層４上に形成され、ソースコンタクト領域１５Ｓ、ドレインコンタクト領域１５Ｄ、チャネル領域１５Ｃを有する酸化物半導体層５と、酸化物半導体層５上に形成され、絶縁性有機材料を含む第２ゲート絶縁層６と、第２ゲート絶縁層６上にスルーホールを介してソースコンタクト領域１５Ｓに接するように形成されたソース電極７と、第２ゲート絶縁層６上にスルーホールを介してドレインコンタクト領域１５Ｄに接するように形成されたドレイン電極８と、第２ゲート絶縁層６上に形成された第２ゲート電極９とを有している。酸化物半導体層５では、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは低抵抗領域、チャネル領域１５Ｃは高抵抗領域であり、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは酸化物半導体層５が低抵抗化された領域である。この薄膜トランジスタ１はダブルゲート構造を有している。
図２は、本発明の薄膜トランジスタの他の例を示す概略断面図である。図２に例示する薄膜トランジスタ１は、基板２と、基板２上に形成された第１ゲート電極３と、第１ゲート電極３を覆うように形成された第１ゲート絶縁層４と、第１ゲート絶縁層４上に形成され、ソースコンタクト領域１５Ｓ、ドレインコンタクト領域１５Ｄ、チャネル領域１５Ｃを有する酸化物半導体層５と、酸化物半導体層５上にソースコンタクト領域１５Ｓに接して形成されたソース電極７と、酸化物半導体層５上にドレインコンタクト領域１５Ｄに接して形成されたドレイン電極８と、酸化物半導体層５、ソース電極７およびドレイン電極８上に形成され、絶縁性有機材料を含む第２ゲート絶縁層６と、第２ゲート絶縁層６上に形成された第２ゲート電極９とを有している。酸化物半導体層５では、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは低抵抗領域、チャネル領域１５Ｃは高抵抗領域であり、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは酸化物半導体層５が低抵抗化された領域である。また、第１ゲート電極３に対してチャネル領域１５Ｃ、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄの位置が自動的に決まるセルフアライン構造となっており、チャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状となっている。この薄膜トランジスタ１はダブルゲート構造を有し、またトップコンタクト構造を有している。
図３は、本発明の薄膜トランジスタの他の例を示す概略断面図である。図３に例示する薄膜トランジスタ１は、基板２と、基板２上に形成された第１ゲート電極３と、第１ゲート電極３を覆うように形成された第１ゲート絶縁層４と、第１ゲート絶縁層４上に形成されたソース電極７およびドレイン電極８と、ソース電極７にソースコンタクト領域１５Ｓが接し、ドレイン電極８にドレインコンタクト領域１５Ｄが接するように形成された、ソースコンタクト領域１５Ｓ、ドレインコンタクト領域１５Ｄ、チャネル領域１５Ｃを有する酸化物半導体層５と、酸化物半導体層５、ソース電極７およびドレイン電極８上に形成され、絶縁性有機材料を含む第２ゲート絶縁層６と、第２ゲート絶縁層６上に形成された第２ゲート電極９とを有している。酸化物半導体層５では、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは低抵抗領域、チャネル領域１５Ｃは高抵抗領域であり、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄは酸化物半導体層５が低抵抗化された領域である。また、第１ゲート電極３に対してチャネル領域１５Ｃの位置が自動的に決まるセルフアライン構造となっており、チャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状となっている。この薄膜トランジスタ１はダブルゲート構造を有し、またボトムコンタクト構造を有している。
なお、図３に例示する薄膜トランジスタにおいては、ソース電極７およびドレイン電極８上に位置する酸化物半導体層５の領域は高抵抗領域となるが、ソース電極７およびドレイン電極８は側面がそれぞれソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄに接しているので、トランジスタ特性に問題はない。
なお、図３に例示する薄膜トランジスタにおいては、ソース電極７およびドレイン電極８上に位置する酸化物半導体層５の領域は高抵抗領域となるが、ソース電極７およびドレイン電極８は側面がそれぞれソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄに接しているので、トランジスタ特性に問題はない。
本発明によれば、第２ゲート絶縁層は絶縁性有機材料を含んでいるので塗布法により形成可能であり、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば１５０℃以下の低温とすることが可能である。また本発明によれば、酸化物半導体層は低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有しているが、酸化物半導体層の低抵抗領域は、例えば酸化物半導体層上にフォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化することにより形成することができる。そのため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがないので、歩留まりの低下を招くことなく、高い生産性を有する薄膜トランジスタとすることができる。したがって本発明においては、低温かつ簡便で安価な製造工程により製造可能であり、オン／オフ比、閾値電圧、移動度等のトランジスタ特性に優れる、ダブルゲート構造を有する薄膜トランジスタとすることが可能となる。
また、本発明の薄膜トランジスタは、例えば１５０℃以下の低温の製造工程により製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合には熱による寸法変化を抑制することができる。ダブルゲート構造を有する薄膜トランジスタは高精細化が可能であるという利点を有することから、低温で製造可能な薄膜トランジスタとすることにより、樹脂基板の熱膨張に依存した位置ずれを抑制し、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することが可能となる。
さらに、樹脂基板を使用することが可能であるため、ロール・ツー・ロール製造技術への展開が可能であり、本発明の薄膜トランジスタを用いることにより、大面積の回路基板を低コストで製造することが可能となる。
また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブル化が可能であり、フラットパネルディスプレイに好適である。
さらに、樹脂基板を使用することが可能であるため、ロール・ツー・ロール製造技術への展開が可能であり、本発明の薄膜トランジスタを用いることにより、大面積の回路基板を低コストで製造することが可能となる。
また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブル化が可能であり、フラットパネルディスプレイに好適である。
さらに、本発明の薄膜トランジスタは、２つのゲート電極を備え、ダブルゲート構造を有するので、大電流化や高精細化等の高機能化を実現することが可能である。また、第１ゲート電極および第２ゲート電極を個別に制御することで、閾値電圧を調整することが可能である。
また、第１ゲート電極および第２ゲート電極によって酸化物半導体層を遮光することができ、光照射、中でも紫外光照射、特に紫外光および可視光照射による薄膜トランジスタの特性変化を抑制することができる。
また、酸化物半導体層を挟んで第１ゲート絶縁層および第１ゲート電極と第２ゲート絶縁層および第２ゲート電極とが形成されているので、酸化物半導体層のチャネル領域を保護することができる。例えば、第１ゲート電極および第２ゲート電極が金属材料からなるものである場合には、水分や酸素に対するバリア性が高いので、酸化物半導体層を保護し、水分や酸素による特性劣化を抑制することができる。また、特に、図１に例示するように、酸化物半導体層５上に第２ゲート絶縁層６が形成され、第２ゲート絶縁層６上にソース電極７およびドレイン電極８が形成されている場合には、不純物等によるチャネル領域の汚染を防止することができる。
また、第１ゲート電極および第２ゲート電極によって酸化物半導体層を遮光することができ、光照射、中でも紫外光照射、特に紫外光および可視光照射による薄膜トランジスタの特性変化を抑制することができる。
また、酸化物半導体層を挟んで第１ゲート絶縁層および第１ゲート電極と第２ゲート絶縁層および第２ゲート電極とが形成されているので、酸化物半導体層のチャネル領域を保護することができる。例えば、第１ゲート電極および第２ゲート電極が金属材料からなるものである場合には、水分や酸素に対するバリア性が高いので、酸化物半導体層を保護し、水分や酸素による特性劣化を抑制することができる。また、特に、図１に例示するように、酸化物半導体層５上に第２ゲート絶縁層６が形成され、第２ゲート絶縁層６上にソース電極７およびドレイン電極８が形成されている場合には、不純物等によるチャネル領域の汚染を防止することができる。
以下、本発明の薄膜トランジスタにおける各構成について説明する。
１．酸化物半導体層
本発明における酸化物半導体層は、第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有するものである。
本発明における酸化物半導体層は、第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを有するものである。
酸化物半導体層に用いられる半導体材料としては、酸化物半導体であれば特に限定されるものではなく、例えば、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ）、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化マグネシウム（ＭｇＯ）、酸化タングステン（ＷＯ）、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＧａＺｎＭｇＯ系、ＩｎＡｌＺｎＯ系、ＩｎＦｅＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系が挙げられる。
低抵抗領域および高抵抗領域としては、低抵抗領域の抵抗率が高抵抗領域の抵抗率よりも低ければよく、すなわち低抵抗領域のキャリア濃度が高抵抗領域のキャリア濃度よりも大きければよい。低抵抗領域の抵抗率およびキャリア濃度は、酸化物半導体層とソース電極およびドレイン電極との接触抵抗を小さくすることが可能な抵抗率およびキャリア濃度であればよい。また、高抵抗領域の抵抗率およびキャリア濃度は、良好なトランジスタ特性が得られる抵抗率およびキャリア濃度であればよい。
ソースコンタクト領域およびドレインコンタクト領域は低抵抗領域であり、チャネル領域は高抵抗領域である。ソースコンタクト領域、ドレインコンタクト領域、チャネル領域の形状としては、第１ゲート電極および第２ゲート電極間にチャネル領域が挟まれるように各領域を配置することができる形状であればよく、任意の形状とすることができる。
中でも、図２〜図４に例示するように、高抵抗領域であるチャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状であることが好ましい。チャネル領域および第１ゲート電極形成領域が同一形状であれば、第１ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第１ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができるからである。
中でも、図２〜図４に例示するように、高抵抗領域であるチャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状であることが好ましい。チャネル領域および第１ゲート電極形成領域が同一形状であれば、第１ゲート電極形成領域とソースコンタクト領域およびドレインコンタクト領域とを重ならないようにすることができ、第１ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができるからである。
酸化物半導体層の形成方法としては、上記半導体材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記半導体材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような酸化物半導体層の形成方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法を用いることができる。
上記半導体材料を成膜する際の雰囲気としては、酸素を含む雰囲気とすることが好ましい。また、アルゴン等の不活性ガスが含まれていてもよい。中でも、酸素の割合は多いほど好ましく、酸素１００％の雰囲気とすることが好ましい。
半導体材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして酸化物半導体層をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、半導体材料に応じて適宜選択される。
なお、低抵抗領域および高抵抗領域の形成方法については、後述の「Ｂ．薄膜トランジスタの製造方法」の項に詳しく記載するので、ここでの説明は省略する。
酸化物半導体層の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、１０ｎｍ〜７５ｎｍ程度に設定することができる。
２．第２ゲート絶縁層
本発明における第２ゲート絶縁層は、上記酸化物半導体層上に形成され、絶縁性有機材料を含むものである。
本発明における第２ゲート絶縁層は、上記酸化物半導体層上に形成され、絶縁性有機材料を含むものである。
第２ゲート絶縁層に用いられる絶縁性有機材料としては、上記酸化物半導体層に酸素欠損を発生させないような方法により成膜可能な材料であればよいが、中でも、塗布法により成膜可能な材料であることが好ましい。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。このような絶縁性有機材料としては、具体的には、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を用いることができる。フッ素系樹脂を用いた場合には、酸化物半導体層と第２ゲート絶縁層との界面特性を良好なものとすることができる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第２ゲート絶縁層のパターニングが容易となるからである。
第２ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性有機材料の種類に応じて適宜選択される。中でも、第２ゲート絶縁層の形成方法は、上記絶縁性有機材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第２ゲート絶縁層の形成方法としては、例えば、塗布法や、ＤＣスパッタリング法、対向ターゲット式スパッタリング法、ＩＣＰ−ＣＶＤ法等を用いることができる。
特に、塗布法が好ましく用いられる。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。
特に、塗布法が好ましく用いられる。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。
塗布法により第２ゲート絶縁層を形成する場合には、通常、成膜後に上述の樹脂を固めるベイク工程が行われる。ベイク温度としては１５０℃以下であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。
また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第２ゲート絶縁層を形成する際のベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。
なお、ベイク工程については、後述の「Ｂ．薄膜トランジスタの製造方法」の項に詳しく記載するので、ここでの説明は省略する。
また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第２ゲート絶縁層を形成する際のベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。
なお、ベイク工程については、後述の「Ｂ．薄膜トランジスタの製造方法」の項に詳しく記載するので、ここでの説明は省略する。
絶縁性有機材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性有機材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第２ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
第２ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば５０ｎｍ〜１μｍ程度で設定することができる。
３．第１ゲート絶縁層
本発明における第１ゲート絶縁層は、第１ゲート電極を覆うように形成されるものである。
本発明における第１ゲート絶縁層は、第１ゲート電極を覆うように形成されるものである。
第１ゲート絶縁層に用いられる絶縁性材料としては、薄膜トランジスタのゲート絶縁層に一般的に用いられるものを使用することができ、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。絶縁性有機材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第１ゲート絶縁層のパターニングが容易だからである。
第１ゲート絶縁層の形成方法としては、上記絶縁性材料の種類に応じて適宜選択されるものであり、中でも、上記絶縁性材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第１ゲート絶縁層の形成方法としては、例えば、ＩＣＰ−ＣＶＤ法等のＣＶＤ法や、スパッタリング法等のＰＶＤ法等のドライプロセス、および、塗布法等のウェットプロセスが用いられる。
ドライプロセスにより上記絶縁性材料を成膜する際の雰囲気としては、酸素を含む雰囲気であることが好ましい。また、アルゴン等の不活性ガスが含まれていてもよい。酸素の割合は多いほど好ましく、中でも酸素１００％の雰囲気であることが好ましい。
絶縁性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第１ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、絶縁性材料に応じて適宜選択される。
第１ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば１００ｎｍ〜３００ｎｍ程度で設定することができる。
４．ソース電極およびドレイン電極
本発明において、ソース電極は上記酸化物半導体層のソースコンタクト領域に接して形成されるものであり、ドレイン電極は上記酸化物半導体層のドレインコンタクト領域に接して形成されるものである。
本発明において、ソース電極は上記酸化物半導体層のソースコンタクト領域に接して形成されるものであり、ドレイン電極は上記酸化物半導体層のドレインコンタクト領域に接して形成されるものである。
ソース電極およびドレイン電極の形成位置としては、図１に例示するようにソース電極７およびドレイン電極８が第２ゲート絶縁層６上に形成されていてもよく、図２に例示するようにソース電極７およびドレイン電極８が酸化物半導体層５上に形成されていてもよい。中でも、ソース電極およびドレイン電極は第２ゲート絶縁層上に形成されていることが好ましい。第２ゲート絶縁層によって酸化物半導体層のチャネル領域の汚染を防止することができるからである。
ソース電極およびドレイン電極に用いられる導電性材料としては、薄膜トランジスタのソース電極およびドレイン電極に一般的に用いられるものを使用することができ、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯ、ＭｏＯｘ、ＮｉＯｘ、ＴｉＯｘ等の金属材料が挙げられる。これらの導電性材料は１種単独で用いてもよく２種以上を積層してもよい。
中でも、酸化物半導体層のソースコンタクト領域およびドレインコンタクト領域との接触が良好になることから、Ｔｉ、Ｍｏが好ましく用いられる。また、電気抵抗を低くするために、ＴｉおよびＡｌが順に積層されていてもよい。
また、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、塗布法により成膜可能な材料が好ましく、具体的には、ＡｇコロイドやＡｕコロイドが挙げられる。
中でも、酸化物半導体層のソースコンタクト領域およびドレインコンタクト領域との接触が良好になることから、Ｔｉ、Ｍｏが好ましく用いられる。また、電気抵抗を低くするために、ＴｉおよびＡｌが順に積層されていてもよい。
また、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、塗布法により成膜可能な材料が好ましく、具体的には、ＡｇコロイドやＡｕコロイドが挙げられる。
ソース電極およびドレイン電極の形成方法としては、本発明の薄膜トランジスタの構造により適宜選択されるものであり、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。
ソース電極およびドレイン電極が第２ゲート絶縁層上に形成されている場合または第１ゲート絶縁層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記導電性材料の種類に応じて適宜選択され、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法を用いることができる。
一方、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、例えば、ＤＣスパッタリング法、対向ターゲット式スパッタリング法、ＥＣＲスパッタリング、塗布法等を用いることができる。中でも、ソース電極およびドレイン電極形成時の酸化物半導体層のダメージを大幅に低減し、酸素欠損の発生を大きく抑制することができることから、塗布法が好ましい。
ソース電極およびドレイン電極が第２ゲート絶縁層上に形成されている場合または第１ゲート絶縁層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記導電性材料の種類に応じて適宜選択され、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法を用いることができる。
一方、ソース電極およびドレイン電極が酸化物半導体層上に形成されている場合、ソース電極およびドレイン電極の形成方法は、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、例えば、ＤＣスパッタリング法、対向ターゲット式スパッタリング法、ＥＣＲスパッタリング、塗布法等を用いることができる。中でも、ソース電極およびドレイン電極形成時の酸化物半導体層のダメージを大幅に低減し、酸素欠損の発生を大きく抑制することができることから、塗布法が好ましい。
導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてソース電極およびドレイン電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
ソース電極およびドレイン電極の厚みは５０ｎｍ〜２００ｎｍ程度に設定することができる。
５．第２ゲート電極
本発明における第２ゲート電極は、上記第２ゲート絶縁層上に形成されるものである。
本発明における第２ゲート電極は、上記第２ゲート絶縁層上に形成されるものである。
第２ゲート電極に用いられる導電性材料としては、ダブルゲート構造を有する薄膜トランジスタの上部ゲート電極に一般的に用いられるものを使用することができ、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ等の金属やＩＺＯ、ＩＴＯ、ＭｏＯｘ、ＮｉＯｘ、ＴｉＯｘ等の金属酸化物等の金属材料が挙げられる。これらの金属材料は１種単独で用いてもよく２種以上を積層してもよい。
中でも、図１に例示するように第２ゲート絶縁層６上に第２ゲート電極９、ソース電極７およびドレイン電極８が形成されている場合には、第２ゲート電極、ソース電極およびドレイン電極を同時に形成し、製造工程を簡素化できることから、第２ゲート電極に用いられる導電性材料は、上記のソース電極およびドレイン電極に用いられる導電性材料と同一であることが好ましい。
中でも、図１に例示するように第２ゲート絶縁層６上に第２ゲート電極９、ソース電極７およびドレイン電極８が形成されている場合には、第２ゲート電極、ソース電極およびドレイン電極を同時に形成し、製造工程を簡素化できることから、第２ゲート電極に用いられる導電性材料は、上記のソース電極およびドレイン電極に用いられる導電性材料と同一であることが好ましい。
また、第２ゲート電極は遮光機能を有することが好ましく、中でも紫外光、特に紫外光および可視光に対して遮光性を有することが好ましい。第２ゲート電極によって酸化物半導体層を遮光し、酸化物半導体層への紫外光や可視光の照射による薄膜トランジスタの特性変化を抑制することができるからである。この場合、第２ゲート絶縁層を構成する導電性材料としては、Ａｌ、Ｃｕ、Ｔｉ等の金属材料が好ましく用いられる。これらの金属材料は１種単独で用いてもよく２種以上を積層してもよい。
第２ゲート電極の形成方法としては、上記導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第２ゲート電極の形成方法としては、例えば、ＩＣＰ−ＣＶＤ法等のＣＶＤ法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等を用いることができる。
導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして第２ゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして第２ゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
第２ゲート電極の厚みは５０ｎｍ〜２００ｎｍ程度に設定することができる。
６．第１ゲート電極
本発明における第１ゲート電極は基板上に形成されるものである。
本発明における第１ゲート電極は基板上に形成されるものである。
第１ゲート電極に用いられる導電性材料としては、ダブルゲート構造を有する薄膜トランジスタの下部ゲート電極に一般的に用いられるものを使用することができ、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ等の金属材料が挙げられる。これらの金属材料は１種単独で用いてもよく２種以上を積層してもよい。
また、第１ゲート電極は遮光機能を有することが好ましく、特に紫外光に対して遮光性を有することが好ましい。第１ゲート電極によって酸化物半導体層を遮光し、酸化物半導体層への紫外光照射による薄膜トランジスタの特性変化を抑制することができるからである。この場合、第１ゲート絶縁層を構成する導電性材料としては、Ａｌ、Ｃｕ、Ｔｉ等の金属材料が好ましく用いられる。これらの金属材料は１種単独で用いてもよく２種以上を積層してもよい。
第１ゲート電極の形成方法としては、上記導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも、上記導電性材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第１ゲート電極の形成方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等を用いることができる。
導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして第１ゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
第１ゲート電極の厚みは５０ｎｍ〜２００ｎｍ程度に設定することができる。
７．基板
本発明に用いられる基板は、上記の第１ゲート電極、第１ゲート絶縁層、酸化物半導体層、第２ゲート絶縁層、第２ゲート電極、ソース電極およびドレイン電極を支持するものである。
本発明に用いられる基板は、上記の第１ゲート電極、第１ゲート絶縁層、酸化物半導体層、第２ゲート絶縁層、第２ゲート電極、ソース電極およびドレイン電極を支持するものである。
基板は、薄膜トランジスタの用途等に応じて適宜選択される。基板の材料としては、例えば、ガラス、金属、セラミック、樹脂等が挙げられる。また、基板は、ガラス基板等の可撓性を有さないリジットな基板であってもよく、フィルム状の樹脂基板等の可撓性を有するフレキシブルな基板であってもよい。
中でも、基板は樹脂基板であることが好ましい。本発明の薄膜トランジスタは低温の製造工程により製造可能であるので、熱による樹脂基板の寸法変化を抑制することが可能であり、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することができる。また、ロール・ツー・ロール製造技術への展開が可能であり、本発明の薄膜トランジスタを用いることにより、大面積の回路基板を低コストで製造することができる。さらに、フレキシブル化が可能となる。
樹脂基板の材料としては、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリイミド、ポリエーテルエーテルケトン、ポリフェニレンサルファイド、ポリエーテルイミド、ポリアリレート、アリルジグリコールカーボネート、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等を挙げることができる。また、樹脂基板は単層であってもよく複数の層が積層された積層体であってもよい。
また、樹脂基板の場合、基板は枚葉であってもよく長尺であってもよい。長尺の基板を用いる場合には、上述のようにロール・ツー・ロールにより製造可能な薄膜トランジスタとすることができる。
樹脂基板の厚みは、本発明の薄膜トランジスタの用途等によって異なるが、１ｍｍ以下であることが好ましく、中でも５０μｍ〜７００μｍの範囲内であることが好ましい。なお、樹脂基板が複数の層が積層されたものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
８．薄膜トランジスタ
本発明の薄膜トランジスタとしては、ダブルゲート構造を有するものであればよい。中でも、図１に例示するように第２ゲート絶縁層上にソース電極およびドレイン電極が形成されている構造が好ましい。
また、本発明の薄膜トランジスタの用途としては、例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置等を挙げることができる。
本発明の薄膜トランジスタとしては、ダブルゲート構造を有するものであればよい。中でも、図１に例示するように第２ゲート絶縁層上にソース電極およびドレイン電極が形成されている構造が好ましい。
また、本発明の薄膜トランジスタの用途としては、例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置等を挙げることができる。
Ｂ．薄膜トランジスタの製造方法
次に、本発明の薄膜トランジスタの製造方法について説明する。
本発明の薄膜トランジスタの製造方法は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成された第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有する薄膜トランジスタの製造方法であって、第１ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、上記フォトレジストパターンを除去するフォトレジストパターン除去工程と、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する第２ゲート絶縁層形成工程とを有することを特徴としている。
次に、本発明の薄膜トランジスタの製造方法について説明する。
本発明の薄膜トランジスタの製造方法は、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、上記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、上記ソースコンタクト領域に接して形成されたソース電極と、上記ドレインコンタクト領域に接して形成されたドレイン電極と、上記酸化物半導体層上に形成された第２ゲート絶縁層と、上記第２ゲート絶縁層上に形成された第２ゲート電極とを有する薄膜トランジスタの製造方法であって、第１ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、上記フォトレジストパターンを除去するフォトレジストパターン除去工程と、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する第２ゲート絶縁層形成工程とを有することを特徴としている。
本発明の薄膜トランジスタの製造方法について図面を参照しながら説明する。
図５（ａ）〜（ｅ）および図６（ａ）〜（ｂ）は、本発明の薄膜トランジスタの製造方法の一例を示す工程図である。まず、基板２上に導電性材料を成膜してゲート電極を形成し、ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとしてゲート電極をエッチングし、図５（ａ）に示すように第１ゲート電極３をパターニングする、第１ゲート電極形成工程を行う。次に、図５（ｂ）に示すように第１ゲート電極３を覆うように第１ゲート絶縁層４を形成し、パターニングする、第１ゲート絶縁層形成工程を行う。次いで、第１ゲート絶縁層４上に酸化物半導体層を形成し、酸化物半導体層上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして酸化物半導体層をエッチングし、図５（ｃ）に示すように酸化物半導体層５をパターニングする、酸化物半導体層形成工程を行う。次に、酸化物半導体層５上にフォトレジスト層を形成し、露光および現像して図５（ｄ）に示すようにフォトレジストパターン１１を形成する、フォトレジストパターン形成工程を行う。続いて、図５（ｄ）に示すように、フォトレジストパターン１１で覆われてない部分の酸化物半導体層５にプラズマ１２を照射して低抵抗化し、酸化物半導体層５に低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを形成する、低抵抗化工程を行う。その後、図５（ｅ）に示すように、フォトレジストパターン１１を除去する、フォトレジストパターン除去工程を行う。次に、図６（ａ）に示すように、低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを有する酸化物半導体層５上に、酸化物半導体層５に酸素欠損が発生しないように絶縁性材料を成膜して第２ゲート絶縁層６を形成し、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄの一部が露出するように第２ゲート絶縁層６をパターニングしてスルーホールを形成する、第２ゲート絶縁層形成工程を行う。次いで、第２ゲート絶縁層６上に導電性材料を成膜して導電膜を形成し、導電膜上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして導電膜をエッチングし、図６（ｂ）に示すようにソース電極７、ドレイン電極８および第２ゲート電極９を同時に形成する、ソース電極およびドレイン電極形成工程ならびに第２ゲート電極形成工程を行う。このようにして、ダブルゲート構造を有する薄膜トランジスタ１が得られる。
図５（ａ）〜（ｅ）および図６（ａ）〜（ｂ）は、本発明の薄膜トランジスタの製造方法の一例を示す工程図である。まず、基板２上に導電性材料を成膜してゲート電極を形成し、ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとしてゲート電極をエッチングし、図５（ａ）に示すように第１ゲート電極３をパターニングする、第１ゲート電極形成工程を行う。次に、図５（ｂ）に示すように第１ゲート電極３を覆うように第１ゲート絶縁層４を形成し、パターニングする、第１ゲート絶縁層形成工程を行う。次いで、第１ゲート絶縁層４上に酸化物半導体層を形成し、酸化物半導体層上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして酸化物半導体層をエッチングし、図５（ｃ）に示すように酸化物半導体層５をパターニングする、酸化物半導体層形成工程を行う。次に、酸化物半導体層５上にフォトレジスト層を形成し、露光および現像して図５（ｄ）に示すようにフォトレジストパターン１１を形成する、フォトレジストパターン形成工程を行う。続いて、図５（ｄ）に示すように、フォトレジストパターン１１で覆われてない部分の酸化物半導体層５にプラズマ１２を照射して低抵抗化し、酸化物半導体層５に低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを形成する、低抵抗化工程を行う。その後、図５（ｅ）に示すように、フォトレジストパターン１１を除去する、フォトレジストパターン除去工程を行う。次に、図６（ａ）に示すように、低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを有する酸化物半導体層５上に、酸化物半導体層５に酸素欠損が発生しないように絶縁性材料を成膜して第２ゲート絶縁層６を形成し、ソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄの一部が露出するように第２ゲート絶縁層６をパターニングしてスルーホールを形成する、第２ゲート絶縁層形成工程を行う。次いで、第２ゲート絶縁層６上に導電性材料を成膜して導電膜を形成し、導電膜上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして導電膜をエッチングし、図６（ｂ）に示すようにソース電極７、ドレイン電極８および第２ゲート電極９を同時に形成する、ソース電極およびドレイン電極形成工程ならびに第２ゲート電極形成工程を行う。このようにして、ダブルゲート構造を有する薄膜トランジスタ１が得られる。
図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）および図９（ａ）〜（ｃ）は、本発明の薄膜トランジスタの製造方法の他の例を示す工程図である。まず、基板２上に導電性材料を成膜してゲート電極を形成し、ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとしてゲート電極をエッチングし、図７（ａ）に示すように第１ゲート電極３をパターニングする、第１ゲート電極形成工程を行う。次に、図７（ｂ）に示すように第１ゲート電極３を覆うように第１ゲート絶縁層４を形成し、パターニングする、第１ゲート絶縁層形成工程を行う。次いで、第１ゲート絶縁層４上に酸化物半導体層を形成し、酸化物半導体層上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして酸化物半導体層をエッチングし、図７（ｃ）に示すように酸化物半導体層５をパターニングする、酸化物半導体層形成工程を行う。次に、図７（ｄ）に示すように酸化物半導体層５上にフォトレジスト層１１ａを形成した後、図８（ａ）に示すようにフォトレジスト層１１ａに基板２側から光１３を照射し、すなわち裏面露光し、現像して、図８（ｂ）に示すようにフォトレジストパターン１１ｂを形成する、フォトレジストパターン形成工程を行う。続いて、図８（ｃ）に示すように、フォトレジストパターン１１ｂで覆われてない部分の酸化物半導体層５にプラズマ１２を照射して低抵抗化し、酸化物半導体層５に低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを形成する、低抵抗化工程を行う。その後、図８（ｄ）に示すように、フォトレジストパターン１１ｂを除去する、フォトレジストパターン除去工程を行う。次に、低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを有する酸化物半導体層５上に、導電性材料を成膜して導電膜を形成し、導電膜上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして導電膜をエッチングし、図９（ａ）に示すようにソース電極７およびドレイン電極８を形成する、ソース電極およびドレイン電極形成工程を行う。次に、図９（ｂ）に示すように、酸化物半導体層５、ソース電極７およびドレイン電極８の上に、酸化物半導体層５に酸素欠損が発生しないように絶縁性材料を成膜して第２ゲート絶縁層６を形成し、パターニングする、第２ゲート電極形成工程を行う。次いで、第２ゲート絶縁層６上に導電性材料を成膜して第２ゲート電極を形成し、第２ゲート電極上にフォトレジスト層を形成し、露光および現像して、フォトレジストパターンをマスクとして第２ゲート電極をエッチングし、図９（ｃ）に示すように第２ゲート電極９をパターニングする、第２ゲート電極形成工程を行う。このようにして、ダブルゲート構造を有する薄膜トランジスタ１が得られる。
上記の薄膜トランジスタの製造方法により製造される薄膜トランジスタ１おいては、第１ゲート電極３に対してソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄの位置が自動的に決まるセルフアライン構造となっており、チャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状となっている。
上記の薄膜トランジスタの製造方法により製造される薄膜トランジスタ１おいては、第１ゲート電極３に対してソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄの位置が自動的に決まるセルフアライン構造となっており、チャネル領域１５Ｃは、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と同一形状となっている。
本発明によれば、酸化物半導体層上に、酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成するので、トランジスタ特性を改善したり酸素欠損を補償したりするために従来のような高温の熱処理が必要となる程に第２ゲート絶縁層の形成によって酸化物半導体層に酸素欠損が発生することはない。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、従来のように高温にする必要はなく、例えば１５０℃以下の低温とすることが可能である。
また本発明によれば、上記のフォトレジストパターン形成工程、低抵抗化工程およびフォトレジストパターン除去工程を行うことにより、低抵抗領域および高抵抗領域を有する酸化物半導体層を得ることができるため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがないので、歩留まりを向上させ、生産性を高めることができる。
したがって本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能である。
また本発明によれば、上記のフォトレジストパターン形成工程、低抵抗化工程およびフォトレジストパターン除去工程を行うことにより、低抵抗領域および高抵抗領域を有する酸化物半導体層を得ることができるため、従来のように酸化物半導体層を低抵抗化および高抵抗化するために煩雑な工程を経ることがないので、歩留まりを向上させ、生産性を高めることができる。
したがって本発明においては、低温かつ簡便で安価な製造工程により、ダブルゲート構造を有し、トランジスタ特性に優れる薄膜トランジスタを製造することが可能である。
また、本発明においては、例えば１５０℃以下の低温の製造工程により薄膜トランジスタを製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合に熱による寸法変化を抑制することができる。ダブルゲート構造を有する薄膜トランジスタは高精細化が可能であるという利点を有することから、薄膜トランジスタの製造工程を低温化することにより、樹脂基板の熱膨張に依存した位置ずれを抑制し、ダブルゲート構造を有する薄膜トランジスタの高精細化を実現することが可能となる。
さらに、樹脂基板を使用することが可能であるため、ロール・ツー・ロールにより薄膜トランジスタを製造することができ、低コスト化を図ることができる。
また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブルな薄膜トランジスタを得ることもできる。
さらに、樹脂基板を使用することが可能であるため、ロール・ツー・ロールにより薄膜トランジスタを製造することができ、低コスト化を図ることができる。
また、本発明の薄膜トランジスタは、樹脂基板を用いることができるので、フレキシブルな薄膜トランジスタを得ることもできる。
さらに、本発明においては、酸化物半導体層上フォトレジストパターンを形成し、フォトレジストパターンで覆われてない部分の酸化物半導体層を低抵抗化し、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域と高抵抗領域であるチャネル領域とを形成するので、所望の形状となるようにソースコンタクト領域、ドレインコンタクト領域、チャネル領域を形成することができる。したがって、薄膜トランジスタの設計の自由度が増すという利点を有する。
以下、本発明の薄膜トランジスタの製造方法における各工程について説明する。
１．酸化物半導体層形成工程
本発明における酸化物半導体層形成工程は、第１ゲート絶縁層上に酸化物半導体層を形成する工程である。
なお、酸化物半導体層およびその形成方法については、上記「Ａ．薄膜トランジスタ １．酸化物半導体層」の項に記載したので、ここでの説明は省略する。
本発明における酸化物半導体層形成工程は、第１ゲート絶縁層上に酸化物半導体層を形成する工程である。
なお、酸化物半導体層およびその形成方法については、上記「Ａ．薄膜トランジスタ １．酸化物半導体層」の項に記載したので、ここでの説明は省略する。
２．フォトレジストパターン形成工程
本発明におけるフォトレジストパターン形成工程は、上記酸化物半導体層上にフォトレジストパターンを形成する工程である。
本発明におけるフォトレジストパターン形成工程は、上記酸化物半導体層上にフォトレジストパターンを形成する工程である。
フォトレジストとしては、酸化物半導体層上に成膜することができるものであれば特に限定されるものではなく、一般的なものを用いることができる。フォトレジストは、ポジ型およびネガ型のいずれであってもよい。中でも、フォトレジストの除去し易さを考慮すると、ポジ型フォトレジストが好ましい。
また、後述するようにフォトレジスト層をパターン露光する際に第１ゲート電極をマスクとして裏面露光を行う場合には、フォトレジストは、酸化物半導体層を透過可能な波長の光により反応を生じるものであることが好ましい。
また、後述するようにフォトレジスト層をパターン露光する際に第１ゲート電極をマスクとして裏面露光を行う場合には、フォトレジストは、酸化物半導体層を透過可能な波長の光により反応を生じるものであることが好ましい。
フォトレジストパターンの形成方法としては、通常、酸化物半導体層上にフォトレジスト層を形成して、露光および現像する方法が用いられる。
フォトレジスト層の形成方法としては、フォトレジストを塗布する方法を用いることができ、フォトレジストの塗布方法としては、例えば、スピンコート法、キャスティング法、ディップコート法、バーコート法、ブレードコート法、ロールコート法、グラビアコート法、スプレーコート法、フレキソ印刷法等が挙げられる。
フォトレジスト層の形成方法としては、フォトレジストを塗布する方法を用いることができ、フォトレジストの塗布方法としては、例えば、スピンコート法、キャスティング法、ディップコート法、バーコート法、ブレードコート法、ロールコート法、グラビアコート法、スプレーコート法、フレキソ印刷法等が挙げられる。
フォトレジスト層をパターン露光する方法としては、例えば、フォトマスクを介して露光する方法、レーザー描画法等、一般的な方法を用いることができる。また、第１ゲート電極をマスクとして基板側から裏面露光することもできる。
中でも、図８（ａ）〜（ｂ）に例示するように、酸化物半導体層５上にフォトレジスト層１１ａを形成した後、基板２側から光１３を照射し、すなわち裏面露光し、現像して、フォトレジストパターン１１ｂを形成することが好ましい。この場合、第１ゲート電極をマスクとしてフォトレジスト層を露光することができるので、薄膜トランジスタの製造工程で使用するマスク数を減らすことができ、工程数を削減し、製造コストを低減することができる。また、後述の低抵抗化工程において、図８（ｃ）〜（ｄ）に示すように、フォトレジストパターン１１ｂで覆われてない部分の酸化物半導体層５にプラズマ１２を照射して低抵抗化し、酸化物半導体層５に低抵抗領域であるソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄならびに高抵抗領域であるチャネル領域１５Ｃを形成すると、第１ゲート電極３が形成されている第１ゲート電極形成領域１３と酸化物半導体層５のチャネル領域１５Ｃとが同一形状となるように形成することができるので、第１ゲート電極形成領域１３とソースコンタクト領域１５Ｓおよびドレインコンタクト領域１５Ｄとを重ならないようにすることができ、第１ゲート電極とソース電極およびドレイン電極との間の寄生容量を小さくすることができる。
フォトレジスト層を現像する方法としては、例えば現像液を用いる方法を適用することができる。現像液としては、一般的に使用されている有機アルカリ系現像液を使用できる。また、現像液として、無機アルカリ系現像液や、第１フォトレジスト層の現像が可能な水溶液を使用することもできる。フォトレジスト層を現像した後は、水で洗浄するのが好ましい。
フォトレジストパターンの形状としては、目的とするチャネル領域の形状に応じて適宜選択される。
３．低抵抗化工程
本発明における低抵抗化工程は、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する工程である。
本発明における低抵抗化工程は、上記フォトレジストパターンで覆われてない部分の上記酸化物半導体層を低抵抗化し、上記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する工程である。
酸化物半導体層を低抵抗化する方法としては、例えば、プラズマ処理、水素イオン注入等が挙げられる。中でも、プラズマ処理が好ましい。プラズマ処理であれば、イオン注入装置等の高価な装置が不要であり、製造コストをさらに削減することができるからである。
酸化物半導体層を低抵抗化する際の雰囲気としては、例えば、Ａｒ、ＣＦ4、ＣＨＦ3、Ｎ2等の不活性ガスとすることができる。また、真空にしてもよい。中でも、プラズマ処理を行う場合には、Ａｒ、ＣＦ4、ＣＨＦ3が好ましく、特にＡｒガス１００％の雰囲気とすることが好ましい。効率良く酸化物半導体層を低抵抗化することができるからである。
４．フォトレジストパターン除去工程
本発明におけるフォトレジストパターン除去工程は、上記フォトレジストパターンを除去する工程である。
本発明におけるフォトレジストパターン除去工程は、上記フォトレジストパターンを除去する工程である。
フォトレジストパターンを除去する方法としては、中でも、酸化物半導体層へのダメージを低減できることから、アセトン、トルエン等の有機溶剤、剥離液等の薬液を用いる方法が好ましい。剥離液としては、一般的に使用されている剥離液を使用できる。
５．第２ゲート絶縁層形成工程
本発明における第２ゲート絶縁層形成工程は、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する工程である。
本発明における第２ゲート絶縁層形成工程は、上記低抵抗領域および上記高抵抗領域を有する上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する工程である。
なお、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上に第２ゲート絶縁層を形成するとは、第２ゲート絶縁層形成工程後の酸化物半導体層のキャリア濃度が１×１０17ｃｍ-3以下となるように第２ゲート絶縁層を形成することをいう。
キャリア濃度は、例えば、ホール効果測定装置により測定することができる。
キャリア濃度は、例えば、ホール効果測定装置により測定することができる。
第２ゲート絶縁層に用いられる絶縁性材料としては、上記酸化物半導体層に酸素欠損を発生させないような方法により成膜可能な材料であればよく、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。絶縁性有機材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられる。フッ素系樹脂を用いた場合には、酸化物半導体層との界面特性が良好な第２ゲート絶縁層を得ることができる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。第２ゲート絶縁層のパターニングが容易だからである。
中でも、第２ゲート絶縁層に用いられる絶縁性材料は、塗布法により成膜可能な材料であることが好ましい。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。このような絶縁性材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を用いることができる。
中でも、第２ゲート絶縁層に用いられる絶縁性材料は、塗布法により成膜可能な材料であることが好ましい。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。このような絶縁性材料としては、例えば、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を用いることができる。
第２ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性材料の種類に応じて適宜選択される。中でも、第２ゲート絶縁層の形成方法は、上記絶縁性有機材料を低温で成膜可能であることが好ましく、具体的には１５０℃以下で成膜可能であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。このような第２ゲート絶縁層の形成方法としては、例えば、塗布法や、ＤＣスパッタリング法、対向ターゲット式スパッタリング法、ＩＣＰ−ＣＶＤ法等を用いることができる。
塗布法としては、例えば、スピンコート法、スプレーコート法、ロールコート法、ビードコート法、ディップコート法、ダイコート法、インクジェット法、ディスペンサ法、ブレードコート法、フレキソ印刷法、グラビア印刷法等を挙げることができる。
特に、塗布法が好ましく用いられる。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。
塗布法としては、例えば、スピンコート法、スプレーコート法、ロールコート法、ビードコート法、ディップコート法、ダイコート法、インクジェット法、ディスペンサ法、ブレードコート法、フレキソ印刷法、グラビア印刷法等を挙げることができる。
特に、塗布法が好ましく用いられる。塗布法では、第２ゲート絶縁層形成時の酸化物半導体層のダメージを大幅に低減することができ、酸素欠損の発生を大きく抑制することができる。そのため、トランジスタ特性を改善したり酸素欠損を補償したりするために熱処理を行う際には、温度をより低くすることができる。
塗布法により第２ゲート絶縁層を形成する場合には、第２ゲート絶縁層形成工程において、通常、成膜後に上述の樹脂を固化するベイク工程が行われる。ベイク温度は１５０℃以下であることが好ましい。耐熱性の低い樹脂基板も使用可能であり、また樹脂基板を用いた場合には寸法変化による位置ずれを抑制することができるからである。
また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第２ゲート絶縁層形成工程におけるベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。この場合、ベイク温度としては、１２０℃〜１５０℃の範囲内であることが好ましい。ベイク温度が高すぎると、上述したように、樹脂基板の使用が困難となり、また樹脂基板の寸法変化による位置ずれが起こるおそれがあるからである。また、ベイク温度が低すぎると、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするのが困難となるからである。
また、ベイク温度が上記範囲内で比較的高い場合には、ベイク工程により酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりすることができる。すなわち、第２ゲート絶縁層形成工程におけるベイク工程と、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするための熱処理工程とを同時に行うことができる。この場合、ベイク温度としては、１２０℃〜１５０℃の範囲内であることが好ましい。ベイク温度が高すぎると、上述したように、樹脂基板の使用が困難となり、また樹脂基板の寸法変化による位置ずれが起こるおそれがあるからである。また、ベイク温度が低すぎると、酸化物半導体層の酸素欠損を補償したりトランジスタ特性を改善したりするのが困難となるからである。
絶縁性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性有機材料が感光性を持たない場合には、フォトレジストパターンをマスクとして第２ゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。
なお、第２ゲート絶縁層のその他の点については、上記「Ａ．薄膜トランジスタ ２．第２ゲート絶縁層」の項に記載したので、ここでの説明は省略する。
６．熱処理工程
本発明においては、通常、酸化物半導体層に熱処理を施す熱処理工程が行われる。熱処理工程は、トランジスタ特性を改善したり酸素欠損を補償したりするために行われる工程である。
本発明においては、通常、酸化物半導体層に熱処理を施す熱処理工程が行われる。熱処理工程は、トランジスタ特性を改善したり酸素欠損を補償したりするために行われる工程である。
熱処理工程は、上記酸化物半導体層形成工程後に行えばよく、例えば、酸化物半導体層形成工程と低抵抗化工程の間、低抵抗化工程と第２ゲート絶縁層形成工程の間、第２ゲート絶縁層形成工程中、第２ゲート絶縁層形成工程後のいずれに行ってもよい。第２ゲート絶縁層形成工程中に熱処理工程が行われる場合には、上述したように、第２ゲート絶縁層形成工程におけるベイク工程と熱処理工程とが同時に行われることになる。
中でも、熱処理工程は、第２ゲート絶縁層形成工程前に行うことが好ましい。酸化物半導体層の酸素欠損を補う酸素は熱処理雰囲気中の酸素である。そのため、酸化物半導体層上に第２ゲート絶縁層が形成されている状態では、第２ゲート絶縁層内を酸素分子が拡散して酸化物半導体層に到達するため、熱処理時間が増大する傾向にある。熱処理工程を第２ゲート絶縁層形成工程前に行う場合には、酸化物半導体層に第２ゲート絶縁層がない状態であるので、熱処理時間を短縮することができる。
中でも、熱処理工程は、第２ゲート絶縁層形成工程前に行うことが好ましい。酸化物半導体層の酸素欠損を補う酸素は熱処理雰囲気中の酸素である。そのため、酸化物半導体層上に第２ゲート絶縁層が形成されている状態では、第２ゲート絶縁層内を酸素分子が拡散して酸化物半導体層に到達するため、熱処理時間が増大する傾向にある。熱処理工程を第２ゲート絶縁層形成工程前に行う場合には、酸化物半導体層に第２ゲート絶縁層がない状態であるので、熱処理時間を短縮することができる。
熱処理工程での温度としては、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能な温度であれば特に限定されないが、１５０℃以下であることが好ましく、中でも１２０℃〜１５０℃の範囲内であることが好ましい。熱処理温度が高すぎると、樹脂基板の使用が困難となり、また樹脂基板の寸法変化による位置ずれが起こるおそれがあるからである。また、熱処理温度が低すぎると、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりするのが困難となるからである。
また、酸化物半導体層に熱処理を施す時間は、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能であれば特に限定されるものではなく、例えば１０分〜６時間程度とすることができ、中でも１時間〜６時間の範囲内とすることが好ましい。熱処理時間が短すぎると、熱処理が不十分となる場合がある。
酸化物半導体層に熱処理を施す方法としては、酸化物半導体層のトランジスタ特性を改善したり酸素欠損を補償したりすることが可能であれば特に限定されるものではなく、例えば、オーブン、ランプアニール装置、急速熱アニール装置等を用いる方法が挙げられる。
酸化物半導体層に熱処理を施す際の雰囲気としては、酸化雰囲気であれば特に限定されるものではなく、例えば酸素を含む雰囲気、オゾンを含む雰囲気等とすることができる。また、酸素やオゾンの他に他のガスが含まれていてもよい。例えば、空気雰囲気とすることができる。
７．その他の工程
本発明においては、上述の酸化物半導体層形成工程、フォトレジストパターン形成工程、低抵抗化工程、フォトレジストパターン除去工程、第２ゲート絶縁層形成工程、熱処理工程の他に、必要に応じて任意の工程を有していてもよい。例えば、ゲート電極形成工程、第１ゲート絶縁層形成工程、ソース電極およびドレイン電極形成工程、第２ゲート電極形成工程等を行ってもよい。なお、各層およびそれらの形成方法については、上記「Ａ．薄膜トランジスタ」の項に記載したので、ここでの説明は省略する。
本発明においては、上述の酸化物半導体層形成工程、フォトレジストパターン形成工程、低抵抗化工程、フォトレジストパターン除去工程、第２ゲート絶縁層形成工程、熱処理工程の他に、必要に応じて任意の工程を有していてもよい。例えば、ゲート電極形成工程、第１ゲート絶縁層形成工程、ソース電極およびドレイン電極形成工程、第２ゲート電極形成工程等を行ってもよい。なお、各層およびそれらの形成方法については、上記「Ａ．薄膜トランジスタ」の項に記載したので、ここでの説明は省略する。
本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下に実施例を示し、本発明をさらに詳細に説明する。
［実施例１］
（第１ゲート電極の形成）
まず、ＰＥＮ基板の片面に、厚み２００ｎｍのＡｌ膜をＤＣスパッタリング法により成膜した。Ａｌ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。次に、Ａｌ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（リン硝酢酸）を用いてＡｌ膜のウェットエッチングを行い、フォトレジストを剥離し、その後純水でリンスした。
（第１ゲート電極の形成）
まず、ＰＥＮ基板の片面に、厚み２００ｎｍのＡｌ膜をＤＣスパッタリング法により成膜した。Ａｌ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。次に、Ａｌ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（リン硝酢酸）を用いてＡｌ膜のウェットエッチングを行い、フォトレジストを剥離し、その後純水でリンスした。
（第１ゲート絶縁層の形成）
次に、Ａｌ膜が形成されたプラスチック基板上に、厚み２００ｎｍの酸化ケイ素膜をＲＦスパッタリング法により成膜した。酸化ケイ素膜の成膜にあたっては、圧力：０．３Ｐａ、ＲＦ出力：２ｋＷ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、酸化ケイ素膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、ＲＦ出力：３００Ｗ、圧力：１０Ｐａ、雰囲気：ＣＦ4／Ｏ2（＝１００／５）の条件で酸化ケイ素膜のドライエッチングを行い、フォトレジストを除去した。
次に、Ａｌ膜が形成されたプラスチック基板上に、厚み２００ｎｍの酸化ケイ素膜をＲＦスパッタリング法により成膜した。酸化ケイ素膜の成膜にあたっては、圧力：０．３Ｐａ、ＲＦ出力：２ｋＷ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、酸化ケイ素膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、ＲＦ出力：３００Ｗ、圧力：１０Ｐａ、雰囲気：ＣＦ4／Ｏ2（＝１００／５）の条件で酸化ケイ素膜のドライエッチングを行い、フォトレジストを除去した。
（酸化物半導体層の形成）
次に、酸化ケイ素膜上に、厚み２５ｎｍのアモルファスＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦスパッタリング法により成膜した。ＩＧＺＯ膜の成膜にあたっては、圧力：０．４Ｐａ、ＲＦ出力：５００Ｗ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（和光純薬工業製のＩＴＯエッチャント）を用いてＩＧＺＯ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
次に、酸化ケイ素膜上に、厚み２５ｎｍのアモルファスＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦスパッタリング法により成膜した。ＩＧＺＯ膜の成膜にあたっては、圧力：０．４Ｐａ、ＲＦ出力：５００Ｗ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（和光純薬工業製のＩＴＯエッチャント）を用いてＩＧＺＯ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
（低抵抗化）
次に、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、チャネル領域となる部分にフォトレジストパターンを形成した。次いで、フォトレジストパターンで覆われていない部分のＩＧＺＯ膜に、ＲＦ出力：３００Ｗ、圧力：１０Ｐａ、雰囲気：Ａｒの条件でプラズマ処理を行った。その後、フォトレジストを除去した。
低抵抗化後の酸化物半導体層のキャリア濃度は、２×１０15ｃｍ-3であった。
次に、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、チャネル領域となる部分にフォトレジストパターンを形成した。次いで、フォトレジストパターンで覆われていない部分のＩＧＺＯ膜に、ＲＦ出力：３００Ｗ、圧力：１０Ｐａ、雰囲気：Ａｒの条件でプラズマ処理を行った。その後、フォトレジストを除去した。
低抵抗化後の酸化物半導体層のキャリア濃度は、２×１０15ｃｍ-3であった。
（熱処理）
フォトレジストの除去後に、１５０℃、１時間、大気雰囲気にてオーブンでアニールした。
フォトレジストの除去後に、１５０℃、１時間、大気雰囲気にてオーブンでアニールした。
（第２ゲート絶縁層の形成）
次に、ＩＧＺＯ膜上に厚み３００ｎｍの感光性を有するフッ素系樹脂膜をスピンコート法により成膜した。次いで、フッ素系樹脂膜を露光および現像して、ソース電極およびドレイン電極用のスルーホールを形成した。
第２ゲート絶縁層形成後の酸化物半導体層のキャリア濃度は、９×１０15ｃｍ-3であった。
次に、ＩＧＺＯ膜上に厚み３００ｎｍの感光性を有するフッ素系樹脂膜をスピンコート法により成膜した。次いで、フッ素系樹脂膜を露光および現像して、ソース電極およびドレイン電極用のスルーホールを形成した。
第２ゲート絶縁層形成後の酸化物半導体層のキャリア濃度は、９×１０15ｃｍ-3であった。
（第２ゲート電極、ソース電極およびドレイン電極の形成）
次に、フッ素系樹脂膜上に、厚み２００ｎｍのＴｉ膜をＤＣスパッタリング法により成膜した。Ｔｉ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。次に、Ｔｉ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（Ｈ2Ｏ2／アンモニア）を用いてＴｉ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
次に、フッ素系樹脂膜上に、厚み２００ｎｍのＴｉ膜をＤＣスパッタリング法により成膜した。Ｔｉ膜の成膜にあたっては、圧力：０．５Ｐａ、ＤＣ出力：９００Ｗ、雰囲気：Ａｒ、基板温度：室温とした。次に、Ｔｉ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント（Ｈ2Ｏ2／アンモニア）を用いてＴｉ膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。
［実施例２］
下記のように酸化物半導体層を形成したこと以外は、実施例１と同様にして薄膜トランジスタを作製した。
下記のように酸化物半導体層を形成したこと以外は、実施例１と同様にして薄膜トランジスタを作製した。
（酸化物半導体層の形成）
酸化ケイ素膜上に、厚み２５ｎｍのアモルファスＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦスパッタリング法により成膜した。ＩＧＺＯ膜の成膜にあたっては、圧力：０．４Ｐａ、ＲＦ出力：５００Ｗ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、圧力：１Ｐａ、雰囲気：Ｃｌ2：Ｏ2＝１０：１、ＲＦ電力：３００ＷにてＩＧＺＯ膜をドライエッチングした。その後、フォトレジストを除去し、純水でリンスした。
酸化ケイ素膜上に、厚み２５ｎｍのアモルファスＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦスパッタリング法により成膜した。ＩＧＺＯ膜の成膜にあたっては、圧力：０．４Ｐａ、ＲＦ出力：５００Ｗ、雰囲気：酸素（１００％）、基板温度：室温とした。次いで、ＩＧＺＯ膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、圧力：１Ｐａ、雰囲気：Ｃｌ2：Ｏ2＝１０：１、ＲＦ電力：３００ＷにてＩＧＺＯ膜をドライエッチングした。その後、フォトレジストを除去し、純水でリンスした。
１ … 薄膜トランジスタ
２ … 基板
３ … 第１ゲート電極
４ … 第１ゲート絶縁層
５ … 酸化物半導体層
６ … 第２ゲート絶縁層
７ … ソース電極
８ … ドレイン電極
９ … 第２ゲート電極
１１、１１ｂ … フォトレジストパターン
１３ … 第１ゲート電極形成領域
１５Ｃ … チャネル領域
１５Ｓ … ソースコンタクト領域
１５Ｄ … ドレインコンタクト領域
２ … 基板
３ … 第１ゲート電極
４ … 第１ゲート絶縁層
５ … 酸化物半導体層
６ … 第２ゲート絶縁層
７ … ソース電極
８ … ドレイン電極
９ … 第２ゲート電極
１１、１１ｂ … フォトレジストパターン
１３ … 第１ゲート電極形成領域
１５Ｃ … チャネル領域
１５Ｓ … ソースコンタクト領域
１５Ｄ … ドレインコンタクト領域
Claims (7)
- 基板と、
前記基板上に形成された第１ゲート電極と、
前記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、
前記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、
前記ソースコンタクト領域に接して形成されたソース電極と、
前記ドレインコンタクト領域に接して形成されたドレイン電極と、
前記酸化物半導体層上に形成され、絶縁性有機材料を含む第２ゲート絶縁層と、
前記第２ゲート絶縁層上に形成された第２ゲート電極と
を有することを特徴とする薄膜トランジスタ。 - 前記基板が樹脂基板であることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第１ゲート電極が形成されている第１ゲート電極形成領域と、前記チャネル領域とが同一形状であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
- 基板と、前記基板上に形成された第１ゲート電極と、前記第１ゲート電極を覆うように形成された第１ゲート絶縁層と、前記第１ゲート絶縁層上に形成され、低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を有する酸化物半導体層と、前記ソースコンタクト領域に接して形成されたソース電極と、前記ドレインコンタクト領域に接して形成されたドレイン電極と、前記酸化物半導体層上に形成された第２ゲート絶縁層と、前記第２ゲート絶縁層上に形成された第２ゲート電極とを有する薄膜トランジスタの製造方法であって、
第１ゲート絶縁層上に酸化物半導体層を形成する酸化物半導体層形成工程と、
前記酸化物半導体層上にフォトレジストパターンを形成するフォトレジストパターン形成工程と、
前記フォトレジストパターンで覆われてない部分の前記酸化物半導体層を低抵抗化し、前記酸化物半導体層に低抵抗領域であるソースコンタクト領域およびドレインコンタクト領域ならびに高抵抗領域であるチャネル領域を形成する低抵抗化工程と、
前記フォトレジストパターンを除去するフォトレジストパターン除去工程と、
前記低抵抗領域および前記高抵抗領域を有する前記酸化物半導体層上に、前記酸化物半導体層に酸素欠損が発生しないように、第２ゲート絶縁層を形成する第２ゲート絶縁層形成工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 前記第２ゲート絶縁層形成工程にて、塗布法により前記第２ゲート絶縁層を形成することを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
- 前記低抵抗化工程にて、プラズマ処理を行うことを特徴とする請求項４または請求項５に記載の薄膜トランジスタの製造方法。
- 前記フォトレジストパターン形成工程にて、前記酸化物半導体層上にフォトレジスト層を形成した後、前記基板側から露光し、前記フォトレジストパターンを形成することを特徴とする請求項４から請求項６までのいずれかに記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011144794A JP2013012610A (ja) | 2011-06-29 | 2011-06-29 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011144794A JP2013012610A (ja) | 2011-06-29 | 2011-06-29 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013012610A true JP2013012610A (ja) | 2013-01-17 |
Family
ID=47686250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011144794A Pending JP2013012610A (ja) | 2011-06-29 | 2011-06-29 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013012610A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150059949A (ko) * | 2013-11-25 | 2015-06-03 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 리페어 방법 |
| KR20150073096A (ko) * | 2013-12-20 | 2015-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2015186619A1 (ja) * | 2014-06-06 | 2015-12-10 | シャープ株式会社 | 半導体装置、表示装置及び半導体装置の製造方法 |
| KR20180026610A (ko) * | 2016-09-02 | 2018-03-13 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| JP2018139324A (ja) * | 2013-09-05 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20180133280A (ko) * | 2017-06-05 | 2018-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109326609A (zh) * | 2018-09-12 | 2019-02-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| KR20190063502A (ko) * | 2017-11-29 | 2019-06-10 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| KR20200045100A (ko) * | 2018-10-22 | 2020-05-04 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치 |
| CN115377204A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| WO2023108608A1 (zh) * | 2021-12-17 | 2023-06-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529117A (ja) * | 2004-03-12 | 2007-10-18 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 二元酸化物の混合物を含むチャネルを有する半導体デバイス |
| JP2007287890A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置 |
| WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
| JP2009176865A (ja) * | 2008-01-23 | 2009-08-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
| JP2010118445A (ja) * | 2008-11-12 | 2010-05-27 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
| JP2010251731A (ja) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
| JP2011044575A (ja) * | 2009-08-21 | 2011-03-03 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2011066269A (ja) * | 2009-09-18 | 2011-03-31 | Brother Industries Ltd | 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ |
| JP2011082487A (ja) * | 2009-10-06 | 2011-04-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 |
| JP2011103453A (ja) * | 2009-10-16 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 論理回路及び半導体装置 |
-
2011
- 2011-06-29 JP JP2011144794A patent/JP2013012610A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529117A (ja) * | 2004-03-12 | 2007-10-18 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 二元酸化物の混合物を含むチャネルを有する半導体デバイス |
| JP2007287890A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置 |
| WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
| JP2009176865A (ja) * | 2008-01-23 | 2009-08-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
| JP2010118445A (ja) * | 2008-11-12 | 2010-05-27 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
| JP2010251731A (ja) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
| JP2011044575A (ja) * | 2009-08-21 | 2011-03-03 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2011066269A (ja) * | 2009-09-18 | 2011-03-31 | Brother Industries Ltd | 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ |
| JP2011082487A (ja) * | 2009-10-06 | 2011-04-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 |
| JP2011103453A (ja) * | 2009-10-16 | 2011-05-26 | Semiconductor Energy Lab Co Ltd | 論理回路及び半導体装置 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018139324A (ja) * | 2013-09-05 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102112649B1 (ko) * | 2013-11-25 | 2020-05-19 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 리페어 방법 |
| KR20150059949A (ko) * | 2013-11-25 | 2015-06-03 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 리페어 방법 |
| KR20150073096A (ko) * | 2013-12-20 | 2015-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR102203921B1 (ko) | 2013-12-20 | 2021-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2015186619A1 (ja) * | 2014-06-06 | 2015-12-10 | シャープ株式会社 | 半導体装置、表示装置及び半導体装置の製造方法 |
| US11575100B2 (en) | 2016-09-02 | 2023-02-07 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| KR102389264B1 (ko) | 2016-09-02 | 2022-04-22 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| US11871596B2 (en) | 2016-09-02 | 2024-01-09 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| KR20180026610A (ko) * | 2016-09-02 | 2018-03-13 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR102480458B1 (ko) * | 2017-06-05 | 2022-12-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20180133280A (ko) * | 2017-06-05 | 2018-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20230004392A (ko) * | 2017-06-05 | 2023-01-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102604925B1 (ko) | 2017-06-05 | 2023-11-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20190063502A (ko) * | 2017-11-29 | 2019-06-10 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| US11824065B2 (en) | 2017-11-29 | 2023-11-21 | Samsung Display Co., Ltd. | Display panel and method for manufacturing the same |
| KR102606570B1 (ko) * | 2017-11-29 | 2023-11-30 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| CN109326609A (zh) * | 2018-09-12 | 2019-02-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| KR102599741B1 (ko) * | 2018-10-22 | 2023-11-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치 |
| KR20200045100A (ko) * | 2018-10-22 | 2020-05-04 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치 |
| WO2023108608A1 (zh) * | 2021-12-17 | 2023-06-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN115377204A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013012610A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5264197B2 (ja) | 薄膜トランジスタ | |
| US8956926B2 (en) | Method for manufacturing self-aligned thin film transistor | |
| US10186562B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel | |
| US8207531B2 (en) | Thin film transistor, display device using thin film transistor, and production method of thin film transistor | |
| JP5209146B2 (ja) | 半導体装置およびその製造方法 | |
| US11817462B2 (en) | Thin film transistor, array substrate, and method for fabricating array substrate | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| US20120009725A1 (en) | Tft substrate and method for producing tft substrate | |
| WO2016061715A1 (zh) | 金属氧化物薄膜晶体管制备方法 | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| TWI549293B (zh) | 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法 | |
| JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2008219008A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US20190181248A1 (en) | Thin film transistor, manufacturing method therefor, array substrate and display panel | |
| JP2007173489A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US20160343863A1 (en) | Oxide thin film transistor and manufacturing method thereof | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| WO2016061714A1 (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
| JP2011129865A (ja) | 薄膜トランジスター、及びその形成方法 | |
| JP2010205923A (ja) | 電界効果型トランジスタの製造方法 | |
| KR101736260B1 (ko) | 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| JP2011029373A (ja) | 薄膜トランジスタ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160105 |