KR102480458B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102480458B1
KR102480458B1 KR1020170069782A KR20170069782A KR102480458B1 KR 102480458 B1 KR102480458 B1 KR 102480458B1 KR 1020170069782 A KR1020170069782 A KR 1020170069782A KR 20170069782 A KR20170069782 A KR 20170069782A KR 102480458 B1 KR102480458 B1 KR 102480458B1
Authority
KR
South Korea
Prior art keywords
transistor
channel
electrode
line
initialization
Prior art date
Application number
KR1020170069782A
Other languages
English (en)
Other versions
KR20180133280A (ko
Inventor
김지선
강장미
이선화
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170069782A priority Critical patent/KR102480458B1/ko
Priority to US15/994,743 priority patent/US11127805B2/en
Priority to CN202311652920.7A priority patent/CN117641996A/zh
Priority to CN201810569163.XA priority patent/CN108987438B/zh
Publication of KR20180133280A publication Critical patent/KR20180133280A/ko
Priority to US17/479,125 priority patent/US20220005907A1/en
Priority to KR1020220178604A priority patent/KR102604925B1/ko
Application granted granted Critical
Publication of KR102480458B1 publication Critical patent/KR102480458B1/ko

Links

Images

Classifications

    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Optics & Photonics (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 서로 이격되는 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나에 연결되는 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광 부재를 포함하고, 상기 제1 트랜지스터는 상기 기판 위에 위치하며 다결정 반도체 부재를 포함하는 제1 채널, 상기 제1 채널의 양 옆에 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 채널과 중첩하는 제1 게이트 전극, 그리고 상기 제1 게이트 전극을 덮는 제1 절연층을 포함하고, 상기 제2 트랜지스터는 상기 제1 절연막 위에 위치하는 제2 게이트 전극, 상기 제2 게이트 전극과 중첩하며 산화물 반도체 부재를 포함하는 제2 채널, 상기 제2 채널 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 그리고 상기 제2 소스 전극 및 제2 드레인 전극 위에 위치하며 상기 제2 채널과 중첩하는 외광 차단 부재를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
일반적으로 표시 장치로는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode Display, OLED Display) 등이 사용되고 있다.
특히, 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다.
트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 반도체를 포함한다. 반도체는 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 최근에는, 비정질 규소보다 전자 이동도가 높고 ON/OFF 비율이 높으며 다결정 규소보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 트랜지스터에 대한 연구가 진행되고 있다.
일반적으로 산화물 반도체를 포함하는 트랜지스터는 바텀 게이트 구조를 가진다. 그러나, 바텀 게이트 구조에서는 산화물 반도체가 외부로 노출되므로 외광에 의한 누설 전류가 발생하기 쉽다.
일 실시예는 외광에 의한 누설 전류 발생을 최소화할 수 있는 표시 장치에 관한 것이다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 서로 이격되는 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나에 연결되는 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광 부재를 포함하고, 상기 제1 트랜지스터는 상기 기판 위에 위치하며 다결정 반도체 부재를 포함하는 제1 채널, 상기 제1 채널의 양 옆에 위치하는 제1 소스 전극 및 제1 드레인 전극, 상기 제1 채널과 중첩하는 제1 게이트 전극, 그리고 상기 제1 게이트 전극을 덮는 제1 절연층을 포함하고, 상기 제2 트랜지스터는 상기 제1 절연막 위에 위치하는 제2 게이트 전극, 상기 제2 게이트 전극과 중첩하며 산화물 반도체 부재를 포함하는 제2 채널, 상기 제2 채널 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 그리고 상기 제2 소스 전극 및 제2 드레인 전극 위에 위치하며 상기 제2 채널과 중첩하는 외광 차단 부재를 포함한다.
상기 발광 부재에 구동 전압을 전달하는 구동 전압선을 더 포함하고, 상기 구동 전압선은 제1 방향으로 연장되는 제1 구동 전압선, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 구동 전압선을 포함하고, 상기 외광 차단 부재는 제1 구동 전압선과 동일한 층에 위치할 수 있다.
상기 외광 차단 부재는 상기 제1 구동 전압선과 연결될 수 있다.
상기 제2 소스 전극 및 상기 제2 드레인 전극과 상기 외광 차단 부재 사이에 위치하는 제2 절연층을 더 포함하고, 상기 제2 절연층은 유기물을 포함할 수 있다.
상기 기판 위에 위치하며 제1 스캔 신호를 전달하는 제1 스캔선, 상기 기판 위에 위치하며 상기 제1 스캔 신호와 반전되는 제2 스캔 신호를 전달하는 제2 스캔선, 상기 제1 스캔선 및 상기 제2 스캔선과 교차하며 데이터 전압을 전달하는 데이터선을 더 포함하고, 상기 제1 트랜지스터는 상기 제1 스캔선 및 상기 데이터선과 연결되는 스위칭 트랜지스터, 상기 스위칭 트랜지스터에 연결되는 구동 트랜지스터를 포함하고, 상기 제2 트랜지스터는 상기 제2 스캔 신호에 의해 턴 온되어 상기 구동 트랜지스터의 문턱 전압을 보상하는 보상 트랜지스터를 포함하고, 상기 보상 트랜지스터는 상기 제2 스캔선과 중첩하는 제1 산화물 반도체 부재를 포함하고, 상기 제2 채널은 상기 제1 산화물 반도체 부재에 위치하는 보상 채널을 포함하며, 상기 보상 채널은 상기 외광 차단 부재와 평면상 중첩할 수 있다.
상기 제1 스캔선과 평행하게 연장되며 제3 스캔 신호를 전달하는 제3 스캔선, 그리고 상기 구동 트랜지스터를 초기화시키는 초기화 전압을 전달하는 초기화 전압선을 더 포함하고, 상기 제2 트랜지스터는 상기 제3 스캔 신호에 따라 턴 온되어 상기 초기화 전압을 상기 구동 게이트 전극에 전달하는 초기화 트랜지스터를 더 포함하고, 상기 초기화 트랜지스터는 상기 제3 스캔선과 중첩하는 제2 산화물 반도체 부재를 포함하고, 상기 제2 채널은 상기 제2 산화물 반도체 부재에 위치하는 초기화 채널을 더 포함하며, 상기 초기화 채널은 상기 외광 차단 부재와 중첩할 수 있다.
바이패스 제어 신호를 전달하는 바이패스 제어선을 더 포함하고, 상기 제2 트랜지스터는 상기 바이패스 제어 신호에 턴 온되어 상기 구동 트랜지스터가 전달하는 구동 전류의 일부를 바이패스시키는 바이패스 트랜지스터를 더 포함하고, 상기 바이패스 트랜지스터는 상기 바이패스 제어선과 중첩하는 제3 산화물 반도체 부재를 포함하고, 상기 제3 채널은 상기 제2 산화물 반도체 부재에 위치하는 바이패스 채널을 더 포함하며, 상기 바이패스 채널은 상기 외광 차단 부재와 중첩할 수 있다.
상기 데이터선과 상기 제1 구동 전압선은 서로 다른 층에 위치할 수 있다.
상기 제1 스캔선, 상기 초기화 전압선, 및 상기 발광 제어선은 동일한 층에 위치하고, 상기 제2 스캔선, 상기 제3 스캔선, 및 바이패스 제어선은 동일한 층에 위치할 수 있다.
상기 보상 채널, 상기 초기화 채널, 및 상기 바이패스 채널은 서로 분리되어 위치할 수 있다.
상기 제2 게이트 전극은 상기 제2 스캔선의 일부이고 상기 보상 채널과 중첩하는 보상 게이트 전극, 상기 초기화 전압선의 일부이고 상기 초기화 채널과 중첩하는 초기화 게이트 전극, 그리고 상기 바이패스 제어선의 일부이고, 상기 바이패스 채널과 중첩하는 바이패스 게이트 전극을 포함할 수 있다.
상기 제2 소스 전극은 상기 데이터선과 동일한 층에 위치하며 상기 제1 산화물 반도체 부재와 일부 중첩하는 보상 소스 전극, 상기 데이터선과 동일한 층에 위치하며, 상기 제2 산화물 반도체 부재와 일부 중첩하는 초기화 소스 전극, 그리고 상기 데이터선과 동일한 층에 위치하며, 상기 제3 산화물 반도체 부재와 일부 중첩하는 바이패스 소스 전극을 포함할 수 있다.
상기 제2 드레인 전극은 상기 데이터선과 동일한 층에 위치하며 상기 제1 산화물 반도체 부재와 일부 중첩하는 보상 드레인 전극, 상기 데이터선과 동일한 층에 위치하며, 상기 제2 산화물 반도체 부재와 일부 중첩하는 초기화 드레인 전극, 그리고 상기 데이터선과 동일한 층에 위치하며, 상기 제3 산화물 반도체 부재와 일부 중첩하는 바이패스 드레인 전극을 포함할 수 있다.
상기 제2 구동 전압선과 중첩하는 구동 게이트 전극, 상기 데이터선과 동일한 층에 위치하며 상기 구동 게이트 전극과 연결되는 제1 연결 부재를 더 포함하고, 상기 제1 연결 부재는 상기 보상 드레인 전극 및 상기 초기화 소스 전극을 포함할 수 있다.
상기 데이터선과 동일한 층에 위치하며, 상기 제1 채널의 일부와 연결되는 제2 연결 부재를 더 포함하고, 상기 제2 연결 부재는 상기 보상 소스 전극을 포함할 수 있다.
상기 데이터선과 동일한 층에 위치하며, 상기 초기화 전압선과 연결되는 제3 연결 부재를 더 포함하고, 상기 제3 연결 부재는 상기 초기화 소스 전극 및 상기 바이패스 드레인 전극을 포함할 수 있다.
상기 데이터선과 동일한 층에 위치하며, 상기 제1 채널의 일부와 연결되는 제4 연결 부재를 더 포함하고, 상기 제4 연결 부재는 상기 바이패스 소스 전극을 포함할 수 있다.
상기 데이터선과 동일한 층에 위치하며, 상기 제2 구동 전압선과 연결되는 제5 연결 부재를 더 포함할 수 있다.
상기 제1 구동 전압선과 동일한 층에 위치하며, 상기 제4 연결 부재와 연결되는 제6 연결 부재를 더 포함할 수 있다.
상기 외광 차단 부재는 제1 경계선과 제2 경계선을 포함하며, 상기 제1 경계선과 상기 제2 채널의 폭 방향의 평면상 제1 간격은 상기 제2 경계선과 상기 제2 채널의 길이 방향의 평면상 제2 간격보다 클 수 있다.
또한, 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 제1 스캔 신호를 전달하는 제1 스캔선, 상기 제1 스캔선과 교차하며 데이터 전압을 전달하는 데이터선, 상기 발광 부재에 구동 전압을 전달하는 구동 전압선, 상기 기판 위에 위치하며 서로 이격되며 다결정 반도체 부재를 포함하는 제1 트랜지스터 및 산화물 반도체 부재를 포함하는 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나에 연결되는 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광 부재를 포함하고, 상기 구동 전압선은 상기 데이터선과 서로 다른 층에 위치하며, 상기 구동 전압선으로부터 연장되는 외광 차단 부재는 상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치한다.
실시예들에 따르면, 마스크를 추가하지 않고도 외광에 의한 누설 전류 발생을 최소화할 수 있다.
또한, 반사율을 최소화시킬 수 있으며, 고해상도의 표시 장치를 제조할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 일 실시예에 따른 표시 장치의 복수개의 트랜지스터 및 커패시터의 개략적인 배치도이다.
도 3은 도 2의 구체적인 배치도이다.
도 4는 도 3의 표시 장치를 IV-IV선을 따라 자른 단면도이다.
도 5는 도 3의 표시 장치를 V-V선, V'-V'선 및 V''-V''선을 따라 자른 단면도이다.
도 6은 도 4의 발광 제어 트랜지스터와 도 5의 보상 트랜지스터를 함께 비교 도시한 단면도이다.
도 7은 도 2에서 다결정 반도체 부재만을 도시한 배치도이다.
도 8은 도 7의 다결정 반도체 부재 위에 제1 게이트 금속선을 적층한 상태를 도시한 배치도이다.
도 9는 도 8의 제1 게이트 금속선 위에 제2 게이트 금속선을 적층한 상태를 도시한 배치도이다.
도 10은 도 9의 제2 게이트 금속선 위에 산화물 반도체 부재를 적층한 상태를 도시한 배치도이다.
도 11은 도 10의 산화물 반도체 부재 위에 제1 데이터 금속선을 적층한 상태를 도시한 배치도이다.
도 12는 도 2 및 도 3의 보상 트랜지스터의 일부 확대도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, "~ 상에" 또는 "~ 위에"라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
또한, 첨부 도면에서 도시된 갯수의 트랜지스터(transistor)와 커패시터(capacitor)에 한정되지 않으며, 표시 장치는 하나의 화소에 복수개의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 일 실시예에 따른 표시 장치에 대하여 도면을 참고로 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 1에 도시한 바와 같이, 일 실시예에 따른 표시 장치의 하나의 화소(PX)는 복수개의 신호선(signal line)(151, 152, 153, 154, 155, 156, 171, 172)에 연결되는 복수개의 트랜지스터(transistor)(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 그리고 유기 발광 다이오드(organic light emitting diode, OLED)를 포함할 수 있다. 본 실시예에서는 7개의 트랜지스터와 1개의 커패시터로 이루어진 구조를 도시하고 있지만, 본 실시예가 반드시 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 다결정 반도체를 포함하는 제1 트랜지스터(TA)와 산화물 반도체를 포함하는 제2 트랜지스터(TB)를 포함할 수 있다. 제1 트랜지스터(TA)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 동작 제어 트랜지스터(operation control transistor)(T5), 그리고 발광 제어 트랜지스터(light emission control transistor)(T6)를 포함할 수 있다. 제2 트랜지스터(TB)는 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 그리고 바이패스 트랜지스터(bypass transistor)(T7)를 포함할 수 있다.
신호선(151, 152, 153, 154, 155, 156, 171, 172)은 복수개의 제1 스캔선(151), 복수개의 제2 스캔선(152), 복수개의 제3 스캔선(153), 복수개의 발광 제어선(154), 복수개의 바이패스 제어선(155), 복수개의 초기화 전압선(156), 복수개의 데이터선(171), 그리고 복수개의 구동 전압선(172)을 포함할 수 있다. 하나의 화소(PX)에는 하나의 제1 스캔선(151), 하나의 제2 스캔선(152), 하나의 제3 스캔선(153), 하나의 발광 제어선(154), 하나의 바이패스 제어선(155), 하나의 초기화 전압선(156), 하나의 데이터선(171), 그리고 하나의 구동 전압선(172)이 연결될 수 있다.
제1 스캔선(151)은 스위칭 트랜지스터(T2)에 제1 스캔 신호(GW1)를 전달하고, 제2 스캔선(152)은 보상 트랜지스터(T3)에 제2 스캔 신호(GW2)를 전달하며, 제3 스캔선(153)은 초기화 트랜지스터(T4)에 제3 스캔 신호(GI)를 전달할 수 있다. 그리고, 발광 제어선(154)은 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하고, 바이패스 제어선(155)은 바이패스 트랜지스터(T7)에 바이패스 신호(GB)를 전달할 수 있다. 그리고, 초기화 전압선(156)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달할 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결될 수 있다. 이러한 스위칭 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 제1 스캔 신호(GW1)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 제2 스캔선(152)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 제2 스캔선(152)을 통해 전달받은 제2 스캔 신호(GW2)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다. 제2 스캔 신호(GW2)는 제1 스캔 신호(GW1)와 레벨이 반전되는 신호로서, 제1 스캔 신호(GW1)가 하이 레벨(high level)이면, 제2 스캔 신호(GW2)는 로우 레벨(low level)이고, 제1 스캔 신호(GW1)가 로우 레벨(low level)이면, 제2 스캔 신호(GW2)는 하이 레벨(high level)일 수 있다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 제3 스캔선(153)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(156)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결될 수 있다. 이러한 초기화 트랜지스터(T4)는 제3 스캔선(153)을 통해 전달받은 제3 스캔 신호(GI)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행할 수 있다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(154)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결될 수 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(154)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결될 수 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(154)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달될 수 있다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(155)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(156) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결될 수 있다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결될 수 있다.
이 때, 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 동작 제어 트랜지스터(T5), 그리고 발광 제어 트랜지스터(T6)를 포함하는 제1 트랜지스터(TA)는 PMOS (P-channel metal oxide semiconductor) 구조의 트랜지스터로 구성될 수 있다. 그리고, 보상 트랜지스터(T3), 초기화 트랜지스터(T4) 및 바이패스 트랜지스터(T7)를 포함하는 제2 트랜지스터(TB)는 NMOS (N-channel metal oxide semiconductor) 구조의 트랜지스터로 구성될 수 있다.
이하에서, 도 1에 도시한 표시 장치의 상세 구조에 대하여 도 2 내지 도 12를 참고하여 상세하게 설명한다.
도 2는 일 실시예에 따른 표시 장치의 복수개의 트랜지스터 및 커패시터의 개략적인 배치도이고, 도 3은 도 2의 구체적인 배치도이다. 그리고, 도 4는 도 3의 표시 장치를 IV-IV선을 따라 자른 단면도이고, 도 5는 도 3의 표시 장치를 V-V선, V'-V'선 및 V''-V''선을 따라 자른 단면도이며, 도 6은 도 4의 발광 제어 트랜지스터와 도 5의 보상 트랜지스터를 함께 비교 도시한 단면도이다.
그리고, 도 7은 도 2에서 다결정 반도체 부재만을 도시한 배치도이고, 도 8은 도 7의 다결정 반도체 부재 위에 제1 게이트 금속선을 적층한 상태를 도시한 배치도이다. 그리고, 도 9는 도 8의 제1 게이트 금속선 위에 제2 게이트 금속선을 적층한 상태를 도시한 배치도이며, 도 10은 도 9의 제2 게이트 금속선 위에 산화물 반도체 부재를 적층한 상태를 도시한 배치도이고, 도 11은 도 10의 산화물 반도체 부재 위에 제1 데이터 금속선을 적층한 상태를 도시한 배치도이다.
이하에서 도면을 참고하여 일 실시예에 따른 표시 장치의 구체적인 평면상 구조 및 단면상 구조에 대해 상세히 설명한다.
우선, 도 2 및 도 3에 도시한 바와 같이, 일 실시예에 따른 표시 장치는 제1 스캔 신호(GW1), 제2 스캔 신호(GW2), 제3 스캔 신호(GI), 발광 제어 신호(EM), 그리고 바이패스 신호(GB)를 각각 인가하며 행 방향을 따라 연장되는 제1 스캔선(151), 제2 스캔선(152), 제3 스캔선(153), 발광 제어선(154), 그리고 바이패스 제어선(155)을 포함한다. 그리고, 초기화 전압(Vint)은 초기화 전압선(156)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다.
그리고, 화소(PX)에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 구동 전압선(172)은 제1 방향인 행 방향을 따라 연장되며 데이터선(171)에 평행한 제1 구동 전압선(172a)과, 제2 방향인 열 방향을 따라 연장되며 제1 스캔선(151)에 평행한 제2 구동 전압선(172b)을 포함할 수 있다. 제1 구동 전압선(172a)과 제2 구동 전압선(172b)은 접촉 구멍(68)을 통해 서로 연결될 수 있다. 따라서, 열 방향으로 길게 연장된 제1 구동 전압선(172a)만 형성되어 구동 전압을 전달하는 경우에 비해, 본 실시예는 열 방향으로 길게 연장된 제1 구동 전압선(172a)과 행 방향으로 길게 연장된 제2 구동 전압선(172b)을 접촉 구멍(68)을 통해 서로 연결함으로써 메쉬(mesh) 구조를 형성할 수 있으므로, 구동 전압선(172)의 전압 강하를 최소화할 수 있다.
또한, 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)가 위치할 수 있다.
유기 발광 다이오드(OLED)는 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함할 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 동작 제어 트랜지스터(T5), 그리고 발광 제어 트랜지스터(T6)는 트랜지스터 온 구동 시, 전류가 흐르게 되는 제1 채널(first channel)(30a)을 가진다.
도 7에 도시한 바와 같이, 하나의 다결정 반도체 부재(130A)의 내부에 제1 채널(30a)이 형성되어 있으며, 다결정 반도체 부재(130A)는 다양한 형상으로 굴곡될 수 있다. 이러한 다결정 반도체 부재(130A)는 다결정 실리콘(polycystalline silicon)을 포함할 수 있다.
제1 채널(30a)은 구동 트랜지스터(T1)에 위치하는 구동 채널(131a), 스위칭 트랜지스터(T2)에 위치하는 스위칭 채널(131b), 동작 제어 트랜지스터(T5)에 위치하는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 위치하는 발광 제어 채널(131f)을 포함할 수 있다.
다결정 반도체 부재(130A)는 불순물로 채널 도핑이 되어 있는 제1 채널 (30a)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역을 포함할 수 있다. 본 실시예에서 다결정 반도체 부재 내에 형성된 소스 도핑 영역 및 드레인 도핑 영역은 각각 소스 전극 및 드레인 전극에 해당할 수 있다. 예컨대, 스위칭 채널(131b)의 양 옆에 소스 전극(S2) 및 드레인 전극(D2)이 위치할 수 있으며, 다른 채널들의 양 옆에도 동일한 구조로 소스 전극 및 드레인 전극이 위치할 수 있다. 다결정 반도체 부재(130A)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 다결정 반도체 부재(130A)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 'U'자 형상을 가질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 구동 채널(131a)의 형상은 사행 형상(meandering shape), 지그재그 형상(zigzag shape), '역S', 'S', 'M', 'W' 등의 다양한 형상이 가능하다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(155a)과 구동 소스 전극(136a) 간의 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 넓어지게 된다. 구동 게이트-소스 전압(Vgs)의 구동 범위가 넓으므로 구동 게이트-소스 전압(Vgs)의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 제1 연결 부재(173)의 일단부(173a)와 연결되어 있다. 이러한 구동 트랜지스터(T1)는 구동 게이트 전극(155a)이 구동 채널(131a) 위에 위치하는 탑 게이트 구조를 가진다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 제1 스캔선(151)의 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성될 수 있다. 스위칭 소스 전극(136b)은 접촉 구멍(62)을 통해 데이터선(171)과 연결될 수 있다. 이러한 스위칭 트랜지스터(T2)는 스위칭 게이트 전극(155b)이 스위칭 채널(131b) 위에 위치하는 탑 게이트 구조를 가진다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(154)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성될 수 있다. 동작 제어 소스 전극(136e)은 접촉 구멍(65)을 통해 제1 구동 전압선(172a)과 연결될 수 있다.
이러한 동작 제어 트랜지스터(T5)는 동작 제어 게이트 전극(155e)이 동작 제어 채널(131e) 위에 위치하는 탑 게이트 구조를 가진다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(154)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성될 수 있다. 발광 제어 드레인 전극(137f)은 접촉 구멍(66)을 통해 제4 연결 부재(176)와 연결될 수 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되며, 구동 채널(131a)의 타단은 발광 제어 소스 전극(136f)과 연결될 수 있다.
이러한 발광 제어 트랜지스터(T6)는 발광 제어 게이트 전극(155f)이 발광 제어 채널(131f) 위에 위치하는 탑 게이트 구조를 가진다.
구동 게이트 전극(155a), 스위칭 게이트 전극(155b), 동작 제어 게이트 전극(155e), 및 발광 제어 게이트 전극(155f)은 제1 게이트 전극을 이룬다. 구동 소스 전극(136a), 스위칭 소스 전극(136b), 동작 제어 소스 전극(136e), 및 발광 제어 소스 전극(136f)은 제1 소스 전극을 이루며, 구동 드레인 전극(137a), 스위칭 드레인 전극(137b), 동작 제어 드레인 전극(137e), 및 발광 제어 드레인 전극(137f)은 제1 드레인 전극을 이룬다.
한편, 다결정 반도체로 이루어진 트랜지스터를 포함하는 표시 장치는 플리커(flicker) 문제로 30Hz 이하의 저주파로 구동하기 어려웠다. 따라서, 다결정 반도체를 포함하는 트랜지스터를 포함하는 표시 장치는 플리커 발생을 최소화하기 위해 고주파로 구동하여야 하므로, 소비 전력이 증가하였다.
따라서, 본 실시예에서 제1 트랜지스터(TA)는 다결정 반도체로 형성하고, 제2 트랜지스터(TB)는 저주파 구동이 가능한 산화물 반도체로 형성함으로써, 플리커 발생을 최소화하는 동시에 소비 전력을 저감시킬 수 있다.
본 실시예의 산화물 반도체를 포함하는 제2 트랜지스터(TB)는 바텀 게이트 구조를 가질 수 있다. 바텀 게이트 구조는 탑 게이트 구조에 비해 채널을 짧게 형성할 수 있고, 접촉 구멍의 수를 감소시킬 수 있는 장점이 있다.
이러한 바텀 게이트 구조의 제2 트랜지스터(TB)인 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 및 바이패스 트랜지스터(T7)는 트랜지스터 온 구동 시, 전류가 흐르게 되는 제2 채널(second channel)(30b)을 가진다.
산화물 반도체로 이루어지는 제2 채널(30b)은 상부가 외부로 노출되므로 외광에 의해 누설 전류가 발생하기 쉽다. 따라서, 본 실시예에서는 제2 채널(30b)과 중첩하는 위치에 외광 차단 부재(70)를 위치시킴으로써, 외광에 의한 누설 전류의 발생을 최소화할 수 있다.
제2 채널(30b)은 제1 산화물 반도체 부재(130B1)의 내부에 위치하는 보상 채널(131c), 제2 산화물 반도체 부재(130B2)의 내부에 위치하는 초기화 채널(131d), 그리고 제3 산화물 반도체 부재(130B3)의 내부에 위치하는 바이패스 채널(131g)을 포함할 수 있다.
외광 차단 부재(70)는 제1 구동 전압선(172a)으로부터 연장되어 형성되며, 보상 채널(131c)과 중첩하는 제1 차단 부재(71), 초기화 채널(131d)과 중첩하는 제2 차단 부재(72), 바이패스 채널(131g)과 중첩하는 제3 차단 부재(73)를 포함할 수 있다. 외광 차단 부재(70)의 구체적인 내용은 이하에서 후술한다.
도 10에 도시한 바와 같이, 서로 분리된 산화물 반도체 부재(130B)의 내부에 제2 채널(30b)이 형성되어 있으며, 각각의 산화물 반도체 부재(130B)는 사각 형상을 가진다. 그러나, 산화물 반도체 부재(130B)의 형상은 이에 반드시 한정되는 것을 아니며 다양한 형상으로 변형이 가능하다. 산화물 반도체 부재(130B)는 보상 트랜지스터(T3)에 위치하는 제1 산화물 반도체 부재(130B1), 초기화 트랜지스터(T4)에 위치하는 제2 산화물 반도체 부재(130B2), 그리고 바이패스 트랜지스터(T7)에 위치하는 제3 산화물 반도체 부재(130B3)을 포함할 수 있다.
이러한 산화물 반도체 부재(130B)는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물, 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다. 좀더 구체적으로, 산화물은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 중 적어도 하나를 포함할 수 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다. 이러한 보상 트랜지스터(T3)는 보상 게이트 전극(155c)이 보상 채널(131c) 아래에 위치하는 바텀 게이트 구조를 가진다.
제2 스캔선(152)의 일부인 보상 게이트 전극(155c)은 제1 산화물 반도체 부재(130B1)와 중첩할 수 있다. 보상 소스 전극(136c)은 제2 연결 부재(174)의 일단부이고, 보상 드레인 전극(137c)은 제1 연결 부재(173)의 중간부에 해당한다.
보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 제1 산화물 반도체 부재(130B)와 평면상 일부 중첩한다. 제1 산화물 반도체 부재(130B) 중 보상 소스 전극(136c) 및 보상 드레인 전극(137c)과 중첩하지 않는 부분은 보상 채널(131c)을 형성할 수 있다. 따라서, 보상 채널(131c)은 외부로 노출되므로, 외광에 의해 누설 전류가 발생하기 쉽다. 보상 채널(131c)과 중첩하는 제1 차단 부재(71)가 제1 구동 전압선(172a)으로부터 연장되어 위치한다. 이러한 제1 차단 부재(71)는 외광이 보상 채널(131c)에 전달되는 것을 차단시킬 수 있으므로, 외광에 의한 누설 전류의 발생을 최소화할 수 있다.
제2 연결 부재(174)의 타단부(174a)는 접촉 구멍(63)을 통해 구동 드레인 전극(137a)과 연결될 수 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 이러한 초기화 트랜지스터(T4)는 초기화 게이트 전극(155d)이 초기화 채널(131d) 아래에 위치하는 바텀 게이트 구조를 가진다. 제3 스캔선(153)의 일부인 초기화 게이트 전극(155d)은 초기화 채널(131d)과 중첩할 수 있다. 초기화 소스 전극(136d)은 제3 연결 부재(175)의 일단부에 해당하고, 초기화 드레인 전극(137d)은 제1 연결 부재(173)의 타단부에 해당한다.
초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 제2 산화물 반도체 부재(130B2)와 평면상 일부 중첩한다. 제2 산화물 반도체 부재(130B2) 중 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)과 중첩하지 않는 부분은 초기화 채널(131d)을 형성할 수 있다. 따라서, 초기화 채널(131d)은 외부로 노출되므로, 외광에 의해 누설 전류가 발생하기 쉽다. 초기화 채널(131d)과 중첩하는 제2 차단 부재(72)가 제1 구동 전압선(172a)으로부터 연장되어 위치한다. 이러한 제2 차단 부재(72)는 외광이 초기화 채널(131d)에 전달되는 것을 차단시킬 수 있으므로, 외광에 의한 누설 전류의 발생을 최소화할 수 있다.
제3 연결 부재(175)의 중간부(175a)는 접촉 구멍(64)을 통해 초기화 전압선(156)과 연결될 수 있다.
바이패스 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(155g), 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)을 포함한다. 이러한 바이패스 트랜지스터(T7)는 바이패스 게이트 전극(155g)이 바이패스 채널(131g) 아래에 위치하는 바텀 게이트 구조를 가진다.
바이패스 제어선(155)의 일부인 바이패스 게이트 전극(155g)은 제3 산화물 반도체 부재(130B3)와 중첩할 수 있다.
제4 연결 부재(176)의 일단부는 바이패스 소스 전극(136g)에 해당하고, 제4 연결 부재(176)의 타단부(176a)는 제6 연결 부재(74)와 접촉 구멍(81)을 통해 연결될 수 있다. 제6 연결 부재(74)는 접촉 구멍(83)을 통해 화소 전극(191)과 연결될 수 있다.
바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)은 제3 산화물 반도체 부재(130B3)와 평면상 일부 중첩한다. 제3 산화물 반도체 부재(130B3) 중 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)과 중첩하지 않는 부분은 바이패스 채널(131g)을 형성할 수 있다. 따라서, 바이패스 채널(131g)은 외부로 노출되므로, 외광에 의해 누설 전류가 발생하기 쉽다. 바이패스 채널(131g)과 중첩하는 제3 차단 부재(73)가 제1 구동 전압선(172a)으로부터 연장되어 위치한다. 이러한 제3 차단 부재(73)는 외광이 바이패스 채널(131g)에 전달되는 것을 차단시킬 수 있으므로, 외광에 의한 누설 전류의 발생을 최소화할 수 있다.
바이패스 소스 전극(136g)은 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결될 수 있고, 바이패스 드레인 전극(137g)은 초기화 소스 전극(136d)과 직접 연결될 수 있다.
여기서, 보상 게이트 전극(155c), 초기화 게이트 전극(155d), 바이패스 게이트 전극(155g)은 제2 게이트 전극을 이룬다. 보상 소스 전극(136c), 초기화 소스 전극(136d) 및 바이패스 소스 전극(136g)은 제2 소스 전극을 이루며, 보상 드레인 전극(137c), 초기화 드레인 전극(137d) 및 바이패스 드레인 전극(137g)은 제2 드레인 전극을 이룬다.
도 9에 도시한 바와 같이, 스토리지 커패시터(Cst)는 제2 게이트 절연막(142)를 사이에 두고 서로 중첩하는 제1 스토리지 전극(155a)과 제2 스토리지 전극(172b)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(172b)은 제2 구동 전압선(172b)에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다.
여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 스토리지 전극(155a, 172b) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 제1 연결 부재(173)의 일단부와 연결될 수 있다. 스토리지 개구부(51)는 제2 스토리지 전극(172b)에 형성된 개구부이다. 따라서, 스토리지 개구부(51) 내부에 제1 연결 부재(173)의 일단부(173a)와 구동 게이트 전극(155a)을 연결하는 접촉 구멍(61)이 형성되어 있다. 제1 연결 부재(173)는 데이터선(171)과 거의 평행하게 동일한 층에 형성되어 있으며 제1 연결 부재(173)의 중간부는 보상 트랜지스터(T3)의 보상 드레인 전극(137c)에 해당하고, 제1 연결 부재의 타단부는 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)에 해당한다.
따라서, 제1 연결 부재(173)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결하고 있다.
제2 스토리지 전극(172b)은 접촉 구멍(68)을 통해 제5 연결 부재(178)의 일단부(178a)와 연결될 수 있다. 제5 연결 부재(178)의 타단부(178b)는 접촉 구멍(82)을 통해 제1 구동 전압선(172a)과 연결될 수 있다. 따라서, 스토리지 커패시터(Cst)는 제1 구동 전압선(172a)을 통해 제2 스토리지 전극(172b)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
이하, 도 4 및 도 5를 참고하여 일 실시예에 따른 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 다결정 규소를 형성하기 위한 결정화 공정 시 기판(110)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시키고, 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 동작 제어 채널(131e), 그리고 발광 제어 채널(131f)이 형성된 다결정 반도체 부재(130A)가 위치할 수 있다.
다결정 반도체 부재(130A) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 위치하고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 위치할 수 있다.
그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 위치하고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 위치할 수 있다.
다결정 반도체 부재(130A) 위에는 이를 덮는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 제1 절연층일 수 있다.
도 8에 도시한 바와 같이, 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b)을 포함하는 제1 스캔선(151), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(154), 그리고 초기화 전압선(156)을 포함하는 제1 게이트 금속선(151, 154, 156, 155a)이 위치할 수 있다.
제1 게이트 금속선(151, 154, 156, 155a) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 게이트 절연막(142)이 위치할 수 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
도 9에 도시한 바와 같이, 제2 게이트 절연막(142) 위에는 제2 구동 전압선(172b), 보상 게이트 전극(155c)을 포함하는 제2 스캔선(152), 초기화 게이트 전극(155d)을 제3 스캔선(153), 바이패스 게이트 전극(155g)을 포함하는 바이패스 제어선(155)을 포함하는 제2 게이트 금속선(172b, 152, 153, 155)이 위치할 수 있다.
제1 게이트 금속선(151, 154, 156, 155a)과 제2 게이트 금속선(172b, 152, 153, 155)을 포함하는 게이트 금속선(151, 154, 156, 155a, 172b, 152, 153, 155)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 그러나, 제1 게이트 금속선(151, 154, 156, 155a)과 제2 게이트 금속선(172b, 152, 153, 155)이 반드시 동일한 물질로 형성되는 것은 아니며, 서로 다른 물질로 형성될 수도 있다.
제2 게이트 절연막(142) 및 제2 게이트 금속선(172b, 152, 153, 155) 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
도 10에 도시한 바와 같이, 층간 절연막(160)에는 접촉 구멍(61, 62, 63, 64, 65, 66, 68)이 형성될 수있다. 층간 절연막(160) 위에는 보상 채널(131c), 초기화 채널(131d), 및 바이패스 채널(131g)이 각각 형성된 제1 산화물 반도체 부재(130B1), 제2 산화물 반도체 부재(130B2) 및 제3 산화물 반도체 부재(130B3)를 포함하는 산화물 반도체 부재(130B)가 위치할 수 있다.
도 11에 도시한 바와 같이, 산화물 반도체 부재(130B) 및 층간 절연막(160) 위에는 데이터선(171), 제1 연결 부재(173), 제2 연결 부재(174), 제3 연결 부재(175), 제4 연결 부재(176), 그리고 제5 연결 부재(178)을 포함하는 제1 데이터 금속선(171, 173, 174, 175, 176, 178)이 위치할 수 있다. 제1 데이터 금속선(171, 173, 174, 175, 176, 178)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있으며, 예컨대, 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막 등으로 형성될 수 있다.
데이터선(171)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있으며, 제1 연결 부재(173)의 일단부(173a)는 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결될 수 있다.
제4 연결 부재(176)의 타단부(176a)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결될 수 있다.
제1 데이터 금속선(171, 173, 174, 175, 176, 178), 제2 채널(30b) 및 층간 절연막(160) 위에는 이를 덮는 제1 보호막(181)이 위치할 수 있다. 이러한 제1 보호막(181)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막 등으로 만들어질 수 있다. 제1 보호막(181)은 제2 절연층일 수 있다.
도 3에 도시한 바와 같이, 제1 보호막(181)에는 접촉 구멍(81, 82)이 형성될 수 있다.
제1 보호막(181) 위에는 제1 구동 전압선(172a), 외광 차단 부재(70) 및 제6 연결 부재(74)를 포함하는 제2 데이트 금속선(172a, 70, 74)이 위치할 수 있다.
이와 같이, 데이터선(1710과 제1 구동 전압선(172a)을 서로 다른 층에 위치시킴으로써, 동일한 공간에 보다 많은 화소를 배치할 수 있어 고해상도의 표시 장치를 제조할 수 있다.
외광 차단 부재(70)는 제1 구동 전압선(172a)과 동일한 층에 위치하며 제1 구동 전압선(172a)에 연결될 수 있다. 따라서, 외광 차단 부재(70)에는 제1 구동 전압선(172a)에 전달되는 구동 전압(ELVDD)과 동일한 전압이 인가된다.
도 12는 도 3의 보상 트랜지스터의 일부 확대도이다.
도 12에 도시한 바와 같이, 제1 차단 부재(71)의 제1 경계선(711)과 보상 채널(131c)의 폭 방향의 평면상 제1 간격(d1)은 제1 차단 부재(71)의 제2 경계선(712)과 보상 채널(131c)의 길이 방향의 평면상 제2 간격(d2)보다 클 수 있다. 이는 보상 채널(131c)의 길이 방향의 양단부는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)에 의해 외광을 일부 차단하므로, 보상 채널(131c)의 길이 방향은 폭 방향보다 덜 노출되기 때문이다. 따라서, 보상 채널(131c)의 폭 방향으로 연장되는 제1 간격(d1)을 보상 채널(131c)의 길이 방향으로 연장되는 제2 간격(d2)보다 크게 함으로써, 보다 많이 외광을 차단할 수 있다.
외광 차단 부재(70)의 제1 경계선(711)은 제1 스캔선(151)의 연장 방향과 평행한 경계선이며, 외광 차단 부재(70)의 제2 경계선(712)은 데이터선(171)의 연장 방향과 평행한 경계선일 수 있다. 도 12에서는 보상 트랜지스터(T3)와 중첩하는 제1 차단 부재(71)에 대해서만 설명하였으나, 반드시 이에 한정되는 것은 아니며, 초기화 트랜지스터(T4)와 중첩하는 제2 차단 부재(72), 바이패스 트랜지스터(T7)와 중첩하는 제3 차단 부재(73)에 대해서도 동일한 내용이 적용될 수 있다.
한편, 외광 차단 부재(70)를 화소 전극(191)과 동일한 층에 형성하는 경우에는 화소 전극(191)의 면적을 감소시켜야 하므로 고해상도의 표시 장치를 구현하기 어렵다. 또한, 외광 차단 부재(70)를 화소 전극(191)과 동일한 층에 형성하는 경우에는 외광 차단 부재(70)에 의해 반사율이 증가하게 된다.
본 실시예에서는 외광 차단 부재(70)를 제1 구동 전압선(172a)과 동일한 층에 형성하므로, 화소 전극(191)의 면적을 감소시키지 않아도 되므로 고해상도의 표시 장치를 제조할 수 있으며, 반사율이 증가하지 않게 된다.
제2 채널(30b)과 외광 차단 부재(70) 사이에 유기물을 포함하는 제1 보호막(181)이 위치하므로, 외광 차단 부재(70)에 의해 제2 채널(30b)의 특성이 변동되는 것을 최소화할 수 있다. 즉, 제1 구동 전압선(172a)에 연결된 외광 차단 부재(70)에 일정한 크기의 구동 전압(ELVDD)이 전달되어야 하나, 의도치 않은 전압 변화가 발생하는 경우, 제2 채널(30b)을 포함하는 제2 트랜지스터(TB)의 특성이 변동될 수 있다. 이를 방지하기 위해 제2 채널(30b)과 외광 차단 부재(70) 사이에 개재된 제1 보호막(181)은 유기물을 포함할 수 있다. 유기물은 전압 변화에 의한 트랜지스터의 특성 변화를 최소화할 수 있다.
한편, 본 실시예에서는 제1 구동 전압선(172a)과 연결된 외광 차광 부재(70)가 제2 채널(30b)과 중첩되어 있으나, 반드시 이에 한정되는 것은 아니며, 외광 차단 부재(70)는 DC 전압이 인가되는 배선이라면 다양한 배선이 가능하다. 예컨대, 외광 차단 부재(70)는 DC 전압인 초기화 전압(Vint)이 전달되는 초기화 전압선(156)과 연결된 배선으로 형성할 수 있다.
제2 데이트 금속선(172a, 70, 74) 및 제1 보호막(181) 위에는 제2 보호막(182)이 위치할 수 있다. 이러한 제2 보호막(182)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막 등으로 만들어질 수 있다.
제2 보호막(182)은 제2 데이트 금속선(172a, 70, 74)을 덮어 평탄화시키므로 제2 보호막(182) 위에 화소 전극(191)을 단차없이 형성할 수 있다. 제2 보호막(182)에는 접촉 구멍(83)이 형성될 수 있다.
제2 보호막(182) 위에는 제1 전극인 화소 전극(191)이 위치할 수 있다. 제6 연결 부재(74)는 제2 보호막(182)에 형성된 접촉 구멍(83)을 통해 화소 전극(191)과 연결될 수 있다.
제2 보호막(182) 및 화소 전극(191)의 가장자리 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(350)이 위치할 수 있고, 화소 정의막(350)은 화소 전극(191)을 드러내는 화소 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 실리카 계열의 무기물로 만들어 질 수 있다.
화소 개구부(351)에 의해 노출된 화소 전극(191) 위에는 발광 부재인 유기 발광층(370)이 위치하고, 유기 발광층(370) 상에는 제2 전극인 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(350) 위에도 위치하여 복수의 화소(PX)에 걸쳐 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(OLED)가 형성된다.
여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 실시예는 반드시 이에 한정되는 것은 아니며, 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
공통 전극(270) 상에는 유기 발광 다이오드(OLED)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있고, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
70: 외광 차단 부재 71: 제1 차단 부재
72: 제2 차단 부재 73: 제3 차단 부재
131a: 구동 채널 131b: 스위칭 채널
131c: 보상 채널 131d: 초기화 채널
131e: 발광 제어 채널 131f: 구동 제어 채널
141: 제1 게이트 절연막 142: 제2 게이트 절연막
151: 제1 스캔선 152: 제2 스캔선
153: 제3 스캔선 154: 발광 제어선
155: 바이패스 제어선 156: 초기화 전압선
155a: 구동 게이트 전극 155b: 스위칭 게이트 전극
160: 층간 절연막 171: 데이터선
172: 구동 전압선 173: 제1 연결 부재
174: 제2 연결 부재 175: 제3 연결 부재
176: 제4 연결 부재 178: 제5 연결 부재
74: 제6 연결 부재 181: 제1 보호막
182: 제2 보호막 191: 화소 전극
270: 공통 전극 350: 화소 정의막
370: 유기 발광층 51: 스토리지 개구부
TA: 제1 트랜지스터 TB: 제2 트랜지스터

Claims (21)

  1. 기판,
    상기 기판 위에 위치하며 서로 이격되는 제1 트랜지스터 및 제2 트랜지스터,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나에 연결되는 제1 전극,
    상기 제1 전극과 대향하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광 부재, 그리고
    상기 기판 위에 위치하며 구동 전압을 전달하는 구동 전압선
    을 포함하며,
    상기 제1 트랜지스터는
    상기 기판 위에 위치하며 다결정 반도체 부재를 포함하는 제1 채널,
    상기 제1 채널의 양 옆에 위치하는 제1 소스 전극 및 제1 드레인 전극,
    상기 제1 채널과 중첩하는 제1 게이트 전극, 그리고
    상기 제1 게이트 전극을 덮는 제1 절연층을 포함하고,
    상기 제2 트랜지스터는
    상기 제1 절연층 위에 위치하는 제2 게이트 전극,
    상기 제2 게이트 전극과 중첩하며 산화물 반도체 부재를 포함하는 제2 채널,
    상기 제2 채널 위에 위치하는 제2 소스 전극 및 제2 드레인 전극, 그리고
    상기 제2 소스 전극 및 제2 드레인 전극 위에 위치하며 상기 제2 채널과 중첩하는 외광 차단 부재를 포함하고,
    상기 외광 차단 부재는 상기 구동 전압선과 동일한 층에 위치하는 표시 장치.
  2. 제1항에서,
    상기 구동 전압선은 제1 방향으로 연장되는 제1 구동 전압선, 그리고 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 구동 전압선을 포함하고,
    상기 외광 차단 부재는 제1 구동 전압선과 동일한 층에 위치하는 표시 장치.
  3. 제2항에서,
    상기 외광 차단 부재는 상기 제1 구동 전압선과 연결되는 표시 장치.
  4. 제1항에서,
    상기 제2 소스 전극 및 상기 제2 드레인 전극과 상기 외광 차단 부재 사이에 위치하는 제2 절연층을 더 포함하고,
    상기 제2 절연층은 유기물을 포함하는 표시 장치.
  5. 제2항에서,
    상기 기판 위에 위치하며 제1 스캔 신호를 전달하는 제1 스캔선,
    상기 기판 위에 위치하며 상기 제1 스캔 신호와 반전되는 제2 스캔 신호를 전달하는 제2 스캔선,
    상기 제1 스캔선 및 상기 제2 스캔선과 교차하며 데이터 전압을 전달하는 데이터선
    을 더 포함하고,
    상기 제1 트랜지스터는
    상기 제1 스캔선 및 상기 데이터선과 연결되는 스위칭 트랜지스터 및
    상기 스위칭 트랜지스터에 연결되는 구동 트랜지스터
    를 포함하고,
    상기 제2 트랜지스터는
    상기 제2 스캔 신호에 의해 턴 온되어 상기 구동 트랜지스터의 문턱 전압을 보상하는 보상 트랜지스터를 포함하고,
    상기 보상 트랜지스터는 상기 제2 스캔선과 중첩하는 제1 산화물 반도체 부재를 포함하고,
    상기 제2 채널은 상기 제1 산화물 반도체 부재에 위치하는 보상 채널을 포함하며,
    상기 보상 채널은 상기 외광 차단 부재와 평면상 중첩하는 표시 장치.
  6. 제5항에서,
    상기 제1 스캔선과 평행하게 연장되며 제3 스캔 신호를 전달하는 제3 스캔선, 그리고
    상기 구동 트랜지스터를 초기화시키는 초기화 전압을 전달하는 초기화 전압선을 더 포함하고,
    상기 제2 트랜지스터는 상기 제3 스캔 신호에 따라 턴 온되어 상기 초기화 전압을 상기 구동 트랜지스터의 게이트 전극에 전달하는 초기화 트랜지스터를 더 포함하고,
    상기 초기화 트랜지스터는 상기 제3 스캔선과 중첩하는 제2 산화물 반도체 부재를 포함하고,
    상기 제2 채널은 상기 제2 산화물 반도체 부재에 위치하는 초기화 채널을 더 포함하며,
    상기 초기화 채널은 상기 외광 차단 부재와 중첩하는 표시 장치.
  7. 제6항에서,
    바이패스 제어 신호를 전달하는 바이패스 제어선을 더 포함하고,
    상기 제2 트랜지스터는 상기 바이패스 제어 신호에 턴 온되어 상기 구동 트랜지스터가 전달하는 구동 전류의 일부를 바이패스시키는 바이패스 트랜지스터를 더 포함하고,
    상기 바이패스 트랜지스터는 상기 바이패스 제어선과 중첩하는 제3 산화물 반도체 부재를 포함하고,
    상기 제2 채널은 상기 제3 산화물 반도체 부재에 위치하는 바이패스 채널을 더 포함하며,
    상기 바이패스 채널은 상기 외광 차단 부재와 중첩하는 표시 장치.
  8. 제7항에서,
    상기 데이터선과 상기 제1 구동 전압선은 서로 다른 층에 위치하는 표시 장치.
  9. 제7항에서,
    상기 제1 스캔선 및 상기 초기화 전압선은 동일한 층에 위치하고,
    상기 제2 스캔선, 상기 제3 스캔선 및 바이패스 제어선은 동일한 층에 위치하는 표시 장치.
  10. 제7항에서,
    상기 보상 채널, 상기 초기화 채널, 및 상기 바이패스 채널은 서로 분리되어 위치하는 표시 장치.
  11. 제7항에서,
    상기 제2 게이트 전극은
    상기 제2 스캔선의 일부이고 상기 보상 채널과 중첩하는 보상 게이트 전극,
    상기 제3 스캔선의 일부이고 상기 초기화 채널과 중첩하는 초기화 게이트 전극, 그리고
    상기 바이패스 제어선의 일부이고 상기 바이패스 채널과 중첩하는 바이패스 게이트 전극을 포함하는 표시 장치.
  12. 제7항에서,
    상기 제2 소스 전극은
    상기 데이터선과 동일한 층에 위치하며 상기 제1 산화물 반도체 부재와 일부 중첩하는 보상 소스 전극,
    상기 데이터선과 동일한 층에 위치하며, 상기 제2 산화물 반도체 부재와 일부 중첩하는 초기화 소스 전극, 그리고
    상기 데이터선과 동일한 층에 위치하며, 상기 제3 산화물 반도체 부재와 일부 중첩하는 바이패스 소스 전극을 포함하는 표시 장치.
  13. 제12항에서,
    상기 제2 드레인 전극은
    상기 데이터선과 동일한 층에 위치하며 상기 제1 산화물 반도체 부재와 일부 중첩하는 보상 드레인 전극,
    상기 데이터선과 동일한 층에 위치하며, 상기 제2 산화물 반도체 부재와 일부 중첩하는 초기화 드레인 전극, 그리고
    상기 데이터선과 동일한 층에 위치하며, 상기 제3 산화물 반도체 부재와 일부 중첩하는 바이패스 드레인 전극을 포함하는 표시 장치.
  14. 제13항에서,
    상기 제2 구동 전압선과 중첩하는 구동 게이트 전극,
    상기 데이터선과 동일한 층에 위치하며 상기 구동 게이트 전극과 연결되는 제1 연결 부재를 더 포함하고,
    상기 제1 연결 부재는 상기 보상 드레인 전극 및 상기 초기화 소스 전극을 포함하는 표시 장치.
  15. 제14항에서,
    상기 데이터선과 동일한 층에 위치하며, 상기 제1 채널의 일부와 연결되는 제2 연결 부재를 더 포함하고,
    상기 제2 연결 부재는 상기 보상 소스 전극을 포함하는 표시 장치.
  16. 제15항에서,
    상기 데이터선과 동일한 층에 위치하며, 상기 초기화 전압선과 연결되는 제3 연결 부재를 더 포함하고,
    상기 제3 연결 부재는 상기 초기화 소스 전극 및 상기 바이패스 드레인 전극을 포함하는 표시 장치.
  17. 제16항에서,
    상기 데이터선과 동일한 층에 위치하며, 상기 제1 채널의 일부와 연결되는 제4 연결 부재를 더 포함하고,
    상기 제4 연결 부재는 상기 바이패스 소스 전극을 포함하는 표시 장치.
  18. 제17항에서,
    상기 데이터선과 동일한 층에 위치하며, 상기 제2 구동 전압선과 연결되는 제5 연결 부재를 더 포함하는 표시 장치.
  19. 제18항에서,
    상기 제1 구동 전압선과 동일한 층에 위치하며, 상기 제4 연결 부재와 연결되는 제6 연결 부재를 더 포함하는 표시 장치.
  20. 제7항에서,
    상기 외광 차단 부재는 제1 경계선과 제2 경계선을 포함하며,
    상기 제1 경계선과 상기 제2 채널의 폭 방향의 평면상 제1 간격은 상기 제2 경계선과 상기 제2 채널의 길이 방향의 평면상 제2 간격보다 큰 표시 장치.
  21. 기판,
    상기 기판 위에 위치하며 제1 스캔 신호를 전달하는 제1 스캔선,
    상기 제1 스캔선과 교차하며 데이터 전압을 전달하는 데이터선,
    상기 기판 위에 위치하며 구동 전압을 전달하는 구동 전압선,
    상기 기판 위에 위치하며 서로 이격되며 다결정 반도체 부재를 포함하는 제1 트랜지스터 및 산화물 반도체 부재를 포함하는 제2 트랜지스터,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나에 연결되는 제1 전극,
    상기 제1 전극과 대향하는 제2 전극, 그리고
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광 부재
    를 포함하고,
    상기 구동 전압선은 상기 데이터선과 서로 다른 층에 위치하며,
    상기 구동 전압선으로부터 연장되는 외광 차단 부재는 상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 표시 장치.
KR1020170069782A 2017-06-05 2017-06-05 표시 장치 KR102480458B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170069782A KR102480458B1 (ko) 2017-06-05 2017-06-05 표시 장치
US15/994,743 US11127805B2 (en) 2017-06-05 2018-05-31 Display device
CN202311652920.7A CN117641996A (zh) 2017-06-05 2018-06-05 显示装置
CN201810569163.XA CN108987438B (zh) 2017-06-05 2018-06-05 显示装置
US17/479,125 US20220005907A1 (en) 2017-06-05 2021-09-20 Display device
KR1020220178604A KR102604925B1 (ko) 2017-06-05 2022-12-19 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170069782A KR102480458B1 (ko) 2017-06-05 2017-06-05 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220178604A Division KR102604925B1 (ko) 2017-06-05 2022-12-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20180133280A KR20180133280A (ko) 2018-12-14
KR102480458B1 true KR102480458B1 (ko) 2022-12-22

Family

ID=64458382

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170069782A KR102480458B1 (ko) 2017-06-05 2017-06-05 표시 장치
KR1020220178604A KR102604925B1 (ko) 2017-06-05 2022-12-19 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220178604A KR102604925B1 (ko) 2017-06-05 2022-12-19 표시 장치

Country Status (3)

Country Link
US (2) US11127805B2 (ko)
KR (2) KR102480458B1 (ko)
CN (2) CN108987438B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559696B2 (en) * 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof
US20200066766A1 (en) * 2018-08-22 2020-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR102655693B1 (ko) * 2018-12-18 2024-04-08 삼성디스플레이 주식회사 표시 장치
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
WO2021053707A1 (ja) 2019-09-17 2021-03-25 シャープ株式会社 表示装置およびその駆動方法
CN110808012B (zh) * 2019-11-28 2021-02-26 京东方科技集团股份有限公司 像素电路、移位寄存器单元、栅极驱动电路和显示装置
JP2021196397A (ja) * 2020-06-09 2021-12-27 武漢天馬微電子有限公司 表示装置
CN111668238B (zh) * 2020-06-19 2022-09-09 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN112634833A (zh) * 2021-01-07 2021-04-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示面板
KR20230024448A (ko) * 2021-08-11 2023-02-21 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941617B2 (en) * 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
KR101949225B1 (ko) * 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102516162B1 (ko) * 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102302802B1 (ko) 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102271115B1 (ko) * 2015-02-13 2021-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102302275B1 (ko) * 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018133398A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR20230004392A (ko) 2023-01-06
CN117641996A (zh) 2024-03-01
KR102604925B1 (ko) 2023-11-22
KR20180133280A (ko) 2018-12-14
US20220005907A1 (en) 2022-01-06
CN108987438A (zh) 2018-12-11
US11127805B2 (en) 2021-09-21
CN108987438B (zh) 2023-12-08
US20180350891A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
KR102480458B1 (ko) 표시 장치
KR102494729B1 (ko) 유기 발광 표시 장치
KR102392673B1 (ko) 유기 발광 표시 장치
KR102473068B1 (ko) 유기 발광 표시 장치
KR102422108B1 (ko) 유기 발광 표시 장치
KR102289838B1 (ko) 유기 발광 표시 장치
US9978313B2 (en) Organic light emitting diode display, driving method thereof, and manufacturing method thereof
KR102017764B1 (ko) 유기 발광 표시 장치
KR101985298B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102372774B1 (ko) 유기 발광 표시 장치
KR102271115B1 (ko) 유기 발광 표시 장치
KR102300884B1 (ko) 유기 발광 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
KR102426691B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10490619B2 (en) Manufacturing method of organic light emitting diode display device with first and second driving voltage lines
KR102516592B1 (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
US9502488B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR102415753B1 (ko) 유기 발광 표시 장치
KR102351667B1 (ko) 유기 발광 표시 장치
KR102326313B1 (ko) 유기 발광 표시 장치
KR20150081869A (ko) 유기 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant