KR102655693B1

KR102655693B1 - 표시 장치

Info

Publication number: KR102655693B1
Application number: KR1020180164052A
Authority: KR
Inventors: 박경순; 우민규; 정준기
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-12-18
Filing date: 2018-12-18
Publication date: 2024-04-08
Also published as: KR20200075972A; US11455959B2; US20200193917A1; CN111341248A

Abstract

본 개시는 표시 장치에 관한 것으로, 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴, 상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층, 상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층, 상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층, 상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층을 포함하고, 상기 제3 도전층은 상기 초기화 전압선과 전기적으로 연결되어 있는 연결 부재를 포함하고, 상기 제1 데이터선은 상기 연결 부재 주위에서 상기 연결 부재로부터 멀어지는 방향으로 꺾여 있는 굴곡부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 개시는 표시 장치에 관한 것이다.

표시 장치는 영상을 표시하는 단위인 복수의 화소를 포함한다. 특히, 발광층을 포함하는 표시 장치의 화소는 캐소드, 애노드 및 발광층을 포함하는 발광 다이오드, 그리고 발광 다이오드를 구동하기 위한 복수의 트랜지스터(transistor) 및 적어도 하나의 커패시터(capacitor)를 포함할 수 있다.

발광 다이오드는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하고, 두 전극 중 한 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 한 전극인 애노드(anode)로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광할 수 있다.

복수의 트랜지스터는 적어도 하나의 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 스위칭 트랜지스터는 스캔 신호에 따라 데이터 신호를 인가 받고 이에 따른 전압을 구동 트랜지스터에 전달하고, 구동 트랜지스터는 발광 다이오드에 직접적 또는 간접적으로 연결되어 발광 다이오드에 전달되는 구동 전류의 양을 제어하여 각 화소는 원하는 휘도의 빛을 내보낼 수 있다.

커패시터는 구동 트랜지스터의 구동 게이트 전극에 연결되어 구동 게이트 전극의 전압을 유지하는 역할을 한다.

본 기재는 표시 장치에서 데이터 신호의 커플링에 의한 얼룩 발생을 줄여 표시 품질을 높이는 것이다.

본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴, 상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층, 상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층, 상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층, 상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층을 포함하고, 상기 제3 도전층은 상기 초기화 전압선과 전기적으로 연결되어 있는 연결 부재를 포함하고, 상기 제1 데이터선은 상기 연결 부재 주위에서 상기 연결 부재로부터 멀어지는 방향으로 꺾여 있는 굴곡부를 포함한다.

상기 액티브 패턴과 상기 제1 도전층 사이에 위치하는 제1 절연층, 상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 제2 절연층, 상기 제2 도전층과 상기 제3 도전층 사이에 위치하는 제3 절연층, 그리고 상기 제3 도전층과 상기 제4 도전층 사이에 위치하는 제4 절연층을 더 포함하고, 상기 제3 절연층은 상기 초기화 전압선 위에 위치하는 제1 접촉 구멍을 포함하고, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층은 상기 액티브 패턴의 제1 도전 영역 위에 위치하는 제2 접촉 구멍을 포함하고, 상기 연결 부재는 상기 제1 접촉 구멍을 통해 상기 초기화 전압선과 전기적으로 연결되고, 상기 제2 접촉 구멍을 통해 상기 액티브 패턴의 상기 제1 도전 영역과 전기적으로 연결되어 있을 수 있다.

상기 연결 부재는 상기 제1 데이터선에 나란하게 연장된 부분을 포함할 수 있다.

상기 제4 도전층은, 상기 제1 데이터선과 제1방향으로 이웃한 제2 데이터선, 상기 제2 데이터선과 상기 제1방향으로 이웃한 제3 데이터선, 그리고 상기 제3 데이터선과 상기 제1방향으로 이웃한 제4 데이터선을 더 포함하고, 상기 제4 데이터선의 형태는 상기 제1 데이터선의 형태와 상기 제1방향으로 대칭이고, 상기 제3 데이터선의 형태는 상기 제2 데이터선의 형태와 상기 제1방향으로 대칭일 수 있다.

상기 제1 데이터선은 상기 초기화 전압선과 교차하고, 상기 액티브 패턴은 서로 교차하는 상기 제1 데이터선과 상기 초기화 전압선 사이에 위치하는 부분을 포함할 수 있다.

상기 제2 데이터선은 상기 초기화 전압선과 교차하고, 상기 구동 전압선은 서로 교차하는 상기 제2 데이터선과 상기 초기화 전압선 사이에 위치하는 부분을 포함할 수 있다.

상기 액티브 패턴은 상기 제1 도전 영역과 연결되어 있는 제2 도전 영역을 더 포함하고, 상기 제2 도전 영역은 평면 뷰에서 상기 제1 데이터선과 상기 연결 부재 사이에 위치하고, 상기 제2 도전층은, 상기 제2 도전 영역과 중첩하는 도전 패턴을 더 포함할 수 있다.

상기 도전 패턴은 상기 구동 전압선과 전기적으로 연결되어 상기 구동 전압을 인가 받을 수 있다.

상기 복수의 스캔선은 제1 스캔선 및 제2 스캔선을 포함하고, 상기 도전 패턴은 평면 뷰에서 상기 제1 스캔선과 상기 제2 스캔선 사이에 위치할 수 있다.

상기 화소 전극층은 상기 구동 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고, 상기 복수의 제1 전압선은 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고, 상기 복수의 제1 전압선은 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 구동 전압을 전달할 수 있는 배선에 연결되어 있을 수 있다.

상기 복수의 제1 전압선은 상기 표시 영역 안에서 상기 구동 전압선과 접촉하지 않을 수 있다.

상기 제1 전압선은 상기 복수의 화소 전극 주위를 따라 굴곡되어 있을 수 있다.

상기 복수의 화소 전극 위에 위치하며 공통 전압을 인가 받는 공통 전극을 더 포함하고, 상기 화소 전극층은 상기 공통 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고, 상기 복수의 제1 전압선은 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고, 상기 복수의 제1 전압선은 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 공통 전압을 전달할 수 있는 배선에 연결되어 있을 수 있다.

한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴, 상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층, 상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층, 상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층, 상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층을 포함하고, 상기 제3 도전층은 상기 초기화 전압선과 전기적으로 연결되어 있는 연결 부재를 포함하고, 상기 액티브 패턴은 평면 뷰에서 상기 제1 데이터선과 상기 연결 부재 사이에 위치하는 제1 도전 영역을 포함하고, 상기 제2 도전층은 상기 제1 도전 영역과 중첩하는 도전 패턴을 더 포함한다.

상기 액티브 패턴은 상기 제1 도전 영역에 연결된 제2 도전 영역을 더 포함하고, 상기 연결 부재는 상기 제2 도전 영역에 전기적으로 연결되어 있을 수 있다.

한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴, 상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층, 상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층, 상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층, 상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층을 포함하고, 상기 화소 전극층은 상기 구동 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고, 상기 복수의 제1 전압선은 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고, 상기 복수의 제1 전압선은 상기 표시 영역 안에서 상기 구동 전압선과 접촉하지 않는다.

상기 복수의 제1 전압선은 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 일정한 전압을 전달할 수 있는 배선에 연결되어 있을 수 있다.

본 발명의 실시예들에 따르면, 표시 장치에서 데이터 신호의 커플링에 의한 얼룩 발생을 줄여 표시 품질을 높일 수 있다.

도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이고,
도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 3은 한 실시예에 따른 표시 장치의 표시 영역의 일부에 대한 배치도이고,
도 4 및 도 5는 도 3에 도시한 구성 요소의 일부를 도시한 배치도이고,
도 6은 도 3에 도시한 표시 장치에서 화소 전극층을 추가로 도시한 배치도이고,
도 7은 도 3 내지 도 5에 도시한 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고,
도 8은 도 3 내지 도 5에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이고,
도 9는 한 실시예에 따른 표시 장치의 화소 전극층의 배치도이고,
도 10은 한 실시예에 따른 표시 장치의 데이터선과 연결된 회로를 나타낸 도면이고,
도 11은 한 실시예에 따른 표시 장치의 구동 신호의 파형도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.

도 1을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.

도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이다.

한 실시예에 따른 표시 장치(1000)는 영상을 표시할 수 있는 표시 영역(DA) 및 표시 영역(DA) 주변에 위치하는 주변 영역(PA)을 포함할 수 있다.

표시 영역(DA)은 제1방향(DR1) 및 제2방향(DR2)에 평행한 면 상에서 영상을 표시할 수 있다. 표시 영역(DA)은 복수의 화소(PX) 및 복수의 신호선을 포함한다.

한 화소(PX)는 하나의 영상 신호에 대한 빛을 발광할 수 있는 영역을 구동하기 위한 표시 회로를 포함하는 단위를 의미할 수 있다.

복수의 신호선은 스캔 신호를 전달할 수 있는 복수의 스캔선(SL)과 데이터 신호를 전달할 수 있는 복수의 데이터선(DL) 등을 포함할 수 있다.

각 스캔선(SL)은 표시 영역(DA)에서 대략 제1방향(DR1)으로 연장되어 있고 주변 영역(PA)에 위치하는 스캔 구동부(400a, 400b)에 연결되어 있을 수 있다.

데이터선(DL)은 표시 영역(DA)에서 복수의 스캔선(SL)과 교차하며 대략 제2방향(DR2)으로 연장되어 있을 수 있다.

화소(PX)는 적어도 하나의 스위칭 소자 및 이에 연결된 화소 전극을 포함할 수 있다. 스위칭 소자는 스캔선(SL)에 연결되어 있을 수 있고 스캔선(SL)이 전달하는 스캔 신호에 따라 턴온 또는 턴오프되어 데이터선(DL)이 전달하는 데이터 신호를 선택적으로 화소 전극에 전달할 수 있다.

주변 영역(PA)은 스캔 구동부(400a, 400b) 및 데이터 구동부(500)를 포함할 수 있다. 스캔 구동부(400a, 400b)는 스캔선(SL)과 연결되어 스캔 신호를 스캔선(SL)에 인가할 수 잇다. 스캔 구동부(400a, 400b)는 표시 영역(DA)에 위치하는 복수의 신호선 및 스위칭 소자와 함께 형성되어 있을 수 있다. 도 1은 표시 영역(DA)을 중심으로 좌우 양측에 스캔 구동부(400a, 400b)가 하나씩 위치하는 예를 도시하나 이에 한정되지 않고, 어느 한 스캔 구동부(400a, 400b)가 생략될 수도 있다.

데이터 구동부(500)는 적어도 하나의 구동 회로 칩을 포함할 수 있고, 데이터선(DL)과 연결되어 데이터 신호를 데이터선(DL)에 인가할 수 있다.

도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이다.

도 2를 참조하면, 한 화소(PX)는 복수의 신호선(151, 152, 153, 154, 171, 172)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 하여 설명한다.

신호선(151, 152, 153, 154, 171, 172)은 복수의 스캔선(151, 152, 154), 제어선(153), 데이터선(171), 그리고 구동 전압선(172)을 포함할 수 있다.

복수의 스캔선(151, 152, 154)은 앞에서 설명한 스캔선(SL)에 대응되는 것으로, 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.

한 화소(PX)에 연결되어 있는 스캔선(151, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 스캔선(151), 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 스캔선(152), 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 스캔선(154)을 포함할 수 있다. 스캔선(152)이 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달할 수 있다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1)) 등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.

제어선(153)은 발광 다이오드(ED)의 발광을 제어할 수 있는 발광 제어 신호를 전달할 수 있다. 발광 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.

데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.

도시하지 않았으나, 표시 장치는 복수의 신호선(151, 152, 153, 154, 171, 172)에 신호를 전달하는 구동부를 더 포함할 수 있다.

한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.

스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 제어선(153)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.

제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.

제2 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 제2 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 소스 전극(S1)으로 전달할 수 있다.

제3 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드와 연결되어 있다. 제3 트랜지스터(T3)의 드레인 전극(D3)은 제4 트랜지스터(T4)의 드레인 전극(D4), 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제3 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.

제4 트랜지스터(T4)의 게이트 전극(G4)은 스캔선(152)과 연결되어 있고, 제4 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압(Vint) 단자와 연결되어 있으며, 제4 트랜지스터(T4)의 드레인 전극(D4)은 제3 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.

제5 트랜지스터(T5)의 게이트 전극(G5)은 제어선(153)과 연결되어 있으며, 제5 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있고, 제5 트랜지스터(T5)의 드레인 전극(D5)은 제1 트랜지스터(T1)의 소스 전극(S1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.

제6 트랜지스터(T6)의 게이트 전극(G6)은 제어선(153)과 연결되어 있으며, 제6 트랜지스터(T6)의 소스 전극(S6)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 제3 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 제6 트랜지스터(T6)의 드레인 전극(D6)은 발광 다이오드(ED)의 애노드와 전기적으로 연결되어 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.

제7 트랜지스터(T7)의 게이트 전극(G7)은 스캔선(154)과 연결되어 있고, 제7 트랜지스터(T7)의 소스 전극(S7)은 제6 트랜지스터(T6)의 드레인 전극(D6) 및 발광 다이오드(ED)의 애노드에 연결되어 있고, 제7 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 소스 전극(S4)에 연결되어 있다.

트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.

커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단은 구동 전압선(172)과 연결되어 있다. 발광 다이오드(ED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가 받을 수 있다.

한 실시예에 따른 화소(PX)의 구조는 도 2에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.

그러면, 도 2를 참조하여 한 실시예에 따른 표시 장치의 동작에 대하여 간단히 설명한다.

초기화 기간 동안 스캔선(152)을 통해 게이트 온 전압 레벨의 스캔 신호(GIn)가 공급되면(스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1))일 수 있음), 제4 트랜지스터(T4)가 턴온되고, 제4 트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달되고, 초기화 전압(Vint)에 의해 제1 트랜지스터(T1)가 초기화된다.

다음, 데이터 프로그래밍 및 보상 기간 동안 스캔선(151)을 통해 게이트 온 전압 레벨의 스캔 신호(GWn)가 공급되면(스캔 신호(GWn)는 n번째 스캔 신호(Sn)일 수 있음), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 제1 트랜지스터(T1)는 턴온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 제1 트랜지스터(T1)의 문턱 전압만큼 감소한 보상 전압이 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.

다음, 발광 기간 동안 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 게이트 오프 전압 레벨에서 게이트 온 전압 레벨로 변경되면 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온되고, 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다.

한편, 초기화 기간 동안 제7 트랜지스터(T7)는 스캔선(154)을 통해 게이트 온 전압 레벨의 스캔 신호(GI(n+1))를 공급받아 턴온된다. 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 턴온된 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.

이제, 앞에서 설명한 도 2와 함께 도 3 내지 도 9를 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조에 대하여 설명한다. 설명의 편의를 위해, 단면상 적층된 층 순서로 설명을 하고, 각 층에 대한 설명에서 평면상 구조에 대해 설명하도록 한다.

도 3 내지 도 6에 도시한 평면상 구조는 이웃한 두 화소(PX1, PX2)에 대한 구조이다. 한 실시예에 따른 표시 장치의 한 화소(PX1 또는 PX2)는 복수의 스캔선(151, 152), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 및 커패시터(Cst)를 포함할 수 있다. 도 3에 도시한 구조는 제1방향(DR1) 및 제2방향(DR2)으로 반복하여 배치될 수 있다.

이웃한 두 화소(PX1, PX2)의 구조는 제1방향(DR1)으로 대칭(즉, 좌우 대칭)을 이룰 수 있다. 또한, 제2방향(DR2)으로 인접한 두 화소는 좌우 반전된 형태를 가질 수 있다.

한 실시예에 따른 표시 장치는 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있는 기판(110)을 포함할 수 있다.

기판(110) 위에는 절연층인 버퍼층(120)이 위치할 수 있고, 버퍼층(120) 위에는 액티브 패턴(130)이 위치할 수 있다. 액티브 패턴(130)은 다양한 형상으로 굴곡되어 있을 수 있다. 한 화소(PX1 또는 PX2)에 위치하는 액티브 패턴(130)은 하나의 연속체를 이룰 수 있다.

액티브 패턴(130)은 반도체 성질을 가지는 복수의 채널 영역 및 복수의 도전 영역을 포함할 수 있다. 채널 영역은 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)을 포함하고, 각 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 양쪽에 위치하는 도전 영역은 해당 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)의 소스 영역 및 드레인 영역일 수 있다.

액티브 패턴(130)은 비정질 규소, 다결정 규소 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.

액티브 패턴(130) 위에 제1 절연층(140)이 위치한다.

제1 절연층(140) 위에는 복수의 스캔선(151, 152), 제어선(153), 그리고 구동 게이트 전극(155a)을 포함하는 제1 도전층이 위치할 수 있다.

복수의 스캔선(151, 152) 및 제어선(153)은 각각 대체로 제1방향(DR1)으로 길게 연장되어 있을 수 있다. 스캔선(151)은 인접한 두 화소(PX1, PX2) 사이의 경계 부근에서 위 방향으로 도출되어 대체로 영문자 T 자 형태를 이룰 수 있는 게이트 전극(155c_1)을 포함할 수 있다.

앞에서 설명한 도 2에 도시한 스캔선(154)은 실질적으로 스캔선(152)과 같은 종류의 스캔선으로서 스캔선(152)이 전달하는 스캔 신호의 다음 단의 스캔 신호를 전달하며, 도 3 내지 도 6에서는 아래쪽에 도시되어 있 있다.

구동 게이트 전극(155a)은 각 화소(PX1, PX2)에 하나씩 위치할 수 있고, 평면 뷰에서 스캔선(151)과 제어선(153) 사이에 위치할 수 있다.

제1 도전층 제2 절연층(141)이 위치하고, 제2 절연층(141) 위에는 초기화 전압선(161), 스토리지선(162), 그리고 도전 패턴(163)을 포함하는 제2 도전층이 위치할 수 있다. 초기화 전압선(161)과 스토리지선(162)은 앞에서 설명한 복수의 신호선에 포함될 수 있다.

초기화 전압선(161) 및 스토리지선(162) 각각은 대체로 제1방향(DR1)으로 길게 연장되어 있을 수 있다.

초기화 전압선(161)은 초기화 전압(Vint)을 전달할 수 있다.

스토리지선(162)은 각 화소(PX1, PX2)에서 구동 게이트 전극(155a)의 대부분과 중첩할 수 있고, 각 화소(PX1, PX2)에 대응하여 위치하는 개구부(62)를 포함할 수 있다. 각 개구부(62)는 구동 게이트 전극(155a)과 평면상 중첩할 수 있다.

도전 패턴(163)은 평면 뷰에서 초기화 전압선(161)과 스토리지선(162) 사이에 위치할 수 있고, 인접한 두 화소(PX1, PX2)에 각각 위치하는 도전 패턴(163)은 두 화소(PX1, PX2)의 경계에서 서로 연결되어 두 화소(PX1, PX2)에 대응하여 위치하는 하나의 연속체를 이룰 수 있다.

스토리지선(162) 및 도전 패턴(163)은 구동 전압(ELVDD)을 전달할 수 있다.

복수의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 각각의 채널은 하나의 액티브 패턴(130)의 내부에 형성될 수 있다.

제1 트랜지스터(T1)는 액티브 패턴(130)의 채널 영역(131a), 채널 영역(131a)의 양쪽에 위치하는 소스 영역(136a) 및 드레인 영역(137a), 그리고 채널 영역(131a)과 평면상 중첩하는 구동 게이트 전극(155a)을 포함한다. 채널 영역(131a)은 적어도 한 번 굴곡되어 있을 수 있다. 예를 들어 채널 영역(131a)은 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수도 있고, 도 3 내지 도 6에 도시한 바와 같이 상하로 반전된 U자 형태를 포함할 수도 있다.

제2 트랜지스터(T2)는 채널 영역(131b), 채널 영역(131b)의 양쪽에 위치하는 소스 영역(136b) 및 드레인 영역(137b), 그리고 채널 영역(131b)과 평면상 중첩하는 스캔선(151)의 일부인 게이트 전극(155b)을 포함한다. 드레인 영역(137b)은 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.

제3 트랜지스터(T3)는 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 즉, 제3 트랜지스터(T3)는 서로 연결되어 있는 제3 트랜지스터 제1부분(T3_1) 및 제3 트랜지스터 제2부분(T3_2)을 포함할 수 있다.

제3 트랜지스터 제1부분(T3_1)은 채널 영역(131c_1), 채널 영역(131c_1)의 양쪽에 위치하는 소스 영역(136c_1) 및 드레인 영역(137c_1), 그리고 채널 영역(131c_1)과 중첩하는 스캔선(151)의 돌출부인 게이트 전극(155c_1)을 포함한다.

제3 트랜지스터 제2부분(T3_2)은 채널 영역(131c_2), 채널 영역(131c_2)의 양쪽에 위치하는 소스 영역(136c_2) 및 드레인 영역(137c_2), 그리고 채널 영역(131c_2)과 중첩하는 스캔선(151)의 일부인 게이트 전극(155c_2)을 포함한다. 제3 트랜지스터 제2부분(T3_2)의 소스 영역(136c_2)은 제1 트랜지스터(T1)의 드레인 영역(137a)과 연결되어 있고, 드레인 영역(137c_2)은 제3 트랜지스터 제1부분(T3_1)의 소스 영역(136c_1)과 연결되어 있다.

제4 트랜지스터(T4)도 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 즉, 제4 트랜지스터(T4)는 서로 연결되어 있는 제4 트랜지스터 제1부분(T4_1) 및 제4 트랜지스터 제2부분(T4_2)를 포함할 수 있다.

제4 트랜지스터 제1부분(T4_1)은 채널 영역(131d_1), 채널 영역(131d_1)의 양쪽에 위치하는 소스 영역(136d_1) 및 드레인 영역(137d_1), 그리고 채널 영역(131d_1)과 중첩하는 스캔선(152)의 일부인 게이트 전극(155d_1)을 포함한다. 드레인 영역(137d_1)은 제3 트랜지스터 제1부분(T3_1)의 드레인 영역(137c_1)과 연결되어 있다. 액티브 패턴(130)의 도전 영역은 드레인 영역(137d_1)과 제3 트랜지스터 제1부분(T3_1)의 드레인 영역(137c_1)이 만나는 지점에서 연장된 연장부(137)를 더 포함할 수 있다.

제4 트랜지스터 제2부분(T4_2)은 채널 영역(131d_2), 채널 영역(131d_2)의 양쪽에 위치하는 소스 영역(136d_2) 및 드레인 영역(137d_2), 그리고 채널 영역(131d_2)과 중첩하는 스캔선(152)의 일부인 게이트 전극(155d_2)을 포함한다. 드레인 영역(137d_2)은 제4 트랜지스터 제1부분(T4_1)의 소스 영역(136d_1)과 연결되어 있다.

제5 트랜지스터(T5)는 채널 영역(131e), 채널 영역(131e)의 양쪽에 위치하는 소스 영역(136e) 및 드레인 영역(137e), 그리고 채널 영역(131e)과 중첩하는 제어선(153)의 일부인 게이트 전극(155e)을 포함한다. 드레인 영역(137e)은 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.

제6 트랜지스터(T6)는 채널 영역(131f), 채널 영역(131f)의 양쪽에 위치하는 소스 영역(136f) 및 드레인 영역(137f), 그리고 채널 영역(131f)과 중첩하는 제어선(153)의 일부인 게이트 전극(155f)을 포함한다. 소스 영역(136f)은 제1 트랜지스터(T1)의 드레인 영역(137a)과 연결되어 있다.

제7 트랜지스터(T7)는 채널 영역(131g), 채널 영역(131g)의 양쪽에 위치하는 소스 영역(136g) 및 드레인 영역(137g), 그리고 채널 영역(131g)과 중첩하는 스캔선(도 3에서 아래쪽 152 또는 154)의 일부인 게이트 전극(155g)을 포함한다.

액티브 패턴(130)의 도전 영역은 제4 트랜지스터 제2부분(T4_2)의 소스 영역(136d_2)에서 연장된 연장부(138)를 더 포함할 수 있다. 연장부(138)는 대체로 제1방향(DR1)으로 연장될 수 있다.

평면 뷰에서 서로 중첩하는 구동 게이트 전극(155a)과 스토리지선(162)은 구동 게이트 전극(155a)의 전압을 유지할 수 있는 커패시터(Cst)를 이룰 수 있다. 구동 게이트 전극(155a)과 스토리지선(162) 사이에 위치하는 제2 절연층(141)은 커패시터(Cst)의 유전체로서 기능할 수 있다.

제2 도전층 위에는 제3 절연층(142)이 위치할 수 있다.

제1 절연층(140), 제2 절연층(141) 및 제3 절연층(142)은 액티브 패턴(130)의 도전 영역 위에 위치하는 복수의 접촉 구멍들(42, 43, 45, 47, 49)을 포함할 수 있고, 제2 절연층(141) 및 제3 절연층(142)은 제1 도전층 위에 위치하는 접촉 구멍(41)을 포함할 수 있고, 제3 절연층(142)은 제2 도전층 위에 위치하는 복수의 접촉 구멍(44, 46, 48)을 포함할 수 있다.

제1 절연층(140), 제2 절연층(141) 및 제3 절연층(142)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다.

도 4는 도 3에 도시한 구성 요소 중 지금까지 설명한 구성 요소만을 도시한다. 도 5는 도 3에 도시한 구성 요소 중 이후에 설명하는 구성 요소만 도시하고 있다.

제3 절연층(142) 위에는 구동 전압선(172) 및 복수의 연결 부재(72, 74, 75, 78) 등을 포함하는 제3 도전층이 위치할 수 있다.

구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있으며 표시 장치의 패드부를 통해 구동 전압(ELVDD)을 전달받을 수 있다. 구동 전압선(172)은, 서로 대칭인 인접한 두 화소(PX1, PX2) 사이의 경계와 중첩하며 대체로 제2방향(DR2)으로 길게 연장된 부분, 각 화소(PX1, PX2)에 위치하며 대체로 제1방향(DR1)으로 연장되어 있는 가로부(172a), 그리고 각 가로부(172a)의 끝 부분에 연결되어 있는 확장부(172b)를 포함할 수 있다.

구동 전압선(172)은 접촉 구멍(46)을 통해 도전 패턴(163) 중 인접한 두 화소(PX1, PX2) 사이의 경계에 위치하는 부분(163b)과 전기적으로 연결될 수 있다. 구동 전압선(172)의 확장부(172b)는, 접촉 구멍(47)을 통해 제5 트랜지스터(T5)의 소스 영역(136e)과 전기적으로 연결되고, 접촉 구멍(48)을 통해 스토리지선(162)과 전기적으로 연결될 수 있다. 따라서 제5 트랜지스터(T5)의 소스 영역(136e)과 스토리지선(162)은 구동 전압선(172)과 전기적으로 연결되어 구동 전압(ELVDD)을 전달받을 수 있다.

연결 부재(72)는 접촉 구멍(42)을 통해 제2 트랜지스터(T2)의 소스 영역(136b)과 전기적으로 연결될 수 있다. 연결 부재(72)는 제1방향(DR1) 및 제2방향(DR2)에 대해 비스듬한 사선 방향으로 뻗는 부분을 포함할 수 있다.

연결 부재(74)는 대체로 제2방향(DR2)으로 연장되어 스캔선(151)과 교차할 수 있다. 연결 부재(74)의 한 쪽 끝 부분은 접촉 구멍(41)을 통해 구동 게이트 전극(155a)과 전기적으로 연결될 수 있다. 접촉 구멍(42)은 스토리지선(162)의 개구부(62) 안에 위치한다. 연결 부재(74)의 다른 쪽 끝 부분은 접촉 구멍(43)을 통해 제4 트랜지스터 제1부분(T4_1)의 드레인 영역(137d_1) 및 제3 트랜지스터 제1부분(T3_1)의 드레인 영역(137c_1)과 연결된 액티브 패턴(130)의 연장부(137)와 전기적으로 연결될 수 있다. 따라서 제4 트랜지스터 제1부분(T4_1)의 드레인 영역(137d_1) 및 제3 트랜지스터 제1부분(T3_1)의 드레인 영역(137c_1)은 연결 부재(74)를 통해 구동 게이트 전극(155a)과 전기적으로 연결될 수 있다. 연결 부재(74)는 구동 게이트 전극(155a)과 함께 도 2의 회로도에 도시한 구동 게이트 노드(GN)에 해당한다.

연결 부재(75)는 대체로 제2방향(DR2)으로 연장되어 있을 수 있다. 연결 부재(75)의 한 쪽 끝 부분은 접촉 구멍(44)을 통해 초기화 전압선(161)과 전기적으로 연결되고 다른 쪽 끝 부분은 접촉 구멍(45)을 통해 제7 트랜지스터(T7)의 드레인 영역(137g)과 연결된 액티브 패턴(130)의 연장부(138)의 일부(제1 도전 영역이라 함)와 전기적으로 연결될 수 있다. 따라서 제7 트랜지스터(T7)의 드레인 영역(137g)은 초기화 전압선(161)과 전기적으로 연결되어 초기화 전압(Vint)을 전달받을 수 있다.

연결 부재(78)는 접촉 구멍(49)을 통해 제6 트랜지스터(T6)의 드레인 영역(137f)과 전기적으로 연결될 수 있다.

제3 도전층 위에는 제4 절연층(180) 및 제5 절연층(181)이 위치할 수 있다. 제4 절연층(180) 및 제5 절연층(181)은 연결 부재(72) 위에 위치하는 접촉 구멍(87) 및 연결 부재(78) 위에 위치하는 접촉 구멍(88)을 포함할 수 있다.

제4 절연층(180)은 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있고, 제5 절연층(181)은 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 제4 절연층(180)은 생략될 수도 있다.

제5 절연층(181) 위에는 복수의 데이터선(171a, 171b, 171c, 171d) 및 연결 부재(79)를 포함하는 제4 도전층이 위치할 수 있다.

데이터선(171a, 171b, 171c, 171d)은 각각 앞에서 설명한 데이터선(171)으로서 평면 뷰에서 대체로 제2방향(DR2)으로 길게 연장되어 스캔선(151, 152) 및 제어선(153)과 교차할 수 있다. 각 화소(PX1, PX2)에 복수의 데이터선(171a, 171b)(171c, 171d)이 대응하여 위치할 수 있다. 예를 들어 도 3, 도 5 및 도 6에 도시한 바와 같이 한 화소(PX1)에 한 쌍의 데이터선(171a, 171b)이 대응하여 위치하고 한 화소(PX2)에 한 쌍의 데이터선(171c, 171d)이 대응하여 위치할 수 있다. 인접한 두 화소(PX1, PX2)의 경계를 기준으로 좌측의 데이터선(171a)의 형태와 우측의 데이터선(171d)의 형태는 서로 좌우 대칭일 수 있고, 좌측의 데이터선(171b)의 형태와 우측의 데이터선(171c)의 형태는 서로 대칭일 수 있다.

데이터선(171a, 171d)은 연결 부재(72)와 중첩하는 확장부(71)를 포함할 수 있다. 확장부(71)는 접촉 구멍(87)을 통해 연결 부재(72)와 전기적으로 연결될 수 있다. 따라서, 제2 트랜지스터(T2)의 소스 영역(136b)은 연결 부재(72)를 통해 데이터선(171a, 171d)과 전기적으로 연결되어 데이터 신호(Dm)를 전달받을 수 있다.

연결 부재(79)는 접촉 구멍(88)을 통해 제3 도전층의 연결 부재(78)와 전기적으로 연결될 수 있다. 평면 뷰에서 연결 부재(79)는 각 화소(PX1, PX2)에 대응하여 위치하는 한 쌍의 데이터선(171a, 171b)(171c, 171d) 사이에 위치할 수 있다.

제1 도전층, 제2 도전층, 제3 도전층 및 제4 도전층 중 적어도 하나는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta), 이들 중 적어도 둘의 합금 등의 도전 물질을 포함할 수 있다.

제4 도전층 위에는 제6 절연층(182)이 위치할 수 있다. 제6 절연층(182)은 연결 부재(79) 위에 위치하는 접촉 구멍(89)을 포함할 수 있다. 제6 절연층(182)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기 절연 물질을 포함할 수 있고, 윗면이 실질적으로 평탄할 수 있다.

도 6 내지 도 9를 참조하면, 제6 절연층(182) 위에는 복수의 화소 전극(191a, 191b, 191c) 및 복수의 전압선(192)을 포함하는 화소 전극층이 위치할 수 있다.

각 화소 전극(191a, 191b, 191c)은 각 화소(PX1, PX2)에 하나씩 대응될 수 있다. 각 화소 전극(191a, 191b, 191c)은 접촉 구멍(89)을 통해 연결 부재(79) 및 연결 부재(78)와 연결되어 제6 트랜지스터(T6)의 드레인 영역(137f)과 전기적으로 연결되어 전압을 인가 받을 수 있다.

도 6 및 도 9를 참조하면, 복수의 화소 전극(191a, 191b, 191c)은 표시 장치에서 영상을 표시할 수 있는 영역인 표시 영역(DA) 안에 위치할 수 있다. 복수의 화소 전극(191a, 191b, 191c)은 펜타일 매트릭스(pentile matrix) 구조로 배열되어 있을 수 있다. 예를 들어, 화소 전극(191a)과 화소 전극(191c)은 제1방향(DR1)으로 교대로 배열되어 있을 수 있고, 화소 전극(191a)과 화소 전극(191b)은 제1방향(DR1) 및 제2방향(DR2)에 대해 기울어진 한 대각선 방향으로 교대로 배열되어 있을 수 있고, 화소 전극(191c)과 화소 전극(191b)은 다른 한 대각선 방향으로 교대로 배열되어 있을 수 있다. 화소 전극(191a)은 화소 전극(191c)보다 작을 수 있고, 화소 전극(191b)은 화소 전극(191a)보다 작을 수 있다. 그러나 화소 전극(191a, 191b, 191c)의 배치 구조 및 형태는 이에 한정되는 것은 아니다.

각 전압선(192)은 대체로 제1방향(DR1)으로 길게 연장되어 있고, 화소 전극(191a, 191b, 191c)의 가장자리를 따라 굴곡되어 있을 수 있다. 전압선(192)은 복수의 데이터선(171a, 171b, 171c, 171d)과 교차할 수 있다. 복수의 전압선(192)은 대체로 제2방향(DR2)으로 배열되어 있으며, 복수의 전압선(192)은 표시 영역(DA)의 바깥쪽 영역까지 연장되어 하나의 배선(193)에 연결될 수 있고, 배선(193)을 통해 구동 전압(ELVDD) 또는 공통 전압(ELVSS) 등의 일정한 전압을 인가 받을 수 있다. 배선(193)은 화소 전극층에 위치할 수도 있고 다른 도전층에 위치할 수도 있다.

전압선(192)은 제3 트랜지스터 제1부분(T3_1)의 채널 영역(131c_1)의 적어도 일부 및 제4 트랜지스터 제1부분(T4_1)의 채널 영역(131d_1)의 적어도 일부와 중첩할 수 있다. 따라서 구동 게이트 전극(155a)과 바로 연결되어 있는 제3 트랜지스터 제1부분(T3_1)의 채널 영역(131c_1) 및 제4 트랜지스터 제1부분(T4_1)의 채널 영역(131d_1)에 외광이 입사되는 것이 차단되어 누설 전류가 발생하는 것을 방지할 수 있고, 외광에 의한 구동 게이트 전극(155a)의 전압 변동을 막을 수 있으므로 영상의 휘도 변화 및 색좌표 변동 등의 표시 불량을 방지할 수 있다.

화소 전극층은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있다.

화소 전극층 위에는 제7 절연층(350)이 위치할 수 있다. 제7 절연층(350)은 화소 정의막(pixel defining layer, PDL)이라고도 한다. 제7 절연층(350)은 각 화소 전극(191a, 191b, 191c) 위에 위치하는 개구부(355)를 가질 수 있다.

화소 전극(191a, 191b, 191c) 위에는 발광층(370)이 위치한다. 발광층(370)은 제7 절연층(350)의 개구부(355) 안에 위치하는 부분을 포함하며, 제7 절연층(350)의 윗면에 위치하는 부분을 더 포함할 수도 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.

발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 제7 절연층(350) 위에도 형성되어 복수의 화소(PX1, PX2)에 걸쳐 연장되어 있을 수 있다. 공통 전극(270)은 공통 전압(ELVSS)을 전달할 수 있다.

화소 전극(191a, 191b, 191c), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이룬다.

예를 들어, 화소 전극(191a)을 포함하는 발광 다이오드(ED)는 적색광을 방출할 수 있고, 화소 전극(191b)을 포함하는 발광 다이오드(ED)는 녹색광을 방출할 수 있고, 화소 전극(191c)을 포함하는 발광 다이오드(ED)는 청색광을 방출할 수 있다.

공통 전극(270) 위에는 발광 다이오드(ED)를 보호하는 밀봉층(도시하지 않음)이 더 위치할 수 있다. 밀봉층은 교대로 적층된 무기막과 유기막을 포함할 수 있다.

본 실시예에 따르면, 초기화 전압(Vint)을 전달받는 연결 부재(75)와 가까이 위치하는 데이터선(171a, 171d)을 연결 부재(75)로부터 평면 뷰에서 이격될 수 있도록, 연결 부재(75) 주위에서 연결 부재(75)로부터 멀어지는 방향으로 꺾여 굴곡부(71a)를 이룰 수 있다. 구체적으로, 화소(PX1)에 대응하는 데이터선(171a)은 좌측에 위치하는 연결 부재(75)로부터 충분히 이격되도록 오른쪽으로 꺾여 굴곡부(71a)를 이루고, 화소(PX2)에 대응하는 데이터선(171d)은 우측에 위치하는 연결 부재(75)로부터 충분히 이격되도록 왼쪽으로 꺾여 굴곡부(71a)를 이룰 수 있다. 이에 반해 데이터선(171a, 171d)과 제1방향(DR1)으로 이웃하며 두 화소(PX1, PX2)의 경계에 더 가까이 위치하는 데이터선(171b, 171c)은 초기화 전압선(161)과 스캔선(152) 주위에서 실질적으로 직선으로 뻗을 수 있다.

연결 부재(75)가 위치하는 제3 도전층과 다른 제4 도전층에 데이터선(171a, 171b, 171c, 171d)을 위치시킴으로써 초기화 전압(Vint)을 전달받는 연결 부재(75)로부터 데이터선(171a, 171b, 171c, 171d)을 더 멀리 이격시킬 수 있다.

초기화 전압선(161)이 제2 도전층에 위치하고 데이터선(171a, 171b, 171c, 171d)이 제4 도전층에 위치하므로, 서로 교차하여 평면 뷰에서 중첩하는 초기화 전압선(161)과 데이터선(171a, 171b, 171c, 171d)의 단면 상 거리가 많이 이격될 수 있다.

서로 중첩하는 초기화 전압선(161)과 데이터선(171a, 171b, 171c, 171d) 사이에는 액티브 패턴(130)(예를 들어, 제7 트랜지스터(T7)의 소스 영역(136g))이 위치하거나(데이터선(171a, 171d)의 경우) 구동 전압선(172)이 위치하여(데이터선(171b, 171c)의 경우)이 위치하여, 초기화 전압선(161)과 데이터선(171a, 171b, 171c, 171d) 사이의 직접적인 기생 커패시터의 발생과 직접적인 신호의 커플링을 막을 수 있다.

연결 부재(75)와 가까이 위치하는 데이터선(171a)은 연결 부재(75)와의 사이의 기생 커패시터에 의해 데이터선(171a)에 데이터 전압이 충전되거나 전압에 변화가 생길 경우, 초기화 전압선(161)이 전달하는 초기화 전압(Vint)에 영향을 줄 수 있고(이를 데이터 신호와 초기화 전압 간 커플링이라 함), 초기화 전압(Vint)에 리플(ripple)이 발생할 수 있다. 초기화 전압선(161)을 따라 전달되는 변화된(리플이 발생한) 초기화 전압(Vint)은 이웃한 화소(PX2)에 대응하는 연결 부재(75)를 통해 연결 부재(75)에 인접한 데이터선(171d)에 충전된 데이터 전압에 변화를 일으키고, 이는 가로줄 얼룩과 같은 표시 불량을 일으킬 수 있다.

그러나 본 실시예에 따르면, 데이터선(171a, 171d)이 초기화 전압(Vint)을 전달하는 연결 부재(75)로부터 평면상 멀어지도록 꺾여 굴곡부(71a)를 이루고, 단면 뷰에서는 연결 부재(75)와 다른 도전층에 위치함으로써, 데이터선(171a, 171d)과 연결 부재(75) 사이의 기생 커패시터의 용량을 줄이고 초기화 전압(Vint)과 데이터 신호 사이의 커플링을 방지하여 가로줄 얼룩과 같은 표시 불량을 방지할 수 있다.

앞에서 설명한 도전 패턴(163)은, 평면 뷰에서 초기화 전압(Vint)을 전달하는 연결 부재(75)와 데이터선(171a, 171d) 사이에 위치하는 차폐부(163a)를 포함할 수 있다. 차폐부(163a)는, 연결 부재(75)와 전기적으로 연결되어 초기화 전압(Vint)을 전달하는 액티브 패턴(130)의 연장부(138) 중 평면상 연결 부재(75)와 데이터선(171a, 171d) 사이에 위치하는 부분(제2 도전 영역이라 함)과 중첩하여, 데이터선(171a, 171d)과 액티브 패턴(130)의 연장부(138) 사이를 차폐할 수 있다. 따라서 데이터선(171a, 171d)이 전달하는 데이터 신호와 초기화 전압(Vint) 사이의 커플링을 더욱 방지할 수 있다.

화소 전극층에 위치하는 전압선(192)에 초기화 전압(Vint)이 아닌 다른 일정 전압, 예를 들어 구동 전압(ELVDD) 또는 공통 전압(ELVSS)을 인가함으로써, 데이터선(171a, 171b, 171c, 171d)과 교차하는 전압선(192)과 데이터선(171a, 171b, 171c, 171d)의 중첩에 의한 데이터 신호와 초기화 전압(Vint) 사이의 커플링을 더욱 줄일 수 있다.

그러면, 앞에서 설명한 도면들과 함께 도 10 및 도 11을 참조하여 한 실시예에 따른 표시 장치 및 그 구동 방법에 대해 설명한다.

도 10을 참조하면, 한 실시예에 따른 표시 장치는 데이터 신호(Dm)를 인가하는 데이터 구동부(500)를 더 포함할 수 있다. 데이터 구동부(500)는 복수의 데이터선(171)과 연결되어 데이터 신호(Dm)를 출력할 수 있다.

표시 영역(DA)은 복수의 화소(R, G, B), 복수의 데이터선(171) 및 복수의 스캔선(151_1, 151_2)을 포함할 수 있다. 각 스캔선(151_1, 151_2)은 앞에서 설명한 스캔선(151)과 동일할 수 잇다.

화소(R, G, B)는 각각 앞에서 설명한 화소(PX, PX1, PX2)와 동일할 수 있고, R, G, B는 각각 화소(R, G, B)가 나타낼 수 있는 색인 적색(R), 녹색(G) 및 청색(B)을 대표하여 나타낸다. 각 화소(R, G, B)는 대응하는 데이터선(171) 및 대응하는 스캔선(151_1, 151_2)에 연결되어 있을 수 있다. 각 화소(R, G, B)에서 데이터선(171)과 스캔선(151_1, 151_2)과 연결되어 있는 트랜지스터는 앞에서 설명한 제2 트랜지스터(T2)일 수 있다.

복수의 화소(R, G, B)가 대략 매트릭스 형태로 배열되어 있을 때, 각 화소열(PXR1, PXR2, ??, PXR8)에는 한 쌍의 데이터선(171)이 대응하여 위치하여 대응하는 화소열(PXR1, PXR2, ??, PXR8)의 화소(R, G, B)에 연결되어 있을 수 있다. 각 화소열(PXR1, PXR2, ??, PXR8)의 화소(R, G, B)는 한 쌍의 데이터선(171)에 번갈아 연결되어 있을 수 있다. 서로 인접한 두 화소(R, G, B) 사이에는 인접한 한 쌍의 데이터선(171)이 위치하고, 인접한 두 화소(R, G, B)는 그 사이에 위치하는 한 쌍의 데이터선(171)에 각각 연결되어 앞에서 설명한 바와 같이 좌우 대칭인 구조를 이룰 수 있다.

데이터 구동부(500)와 표시 영역(DA) 사이에는 복수의 전달 게이트선(TG1, TG2, TG3, TG4)이 위치할 수 있다. 전달 게이트선(TG1, TG2, TG3, TG4)은 전달 게이트 신호를 전달할 수 있고, 복수의 데이터선(171)과 교차할 수 있다. 각 데이터선(171)은 적어도 하나의 전달 게이트선(TG1, TG2, TG3, TG4)과 연결된 스위치 소자(Q)와 연결되어, 전달 게이트선(TG1, TG2, TG3, TG4)에 게이트 온 전압(Von)이 인가될 때 데이터 구동부(500)로부터의 데이터 신호(Dm)가 해당 데이터선(171)에 인가될 수 있다.

도 10과 함께 도 11을 참조하면, 제1구간(P1)에서 전달 게이트선(TG1)에 게이트 온 전압(Von)(여기서는 로우 레벨)이 대략 1/2 수평 주기(H/2) 동안 인가되면, 전달 게이트선(TG1)과 연결된 스위칭 소자(Q)와 연결된 데이터선(171)에 데이터 신호(Dm)의 전압이 충전된다.

다음, 제2구간(P2)에서 대략 1/2 수평 주기(H/2) 동안 전달 게이트선(TG2)에 게이트 온 전압(Von)이 인가되면, 전달 게이트선(TG2)과 연결된 스위칭 소자(Q)와 연결된 데이터선(171)에 데이터 신호(Dm)의 전압이 충전된다. 이와 마찬가지로 제3구간(P3)과 제4구간(P4)에서 전달 게이트선(TG3)과 전달 게이트선(TG4)에도 순차적으로 게이트 온 전압(Von)이 인가될 수 있다.

다음, 제3구간(P3) 및 제4구간(P4)에서 스캔선(151_1)에 게이트 온 전압(Von)이 대략 1 수평 주기(1H) 동안 인가되면 스캔선(151_1)과 연결되어 있으면서 전달 게이트선(TG1, TG2)과 스위칭 소자(Q)를 통해 연결된 데이터선(171)과 연결된 화소 그룹(PG1, PG2)의 화소들(R, G, B)에, 해당 데이터선(171)에 충전되어 있던 전압이 인가된다.

다음, 제5구간(P5) 및 제6구간(P6)에서 스캔선(151_2)에 게이트 온 전압(Von)이 대략 1 수평 주기(1H) 동안 인가되면 스캔선(151_2)과 연결되어 있으면서 전달 게이트선(TG3, TG4)과 스위칭 소자(Q)를 통해 연결된 데이터선(171)과 연결된 화소 그룹(PG3, PG4)의 화소들(R, G, B)에, 해당 데이터선(171)에 충전되어 있던 전압이 인가된다.

이러한 구동 방법에 따르면, 한 데이터선(171)에 먼저 데이터 전압이 충전되고 데이터 구동부(500)로부터 플로팅된 상태에서 다른 데이터선(171)에 데이터 전압이 충전되는 구간이 있으므로, 앞에서 설명한 바와 같이 한 데이터선(171)의 데이터 신호와 커플링된 초기화 전압(Vint)의 리플이 플로팅된 상태의 다른 데이터선(171)의 데이터 전압에 영향을 주고, 이는 가로줄 얼룩과 같은 표시 불량으로 나타날 수 있다. 그러나, 본 실시예에 다른 표시 장치는 앞에서 설명한 바와 같이 초기화 전압(Vint)과 데이터 신호 간의 커플링을 방지하여 위와 같은 표시 불량을 방지할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

기판,
상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴,
상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층,
상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층,
상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층,
상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층,
상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층
을 포함하고,
상기 제3 도전층은 상기 초기화 전압선과 전기적으로 연결되어 있는 연결 부재를 포함하고,
상기 복수의 스캔선은 제1 방향으로 연장되고,
상기 제1 데이터선은, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 부분, 그리고 상기 제1 부분에 연결되어 있으며 상기 제1 부분보다 상기 연결 부재에 더 가까이 위치하는 제2 부분을 포함하고,
상기 제2 부분은, 상기 연결 부재 주위에서 상기 연결 부재로부터 멀어지는 방향으로 상기 제1 부분으로부터 꺾여 있으며 상기 제1 방향 및 상기 제2 방향과 다른 방향으로 연장된
표시 장치.
제1항에서,
상기 액티브 패턴과 상기 제1 도전층 사이에 위치하는 제1 절연층,
상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 제2 절연층,
상기 제2 도전층과 상기 제3 도전층 사이에 위치하는 제3 절연층, 그리고
상기 제3 도전층과 상기 제4 도전층 사이에 위치하는 제4 절연층
을 더 포함하고,
상기 제3 절연층은 상기 초기화 전압선 위에 위치하는 제1 접촉 구멍을 포함하고,
상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층은 상기 액티브 패턴의 제1 도전 영역 위에 위치하는 제2 접촉 구멍을 포함하고,
상기 연결 부재는 상기 제1 접촉 구멍을 통해 상기 초기화 전압선과 전기적으로 연결되고, 상기 제2 접촉 구멍을 통해 상기 액티브 패턴의 상기 제1 도전 영역과 전기적으로 연결되어 있는
표시 장치.
제2항에서,
상기 연결 부재는 상기 제1 데이터선에 나란하게 연장된 부분을 포함하는 표시 장치.
제3항에서,
상기 제4 도전층은, 상기 제1 데이터선과 제1방향으로 이웃한 제2 데이터선, 상기 제2 데이터선과 상기 제1방향으로 이웃한 제3 데이터선, 그리고 상기 제3 데이터선과 상기 제1방향으로 이웃한 제4 데이터선을 더 포함하고,
상기 제4 데이터선의 형태는 상기 제1 데이터선의 형태와 상기 제1방향으로 대칭이고,
상기 제3 데이터선의 형태는 상기 제2 데이터선의 형태와 상기 제1방향으로 대칭인
표시 장치.
제4항에서,
상기 제1 데이터선은 상기 초기화 전압선과 교차하고,
상기 액티브 패턴은 서로 교차하는 상기 제1 데이터선과 상기 초기화 전압선 사이에 위치하는 부분을 포함하는
표시 장치.
제4항에서,
상기 제2 데이터선은 상기 초기화 전압선과 교차하고,
상기 구동 전압선은 서로 교차하는 상기 제2 데이터선과 상기 초기화 전압선 사이에 위치하는 부분을 포함하는
표시 장치.
제2항에서,
상기 액티브 패턴은 상기 제1 도전 영역과 연결되어 있는 제2 도전 영역을 더 포함하고,
상기 제2 도전 영역은 평면 뷰에서 상기 제1 데이터선과 상기 연결 부재 사이에 위치하고,
상기 제2 도전층은 상기 제2 도전 영역과 중첩하는 도전 패턴을 더 포함하는
표시 장치.
제7항에서,
상기 도전 패턴은 상기 구동 전압선과 전기적으로 연결되어 상기 구동 전압을 인가 받을 수 있는 표시 장치.
제8항에서,
상기 복수의 스캔선은 제1 스캔선 및 제2 스캔선을 포함하고,
상기 도전 패턴은 평면 뷰에서 상기 제1 스캔선과 상기 제2 스캔선 사이에 위치하는
표시 장치.
제1항에서,
상기 화소 전극층은 상기 구동 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고,
상기 복수의 제1 전압선은 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고,
상기 복수의 제1 전압선은 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 구동 전압을 전달할 수 있는 배선에 연결되어 있는
표시 장치.
제10항에서,
상기 복수의 제1 전압선은 상기 표시 영역 안에서 상기 구동 전압선과 접촉하지 않는 표시 장치.
제11항에서,
상기 제1 전압선은 상기 복수의 화소 전극 주위를 따라 굴곡되어 있는 표시 장치.
제1항에서,
상기 복수의 화소 전극 위에 위치하며 공통 전압을 인가 받는 공통 전극을 더 포함하고,
상기 화소 전극층은 상기 공통 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고,
상기 복수의 제1 전압선은, 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고,
상기 복수의 제1 전압선은, 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 공통 전압을 전달할 수 있는 배선에 연결되어 있는
표시 장치.
기판,
상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴,
상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층,
상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층,
상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층,
상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층,
상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층
을 포함하고,
상기 제3 도전층은 상기 초기화 전압선과 전기적으로 연결되어 있는 연결 부재를 포함하고,
상기 액티브 패턴은 평면 뷰에서 상기 제1 데이터선과 상기 연결 부재 사이에 위치하는 제1 도전 영역을 포함하고,
상기 제2 도전층은 상기 제1 도전 영역과 중첩하는 도전 패턴을 더 포함하고,
상기 액티브 패턴은 상기 제1 도전 영역에 연결된 제2 도전 영역을 더 포함하고,
상기 연결 부재는 상기 제2 도전 영역에 전기적으로 연결되어 있는

표시 장치.
제14항에서,
상기 도전 패턴은 상기 구동 전압선과 전기적으로 연결되어 상기 구동 전압을 인가 받을 수 있는 표시 장치.
제15항에서,
상기 복수의 스캔선은 제1 스캔선 및 제2 스캔선을 포함하고,
상기 도전 패턴은 평면 뷰에서 상기 제1 스캔선과 상기 제2 스캔선 사이에 위치하는
표시 장치.
삭제
기판,
상기 기판 위에 위치하며 반도체 물질을 포함하는 액티브 패턴,
상기 액티브 패턴 위에 위치하며 복수의 스캔선 및 구동 게이트 전극을 포함하는 제1 도전층,
상기 제1 도전층 위에 위치하며 초기화 전압을 전달할 수 있는 초기화 전압선을 포함하는 제2 도전층,
상기 제2 도전층 위에 위치하며 구동 전압을 전달할 수 있는 구동 전압선을 포함하는 제3 도전층,
상기 제3 도전층 위에 위치하며 데이터 신호를 전달할 수 있는 제1 데이터선을 포함하는 제4 도전층,
상기 제4 도전층 위에 위치하며 복수의 화소 전극을 포함하는 화소 전극층
을 포함하고,
상기 화소 전극층은 상기 구동 전압을 전달할 수 있는 복수의 제1 전압선을 더 포함하고,
상기 복수의 제1 전압선은 상기 복수의 화소 전극이 위치하는 표시 영역 안에서 한 방향으로 배열되어 있고,
상기 복수의 제1 전압선은 상기 표시 영역 안에서 상기 구동 전압선과 접촉하지 않고,
상기 복수의 제1 전압선은, 상기 표시 영역의 바깥쪽 영역으로 연장되어 상기 구동 전압을 전달할 수 있는 배선에 연결되어 있는 표시 장치.
삭제
제18항에서,
상기 제1 전압선은 상기 복수의 화소 전극 주위를 따라 굴곡되어 있는 표시 장치.