KR20220065165A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220065165A
KR20220065165A KR1020200151387A KR20200151387A KR20220065165A KR 20220065165 A KR20220065165 A KR 20220065165A KR 1020200151387 A KR1020200151387 A KR 1020200151387A KR 20200151387 A KR20200151387 A KR 20200151387A KR 20220065165 A KR20220065165 A KR 20220065165A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
insulating layer
disposed
conductive
Prior art date
Application number
KR1020200151387A
Other languages
English (en)
Inventor
이동민
강태욱
성현아
양수경
송도근
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200151387A priority Critical patent/KR20220065165A/ko
Priority to US17/363,496 priority patent/US11844256B2/en
Priority to CN202111295306.0A priority patent/CN114497142A/zh
Publication of KR20220065165A publication Critical patent/KR20220065165A/ko
Priority to US18/497,392 priority patent/US20240065065A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3272—
    • H01L27/3276—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치는 베이스 기판, 베이스 기판 상에 배치되는 버퍼층, 버퍼층 상에 배치되는 액티브층, 액티브층 상에 배치되는 제1 게이트 절연층, 제1 게이트 절연층 상에 배치되고 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층, 제1 도전층 상에 배치되는 제2 게이트 절연층, 제2 게이트 절연층 상에 배치되고 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층, 제2 도전층 상에 배치되는 층간 절연층, 그리고 층간 절연층 상에 배치되고 층간 절연층 및 제2 게이트 절연층에 형성되는 제1 게이트 접촉 구멍을 통해 제1 도전층에 직접 접촉하며 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 제2 도전층에 직접 접촉하는 제3 도전층을 포함할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 도전층들을 포함하는 표시 장치 및 이러한 표시 장치의 제조 방법에 관한 것이다.
다양한 전기적 신호 정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 가지는 다양한 평판 표시 장치들이 사용되고 있다. 평판 표시 장치 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
최근, 높은 해상도를 갖는 표시 장치에 대한 요구가 증가하고 있으며, 이에 따라, 단위 면적당 화소들의 개수가 증가하는 방향으로 연구가 진행되고 있다. 한편, 고해상도의 표시 장치에 인가되는 영상 신호를 빠르게 처리하기 위하여 저저항을 가지는 배선의 필요성이 증대되고 있으며, 이를 위해 배선의 재료로 기존의 몰리브데넘(Mo) 등을 대체하는 알루미늄(Al) 등을 이용하는 방법에 대한 연구가 이루어지고 있다.
한편, 고온 공정에서 알루미늄(Al)을 포함하는 배선의 표면에는 알루미늄(Al)의 힐록(hillock)이 발생할 수 있고, 이를 방지하기 위하여 알루미늄(Al)을 포함하는 배선층 상에 티타늄(Ti) 등을 포함하는 캡핑층이 추가적으로 형성될 수 있다. 그러나 캡핑층의 두께가 증가하는 경우에 배선의 측면 거칠기가 과도하게 증가할 수 있다.
본 발명의 일 목적은 저저항 및 내열성을 가지는 도전층을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 도전층의 손상을 방지하는 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되고 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되고 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층, 상기 제2 도전층 상에 배치되는 층간 절연층, 그리고 상기 층간 절연층 상에 배치되고 상기 층간 절연층 및 상기 제2 게이트 절연층에 형성되는 제1 게이트 접촉 구멍을 통해 상기 제1 도전층에 직접 접촉하며 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 도전층에 직접 접촉하는 제3 도전층을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전층의 상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd), 및 저마늄(Ge) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 알루미늄 합금 중 알루미늄을 제외한 물질의 함량은 약 2 at% 보다 작거나 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 제1 도전층의 상기 알루미늄 합금은 니켈(Ni) 및 란타넘(La)을 포함할 수 있다.
일 실시예에 있어서, 상기 니켈의 함량과 상기 란타넘의 함량의 합은 약 0.15 at% 보다 작거나 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 니켈의 함량은 약 0.01 at% 내지 약 0.05 at%이고, 상기 란타넘의 함량은 약 0.01 at% 내지 약 0.1 at%일 수 있다.
일 실시예에 있어서, 상기 제1 도전층 및 상기 제2 도전층 각각의 상기 제3 도전층에 직접 접촉하는 부분의 두께는 상기 제1 도전층 및 상기 제2 도전층 각각의 상기 제3 도전층에 직접 접촉하지 않는 부분의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 액티브층은 다결정 실리콘을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전층과 상기 제2 도전층은 스토리지 커패시터를 형성할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 차폐 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 초기화 전압선을 포함할 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 전원 전압선을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 벤딩 영역을 포함하고, 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에는 상기 벤딩 영역에 중첩하는 제1 개구가 형성되며, 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에는 상기 벤딩 영역에 중첩하는 제2 개구가 형성될 수 있다.
일 실시예에 있어서, 상기 베이스 기판은 제1 유기층, 상기 제1 유기층 상에 배치되는 제1 배리어층, 상기 제1 배리어층 상에 배치되는 제2 유기층, 그리고 상기 제2 유기층 상에 배치되는 제2 배리어층을 포함하고, 상기 버퍼층은 상기 베이스 기판 상에 배치되고 실리콘 산화물을 포함하는 제1 버퍼층 그리고 상기 제1 버퍼층 상에 배치되고 실리콘 질화물을 포함하는 제2 버퍼층을 포함할 수 있다.
일 실시예에 있어서, 상기 버퍼층의 상기 제1 부분은 상기 제2 버퍼층이고, 상기 버퍼층의 상기 제2 부분은 상기 제1 버퍼층이며, 상기 베이스 기판의 상기 일부는 상기 제2 배리어층일 수 있다.
일 실시예에 있어서, 상기 제1 개구의 폭은 상기 제2 개구의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제3 도전층 상에 배치되는 평탄화층, 상기 평탄화층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 그리고 상기 발광층 상에 배치되는 제2 전극을 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 베이스 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 액티브층을 형성하는 단계, 상기 액티브층 상에 제1 게이트 절연층을 형성하는 단계, 상기 제1 게이트 절연층 상에 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 제2 게이트 절연층을 형성하는 단계, 상기 제2 게이트 절연층 상에 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 층간 절연층을 형성하는 단계, 상기 층간 절연층, 상기 제2 게이트 절연층, 및 상기 제1 게이트 절연층에 상기 액티브층을 노출하는 액티브 접촉 구멍 및 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에 벤딩 영역에 중첩하는 제1 개구를 동시에 형성하는 단계, 상기 층간 절연층 및 상기 제2 게이트 절연층에 상기 제1 도전층을 노출하는 제1 게이트 접촉 구멍 및 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에 상기 벤딩 영역에 중첩하는 제2 개구를 동시에 형성하는 단계, 그리고 상기 층간 절연층 상에 상기 액티브 접촉 구멍을 통해 상기 액티브층에 연결되고 상기 제1 게이트 접촉 구멍을 통해 상기 제1 도전층에 직접 접촉하는 제3 도전층을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 액티브 접촉 구멍과 상기 제1 개구를 동시에 형성하는 단계 이후 및 상기 제1 게이트 접촉 구멍과 상기 제2 개구를 동시에 형성하는 단계 이전에 상기 액티브층을 열처리하는 단계 그리고 상기 열처리에 의해 상기 액티브층 상에 형성되는 산화막을 제거하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 산화막은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거될 수 있다.
일 실시예에 있어서, 상기 제1 게이트 접촉 구멍 및 상기 제2 개구를 동시에 형성하는 단계는 상기 층간 절연층에 상기 제2 도전층을 노출하는 제2 게이트 접촉 구멍을 더 형성하는 단계를 포함하고, 상기 제3 도전층은 상기 제2 게이트 접촉 구멍을 통해 상기 제2 도전층에 직접 접촉할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 제1 도전층 및 제2 도전층 각각이 알루미늄 합금을 포함하는 단일층으로 형성되고, 제3 도전층이 제1 도전층 및 제2 도전층 각각에 직접 접촉함에 따라, 제1 도전층 및 제2 도전층 각각의 저항이 감소하고, 제1 도전층 및 제2 도전층 각각의 내열성이 증가할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 액티브 접촉 구멍을 형성한 후에 제1 게이트 접촉 구멍을 형성함에 따라, 액티브 접촉 구멍 및 제1 게이트 접촉 구멍을 형성하는 과정에서 제1 도전층이 손상되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치의 화소를 나타내는 회로도이다.
도 3은 도 2의 화소를 나타내는 배치도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 5는 제1 도전층의 물질에 따른 비저항을 나타내는 그래프이다.
도 6은 제1 도전층의 물질에 따른 식각률을 나타내는 그래프이다.
도 7은 도 4의 IV 영역을 상세하게 나타내는 단면도이다.
도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 및 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(100)는 제1 영역(1A), 제2 영역(2A), 및 벤딩 영역(BA)을 포함할 수 있다. 일 실시예에 있어서, 제1 영역(1A)에는 광을 방출하는 화소들(PX)이 배치될 수 있다. 이 경우, 제1 영역(1A)은 영상이 표시되는 표시 영역일 수 있다.
제2 영역(2A)은 제1 영역(1A)으로부터 이격될 수 있다. 일 실시예에 있어서, 제2 영역(2A)에는 집적 회로, 인쇄 회로 기판 등에 연결되는 패드들이 배치될 수 있다. 이 경우, 제2 영역(2A)은 영상이 표시되지 않는 비표시 영역일 수 있다.
벤딩 영역(BA)은 제1 영역(1A)과 제2 영역(2A) 사이에 배치될 수 있다. 벤딩 영역(BA)은 구부러질 수 있다. 일 실시예에 있어서, 벤딩 영역(BA)은 제1 영역(1A)과 제2 영역(2A)이 마주하도록 구부러질 수 있다.
일 실시예에 있어서, 벤딩 영역(BA)에는 화소들(PX)과 상기 패드들을 연결하는 배선들이 배치될 수 있다. 이 경우, 벤딩 영역(BA)은 영상이 표시되지 않는 비표시 영역일 수 있다.
도 2는 도 1의 표시 장치(100)의 화소(PX)를 나타내는 회로도이다.
도 2를 참조하면, 화소(PX)는 복수의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(CST), 및 발광 소자(EL)를 포함할 수 있다. 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 트랜지스터(T1)는 데이터 전압(DATA)에 상응하는 구동 전류를 발광 소자(EL)에 제공할 수 있다. 예를 들면, 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 제1 게이트 신호(GW)에 응답하여 데이터 전압(DATA)을 제1 트랜지스터(T1)에 제공할 수 있다. 예를 들면, 제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다.
제3 트랜지스터(T3)는 제1 게이트 신호(GW)에 응답하여 제1 트랜지스터(T1)를 다이오드 연결시킴으로써 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 예를 들면, 제3 트랜지스터(T3)는 보상 트랜지스터일 수 있다.
제4 트랜지스터(T4)는 제2 게이트 신호(GI)에 응답하여 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 제공할 수 있다. 예를 들면, 제4 트랜지스터(T4)는 구동 초기화 트랜지스터일 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각은 발광 제어 신호(EM)에 응답하여 상기 구동 전류를 발광 소자(EL)에 제공할 수 있다. 예를 들면, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각은 발광 제어 트랜지스터일 수 있다.
제7 트랜지스터(T7)는 제3 게이트 신호(GB)에 응답하여 초기화 전압(VINT)을 발광 소자(LD)에 제공할 수 있다. 예를 들면, 제7 트랜지스터(T7)는 다이오드 초기화 트랜지스터일 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)을 제공하는 전원과 제1 트랜지스터(T1)의 상기 게이트 전극 사이에 연결될 수 있다. 발광 소자(EL)는 제6 트랜지스터(T6)와 제2 전원 전압선(ELVSS)을 제공하는 전원 사이에 연결될 수 있다. 발광 소자(EL)는 상기 구동 전류에 기초하여 광을 방출할 수 있다.
도 3은 도 2의 화소(PX)를 나타내는 배치도이다. 도 4는 본 발명의 일 실시예에 따른 표시 장치(100)를 나타내는 단면도이다. 예를 들면, 도 4는 도 1의 I-I' 선, 도 3의 II-II' 선 및 III-III' 선을 따라 자른 표시 장치(100)를 나타낼 수 있다.
도 3 및 도 4를 참조하면, 표시 장치(100)는 베이스 기판(110), 버퍼층(120), 액티브층(130), 제1 게이트 절연층(140), 제1 도전층(150), 제2 게이트 절연층(160), 제2 도전층(170), 층간 절연층(180), 응력 완화층(190), 제3 도전층(200), 평탄화층(210), 제1 전극(220), 화소 정의막(230), 발광층(240), 및 제2 전극(250)을 포함할 수 있다.
일 실시예에 있어서, 베이스 기판(110)은 플렉서블(flexible) 기판일 수 있다. 예를 들면, 베이스 기판(110)은 유기 물질을 포함할 수 있다. 이 경우, 표시 장치(100)는 플렉서블 표시 장치일 수 있다.
일 실시예에 있어서, 베이스 기판(110)은 제1 유기층(111), 제1 배리어층(112), 제2 유기층(113), 및 제2 배리어층(114)을 포함할 수 있다. 제1 배리어층(112)은 제1 유기층(111) 상에 배치될 수 있다. 제2 유기층(113)은 제1 배리어층(112) 상에 배치될 수 있다. 제2 배리어층(114)은 제2 유기층(113) 상에 배치될 수 있다.
제1 유기층(111) 및 제2 유기층(113) 각각은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다. 예를 들면, 상기 폴리이미드계 수지는 랜덤 공중합체(random copolymer) 또는 블록 공중합체(block copolymer)일 수 있다.
제1 배리어층(112) 및 제2 배리어층(114) 각각은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제1 배리어층(112) 및 제2 배리어층(114) 각각은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
베이스 기판(110)이 제1 유기층(111)과 제2 유기층(113)을 포함하기 때문에, 베이스 기판(110)은 플렉서블한 특성을 가질 수 있다. 또한, 제1 배리어층(112)과 제2 배리어층(114)은 제1 유기층(111)과 제2 유기층(113)을 통해 침투하는 수분을 차단할 수 있다.
버퍼층(120)은 베이스 기판(110) 상에 배치될 수 있다. 버퍼층(120)은 베이스 기판(110)의 상부를 평탄화하고, 액티브층(130)을 열처리하는 과정에서 베이스 기판(110)으로부터 액티브층(130)으로 불순물이 유입되는 것을 차단할 수 있다.
버퍼층(120)은 복수의 층들을 포함할 수 있다. 일 실시예에 있어서, 버퍼층(120)은 제1 버퍼층(121) 및 제2 버퍼층(122)을 포함할 수 있다. 제2 버퍼층(122)은 제1 버퍼층(121) 상에 배치될 수 있다. 제1 버퍼층(121)은 실리콘 산화물(SiOx)을 포함할 수 있다. 제2 버퍼층(122)은 실리콘 질화물(SiNx)을 포함할 수 있다.
액티브층(130)은 버퍼층(120) 상의 제1 영역(1A)에 배치될 수 있다. 일 실시예에 있어서, 액티브층(130)은 다결정 실리콘을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 액티브층(130)은 비정질 실리콘, 산화물 반도체 등을 포함할 수도 있다.
제1 게이트 절연층(140)은 액티브층(130) 상에 배치될 수 있다. 제1 게이트 절연층(140)은 액티브층(130)을 덮으며 버퍼층(120) 상에 형성될 수 있다. 제1 게이트 절연층(140)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(140)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
제1 도전층(150)은 제1 게이트 절연층(140) 상의 제1 영역(1A)에 배치될 수 있다. 제1 도전층(150)은 제1 게이트선(151), 제2 게이트선(152), 발광 제어선(153), 및 제1 스토리지 전극(154)을 포함할 수 있다.
제1 게이트선(151)은 일 방향으로 연장될 수 있다. 제1 게이트선(151)은 제1 게이트 신호(도 2의 GW)를 전송할 수 있다. 액티브층(130)과 제1 게이트선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 형성할 수 있다.
제2 게이트선(152)은 제1 게이트선(151)과 나란하게 연장될 수 있다. 제2 게이트선(152)은 제2 게이트 신호(도 2의 GI)를 전송할 수 있다. 액티브층(130)과 제2 게이트선(152)은 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)를 형성할 수 있다.
발광 제어선(153)은 제1 게이트선(151)과 나란하게 연장될 수 있다. 발광 제어선(153)은 발광 제어 신호(도 2의 EM)를 전송할 수 있다. 액티브층(130)과 발광 제어선(153)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 형성할 수 있다.
제1 스토리지 전극(154)은 제1 게이트선(151)과 발광 제어선(153) 사이에 배치될 수 있다. 액티브층(130)과 제1 스토리지 전극(154)은 제1 트랜지스터(T1)를 형성할 수 있다.
제1 도전층(150)은 알루미늄 합금(aluminum alloy)을 포함하는 단일층으로 형성될 수 있다. 제1 도전층(150)이 순수 알루미늄(pure aluminum)을 포함하는 경우에, 표시 장치(100)의 제조 과정에서 진행되는 고온 공정에 의해 제1 도전층(150)의 표면에는 힐록(hillock)이 발생할 수 있고, 이에 따라, 제1 도전층(150)의 저항이 증가할 수 있다. 제1 도전층(150)이 순수 알루미늄을 포함하는 층 및 타이타늄, 질화타이타늄 또는 몰리브데넘을 포함하는 캡핑층을 포함하는 복층으로 형성되는 경우에, 제1 도전층(150)의 표면에 상기 힐록이 발생하는 것을 방지할 수 있으나, 제1 도전층(150)의 두께 증가로 인해 제1 도전층(150)의 측면 거칠기가 증가할 수 있다.
실시예들에 있어서, 제1 도전층(150)의 상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd), 및 저마늄(Ge) 중 적어도 하나를 포함할 수 있다. 일 실시예에 있어서, 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량은 약 2.0 at% 보다 작거나 실질적으로 같을 수 있다.
제1 도전층(150)의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량이 증가하는 경우에, 제1 도전층(150)의 표면에 힐록이 발생하는 것이 감소할 수 있으나, 제1 도전층(150)의 저항이 증가할 수 있다. 이에 따라, 제1 도전층(150)의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량이 약 2.0 at% 보다 작거나 실질적으로 같음으로써, 제1 도전층(150)의 저항이 증가하는 것을 방지할 수 있다.
실시예들에 있어서, 제1 도전층(150)의 상기 알루미늄 합금은 니켈(Ni) 및 란타넘(La)을 포함할 수 있다. 일 실시예에 있어서, 상기 니켈(Ni)의 함량과 상기 란타넘(La)의 함량의 합은 약 0.15 at% 보다 작거나 실질적으로 같을 수 있다. 제1 도전층(150)의 상기 알루미늄 합금 중 니켈(Ni)의 함량과 란타넘(La)의 함량의 합이 약 0.15 at% 보다 작거나 실질적으로 같음으로써, 제1 도전층(150)의 저항이 증가하는 것을 방지할 수 있다.
일 실시예에 있어서, 상기 니켈(Ni)의 함량은 약 0.01 at% 내지 약 0.05 at%이고, 상기 란타넘(La)의 함량은 약 0.01 at% 내지 약 0.1 at%일 수 있다. 상기 니켈(Ni)의 함량이 약 0.01 at% 보다 작거나 상기 란타넘(La)의 함량이 약 0.01 at% 보다 작은 경우에, 제1 도전층(150)의 표면에 힐록이 발생할 수 있다. 또한, 상기 니켈(Ni)의 함량이 약 0.05 at% 보다 크거나 상기 란타넘(La)의 함량이 약 0.1 at% 보다 큰 경우에, 제1 도전층(150)의 저항이 과도하게 증가할 수 있다.
도 5는 제1 도전층(150)의 물질에 따른 비저항을 나타내는 그래프이다.
도 5를 참조하면, 순수 알루미늄(pure Al)과 비교하여 알루미늄 합금(Al alloy)의 비저항이 순수 알루미늄의 비저항보다 일반적으로 클 수 있으나, 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량을 조절함으로써, 알루미늄 합금의 비저항이 과도하게 증가하는 것을 방지할 수 있다. 예를 들면, 도 5에 도시된 바와 같이, 알루미늄 합금이 니켈(Ni) 및 란타넘(La)을 포함하고 상기 니켈(Ni)의 함량이 약 0.04 at%인 경우에, 상기 알루미늄 합금의 비저항이 순수 알루미늄의 비저항보다 작을 수 있다. 이에 따라, 제1 도전층(150)의 저항이 과도하게 증가하는 것을 방지할 수 있다.
다시 도 3 및 도 4를 참조하면, 제1 도전층(150)의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질(특히, 니켈(Ni))의 함량이 증가하는 경우에, 포토리소그래피 공정으로 제1 도전층(150)을 형성하는 과정에서 사용되는 현상액(예를 들면, 테트라메틸암모늄 하이드록시드(tetramethylammonium hydroxide, TMAH))에 대한 제1 도전층(150)의 식각률이 증가할 수 있다. 이에 따라, 제1 도전층(150)의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질(특히, 니켈(Ni))의 함량을 조절함으로써, 현상액에 대한 제1 도전층(150)의 식각률이 증가하는 것을 방지할 수 있다.
도 6은 제1 도전층(150)의 물질에 따른 식각률을 나타내는 그래프이다.
도 6을 참조하면, 순수 알루미늄(pure Al)과 비교하여 현상액에 대한 알루미늄 합금(Al alloy)의 식각률이 현상액에 대한 순수 알루미늄의 식각률보다 일반적으로 클 수 있으나, 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량을 조절함으로써, 현상액에 대한 알루미늄 합금의 식각률이 과도하게 증가하는 것을 방지할 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 알루미늄 합금 중 니켈(Ni)의 함량을 조절함에 따라, 현상액에 대한 상기 알루미늄 합금의 식각률이 현상액에 대한 상기 순수 알루미늄의 식각률에 가깝게 감소할 수 있다. 이에 따라, 현상액에 대한 제1 도전층(150)의 식각률이 과도하게 증가하는 것을 방지할 수 있다.
다시 도 3 및 도 4를 참조하면, 제2 게이트 절연층(160)은 제1 도전층(150) 상에 배치될 수 있다. 제2 게이트 절연층(160)은 제1 도전층(150)을 덮으며 제1 게이트 절연층(140) 상에 형성될 수 있다. 제2 게이트 절연층(160)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제2 게이트 절연층(160)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
제2 도전층(170)은 제2 게이트 절연층(160) 상의 제1 영역(1A)에 배치될 수 있다. 제2 도전층(170)은 제2 스토리지 전극(171), 초기화 전압선(172), 및 차폐 전극(173)을 포함할 수 있다.
제2 스토리지 전극(171)은 일 방향으로 연장될 수 있다. 제2 스토리지 전극(171)은 제1 스토리지 전극(154)에 중첩할 수 있다. 제1 스토리지 전극(154)과 제2 스토리지 전극(171)은 스토리지 커패시터(CST)를 형성할 수 있다.
초기화 전압선(172)은 제2 스토리지 전극(171)과 나란하게 연장될 수 있다. 초기화 전압선(172)은 초기화 전압(도 2의 VINT)를 전송할 수 있다.
차폐 전극(173)은 제2 스토리지 전극(171)과 초기화 전압선(172) 사이에 배치될 수 있다. 차폐 전극(173)은 제3 트랜지스터(T3)를 형성하는 액티브층(130)에 중첩할 수 있다.
제2 도전층(170)은 알루미늄 합금(aluminum alloy)을 포함하는 단일층으로 형성될 수 있다.
실시예들에 있어서, 제2 도전층(170)의 상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd), 및 저마늄(Ge) 중 적어도 하나를 포함할 수 있다. 일 실시예에 있어서, 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질의 함량은 약 2.0 at% 보다 작거나 실질적으로 같을 수 있다.
실시예들에 있어서, 제2 도전층(170)의 상기 알루미늄 합금은 니켈(Ni) 및 란타넘(La)을 포함할 수 있다. 일 실시예에 있어서, 상기 니켈(Ni)의 함량과 상기 란타넘(La)의 함량의 합은 약 0.15 at% 보다 작거나 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 니켈(Ni)의 함량은 약 0.01 at% 내지 약 0.05 at%이고, 상기 란타넘(La)의 함량은 약 0.01 at% 내지 약 0.1 at%일 수 있다.
한편, 도 5 및 도 6을 참조하여 상술한 제1 도전층(150)의 물질에 따른 비저항 및 식각률에 대한 설명은 제2 도전층(170)에도 그대로 적용될 수 있다.
층간 절연층(180)은 제2 도전층(170) 상에 배치될 수 있다. 층간 절연층(180)은 제2 도전층(170)을 덮으며 제2 게이트 절연층(160) 상에 형성될 수 있다. 층간 절연층(180)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 층간 절연층(180)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)에는 액티브 접촉 구멍(ACH)이 형성될 수 있다. 액티브 접촉 구멍(ACH)은 층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)을 관통하고, 액티브층(130)을 노출할 수 있다.
층간 절연층(180) 및 제2 게이트 절연층(160)에는 제1 게이트 접촉 구멍(GCH1)이 형성될 수 있다. 제1 게이트 접촉 구멍(GCH1)은 층간 절연층(180) 및 제2 게이트 절연층(160)을 관통하고, 제1 도전층(150)을 노출할 수 있다.
층간 절연층(180)에는 제2 게이트 접촉 구멍(GCH2)이 형성될 수 있다. 제2 게이트 접촉 구멍(GCH2)은 층간 절연층(180)을 관통하고, 제2 도전층(170)을 노출할 수 있다.
층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 제1 부분에는 제1 개구(OP1)가 형성될 수 있다. 제1 개구(OP1)는 벤딩 영역(BA)에 중첩할 수 있다.
일 실시예에 있어서, 액티브 접촉 구멍(ACH)과 제1 개구(OP1)는 실질적으로 동시에 형성될 수 있다. 액티브 접촉 구멍(ACH)과 제1 개구(OP1)의 형성은 도 8 내지 도 14를 참조하여 후술하도록 한다.
일 실시예에 있어서, 버퍼층(120)의 상기 제1 부분은 제2 버퍼층(122)일 수 있다. 다시 말해, 제1 개구(OP1)는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 제2 버퍼층(122)에 형성될 수 있다.
버퍼층(120)의 제2 부분 및 베이스 기판(110)의 일부에는 제2 개구(OP2)가 형성될 수 있다. 제2 개구(OP2)는 벤딩 영역(BA)에 중첩할 수 있다. 버퍼층(120)의 상기 제2 부분은 버퍼층(120) 중에서 버퍼층(120)의 상기 제1 부분을 제외한 나머지 부분일 수 있다.
일 실시예에 있어서, 제1 게이트 접촉 구멍(GCH1), 제2 게이트 접촉 구멍(GCH2), 및 제2 개구(OP2)는 실질적으로 동시에 형성될 수 있다. 제1 게이트 접촉 구멍(GCH1), 제2 게이트 접촉 구멍(GCH2), 및 제2 개구(OP2)의 형성은 도 8 내지 도 14를 참조하여 후술하도록 한다.
일 실시예에 있어서, 버퍼층(120)의 상기 제2 부분은 제1 버퍼층(121)이고, 베이스 기판(110)의 상기 일부는 제2 배리어층(114)일 수 있다. 다시 말해, 제2 개구(OP2)는 제1 버퍼층(121) 및 제2 배리어층(114)에 형성될 수 있다.
일 실시예에 있어서, 제1 개구(OP1)의 폭은 제2 개구(OP2)의 폭보다 클 수 있다. 이 경우, 제2 개구(OP2)에 의해 노출되는 버퍼층(120)의 상기 제2 부분 및 베이스 기판(110)의 상기 일부의 측부가 제1 개구(OP1)에 의해 노출되는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 상기 제1 부분의 측부보다 돌출될 수 있다. 예를 들면, 제1 버퍼층(121)의 측부가 제2 버퍼층(122)의 측부보다 돌출될 수 있다. 또한, 제1 개구(OP1)는 버퍼층(120)의 상기 제2 부분의 상면을 노출할 수 있다. 예를 들면, 제1 개구(OP1)는 제1 버퍼층(121)의 상면을 노출할 수 있다.
응력 완화층(190)은 층간 절연층(180) 상의 벤딩 영역(BA)에 배치될 수 있다. 응력 완화층(190)은 제1 개구(OP1) 및 제2 개구(OP2)를 채울 수 있다. 응력 완화층(190)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
어떤 적층체를 구부리는 경우에, 상기 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재할 수 있다. 만일 응력 완화층(190)이 존재하지 않으면, 표시 장치(100)를 구부림에 따라 벤딩 영역(BA) 내의 배선들에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 상기 배선들의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 그러나, 응력 완화층(190)을 벤딩 영역(BA)에 배치하고, 응력 완화층(190)의 두께 및 모듈러스 등을 조절함으로써, 표시 장치(100)에 포함되는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서, 응력 완화층(190)을 통해 스트레스 중성 평면이 상기 배선들의 근방에 위치하도록 함으로써, 상기 배선들에 인가되는 인장 스트레스를 최소화할 수 있다.
제3 도전층(200)은 층간 절연층(180) 상의 제1 영역(1A)에 배치될 수 있다. 제3 도전층(200)은 데이터선(201), 전원 전압선(202), 제1 연결 전극(203), 및 제2 연결 전극(204)을 포함할 수 있다.
데이터선(201)은 제1 게이트선(151)에 교차하는 방향으로 연장될 수 있다. 데이터선(201)은 데이터 전압(도 2의 DATA)을 전송할 수 있다. 데이터선(201)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다.
전원 전압선(202)은 데이터선(201)과 나란하게 연장될 수 있다. 전원 전압선(202)은 제1 전원 전압(도 2의 ELVDD)을 전송할 수 있다. 전원 전압선(202)은 제2 게이트 접촉 구멍들(GCH2)을 통해 제2 스토리지 전극(171) 및 차폐 전극(172)에 연결될 수 있다. 또한, 전원 전압선(202)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다.
제1 연결 전극(203)은 제1 게이트 접촉 구멍(GCH1)을 통해 제1 스토리지 전극(171)에 연결되고, 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다. 제2 연결 전극(204)은 제2 게이트 접촉 구멍(GCH2)을 통해 초기화 전압선(172)에 연결되고, 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다.
제3 도전층(200)은 알루미늄(Al), 타이타늄(Ti), 구리(Cu), 몰리브데넘(Mo) 등과 같은 금속, 상기 금속의 합금 등을 포함할 수 있다. 제3 도전층(200)은 단층 구조 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제3 도전층(200)은 순차적으로 적층되는 타이타늄(Ti), 알루미늄(Al), 및 타이타늄(Ti)을 포함하는 다층 구조를 가질 수 있다.
제3 도전층(200)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다.
제3 도전층(200)은 제1 게이트 접촉 구멍(GCH1)을 통해 제1 도전층(150)에 직접 접촉할 수 있다. 이 경우, 제3 도전층(200)은 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층(150)에 직접 접촉할 수 있다.
제3 도전층(200)은 제2 게이트 접촉 구멍(GCH2)을 통해 제2 도전층(170)에 직접 접촉할 수 있다. 이 경우, 제3 도전층(200)은 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층(170)에 직접 접촉할 수 있다.
도 7은 도 4의 IV 영역을 상세하게 나타내는 단면도이다.
도 4 및 도 7을 참조하면, 일 실시예에 있어서, 제1 도전층(150)의 제3 도전층(200)에 직접 접촉하는 부분의 두께(TH1)는 제1 도전층(150)의 제3 도전층(200)에 직접 접촉하지 않는 부분의 두께(TH2)보다 작을 수 있다. 전술한 바와 같이, 제1 게이트 접촉 구멍(GCH1)과 제2 개구(OP2)가 실질적으로 동시에 형성되기 때문에, 제1 게이트 접촉 구멍(GCH1)은 층간 절연층(180)과 제2 게이트 절연층(160)을 관통할 뿐만 아니라 제1 도전층(150)의 상면에 홈을 형성할 수 있다.
한편, 도 7에는 제1 도전층(150)만이 도시되어 있으나, 도 7을 참조하여 설명한 제1 도전층(150)과 제3 도전층(200)의 단면 구조는 제2 도전층(170)에도 그대로 적용될 수 있다. 이에 따라, 일 실시예에 있어서, 제2 도전층(170)의 제3 도전층(200)에 직접 접촉하는 부분의 두께는 제2 도전층(170)의 제3 도전층(200)에 직접 접촉하지 않는 부분의 두께보다 작을 수 있다. 전술한 바와 같이, 제2 게이트 접촉 구멍(GCH2)과 제2 개구(OP2)가 실질적으로 동시에 형성되기 때문에, 제2 게이트 접촉 구멍(GCH2)은 층간 절연층(180)을 관통할 뿐만 아니라 제2 도전층(170)의 상면에 홈을 형성할 수 있다.
다시 도 3 및 도 4를 참조하면, 평탄화층(210)은 응력 완화층(190)과 제3 도전층(200) 상에 배치될 수 있다. 평탄화층(210)은 응력 완화층(190)과 제3 도전층(200)을 덮으며 층간 절연층(180) 상에 형성될 수 있다. 평탄화층(210)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
제1 전극(220)은 평탄화층(210) 상의 제1 영역(1A)에 배치될 수 있다. 제1 전극(220)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 제1 전극(220)은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다.
화소 정의막(230)은 제1 전극(220) 상의 제1 영역(1A)에 배치될 수 있다. 화소 정의막(230)은 제1 전극(220)을 부분적으로 덮으며 평탄화층(210) 상에 형성될 수 있다. 일 실시예에 있어서, 화소 정의막(230)은 제1 전극(220)의 중심부를 노출하는 개구를 가지고, 화소 정의막(230)은 제1 전극(220)의 주변부를 덮을 수 있다. 화소 정의막(230)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
발광층(240)은 화소 정의막(230)의 상기 개구 내의 제1 전극(220) 상에 배치될 수 있다. 발광층(240)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 할 수 있다.
제2 전극(250)은 화소 정의막(230) 및 발광층(240) 상에 배치될 수 있다. 제2 전극(250)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 제2 전극(170)은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다. 제1 전극(220), 발광층(240), 및 제2 전극(250)은 발광 소자(EL)를 형성할 수 있다.
이하, 도 8 내지 도 14를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 및 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 8 내지 도 14는 도 1 내지 도 7을 참조하여 설명한 표시 장치(100)의 제조 방법을 나타낼 수 있다.
도 8을 참조하면, 베이스 기판(110) 상에 버퍼층(120), 액티브층(130), 제1 게이트 절연층(140), 제1 도전층(150), 제2 게이트 절연층(160), 제2 도전층(170), 및 층간 절연층(180)을 순차적으로 형성할 수 있다.
먼저, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 일 실시예에 있어서, 베이스 기판(110)은 제1 유기층(111), 제1 유기층(111) 상에 형성되는 제1 배리어층(112), 제1 배리어층(112) 상에 형성되는 제2 유기층(113), 및 제2 유기층(113) 상에 형성되는 제2 배리어층(114)을 포함할 수 있다. 일 실시예에 있어서, 버퍼층(120)은 제1 버퍼층(121) 및 제1 버퍼층(121) 상에 형성되는 제2 버퍼층(122)을 포함할 수 있다.
그 다음, 버퍼층(120) 상에 액티브층(130)을 형성하고, 액티브층(130) 상에 제1 게이트 절연층(140)을 형성할 수 있다. 액티브층(130)은 제1 영역(1A)에 형성될 수 있다.
그 다음, 제1 게이트 절연층(140) 상에 제1 도전층(150)을 형성하고, 제1 도전층(150) 상에 제2 게이트 절연층(160)을 형성하며, 제2 게이트 절연층(160) 상에 제2 도전층(170)을 형성할 수 있다. 제1 도전층(150)과 제2 도전층(170)은 제1 영역(1A)에 형성될 수 있다. 제1 도전층(150) 및 제2 도전층(170) 각각은 알루미늄 합금을 포함하는 단일층으로 형성될 수 있다. 일 실시예에 있어서, 제1 도전층(150) 및 제2 도전층(170) 각각의 상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd), 및 저마늄(Ge) 중 적어도 하나를 포함할 수 있다.
제1 도전층(150)과 제2 도전층(170)은 코팅, 노광, 현상 등을 포함하는 포토리소그래피 공정을 통해 형성될 수 있다. 제1 도전층(150) 및 제2 도전층(170) 각각의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질(특히, 니켈(Ni))의 함량이 증가하는 경우에, 포토리소그래피 공정으로 제1 도전층(150) 및 제2 도전층(170)을 형성하는 과정에서 사용되는 현상액(예를 들면, TMAH)에 대한 제1 도전층(150) 및 제2 도전층(170) 각각의 식각률이 증가할 수 있다. 이에 따라, 제1 도전층(150) 및 제2 도전층(170) 각각의 상기 알루미늄 합금 중 알루미늄(Al)을 제외한 물질(특히, 니켈(Ni))의 함량을 조절함으로써, 현상액에 대한 제1 도전층(150) 및 제2 도전층(170) 각각의 식각률이 증가하는 것을 방지할 수 있다.
그 다음, 제2 도전층(170) 상에 층간 절연층(180)을 형성할 수 있다.
도 9를 참조하면, 층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)에 액티브층(130)을 노출하는 액티브 접촉 구멍(ACH)을 형성하고, 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 제1 부분에 벤딩 영역(BA)에 중첩하는 제1 개구(OP1)를 형성할 수 있다. 액티브 접촉 구멍(ACH)과 제1 개구(OP1)는 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 버퍼층(120)의 상기 제1 부분은 제2 버퍼층(122)일 수 있다. 다시 말해, 제1 개구(OP1)는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 제2 버퍼층(122)에 형성될 수 있다.
도 10을 참조하면, 액티브 접촉 구멍(ACH)과 제1 개구(OP1)를 실질적으로 동시에 형성한 후에, 액티브층(130)을 열처리할 수 있다. 액티브층(130)을 열처리하는 경우에 액티브층(130), 제1 도전층(150), 및 제2 도전층(170)이 형성하는 복수의 박막 트랜지스터들의 전기적인 특성들이 개선될 수 있다. 일 실시예에 있어서, 액티브층(130)을 열처리에 의해 제1 트랜지스터(도 3의 T1)의 구동 범위가 넓어지고, 제2 트랜지스터(도 3의 T2)의 문턱 전압의 산포가 감소할 수 있다.
제1 도전층(150) 및 제2 도전층(170) 각각이 순수 알루미늄(pure Al)을 포함하는 경우에, 액티브층(130)을 열처리하는 과정에서의 높은 온도에 의해 제1 도전층(150) 및 제2 도전층(170) 각각의 표면에 힐록(hillock)이 발생할 수 있다. 그러나 본 발명의 실시예들에 있어서, 제1 도전층(150) 및 제2 도전층(170) 각각이 알루미늄 합금(Al alloy)을 포함함에 따라, 액티브층(130)을 열처리하는 과정에서 제1 도전층(150) 및 제2 도전층(170) 각각의 표면에 힐록(hillock)이 발생하지 않을 수 있다.
액티브층(130)을 열처리하는 과정에서 액티브층(130) 상에는 산화막(OXL)이 형성될 수 있다. 예를 들면, 액티브층(130)을 열처리하는 과정에서 산소 이온이 액티브 접촉 구멍(ACH)에 의해 노출되는 액티브층(130)의 상면과 반응하여 산화막(OXL)이 형성될 수 있다.
도 11을 참조하면, 열처리에 의해 액티브층(130) 상에 형성되는 산화막(OXL)을 제거할 수 있다. 일 실시예에 있어서, 산화막(OXL)은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거될 수 있다.
도 12를 참조하면, 층간 절연층(180) 및 제2 게이트 절연층(160)에 제1 도전층(150)을 노출하는 제1 게이트 접촉 구멍(GCH1)을 형성하고, 층간 절연층(180)에 제2 도전층(170)을 노출하는 제2 게이트 접촉 구멍(GCH2)을 형성하며, 버퍼층(120)의 제2 부분 및 베이스 기판(110)의 일부에 벤딩 영역(BA)에 중첩하는 제2 개구(OP2)를 형성할 수 있다. 제1 게이트 접촉 구멍(GCH1), 제2 게이트 접촉 구멍(GCH2), 및 제2 개구(OP2)는 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 버퍼층(120)의 상기 제2 부분은 제1 버퍼층(121)이고, 베이스 기판(110)의 상기 일부는 제2 배리어층(114)일 수 있다. 다시 말해, 제2 개구(OP1)는 제1 버퍼층(121) 및 제2 배리어층(114)에 형성될 수 있다.
종래 기술에 있어서, 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 제2 게이트 접촉 구멍(GCH2), 및 제1 개구(OP1)를 실질적으로 동시에 형성한 후에, BOE 또는 HF로 액티브 접촉 구멍(ACH) 내에 형성된 산화막(OXL)을 제거할 수 있다. 이 경우, BOE 또는 HF에 의해 제1 게이트 접촉 구멍(GCH1) 및 제2 게이트 접촉 구멍(GCH2)에 의해 각각 노출되는 제1 도전층(150) 및 제2 도전층(170)이 손상될 수 있다. 이에 따라, 제1 도전층(150) 및 제2 도전층(170) 각각은 순수 알루미늄 또는 알루미늄 합금을 보호하기 위한 캡핑층을 추가적으로 포함할 수 있다. 그러나 제1 도전층(150) 및 제2 도전층(170) 각각이 상기 캡핑층을 포함하는 경우에, 제1 도전층(150) 및 제2 도전층(170) 각각의 측면 거칠기가 증가할 수 있다.
본 발명의 실시예들에 있어서, BOE 또는 HF로 액티브 접촉 구멍(ACH) 내에 형성된 산화막(OXL)을 제거한 후에 제1 게이트 접촉 구멍(GCH1) 및 제2 게이트 접촉 구멍(GCH2)을 형성함에 따라, BOE 또는 HF에 의해 제1 게이트 접촉 구멍(GCH1) 및 제2 게이트 접촉 구멍(GCH2)에 의해 각각 노출되는 제1 도전층(150) 및 제2 도전층(170)이 손상되는 것을 방지할 수 있다. 또한, 제1 게이트 접촉 구멍(GCH1)과 제2 게이트 접촉 구멍(GCH2)이 제2 개구(OP2)와 실질적으로 동시에 형성되기 때문에 제2 개구(OP2)를 형성하기 위한 추가적인 공정이 필요하지 않을 수 있다.
도 13을 참조하면, 층간 절연층(180) 상의 벤딩 영역(BA)에 응력 완화층(190)을 형성할 수 있다. 응력 완화층(190)은 제1 개구(OP1) 및 제2 개구(OP2)를 채울 수 있다.
도 14를 참조하면, 층간 절연층(180) 상의 제1 영역(1A)에 제3 도전층(200)을 형성할 수 있다. 제3 도전층(200)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결되고, 제1 게이트 접촉 구멍(GCH1)을 통해 제1 도전층(150)에 직접 접촉하며, 제2 게이트 접촉 구멍(GCH2)을 통해 제2 도전층(170)에 직접 접촉할 수 있다. 제3 도전층(200)은 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층(150) 및 제2 도전층(170)에 직접 접촉할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 베이스 기판 111: 제1 유기층
112: 제1 배리어층 113: 제2 유기층
114: 제2 배리어층 120: 버퍼층
121: 제1 버퍼층 122: 제2 버퍼층
130: 액티브층 140: 제1 게이트 절연층
150: 제1도전층 160: 제2 게이트 절연층
170: 제2도전층 180: 층간 절연층
200:제3 도전층 210: 평탄화층
220: 제1 전극 240: 발광층
250: 제2 전극 ACH: 액티브 접촉 구멍
BA: 벤딩 영역 GCH1: 제1 게이트 접촉 구멍
GCH2: 제2 게이트 접촉 구멍 OP1: 제1 개구
OP2: 제2 개구

Claims (21)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 제1 게이트 절연층;
    상기 제1 게이트 절연층 상에 배치되고, 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층;
    상기 제1 도전층 상에 배치되는 제2 게이트 절연층;
    상기 제2 게이트 절연층 상에 배치되고, 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층;
    상기 제2 도전층 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상에 배치되고, 상기 층간 절연층 및 상기 제2 게이트 절연층에 형성되는 제1 게이트 접촉 구멍을 통해 상기 제1 도전층에 직접 접촉하며, 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 도전층에 직접 접촉하는 제3 도전층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 도전층의 상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd), 및 저마늄(Ge) 중 적어도 하나를 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 알루미늄 합금 중 알루미늄을 제외한 물질의 함량은 2 at% 보다 작거나 같은, 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 도전층의 상기 알루미늄 합금은 니켈(Ni) 및 란타넘(La)을 포함하는, 표시 장치.
  5. 제4 항에 있어서,
    상기 니켈의 함량과 상기 란타넘의 함량의 합은 0.15 at% 보다 작거나 같은, 표시 장치.
  6. 제4 항에 있어서,
    상기 니켈의 함량은 0.01 at% 내지 0.05 at%이고,
    상기 란타넘의 함량은 0.01 at% 내지 0.1 at%인, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 각각의 상기 제3 도전층에 직접 접촉하는 부분의 두께는 상기 제1 도전층 및 상기 제2 도전층 각각의 상기 제3 도전층에 직접 접촉하지 않는 부분의 두께보다 작은, 표시 장치.
  8. 제1 항에 있어서,
    상기 액티브층은 다결정 실리콘을 포함하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층은 스토리지 커패시터를 형성하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 도전층은 차폐 전극을 포함하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 도전층은 초기화 전압선을 포함하는, 표시 장치.
  12. 제1 항에 있어서,
    상기 제3 도전층은 전원 전압선을 포함하는, 표시 장치.
  13. 제1 항에 있어서,
    상기 표시 장치는 벤딩 영역을 포함하고,
    상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에는 상기 벤딩 영역에 중첩하는 제1 개구가 형성되며,
    상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에는 상기 벤딩 영역에 중첩하는 제2 개구가 형성되는, 표시 장치.
  14. 제13 항에 있어서,
    상기 베이스 기판은,
    제1 유기층;
    상기 제1 유기층 상에 배치되는 제1 배리어층;
    상기 제1 배리어층 상에 배치되는 제2 유기층; 및
    상기 제2 유기층 상에 배치되는 제2 배리어층을 포함하고,
    상기 버퍼층은,
    상기 베이스 기판 상에 배치되고, 실리콘 산화물을 포함하는 제1 버퍼층; 및
    상기 제1 버퍼층 상에 배치되고, 실리콘 질화물을 포함하는 제2 버퍼층을 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 버퍼층의 상기 제1 부분은 상기 제2 버퍼층이고,
    상기 버퍼층의 상기 제2 부분은 상기 제1 버퍼층이며,
    상기 베이스 기판의 상기 일부는 상기 제2 배리어층인, 표시 장치.
  16. 제13 항에 있어서,
    상기 제1 개구의 폭은 상기 제2 개구의 폭보다 큰, 표시 장치.
  17. 제1 항에 있어서,
    상기 제3 도전층 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 더 포함하는, 표시 장치.
  18. 베이스 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 제1 게이트 절연층을 형성하는 단계;
    상기 제1 게이트 절연층 상에 알루미늄 합금을 포함하는 단일층으로 형성되는 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상에 제2 게이트 절연층을 형성하는 단계;
    상기 제2 게이트 절연층 상에 알루미늄 합금을 포함하는 단일층으로 형성되는 제2 도전층을 형성하는 단계;
    상기 제2 도전층 상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층, 상기 제2 게이트 절연층, 및 상기 제1 게이트 절연층에 상기 액티브층을 노출하는 액티브 접촉 구멍 및 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에 벤딩 영역에 중첩하는 제1 개구를 동시에 형성하는 단계;
    상기 층간 절연층 및 상기 제2 게이트 절연층에 상기 제1 도전층을 노출하는 제1 게이트 접촉 구멍 및 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에 상기 벤딩 영역에 중첩하는 제2 개구를 동시에 형성하는 단계; 및
    상기 층간 절연층 상에, 상기 액티브 접촉 구멍을 통해 상기 액티브층에 연결되고, 상기 제1 게이트 접촉 구멍을 통해 상기 제1 도전층에 직접 접촉하는 제3 도전층을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 액티브 접촉 구멍과 상기 제1 개구를 동시에 형성하는 단계 이후 및 상기 제1 게이트 접촉 구멍과 상기 제2 개구를 동시에 형성하는 단계 이전에,
    상기 액티브층을 열처리하는 단계; 및
    상기 열처리에 의해 상기 액티브층 상에 형성되는 산화막을 제거하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 산화막은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거되는, 표시 장치의 제조 방법.
  21. 제18 항에 있어서,
    상기 제1 게이트 접촉 구멍 및 상기 제2 개구를 동시에 형성하는 단계는 상기 층간 절연층에 상기 제2 도전층을 노출하는 제2 게이트 접촉 구멍을 더 형성하는 단계를 포함하고,
    상기 제3 도전층은 상기 제2 게이트 접촉 구멍을 통해 상기 제2 도전층에 직접 접촉하는, 표시 장치의 제조 방법.
KR1020200151387A 2020-11-12 2020-11-12 표시 장치 및 표시 장치의 제조 방법 KR20220065165A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200151387A KR20220065165A (ko) 2020-11-12 2020-11-12 표시 장치 및 표시 장치의 제조 방법
US17/363,496 US11844256B2 (en) 2020-11-12 2021-06-30 Display device including third conductive layer directly contacting first conductive layer and second conductive layer
CN202111295306.0A CN114497142A (zh) 2020-11-12 2021-11-03 显示装置和制造显示装置的方法
US18/497,392 US20240065065A1 (en) 2020-11-12 2023-10-30 Display device and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200151387A KR20220065165A (ko) 2020-11-12 2020-11-12 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220065165A true KR20220065165A (ko) 2022-05-20

Family

ID=81454910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200151387A KR20220065165A (ko) 2020-11-12 2020-11-12 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (2) US11844256B2 (ko)
KR (1) KR20220065165A (ko)
CN (1) CN114497142A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927585B1 (ko) 2008-03-05 2009-11-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084277B1 (ko) 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
CN202796958U (zh) * 2012-08-03 2013-03-13 北京京东方光电科技有限公司 一种x射线平板传感器及x射线平板探测器
KR102077723B1 (ko) 2013-05-23 2020-04-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102126535B1 (ko) 2013-11-01 2020-06-24 엘지디스플레이 주식회사 유기전계발광표시장치
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
KR102477608B1 (ko) * 2017-12-12 2022-12-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102635447B1 (ko) 2018-06-25 2024-02-08 삼성디스플레이 주식회사 유기발광 표시장치의 제조방법
KR20200047898A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102655693B1 (ko) * 2018-12-18 2024-04-08 삼성디스플레이 주식회사 표시 장치
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102632130B1 (ko) * 2019-05-07 2024-02-01 삼성디스플레이 주식회사 표시 장치
KR20210054113A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN114497142A (zh) 2022-05-13
US11844256B2 (en) 2023-12-12
US20220149143A1 (en) 2022-05-12
US20240065065A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
CN108493155B (zh) 连接结构及其制作方法、阵列基板及其制作方法
TW201705574A (zh) 有機發光顯示裝置及製造有機發光顯示裝置之方法
KR102634075B1 (ko) 유기 발광 표시 장치
KR20210016114A (ko) 표시 장치
KR102560393B1 (ko) 유기 발광 표시 장치
US10020324B2 (en) Display device
KR20210010700A (ko) 표시 장치 및 이의 제조 방법
CN112614870A (zh) 显示装置
KR20210010696A (ko) 표시 장치
US11217646B2 (en) Semiconductor device including a flexible substrate
KR20210060721A (ko) 표시 장치
KR20140119256A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20220065165A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220005837A1 (en) Display device
US11417686B2 (en) Display substrate and display device including the same
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210043774A (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
US11730024B2 (en) Display device with first, second, and third lines on different layers connected to form wiring
US11856826B2 (en) Display device
KR20220068299A (ko) 표시 장치 및 표시 장치의 제조 방법
US20210167150A1 (en) Display device
US20220336569A1 (en) Display device
US20220077420A1 (en) Reflective electrode and display device having the same
US20230216002A1 (en) Display panel and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination