KR100927585B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR100927585B1
KR100927585B1 KR1020080020569A KR20080020569A KR100927585B1 KR 100927585 B1 KR100927585 B1 KR 100927585B1 KR 1020080020569 A KR1020080020569 A KR 1020080020569A KR 20080020569 A KR20080020569 A KR 20080020569A KR 100927585 B1 KR100927585 B1 KR 100927585B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
drain electrode
light emitting
source electrode
Prior art date
Application number
KR1020080020569A
Other languages
English (en)
Other versions
KR20090095300A (ko
Inventor
신현억
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080020569A priority Critical patent/KR100927585B1/ko
Priority to US12/379,818 priority patent/US8227845B2/en
Publication of KR20090095300A publication Critical patent/KR20090095300A/ko
Application granted granted Critical
Publication of KR100927585B1 publication Critical patent/KR100927585B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

소스 전극 및 드레인 전극을 형성하는 성분이 활성층으로 확산되는 것을 용이하게 방지하고, 소스 전극 및 드레인 전극과 제1 전극간의 접촉 저항을 향상할 수 있도록 본 발명은 기판, 상기 기판 상에 형성되고 실리콘을 포함하는 활성층, 상기 기판상에 형성되고 상기 활성층과 절연되는 게이트 전극, 상기 게이트 전극과 절연되고 상기 활성층과 전기적으로 연결되는 단일층 구조의 소스 전극 및 드레인 전극, 상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 형성되는 유기 발광층 및 상기 유기 발광층상에 형성되는 제2 전극을 포함하고, 상기 소스 전극 및 드레인 전극은 니켈 및 실리콘을 함유하는 알루미늄 합금을 포함하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치{Organic light emitting display apparatus}
본 발명은 유기 발광 표시 장치에 관한 것으로 더 상세하게는 소스 전극 및 드레인 전극을 형성하는 성분이 활성층으로 확산되는 것을 용이하게 방지하고, 소스 전극 및 드레인 전극과 제1 전극간의 접촉 저항을 향상할 수 있는 유기 발광 표시 장치를 제공한다.
근래에 디스플레이 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 디스플레이 장치 중에서도 전계 발광 표시장치는 자발광형 디스플레이 장치로서 시야각이 넓고 콘트라스트가 우수할 뿐 만 아니라 응답속도가 빠르다는 장점을 가지고 있어서 차세대 디스플레이 장치로 주목 받고 있다. 또한 발광층의 형성 물질이 유기물로 구성되는 유기 발광 표시 장치는 무기 발광 표시 장치에 비해 휘도, 구동 전압 및 응답속도 특성이 우수하고 다색화가 가능하다는 점을 가지고 있다.
유기 발광 표시 장치 중에서도 능동형 유기 발광 표시 장치는 유기 발광 소자에 연결되는 박막 트랜지스터를 포함한다. 박막 트랜지스터의 소스 전극 또는 드레인 전극은 유기 발광 표시 장치의 화소 전극에 전기적으로 연결된다. 그리고 화 소 전극에 대향되는 대향 전극에도 별도로 전압을 인가한다. 그 결과 양 전극 사이에 위치한 유기 발광층에서 가시광선을 발광하게 된다.
박막 트랜지스터의 소스 또는 드레인 전극은 활성층과 접한다. 소스 및 드레인 전극은 저저항 배선을 위하여 Al과 같은 금속을 포함하도록 형성한다. 활성층은 Si을 포함하는 층으로 형성한다. 이 때 소스 및 드레인 전극의 Al과 같은 금속 성분이 활성층으로 확산되는 현상이 발생하기도 한다. 이러한 현상은 박막 공정등과 같은 고온의 공정에서 더 심하게 나타나는데 이로 인하여 활성층이 단락되거나 채널 특성이 약화된다.
또한 소스 및 드레인 전극과 접하는 화소 전극은 ITO를 포함하기도 한다. 소스 및 드레인 전극을 형성하는 금속들과 ITO간의 접촉 저항은 금속들간의 저항보다 높다. 특히 소스 및 드레인 전극을 형성하는 Al과 같은 금속은 단일 금속으로 형성할 경우에 표면에 산화물을 형성하여 ITO와의 접촉 저항을 더 증가한다.
본 발명은 소스 전극 및 드레인 전극이 활성층으로 확산되는 것을 용이하게 방지하고, 소스 전극 및 드레인 전극과 제1 전극간의 접촉 저항을 향상할 수 있는 유기 발광 표시 장치를 제공한다.
본 발명은 기판, 상기 기판 상에 형성되고 실리콘을 포함하는 활성층, 상기 기판상에 형성되고 상기 활성층과 절연되는 게이트 전극, 상기 게이트 전극과 절연되고 상기 활성층과 전기적으로 연결되는 단일층 구조의 소스 전극 및 드레인 전극, 상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 형성되는 유기 발광층 및 상기 유기 발광층상에 형성되는 제2 전극을 포함하고, 상기 소스 전극 및 드레인 전극은 니켈 및 실리콘을 함유하는 알루미늄 합금을 포함하는 유기 발광 표시 장치를 개시한다.
본 발명에 있어서 상기 소스 전극 및 드레인 전극은 니켈 및 실리콘을 각각 1 내지 3wt% 함유할 수 있다.
본 발명에 있어서 상기 소스 전극 및 드레인 전극은 붕소(B), 탄소(C) 및 란탄족 원소로 이루어지는 군으로부터 선택된 어느 하나를 포함할 수 있다.
본 발명에 있어서 상기 소스 전극 및 드레인 전극은 붕소(B), 탄소(C) 및 란탄(La)족 원소로 이루어지는 군으로부터 선택된 어느 하나를 0.01 내지 2wt% 포함할 수 있다.
본 발명에 있어서 상기 제1 전극은 ITO를 포함할 수 있다.
본 발명에 있어서 상기 제1 전극은 상기 소스 전극 또는 드레인 전극과 접하고 ITO를 구비하는 제1 층, 상기 제1 층상에 형성되고 Ag를 구비하는 제2 층 및 상기 제2 층상에 형성되고 ITO를 구비하는 제3 층을 포함할 수 있다.
본 발명의 다른 측면에 따르면 기판, 상기 기판 상에 형성되고 실리콘을 포함하는 활성층, 상기 기판상에 형성되고 상기 활성층과 절연되는 게이트 전극, 상기 게이트 전극과 절연되고 상기 활성층과 전기적으로 연결되는 단일층 구조의 소스 전극 및 드레인 전극, 상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 형성되는 유기 발광층 및 상기 유기 발광층상에 형성되는 제2 전극을 포함하고, 상기 소스 전극 및 드레인 전극은 게르마늄 및 가돌리늄을 함유하는 알루미늄 합금을 포함하는 유기 발광 표시 장치를 개시한다.
본 발명에 있어서 상기 소스 전극 및 드레인 전극은 게르마늄을 1 내지 3wt% 함유할 수 있다.
본 발명에 있어서 상기 소스 전극 및 드레인 전극은 가돌리늄을 0.01 내지 2wt% 함유할 수 있다.
본 발명에 있어서 상기 제1 전극은 상기 소스 전극 또는 드레인 전극과 접하고 ITO를 구비하는 제1 층, 상기 제1 층상에 형성되고 Ag를 구비하는 제2 층 및 상기 제2 층상에 형성되고 ITO를 구비하는 제3 층을 포함할 수 있다.
본 발명에 관한 유기 발광 표시 장치는 소스 전극 및 드레인 전극을 형성하 는 성분이 활성층으로 확산되는 것을 용이하게 방지하고 소스 전극 및 드레인 전극과 제1 전극간의 접촉 저항을 향상할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이고, 도 2는 도 1의 A의 확대 단면도이다.
도 1에 도시한 대로 본 발명의 일 실시예에 관한 유기 발광 표시 장치(100)는 기판(101), 박막 트랜지스터(TFT) 및 유기 발광 소자(170)를 포함한다. 박막 트랜지스터(TFT)는 활성층(110), 게이트 전극(112), 소스 전극(115) 및 드레인 전극(116)을 포함한다. 소스 전극(115) 및 드레인 전극(116)은 니켈 및 실리콘을 함유하는 알루미늄 합금으로 단일층으로 형성할 수 있다. 유기 발광 소자(170)는 제1 전극(130), 제2 전극(150) 및 유기 발광층(140)을 포함한다.
각 부재를 구체적으로 설명한다. 기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 플라스틱 기판은 절연성 유기물로 형성할 수 있는데 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
도 1에 도시한 것처럼 화상이 기판(101)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(101)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(101)을 형성할 수 있다. 이 경우 기판(101)은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 기판(101)은 금속 포일로 형성할 수도 있다.
기판(101)의 상면에 기판(101)의 평활성과 불순 원소의 침투를 차단하기 위하여 버퍼층(102)을 형성할 수 있다. 버퍼층(102)은 SiO2 및/또는 SiNx 등으로 형성할 수 있다.
기판(101)의 상면에 박막 트랜지스터(TFT)가 형성되어 있다. 이 박막 트랜지 스터(TFT)는 각 화소별로 적어도 하나씩 형성되는 데, 유기 발광 소자(170)에 전기적으로 연결된다.
구체적으로 버퍼층(102)상에 소정 패턴의 활성층(110)이 형성된다. 활성층(110)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다.
소스 및 드레인 영역은 아모퍼스 실리콘 또는 폴리 실리콘으로 형성한 활성층(110)에 불순물을 도핑하여 형성할 수 있다. 3족 원소인 붕소(B)등으로 도핑하면 p-type, 5족 원소인 질소(N)등으로 도핑하면 n-type 반도체를 형성할 수 있다.
활성층(110)의 상부에는 게이트 절연막(111)이 형성되고, 게이트 절연막(111)상부의 소정 영역에는 게이트 전극(112)이 형성된다. 게이트 절연막(111)은 활성층(110)과 게이트 전극(112)을 절연하기 위한 것으로 유기물 또는 SiNx, SiO2같은 무기물로 형성할 수 있다.
게이트 전극(112)은 MoW, Al/Cu 등과 같은 물질로 형성하나 이에 한정되지 않고 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성등을 고려하여 다양한 재료를 사용할 수 있다. 게이트 전극(112)은 TFT 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결되어 있다.
게이트 전극(112)의 상부로는 컨택홀을 구비하는 층간 절연막(114)이 형성된다.
컨택홀을 통해 소스 전극(115) 및 드레인 전극(116)이 각각 활성층(110)의 소스 및 드레인 영역에 접하도록 형성한다.
소스 전극(115) 및 드레인 전극(116)은 니켈 및 실리콘을 함유하는 알루미늄합금으로 형성할 수 있다. 또한 소스 전극(115) 및 드레인 전극(116)에는 기타 첨가물을 더할 수 있는데, 소스 전극(115) 및 드레인 전극(116)에 붕소(B), 탄소(C) 및 란탄족 원소로 이루어진 군으로부터 선택된 어느 하나를 첨가할 수 있다.
종래에는 알루미늄을 포함하는 소스 전극(115) 및 드레인 전극(116)의 알루미늄 성분이 활성층(110)으로 확산되는 것을 방지하기 위하여 별도의 확산 방지막을 필요로 했다. 즉 소스 전극(115) 및 드레인 전극(116)은 확산 방지막을 포함한 복수의 층으로 형성할 필요가 있었다.
그러나 본 발명은 소스 전극(115) 및 드레인 전극(116)을 실리콘을 함유하는 알루미늄 합금으로 형성한다. 통상의 경우 실리콘을 포함하지 않는 소스 전극(115) 및 드레인 전극(116)을 형성할 경우에 활성층(110)의 실리콘 성분이 소스 전극(115) 및 드레인 전극(116)으로 1wt% 미만 정도가 고용되게 된다. 결과적으로 소스 전극(115) 및 드레인 전극(116)의 알루미늄 성분도 활성층(110)으로 확산되는데 이러한 현상을 스파이킹(spiking)이라고 한다.
그러나 본 발명의 소스 전극(115) 및 드레인 전극(116)은 활성층(110)에서 소스 전극(115) 및 드레인 전극(116)으로 고용되는 실리콘의 양보다 많은 1 wt%이상의 실리콘을 함유하여 활성층(110)의 실리콘이 소스 전극(115) 및 드레인 전극(116)으로 고용되는 것을 방지할 수 있다. 결과적으로 소스 전극(115) 및 드레인 전극(116)의 알루미늄 성분이 활성층(110)으로 확산하는 것을 방지할 수 있다.
소스 전극(115) 및 드레인 전극(116)이 지나치게 실리콘을 많이 함유하면 저 항이 높아져 전기적 특성이 감소한다. 그러므로 소스 전극(115) 및 드레인 전극(116)은 3wt% 이하의 실리콘을 함유하도록 한다.
또한 소스 전극(115) 및 드레인 전극(116)은 니켈을 함유하는 알루미늄 합금으로 형성하여 제1 전극(130)과의 접촉 특성을 향상한다(자세한 내용은 후술함).
또한 소스 전극(115) 및 드레인 전극(116)은 B, C 및 란탄족 원소 등을 포함하여 갈바닉 현상을 방지한다(자세한 내용은 후술함).
이렇게 형성한 TFT는 패시베이션막(117)을 덮어 보호한다. 패시베이션막(117)은 무기 절연막 및/또는 유기 절연막을 사용하여 형성할 수 있는데 무기 절연막으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함되도록 할 수 있고, 유기 절연막으로는 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함되도록 할 수 있다. 패시베이션막(117)은 무기 절연막과 유기 절연막의 복합 적층체로도 형성할 수 있다.
패시베이션막(117)에는 비아홀이 형성된다. 비아홀을 통하여 패시베이션막(117)하부에 형성된 드레인 전극(116)이 노출된다.
패시베이션막(117) 상부에는 유기 발광 소자(170)의 애노드 전극이 되는 제1 전극(130)이 형성된다.
제1 전극(130)은 포토 리소그래피법에 의해 소정의 패턴으로 형성할 수 있 다. 제1 전극(130)은 비아홀을 통하여 박막 트랜지스터의 드레인 전극(116)과 전기적으로 연결된다.
제1 전극(130) 및 패시베이션막(117)을 덮도록 절연물로 화소 정의막(118)(pixel define layer)을 형성한다. 화소 정의막(118)에 소정의 개구를 형성한 후, 이 개구로 한정된 영역 내에 유기 발광 소자(130)의 유기 발광층(113)을 형성한다. 그리고, 전체 화소들을 모두 덮도록 유기 발광 소자(170)의 캐소드 전극이 되는 제2 전극(150)을 형성된다.
물론 제1 전극(130)과 제2 전극(150)의 극성은 서로 반대로 바뀌어도 무방하다.
유기 발광 소자(170)는 전류의 흐름에 따라 빛을 발광하여 화상을 표시하는 것으로 TFT의 드레인 전극(116)에 콘택홀을 통하여 전기적으로 연결된 제1 전극(130), 유기 발광층(140) 및 제2 전극(150)을 포함한다.
제1 전극(130)의 상부에 배치된 제2 전극(150)은 외부단자(미도시)에 연결하여 캐소드(cathode)전극으로 작용할 수 있다. 제2 전극(150)은 화상이 구현되는 액티브 영역 전체에 걸쳐 형성할 수 있다.
도 1에 도시한 것과 같이 제2 전극(150)의 방향으로 화상을 구현하는 전면 발광형(top emission type)일 경우, 제1 전극(130)은 반사 전극으로 구비될 수 있고, 제2 전극(150)은 투명 전극으로 구비될 수 있다.
도 1의 A의 확대도인 도 2를 참조하면 제1 전극(130)은 제1 층(131), 제2 층 (132)및 제3 층(133)을 포함한다. 제1 층(131)은 최하부층으로 드레인 전극(116)과 접하는 층이고 패시베이션막(117)과도 접한다. 제1 층(131)은 ITO를 포함할 수 있다. 제2 층(132)은 제1 층(131)상에 형성되고 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성하여 반사막 기능을 할 수 있다. 제2 층(132)상에 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등으로 제3 층(133)을 형성한다.
제1 전극(130)은 하부의 패시베이션막(117)과의 접촉하는데 패시베이션막을 형성하는 유기물 또는 무기물들은 Ag등의 금속과 접착성이 좋지 않다. 그러나 본 실시예의 제1 전극(130)은 제1 층(131)을 구비한다. 제1 층(131)은 ITO를 포함한다. ITO는 패시베이션막(117)과 같은 유기물 또는 무기물과의 접착성이 양호하므로 제1 전극(130)과 패시베이션막(117)간의 접착성이 향상된다.
소스 전극(115) 및 드레인 전극(116)을 형성하는 알루미늄과 같은 금속은 대기중에서 자연적으로 산화물을 형성하게 된다. 이러한 산화막이 형성되면 절연막으로 기능하여 소스 전극(115) 및 드레인 전극(116)과 제1 전극(130)간의 접촉 특성이 감소한다.
또한 소스 전극(115) 및 드레인 전극(116)을 형성하는 알루미늄과 같은 금속은 제1 층(131)을 형성하는 ITO와의 전기적 접촉 특성이 양호하지 않다. 그러므로 소스 전극(115) 및 드레인 전극(116)에 형성된 알루미늄 산화막으로 인하여 소스 전극(115) 및 드레인 전극(116)과 제1 층(131)과의 접촉 특성은 더 악화된다.
종래에는 이러한 문제를 해결하고자 소스 전극(115) 및 드레인 전극(116)의 상부 즉 제1 전극(130)과 접하는 부분에 별도의 보호층을 형성하여 산화막 형성을 방지하기도 하였다.
그러나 본 발명의 소스 전극(115) 및 드레인 전극(116)은 니켈을 함유하는 알루미늄 합금을 포함한다. 니켈을 함유하는 알루미늄 합금은 알루미늄 산화물(Al2O3)형성을 억제하는 특성이 있다.
본 발명의 소스 전극(115) 및 드레인 전극(116)은 표면에 알루미늄 산화물이 형성되는 것을 방지하여 제1 전극(130)과의 전기적 접촉 특성이 향상한다. 즉 드레인 전극(116)과 제1 전극(130)간의 접촉 저항이 감소한다.
소스 전극(115) 및 드레인 전극(116)은 니켈을 1 내지 3wt% 포함하도록 한다. 니켈이 지나치게 적게 함유되면 소스 전극(115) 및 드레인 전극(116)의 표면에 알루미늄 산화물의 형성을 방지하는 효과가 미미하므로 1 wt% 이상 함유되도록 한다.
니켈이 지나치게 많이 함유되면 소스 전극(115) 및 드레인 전극(116)의 저항이 증가하는 경향이 있으므로 3wt%이하로 함유되도록 한다.
또한 종래에는 소스 전극(115) 및 드레인 전극(116)과 제1 전극(132)에 갈바닉 부식 현상이 발생하기도 했다. 이는 소스 전극(115) 및 드레인 전극(116)을 형성하는 알루미늄과 제1 전극(132)을 형성하는 ITO간의 표준 환원 전위차가 크기 때문이다. 즉 알루미늄의 표준 환원 전위는 약 -1.67, ITO의 표준 환원 전위는 약 -0.82이다.
그러나 본 실시예의 소스 전극(115) 및 드레인 전극(116)은 B, C 및 란탄족 원소 등을 포함한다. 알루미늄에 B, C 및 란탄족 원소등을 첨가하면 표준 환원 전위가 감소한다. 결과적으로 본 실시예의 소스 전극(115) 및 드레인 전극(116)과 제1 전극(130)간의 표준 환원 전위차를 줄여서 갈바닉 현상을 방지할 수 있다.
소스 전극(115) 및 드레인 전극(116)에 소량을 첨가하여도 표준 환원 전위를 감소하므로 B, C 및 란탄족 원소 등은 0.01wt%이상이 함유되도록 한다. 그러나 일정량 이상을 함유하면 갈바닉 현상을 방지하는 효과의 증가가 미미하고, 소스 전극(115) 및 드레인 전극(116)의 제조 공정이 복잡해지고 비용도 증가하므로 B, C 및 란탄족 원소 등은 2wt% 이하가 함유되도록 하는 것이 바람직하다.
제2 전극(150)이 되는 투명 전극은, 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
제1 전극(130)과 제2 전극(150)의 사이에 개재된 유기 발광층(140)은 제1 전극(130)과 제2 전극(150)의 전기적 구동에 의해 발광한다. 유기 발광층(140)은 저분자 또는 고분자 유기물을 사용할 수 있다. 유기 발광층(140)이 저분자 유기물로 형성되는 경우 유기 발광층(140)을 중심으로 제1 전극(130)의 방향으로 홀 수송층 및 홀 주입층 등이 적층되고, 제2 전극(150) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
한편, 고분자 유기물로 형성된 고분자 유기층의 경우에는 유기 발광층(140)을 중심으로 제1 전극(130)의 방향으로 홀 수송층(Hole Transport Layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(130) 상부에 형성되며, 고분자 유기 발광층(140)은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
도시하지 않았으나 제2 전극(150)의 일 면에 대향하도록 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 유기 발광 소자(170)를 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 3은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이고, 도 4는 도 3의 B의 확대 단면도이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다. 본 실시예의 유기 발광 표시 장치(200)는 화상이 기판(201)방향으로 구현되는 배면 발광형 장치이다.
도 3에 도시한 대로 본 발명의 일 실시예에 관한 유기 발광 표시 장치(200) 는 기판(201), 박막 트랜지스터(TFT) 및 유기 발광 소자(270)를 포함한다. 박막 트랜지스터(TFT)는 활성층(210), 게이트 전극(212), 소스 전극(215) 및 드레인 전극(216)을 포함한다. 소스 전극(215) 및 드레인 전극(216)은 니켈 및 실리콘을 함유하는 알루미늄 합금으로 단일층으로 형성할 수 있다. 유기 발광 소자(270)는 제1 전극(230), 제2 전극(250) 및 유기 발광층(240)을 포함한다.
본 실시예의 유기 발광 표시 장치(200)는 기판(201)방향으로 화상이 구현되므로 기판(201)은 투명해야 한다. 기판(201)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(201)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 플라스틱 기판은 절연성 유기물로 형성할 수 있는데 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
기판(201)의 상면에 버퍼층(202)이 형성되고, 버퍼층(202)의 상면에 박막 트랜지스터(TFT)가 형성되어 있다. 이 박막 트랜지스터(TFT)는 각 화소별로 적어도 하나씩 형성되는 데, 유기 발광 소자(270)에 전기적으로 연결된다.
구체적으로 버퍼층(202)상에 소정 패턴의 활성층(210)이 형성된다. 활성층(210)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다.
활성층(210)의 상부에는 게이트 절연막(211)이 형성되고, 게이트 절연막(211)상부의 소정 영역에는 게이트 전극(212)이 형성된다. 게이트 절연막(211) 및 게이트 전극(212)의 형성에 대한 구체적인 설명은 전술한 실시예와 동일한바 생략한다.
게이트 전극(212)의 상부로는 컨택홀을 구비하는 층간 절연막(214)이 형성된다. 컨택홀을 통해 소스 전극(215) 및 드레인 전극(216)이 각각 활성층(210)의 소스 및 드레인 영역에 접하도록 형성한다.
소스 전극(215) 및 드레인 전극(216)은 니켈 및 실리콘을 함유하는 알루미늄합금으로 형성할 수 있다. 또한 소스 전극(215) 및 드레인 전극(216)에는 기타 첨가물을 더할 수 있는데, 소스 전극(215) 및 드레인 전극(216)에 붕소(B), 탄소(C) 및 란탄족 원소로 이루어진 군으로부터 선택된 어느 하나를 첨가할 수 있다.
전술한 실시예와 마찬가지로 소스 전극(215) 및 드레인 전극(216)의 알루미늄 성분이 활성층(210)으로 확산하는 스파이킹 현상을 방지할 수 있다. 또한 갈바닉 현상을 방지할 수 있다.
이렇게 형성한 TFT는 패시베이션막(217)을 덮어 보호한다. 패시베이션막(217) 상부에는 유기 발광 소자(270)의 애노드 전극이 되는 제1 전극(230)이 형 성된다. 제1 전극(230)은 비아홀을 통하여 박막 트랜지스터의 드레인 전극(216)과 전기적으로 연결된다.
제1 전극(230) 및 패시베이션막(217)을 덮도록 절연물로 화소 정의막(218)(pixel define layer)을 형성한다. 화소 정의막(218)에 소정의 개구를 형성한 후, 이 개구로 한정된 영역 내에 유기 발광 소자(270)의 유기 발광층(240)을 형성한다. 그리고, 전체 화소들을 모두 덮도록 유기 발광 소자(270)의 캐소드 전극이 되는 제2 전극(250)을 형성된다.
물론 제1 전극(230)과 제2 전극(250)의 극성은 서로 반대로 바뀌어도 무방하다. 도 3에 도시한 것과 같이 기판(20)의 방향으로 화상을 구현하는 배면 발광형(bottom emission type)일 경우, 제1 전극(230)은 투명 전극으로 구비되고, 제2 전극(250)은 반사 전극으로 구비된다.
도 3의 B의 확대도인 도 4를 참조하면 제1 전극(230)은 전술한 실시예와 달리 단일층 구조일 수 있다. 제1 전극(230)은 ITO를 포함할 수 있다. 본 실시예는 배면 발광형 구조이므로 별도의 반사막은 필요하지 않으므로 ITO를 포함하는 단일층구조의 제1 전극(230)을 형성할 수 있다.
본 실시예의 소스 전극(215) 및 드레인 전극(216)은 전술한 실시예와 마찬가지로 표면에 알루미늄 산화물이 형성되지 않아 제1 전극(230)과 접촉 특성이 향상한다. 즉 드레인 전극(216)과 제1 전극(230)간의 접촉 저항이 감소한다.
또한 소스 전극(215) 및 드레인 전극(216)은 B, C 및 란탄족 원소 등을 포함하여 갈바닉 현상을 방지할 수 있다.
소스 전극(215) 및 드레인 전극(216)에 함유되는 니켈 및 실리콘의 함유량은 전술한 실시예와 마찬가지이다. 또한 B, C 및 란탄족 원소 등의 함유량도 마찬가지이다.
제2 전극(216)은 반사 전극으로 형성할 수 있는데 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등으로 형성될 수 있다.
제1 전극(230)과 제2 전극(250)의 사이에 개재된 유기 발광층(240)은 제1 전극(230)과 제2 전극(250)의 전기적 구동에 의해 발광한다. 유기 발광층(240)은 저분자 또는 고분자 유기물을 사용할 수 있다. 유기 발광층(240)에 대한 구체적인 설명은 전술한 실시예와 동일하므로 생략한다.
도시하지 않았으나 제2 전극(250)의 일 면에 대향하도록 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 유기 발광 소자(270)를 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 5는 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이고, 도 6은 도 5의 C의 확대 단면도이다. 도 5에 도시한 유기 발광 표시 장치는 화상이 기판(301)의 반대 방향으로 구현되는 전면 발광형 구조의 장치이다. 도 5에 도시된 구조는 도 1에 도시한 구도와 유사하므로 차이점을 중심으로 설명하기로 한다.
도 5에 도시한 대로 본 발명의 일 실시예에 관한 유기 발광 표시 장치(300) 는 기판(301), 박막 트랜지스터(TFT) 및 유기 발광 소자(370)를 포함한다. 박막 트랜지스터(TFT)는 활성층(310), 게이트 전극(312), 소스 전극(315) 및 드레인 전극(316)을 포함한다.
소스 전극(315) 및 드레인 전극(316)은 게르마늄(Ge) 및 가돌리늄(Gd)을 함유하는 알루미늄 합금으로 단일층으로 형성할 수 있다. 유기 발광 소자(370)는 제1 전극(330), 제2 전극(350) 및 유기 발광층(340)을 포함한다.
각 부재를 구체적으로 설명한다. 기판(301)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(301)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있고 불투명한 재질로 형성할 수도 있다. 구체적인 재료는 도 1에 도시한 구조의 기판(101)의 설명과 같으므로 생략한다.
기판(301)의 상면에 버퍼층(302)을 형성한다. 버퍼층(302)의 상면에 박막 트랜지스터(TFT)가 형성되어 있다. 이 박막 트랜지스터(TFT)는 각 화소별로 적어도 하나씩 형성되는 데, 유기 발광 소자(370)에 전기적으로 연결된다.
버퍼층(302)상에 소정 패턴의 활성층(310)이 형성된다. 활성층(310)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다.
활성층(310)의 상부에는 게이트 절연막(311)이 형성되고, 게이트 절연막(311)상부의 소정 영역에는 게이트 전극(312)이 형성된다. 게이트 전극(312)의 상부로는 컨택홀을 구비하는 층간 절연막(314)이 형성된다.
컨택홀을 통해 소스 전극(315) 및 드레인 전극(316)이 각각 활성층(310)의 소스 및 드레인 영역에 접하도록 형성한다.
소스 전극(315) 및 드레인 전극(316)은 게르마늄(Ge) 및 가돌리늄(Gd)을 함유하는 알루미늄합금으로 형성할 수 있다.
종래에는 알루미늄을 포함하는 소스 전극(315) 및 드레인 전극(316)의 알루미늄 성분이 활성층(310)으로 확산되는 것을 방지하기 위하여 별도의 확산 방지막을 필요로 했다. 즉 소스 전극(315) 및 드레인 전극(316)은 확산 방지막을 포함한 복수의 층으로 형성할 필요가 있었다.
그러나 본 발명은 소스 전극(315) 및 드레인 전극(316)을 게르마늄을 함유하는 알루미늄 합금으로 형성한다. 통상의 경우 순수한 알루미늄 성분으로 소스 전극(315) 및 드레인 전극(316)을 형성할 경우에 활성층(310)의 실리콘 성분은 소스 전극(315) 및 드레인 전극(316)으로 1wt% 미만 정도가 고용되게 된다. 결과적으로 알루미늄 성분도 활성층(310)으로 확산되고 이러한 현상을 스파이킹(spiking)현상이라고 한다.
그러나 본 발명의 소스 전극(315) 및 드레인 전극(316)은 활성층(310)에서 소스 전극(315) 및 드레인 전극(316)으로 고용되는 실리콘의 양보다 많은 1 wt%이상의 게르마늄을 함유한다. 실리콘과 같은 족인 게르마늄은 실리콘과 유사하게 활성층(310)의 실리콘이 소스 전극(315) 및 드레인 전극(316)으로 고용되는 것을 방지할 수 있다. 결과적으로 소스 전극(315) 및 드레인 전극(316)의 알루미늄 성분이 활성층(310)으로 확산하는 것을 방지할 수 있다.
소스 전극(315) 및 드레인 전극(316)이 지나치게 게르마늄을 많이 함유하면 저항이 높아져 전기적 특성이 감소한다. 그러므로 소스 전극(315) 및 드레인 전극(316)은 3wt% 이하의 실리콘을 함유하도록 한다.
또한 소스 전극(315) 및 드레인 전극(316)은 가돌리늄을 함유하는 알루미늄 합금으로 형성하여 제1 전극(330)과의 접촉 특성을 향상하고 갈바닉 현상도 방지한다(자세한 내용은 후술함).
이렇게 형성한 TFT는 패시베이션막(317)을 덮어 보호한다. 패시베이션막(317)에는 비아홀이 형성된다. 비아홀을 통하여 패시베이션막(317)하부에 형성된 드레인 전극(316)이 노출된다.
패시베이션막(317) 상부에는 유기 발광 소자(370)의 애노드 전극이 되는 제1 전극(330)이 형성된다.
제1 전극(330)은 포토 리소그래피법에 의해 소정의 패턴으로 형성할 수 있다. 제1 전극(330)은 비아홀을 통하여 박막 트랜지스터의 드레인 전극(316)과 전기적으로 연결된다.
제1 전극(330) 및 패시베이션막(317)을 덮도록 절연물로 화소 정의막(318)(pixel define layer)을 형성한다. 화소 정의막(318)에 소정의 개구를 형성한 후, 이 개구로 한정된 영역 내에 유기 발광 소자(370)의 유기 발광층(340)을 형성한다. 그리고, 전체 화소들을 모두 덮도록 유기 발광 소자(370)의 캐소드 전극이 되는 제2 전극(350)을 형성된다.
물론 제1 전극(330)과 제2 전극(350)의 극성은 서로 반대로 바뀌어도 무방하 다.
도 5의 C의 확대도인 도 6을 참조하면 제1 전극(330)은 제1 층(331), 제2 층 (332)및 제3 층(333)을 포함한다. 제1 층(331)은 최하부층으로 드레인 전극(316)과 접하는 층이고 패시베이션막(317)과도 접한다. 제1 층(331)은 ITO를 포함할 수 있다. 제2 층(332)은 제1 층(331)상에 형성되고 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성하여 반사막 기능을 할 수 있다. 제2 층(332)상에 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등으로 제3 층(333)을 형성한다.
소스 전극(315) 및 드레인 전극(316)을 형성하는 알루미늄은 대기중에서 자연적으로 산화물을 형성하게 된다. 이러한 산화막이 형성되면 소스 전극(315) 및 드레인 전극(316)과 제1 전극(330)간의 접촉 특성이 감소한다.
또한 소스 전극(315) 및 드레인 전극(316)을 형성하는 알루미늄과 같은 금속은 제1 층(331)을 형성하는 ITO와의 전기적 접촉 특성이 양호하지 않다. 그러므로 소스 전극(315) 및 드레인 전극(316)에 형성된 알루미늄 산화막으로 인하여 소스 전극(315) 및 드레인 전극(316)과 제1 층(331)과의 접촉 특성은 더 악화된다.
종래에는 이러한 문제를 해결하고자 소스 전극(315) 및 드레인 전극(316)의 상부 즉 제1 전극(330)과 접하는 부분에 별도의 보호층을 형성하기도 하였다.
그러나 본 발명의 소스 전극(315) 및 드레인 전극(316)은 가돌리늄을 함유하는 알루미늄 합금을 포함한다. 가돌리늄을 함유하는 알루미늄 합금은 알루미늄 산 화물(Al2O3)형성을 억제하는 특성이 있다.
본 발명의 소스 전극(315) 및 드레인 전극(316)은 표면에 알루미늄 산화물이 형성되지 않아 제1 전극(330)과의 전기적 접촉 특성이 향상한다. 즉 드레인 전극(316)과 제1 전극(330)간의 접촉 저항이 감소한다.
소스 전극(315) 및 드레인 전극(316)은 가돌리늄을 0.01 내지 2wt% 포함하도록 한다. 가돌리늄이 지나치게 적게 함유되면 소스 전극(315) 및 드레인 전극(316)의 표면에 알루미늄 산화물의 형성을 방지하는 효과가 미미하므로 0.01 wt% 이상 함유되도록 한다.
가돌리늄이 지나치게 많이 함유되면 소스 전극(315) 및 드레인 전극(316)의 저항이 증가하는 경향이 있으므로 2wt%이하로 함유되도록 한다.
또한 란탄족 원소인 가돌리늄을 첨가하면 소스 전극(315) 및 드레인 전극(316)의 표준 환원 전위가 감소한다. 결과적으로 본 실시예의 소스 전극(315) 및 드레인 전극(316)은 제1 전극(330)과의 표준 환원 전위차를 줄여서 갈바닉 현상을 방지할 수 있다.
제2 전극(350)이 되는 투명 전극은, 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
제1 전극(330)과 제2 전극(350)의 사이에 개재된 유기 발광층(340)은 제1 전 극(330)과 제2 전극(350)의 전기적 구동에 의해 발광한다. 유기 발광층(340)은 저분자 또는 고분자 유기물을 사용할 수 있다. 유기 발광층(340)이 저분자 유기물로 형성되는 경우 유기 발광층(340)을 중심으로 제1 전극(330)의 방향으로 홀 수송층 및 홀 주입층 등이 적층되고, 제2 전극(350) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
한편, 고분자 유기물로 형성된 고분자 유기층의 경우에는 유기 발광층(340)을 중심으로 제1 전극(330)의 방향으로 홀 수송층(Hole Transport Layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(330) 상부에 형성되며, 고분자 유기 발광층(340)은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
도시하지 않았으나 제2 전극(350)의 일 면에 대향하도록 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 유기 발광 소자(370)를 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재 질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 7은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이고, 도 8은 도 7의 D의 확대 단면도이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다. 본 실시예의 유기 발광 표시 장치(400)는 화상이 기판(401)방향으로 구현되는 배면 발광형 장치이다.
도 7에 도시한 대로 본 발명의 일 실시예에 관한 유기 발광 표시 장치(400)는 기판(401), 박막 트랜지스터(TFT) 및 유기 발광 소자(470)를 포함한다. 박막 트랜지스터(TFT)는 활성층(410), 게이트 전극(412), 소스 전극(415) 및 드레인 전극(416)을 포함한다. 소스 전극(415) 및 드레인 전극(416)은 게르마늄 및 가돌리늄을 함유하는 알루미늄 합금으로 단일층으로 형성할 수 있다. 유기 발광 소자(470)는 제1 전극(430), 제2 전극(450) 및 유기 발광층(440)을 포함한다.
소스 전극(415) 및 드레인 전극(416)은 게르마늄(Ge) 및 가돌리늄(Gd)을 함유하는 알루미늄 합금으로 형성할 수 있다.
본 실시예의 소스 전극(415) 및 드레인 전극(416)은 활성층(410)에서 소스 전극(415) 및 드레인 전극(416)으로 고용되는 실리콘의 양보다 많은 1 wt%이상의 게르마늄을 함유한다. 실리콘과 같은 족인 게르마늄은 실리콘과 유사하게 활성층(410)의 실리콘이 소스 전극(415) 및 드레인 전극(416)으로 고용되는 것을 방지할 수 있다. 결과적으로 소스 전극(415) 및 드레인 전극(416)의 알루미늄 성분이 활성층(410)으로 확산하는 것을 방지할 수 있다.
소스 전극(415) 및 드레인 전극(416)이 지나치게 게르마늄을 많이 함유하면 저항이 높아져 전기적 특성이 감소한다. 그러므로 소스 전극(415) 및 드레인 전극(416)은 3wt% 이하의 실리콘을 함유하도록 한다.
도 7의 D의 확대도인 도 8을 참조하면 제1 전극(430)은 단일층 구조일 수 있다. 제1 전극(430)은 ITO를 포함할 수 있다. 도 7에 도시한 유기 발광 표시 장치(400)는 배면 발광형이므로 반사막이 별도로 필요하지 않아 제1 전극(430)을 ITO를 포함하는 단일층 구조로 형성할 수 있다.
본 발명의 소스 전극(415) 및 드레인 전극(416)은 가돌리늄을 함유하는 알루미늄 합금을 포함한다. 가돌리늄을 함유하는 알루미늄 합금은 알루미늄 산화물(Al2O3)형성을 억제하는 특성이 있다.
본 발명의 소스 전극(415) 및 드레인 전극(416)은 표면에 알루미늄 산화물이 형성되지 않아 제1 전극(430)과 접촉 특성이 향상한다. 즉 드레인 전극(416)과 제1 전극(430)간의 접촉 저항이 감소한다.
소스 전극(415) 및 드레인 전극(416)은 가돌리늄(Gd)을 0.01 내지 2wt% 포함하도록 한다. 가돌리늄(Gd)이 지나치게 적게 함유되면 소스 전극(415) 및 드레인 전극(416)의 표면에 알루미늄 산화물의 형성을 방지하는 효과가 미미하므로 0.01 wt% 이상 함유되도록 한다.
가돌리늄이 지나치게 많이 함유되면 소스 전극(415) 및 드레인 전극(416)의 저항이 증가하는 경향이 있으므로 2wt%이하로 함유되도록 한다. 또한 가돌리늄이 포함되어 소스 전극(415) 및 드레인 전극(416)의 표준 환원 전위를 감소한다. 알루미늄을 포함하는 소스 전극(415) 및 드레인 전극(416)과 ITO를 포함하는 제1 전극(430)간의 표준 환원 전위차를 감소하여 갈바닉 현상을 방지하는 효과도 갖는다.
제2 전극(416)은 반사 전극으로 형성할 수 있는데 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등으로 형성될 수 있다.
제1 전극(430)과 제2 전극(450)의 사이에 개재된 유기 발광층(440)은 제1 전극(430)과 제2 전극(450)의 전기적 구동에 의해 발광한다. 유기 발광층(440)은 저분자 또는 고분자 유기물을 사용할 수 있다. 유기 발광층(440)에 대한 구체적인 설명은 전술한 실시예와 동일하므로 생략한다.
도시하지 않았으나 제2 전극(450)의 일 면에 대향하도록 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 유기 발광 소자(470)를 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 2는 도 1의 A의 확대 단면도이다.
도 3은 본 발명의 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 4는 도 3의 B의 확대 단면도이다.
도 5는 본 발명의 또 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 6은 도 5의 C의 확대 단면도이다.
도 7은 본 발명의 또 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 8은 도 7의 D의 확대 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100, 200, 300, 400: 유기 발광 표시 장치
101, 201, 301, 401: 기판
102, 202, 302, 402: 버퍼층
110, 210, 310, 410: 활성층
111, 211, 311, 411: 게이트 절연막
112, 212, 312, 412: 게이트 전극
114, 214, 314, 414: 층간 절연막
115, 215, 315, 415: 소스 전극
116, 216, 316, 416: 드레인 전극
117, 217, 317, 417: 패시베이션막
118, 218, 318, 418: 화소 정의막
130, 230, 330, 430: 제1 전극
140, 240, 340, 440: 유기 발광층
150, 250, 350, 450: 제2 전극
170, 270, 370, 470: 유기 발광 소자

Claims (11)

  1. 기판;
    상기 기판 상에 형성되고 실리콘을 포함하는 활성층;
    상기 기판상에 형성되고 상기 활성층과 절연되는 게이트 전극;
    상기 게이트 전극과 절연되고 상기 활성층과 전기적으로 연결되는 단일층 구조의 소스 전극 및 드레인 전극;
    상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 형성되는 유기 발광층; 및
    상기 유기 발광층상에 형성되는 제2 전극을 포함하고,
    상기 소스 전극 및 드레인 전극은 니켈 및 실리콘을 함유하는 알루미늄 합금을 포함하고 단층 구조로 형성되는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 니켈 및 실리콘을 각각 1 내지 3wt% 함유하는 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 붕소(B), 탄소(C) 및 란탄족 원소로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 붕소(B), 탄소(C) 및 란탄(La)족 원소로 이루어지는 군으로부터 선택된 어느 하나를 0.01 내지 2wt% 포함하는 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 전극은 ITO를 포함하는 유기 발광 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극은 상기 소스 전극 또는 드레인 전극과 접하고 ITO를 구비하는 제1 층, 상기 제1 층상에 형성되고 상기 유기 발광층으로 빛을 반사하도록 반사막으로 구비되는 제2 층 및 상기 제2 층상에 형성되고 상기 유기 발광층에 전하를 공급하는 제3 층을 포함하는 유기 발광 표시 장치.
  7. 기판;
    상기 기판 상에 형성되고 실리콘을 포함하는 활성층;
    상기 기판상에 형성되고 상기 활성층과 절연되는 게이트 전극;
    상기 게이트 전극과 절연되고 상기 활성층과 전기적으로 연결되는 단일층 구조의 소스 전극 및 드레인 전극;
    상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 형성되는 유기 발광층; 및
    상기 유기 발광층상에 형성되는 제2 전극을 포함하고,
    상기 소스 전극 및 드레인 전극은 게르마늄 및 가돌리늄을 함유하는 알루미늄 합금을 포함하는 유기 발광 표시 장치.
  8. 제7 항에 있어서,
    상기 소스 전극 및 드레인 전극은 게르마늄을 1 내지 3wt% 함유하는 유기 발광 표시 장치.
  9. 제7 항에 있어서,
    상기 소스 전극 및 드레인 전극은 가돌리늄을 0.01 내지 2wt% 함유하는 유기 발광 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 전극은 ITO를 포함하는 유기 발광 표시 장치.
  11. 제7 항에 있어서,
    상기 제1 전극은 상기 소스 전극 또는 드레인 전극과 접하고 ITO를 구비하는 제1 층, 상기 제1 층상에 형성되고 상기 유기 발광층으로 빛을 반사하도록 반사막 으로 구비되는 제2 층 및 상기 제2 층상에 형성되고 상기 유기 발광층에 전하를 공급하는 제3 층을 포함하는 유기 발광 표시 장치.
KR1020080020569A 2008-03-05 2008-03-05 유기 발광 표시 장치 KR100927585B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080020569A KR100927585B1 (ko) 2008-03-05 2008-03-05 유기 발광 표시 장치
US12/379,818 US8227845B2 (en) 2008-03-05 2009-03-02 Organic light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080020569A KR100927585B1 (ko) 2008-03-05 2008-03-05 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20090095300A KR20090095300A (ko) 2009-09-09
KR100927585B1 true KR100927585B1 (ko) 2009-11-23

Family

ID=41052681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080020569A KR100927585B1 (ko) 2008-03-05 2008-03-05 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US8227845B2 (ko)
KR (1) KR100927585B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729554B2 (en) * 2011-04-27 2014-05-20 Chimei Innolux Corporation Top-emission organic light-emitting diode structure
KR102054369B1 (ko) * 2013-05-30 2019-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102443370B1 (ko) 2015-11-20 2022-09-15 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
US11495561B2 (en) 2020-05-11 2022-11-08 X Display Company Technology Limited Multilayer electrical conductors for transfer printing
KR20220065165A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059980A (ko) * 1997-12-31 1999-07-26 윤종용 비정질 실리콘 박막 트랜지스터 및 그 제조 방법
KR19990075412A (ko) * 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
JP2006179878A (ja) 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100658057B1 (ko) * 2000-05-31 2006-12-15 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046824B2 (ja) * 1978-03-29 1985-10-18 株式会社日立製作所 半導体装置における電極配線の形成法
US7692378B2 (en) * 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR100768191B1 (ko) * 2005-11-12 2007-10-17 삼성에스디아이 주식회사 유기 발광 표시 장치의 제조방법 및 유기 발광 표시장치
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
US8148259B2 (en) * 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008066030A1 (en) * 2006-11-30 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
KR100830318B1 (ko) * 2007-04-12 2008-05-16 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059980A (ko) * 1997-12-31 1999-07-26 윤종용 비정질 실리콘 박막 트랜지스터 및 그 제조 방법
KR19990075412A (ko) * 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
KR100658057B1 (ko) * 2000-05-31 2006-12-15 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조 방법
JP2006179878A (ja) 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US8227845B2 (en) 2012-07-24
KR20090095300A (ko) 2009-09-09
US20090224256A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR101074803B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101058113B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
US8164252B2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
KR100858821B1 (ko) 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
KR101074809B1 (ko) 유기 발광 표시 장치
KR100958642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8941133B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101065317B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP1783835A2 (en) Flat panel display apparatus
KR102013316B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100858823B1 (ko) 유기 발광 표시 장치
KR100795816B1 (ko) 유기 발광 표시 장치
KR100927585B1 (ko) 유기 발광 표시 장치
KR100932935B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US8188651B2 (en) Organic light emitting display apparatus
US20070158648A1 (en) Organic thin film transistor and method of manufacturing the same
KR100846599B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8888547B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20080014328A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100795815B1 (ko) 유기 발광 표시 장치
KR100787465B1 (ko) 유기 발광 표시 장치
KR100927584B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100863907B1 (ko) 유기 발광 표시 장치
KR100964233B1 (ko) 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 11