CN108493155B - 连接结构及其制作方法、阵列基板及其制作方法 - Google Patents

连接结构及其制作方法、阵列基板及其制作方法 Download PDF

Info

Publication number
CN108493155B
CN108493155B CN201810554032.4A CN201810554032A CN108493155B CN 108493155 B CN108493155 B CN 108493155B CN 201810554032 A CN201810554032 A CN 201810554032A CN 108493155 B CN108493155 B CN 108493155B
Authority
CN
China
Prior art keywords
opening
layer
insulating layer
array substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810554032.4A
Other languages
English (en)
Other versions
CN108493155A (zh
Inventor
张震
廖鹏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810554032.4A priority Critical patent/CN108493155B/zh
Publication of CN108493155A publication Critical patent/CN108493155A/zh
Priority to US16/638,196 priority patent/US11348952B2/en
Priority to PCT/CN2019/089096 priority patent/WO2019228421A1/zh
Application granted granted Critical
Publication of CN108493155B publication Critical patent/CN108493155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Abstract

本公开实施例提供一种连接结构及其制作方法、阵列基板及其制作方法，该连接结构的制作方法包括：在衬底基板上形成第一绝缘层；在第一绝缘层上形成掩模层；采用第一构图工艺在掩模层中形成第一开口；在掩模层上形成第二绝缘层；采用第二构图工艺在第二绝缘层中形成暴露第一开口的第二开口；以及通过第二开口以掩模层为掩模对第一绝缘层进行刻蚀形成第三开口。该制作方法利用事先形成的掩模层通过一次构图工艺形成第二开口和第三开口从而形成台阶结构，简化了制备工艺，降低了制备成本。

Description

连接结构及其制作方法、阵列基板及其制作方法
技术领域
本公开实施例涉及一种连接结构及其制作方法、阵列基板及其制作方法。
背景技术
对于便携式电子产品，很多时候需要对电路进行弯折处理。例如，在显示技术领域，为了实现窄边框甚至无边框显示，需要对显示装置的焊盘(Bonding Pad)区进行弯折处理；或者为了实现柔性显示，也需要制作耐弯折的连接结构。耐弯折的连接结构的制作工艺是本领域关注的课题。
发明内容
本公开实施例提供一种连接结构的制作方法，包括：在衬底基板上形成第一绝缘层；在所述第一绝缘层上形成掩模层；采用第一构图工艺在所述掩模层中形成第一开口；在所述掩模层上形成第二绝缘层；采用第二构图工艺在所述第二绝缘层中形成暴露所述第一开口的第二开口、以及通过所述第二开口以所述掩模层为掩模对所述第一绝缘层进行刻蚀形成第三开口。
例如，所述第二开口的尺寸大于所述第一开口的尺寸并且完全暴露所述第一开口。
例如，所述制作方法还包括：形成导电层填充所述第一开口、所述第二开口和所述第三开口，所述导电层延伸通过所述第二开口。
例如，所述制作方法还包括：在形成所述导电层之前形成应力缓冲层填充所述第一开口、所述第二开口和所述第三开口，所述导电层形成于所述应力缓冲层上。
例如，所述掩模层材料为多晶硅，所述第一绝缘层和所述第二绝缘层包括硅元素，所述制作方法包括：在一次干法刻蚀工艺中依次形成所述第二开口和所述第三开口，其中，形成所述第三开口时的气体氛围中氟元素的浓度低于形成所述第二开口时的气体氛围中氟元素的浓度。
例如，所述衬底基板为柔性基板。
本公开实施例还提供一种阵列基板的制作方法，所述阵列基板包括显示区、焊盘区和位于所述显示区和所述焊盘区之间的弯折区，所述弯折区形成有连接结构，所述制作方法包括：采用上述制作方法形成所述连接结构，且所述第一开口、所述第二开口和所述第三开口对应于被弯折部分。
例如，所述阵列基板还包括形成于所述显示区的薄膜晶体管的有源层，所述掩模层与所述有源层通过对同一半导体材料层构图形成。
例如，所述阵列基板还包括形成于所述显示区的薄膜晶体管的源漏电极层和栅极，所述导电层与所述源漏电极层或所述栅极通过对同一导电材料层构图形成。
本公开实施例提供一种连接结构，包括：衬底基板；以及第一绝缘层、掩模层和第二绝缘层，所述第一绝缘层、所述掩模层和所述第二绝缘层依次层叠设置于所述衬底基板上，所述掩模层包括第一开口以及未被所述第二绝缘层覆盖并围绕所述第一开口的第一部分，所述第二绝缘层包括第二开口，所述第一绝缘层包括第三开口，所述第二开口暴露所述第一开口以及所述掩模层的第一部分，所述第一开口暴露第三开口，并且所述第一开口与所述第三开口具有相同的轮廓。
例如，所述连接结构还包括导电层，其中，所述导电层填充所述第一开口、所述第二开口和所述第三开口，并延伸通过所述第二开口。
例如，所述连接结构还包括设置于所述导电层与所述第二绝缘层之间的应力缓冲层，所述应力缓冲层填充所述第一开口、所述第二开口和所述第三开口。
例如，所述掩模层还包括被所述第二绝缘层覆盖的第二部分，所述第一部分的厚度小于所述第二部分的厚度。
本公开实施例还提供一种阵列基板，包括衬底基板以及设置于所述衬底基板上的上述连接结构。
例如，所述阵列基板还包括显示区、焊盘区和位于所述显示区和所述焊盘区之间的弯折区，所述连接结构设置于所述弯折区，且所述第一开口、所述第二开口和所述第三开口对应于被弯折部分。
例如，在包括所述导电层的情形下，所述导电层还包括连接所述显示区和所述焊盘区的走线。
例如，所述阵列基板还包括设置于所述显示区的薄膜晶体管的有源层，其中，所述掩模层与所述有源层同层设置。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A-1C为一种连接结构的制作方法的步骤示意图；
图2为本公开一实施例提供的连接结构的制作方法流程图；
图3A-3I为本公开实施例提供的连接结构的制作方法步骤示意图；
图4为本公开一实施例提供的阵列基板的示意图；
图5为本公开实施例提供的阵列基板处于展开状态的示意图；
图6为本公开实施例提供的阵列基板沿X方向的剖视图；
图7A和图7B为本公开实施例提供的阵列基板的弯折区与显示区的放大剖视图；
图8为本公开实施例提供的阵列基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
无机绝缘材料通常柔韧性较差，在外力作用下容易断裂，从而影响其上附着的导电材料的导电特性。为了制作耐弯折的连接结构，通常需要将弯折区的连接结构中的无机绝缘材料去除从而形成开口。此外，通常会在该开口处形成台阶结构，从而防止之后形成的导电材料的段差过大而容易断裂。
目前，该具有台阶结构的开口需要对上下两部分绝缘材料分别进行构图工艺而形成。请参阅图1A-1C，在衬底基板10上依次形成有第一绝缘结构11、半导体层12及第二绝缘结构13后，这些层结构可以随着显示区中器件的结构一道形成，先采用第一构图工艺在第二绝缘结构13上形成第一开口15，第一开口15暴露出第一绝缘结构11；然后通过第一开口15采用第二构图工艺对第一绝缘结11构进行构图形成第二开口16，第二开口16的尺寸小于第一开口15，从而形成如图1B所示的台阶结构。然后再在包括该台阶结构的表面上形成走线14从而形成具有电连接作用的连接结构。这种方法需要对该第一绝缘结构和该第二绝缘结构分别进行构图，该制备工艺较为复杂，成本较高。
本公开的至少一实施例提供一种连接结构及其制作方法、以及一种阵列基板及其制作方法，利用事先形成的掩模层通过一次构图工艺形成上下两个开口从而形成台阶结构，简化了制作工艺，降低了制作成本。
图2为本公开一实施例提供的连接结构的制作方法流程图，图3A-3H为该制作方法的制作方法步骤示意图。如图所示，该连接结构的制作方法包括以下步骤S201至S205。
步骤S201：如图3A所示，在衬底基板110上形成第一绝缘层101。
例如，衬底基板110可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本实施例包括但不限于此。
例如，第一绝缘层101可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属元素的绝缘材料。又例如，该绝缘层还可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。
例如，第一绝缘层101可以是单层结构也可以为包括多层绝缘材料层的多层结构。本公开对此不作限制。
例如，形成该第一绝缘层可以采用化学气相淀积工艺(例如形成无机绝缘材料)或者旋涂、印刷(例如形成有机绝缘材料)等工艺。
例如，该第一绝缘层可以包括缓冲层以使得衬底基板具有更平整的表面。例如该第一绝缘层还可以包括阻挡层以起到隔离水分或空气的作用，从而对该第一绝缘层上形成的结构起到保护作用。
步骤S202：在第一绝缘层101上形成掩模层102。
例如，掩模层102可以是不同于第一绝缘层101的材料，例如可以是导电层或半导体层。例如，掩模层102的材料为含硅的半导体材料，例如为多晶硅材料。
步骤S203：如图3A所示，采用第一构图工艺在掩模层102中形成第一开口106。该第一开口的横截面尺寸为a。
例如，该第一构图工艺为常规的光刻工艺，包括光刻胶的涂布、曝光、显影、刻蚀以及光刻胶剥离等步骤。
步骤S204：在掩模层102上形成第二绝缘层103。
例如，第二绝缘层103可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属元素的绝缘材料。例如，该绝缘层还可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。
例如，第二绝缘层103可以是单层结构也可以为包括多层绝缘材料层的多层结构。本公开对此不作限制。
例如，形成该第二绝缘层可以采用化学气相淀积工艺(例如形成无机绝缘材料)或者旋涂、印刷(例如形成有机绝缘材料)等工艺。
步骤S205：请一并参阅图3B-3D，采用第二构图工艺在第二绝缘层103中形成暴露第一开口106的第二开口107、以及通过第二开口107以掩模层102为掩模对第一绝缘层101进行刻蚀形成第三开口108。
该第二构图工艺可以包括依次形成第二开口107和第三开口108。如图3B所示，该第二构图工艺例如包括常规的光刻工艺，先在第二绝缘层103上形成光刻胶层，并利用掩模板对该光刻胶层进行曝光、显影以形成刻蚀掩模109，然后利用该刻蚀掩模对第二绝缘层103进行刻蚀以在对应第一开口106的位置形成第二开口107，通过设计该掩模板使得该第二开口的尺寸大于第一开口，例如使得该第二开口107的横截面尺寸b大于第一开口106的横截面尺寸a，由此，第二开口107完全暴露第一开口106，并且掩模层102包括未被第二绝缘层103覆盖并与围绕第一开口106的第一部分1021以及被第二绝缘层103覆盖的第二部分1022，第二开口107暴露第一开口106与掩模层102的第一部分1021。
接着，如图3D所示，通过第二开口107以刻蚀掩模109以及掩模层102的第一部分1021共同为掩模对第一绝缘层101进行刻蚀形成第三开口108，从而在一次构图工艺(用一块掩模板)形成了由第二开口107和第三开口108构成的具有台阶结构的连接结构20。由此，第一开口106暴露第三开口108，并且第一开口106与第三开口108具有相同的轮廓。在理想的刻蚀工艺中，如图3D所示，第一开口106和第三开口108的轮廓完全相同，然而，由于工艺的偏差，第一开口106与第三开口108可能并不具备完全相同的轮廓，而是具有基本相同的轮廓，这种情况也包含在本公开的保护范围内。以下将对本公开中“相同的轮廓”进行示例性说明，以便于本领域人员更好的理解。
在一个示例中，如图3E所示，各开口在实际工艺中容易形成如图3E所示的具有梯形截面的结构，第一开口106的轮廓比第三开口108的轮廓稍大。
在另一个示例中，如图3F所示，如果刻蚀工艺的各向异性不理想，那么第三开口108容易形成如图所示的“底切”结构，第一开口106的轮廓比第三开口108的轮廓稍小。
例如，在该连接结构处于弯折状态时，第一开口106和第三开口108的轮廓可能因应力而发生变化。本领域技术人员应当理解，只要是以具有该第一开口的掩模层为掩模而形成该第三开口的连接结构，就落入本公开的保护范围。
例如，如图3G所示，该制作方法还可以进一步包括形成导电层填充第一开口106、第二开口107和第三开口108，导电层105延伸通过第二开口107，如图所示从左侧到右侧越过该第二开口107，并且其轮廓随着应力缓冲层的轮廓而变化，这样就形成了具有电连接且能够在弯折过程中抗拉伸作用的连接结构。
例如，该导电层的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，如图3H所示，该制作方法还可以包括在形成导电层105之前形成应力缓冲层104填充第一开口106、第二开口107和第三开口108，导电层105形成于该应力缓冲层上。该应力缓冲层可以减少或防止其上形成的导电材料因弯曲应力而发生断裂。该应力缓冲层可以是有机绝缘材料，例如，该应力缓冲层包括聚酰亚胺、丙烯酸酯以及环氧树脂等。
以下在掩模层102为对多晶硅、第一绝缘层101和第二绝缘层103均为含硅的绝缘材料的情形下对上述步骤S205中如何通过该第二构图工艺形成第二开口107和第三开口108进行示例性说明。
例如，采用干法刻蚀工艺形成该第二开口和第三开口。首先往刻蚀设备中通入四氟化碳气体，四氟化碳气体在刻蚀设备中被电离形成包括氟离子和三氟化碳离子的等离子体，其中三氟化碳离子对绝缘材料有腐蚀作用，氟离子对多晶硅材料有腐蚀作用。在刻蚀掩模109的掩模下，第二绝缘层103被三氟化碳离子腐蚀形成第二开口107并暴露出掩模层102的第一部分1021。此时，刻蚀设备发出指示，在该指示下往刻蚀设备中通入氢气，氢气被电离形成氢离子且与氟离子反应生成氟化氢气体并被抽出，因而该第一部分1021得以保留，在该第一部分1021与刻蚀掩模109的共同掩模下，三氟化碳离子接着对第一绝缘层101进行腐蚀从而形成第三开口108。
在一个示例中，通过第二绝缘层103的厚度与其刻蚀速率计算出刻蚀该第二绝缘层103所需的时间从而在第二绝缘层103刻蚀结束时使刻蚀设备发出该指示。在另一个示例中，当该第二绝缘层刻蚀结束而暴露该第一部分多晶硅时，氟离子因开始腐蚀该第一部分多晶硅而被消耗，刻蚀设备检测到氟元素的浓度开始下降而发出该指示。但由于在实际情况中，刻蚀设备的灵敏度并不理想，或者刻蚀设备中的氟离子未被完全抽离，仍然存在氟离子腐蚀的缘故，该掩模层的第二部分1022比未被第二绝缘层103覆盖的第一部分1021的厚度大，如图3I所示。
本公开实施例还提供一种连接结构20，采用上述制作方法形成。如图3H所示，该连接结包括构衬底基板110、第一绝缘层101、掩模层102和第二绝缘层103，第一绝缘层101、掩模层102和第二绝缘层103依次层叠设置于衬底基板101上，掩模层102包括第一开口106，第二绝缘层103包括第二开口107，第一绝缘层101包括第三开口108。掩模层102还包括未被第二绝缘层103覆盖并围绕第一开口106的第一部分1021，第二开口107暴露第一开口106以及掩模层102的第一部分1021，第一开口106暴露第三开口108，并且第一开口106与第三开口108具有相同的轮廓。例如，当该连接结构20处于未弯折的平面状态下，第一开口106在衬底基板110上的正投影覆盖第三开口108在衬底基板110上的正投影，第二开口107在衬底基板110上的正投影覆盖并超出第一开口106在衬底基板110上的正投影。这样一来，第二开口107和第三开口108就形成了如图所示的台阶结构，可以防止其上形成的导电材料形成段差过大而发生断裂。
例如，如图3G所示，该连接结构还包括导电层105，导电层105填充第一开口106、第二开口107和第三开口108。该导电层延伸通过第二开口107并且其轮廓随着应力缓冲层的轮廓而变化，这样就形成了具有电连接且能够在弯折过程中抗拉伸作用的连接结构。
例如，该导电层的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，如图3H所示，该连接结构还包括设置于导电层105与第二绝缘层103之间的应力缓冲层104，该应力缓冲层填充第一开口106、第二开口107和第三开口108。该应力缓冲层可以减少或防止其上形成的导电材料因弯曲应力而发生断裂。该应力缓冲层可以是有机绝缘材料，例如，该应力缓冲层包括聚酰亚胺、丙烯酸酯以及环氧树脂等。
例如，如图3I所示，该掩模层包括未被第二绝缘层103覆盖并围绕与第一开口106的第一部分1021及被第二绝缘层102覆盖的第二部分1022，第一部分1021的厚度小于第二部分1022的厚度。
该连接结构的其它特征参照前文的描述，这里不再赘述。
本公开实施例还提供一种阵列基板及其制作方法，该阵列基板包括上述连接结构，该阵列基板的制作方法包括采用上述制作方法形成该连接结构。
例如，该阵列基板可以是用于液晶显示装置的阵列基板，也可以是用于有机发光二极管(OLED)显示装置的阵列基板；该阵列基板可以是平面的阵列基板，也可以是柔性的阵列基板或者曲面的阵列基板。该连接结构可以位于该阵列基板的显示区，也可以位于该阵列基板的非显示区，也可以部分位于显示区而部分位于非显示区；该连接结构可以处于平面状态，也可以处于弯折状态。本领域技术人员应当理解，只要阵列基板包含采用上述制作方法所形成的连接结构，该阵列基板及其制作方法就落入本公开的保护范围之中。
图4为本公开一实施例提供的阵列基板示意图，图5为该阵列基板处于展开状态的示意图，图6示出了该阵列基板处沿X方向的剖视图。请一并参阅图4、图5和图6，该阵列基板100包括显示区(DA)、焊盘区130以及位于该显示区和该焊盘区130之间的弯折区140，该焊盘区130和该弯折区140均位于该显示区以外的非显示区(NDA)。该阵列基板100包括衬底基板110、以及位于该衬底基板上的显示单元120和焊盘电极(Bonding Pad)180。
该衬底基板为柔性基板，例如为有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)。
显示单元120设置于显示区，该显示单元120包括沿X方向延伸的多条数据线141和沿Y方向多条栅线142，该多条栅线和多条数据线彼此交叉定义出多个像素区，每个像素区设置有一个像素单元123。为清楚起见，图5中仅示意性地画出几条栅线和几条数据线。本公开将在下文详细描述像素单元123的具体结构。
如图6所示，弯折区140相对于弯曲轴(BX)弯曲。例如，为了方便布线，弯折区140设置于该阵列基板沿X方向的非显示区侧，即沿数据线141的延伸方向的一侧，且该弯曲轴与Y方向平行。这样可以在阵列基板沿Y方向的非显示区侧绑定设置栅极驱动电路，或者在衬底基板上直接形成GOA(Gate Driver On Array)。
上述连接结构20设置于该弯折区，且第一开口106、第二开口107、第三开口108对应于被弯折部分，也即第一绝缘层101和第二绝缘层103对应于弯折区的部分被去除，从而可以防止第一绝缘层及第二绝缘层由于弯折而发生断裂。在该弯折状态下，第一开口106暴露第三开口108，而第二开口107暴露第一开口106。第二开口107和第三开口108形成了如图所示的台阶结构，可以防止其上形成的导电层105段差过大而发生断裂。导电层105例如包括连接该显示区和该焊盘区130的走线。
焊盘区130设置于弯折区140远离该显示区的一侧，也即该阵列基板沿X方向的边缘，焊盘电极180设置于该焊盘区内，用于与覆晶薄膜(Chip on Film,COF)160的输出布线部分161进行绑定(Bonding)。覆晶薄膜160的输入布线部分162连接到印刷电路板(PCB)170的输出布线部分171。该覆晶薄膜上安装有驱动芯片163，印刷电路板170将用于控制驱动芯片163的控制信号输出到覆晶薄膜160，覆晶薄膜160将各种信号(如显示数据信号、电源电压信号(如VDD、VSS)等)输出到焊盘电极180，从而通过导电层105传输至显示区以实现图像显示。例如，焊盘电极180通过导电层105与数据线141连接以为数据线141提供显示数据信号。
如图5所示，通过设置具有该连接结构的弯折区，可以将焊盘区130弯折至显示区的背面与显示区重叠，从而使显示单元120的外部空间减小从而实现窄边框甚至无边框显示。
例如，该弯折区和连接结构还可以设置于该阵列基板沿栅线142的延伸方向(即Y方向)的非显示区，该弯曲轴与数据线121的延伸方向(即X方向)平行。在这种情形下，该覆晶薄膜上还可以安装有栅极驱动电路。例如，可以在阵列基板沿X方向和Y方向的非显示区均设置弯折区和连接结构，以实现窄边框甚至无边框显示。本公开实施例对于该弯折区和连接结构的位置不作限定。
图7A和图7B分别为本公开实施例提供的阵列基板的弯折区与显示区的放大剖视图。以下将以该阵列基板为应用于OLED显示的阵列基板为例、并参照参阅图7A和图7B对本实施例提供的阵列基板的结构进行示例性说明。
如图所示，显示区的像素单元123包括至少一个有机发光二极管(OLED)203以及与之连接的像素电路，该有机发光二极管在像素电路的驱动下发光。例如，该像素电路包括常规的OLED像素驱动电路，例如包括开关晶体管、驱动晶体管及存储电容等，或者还可以进一步包括复位晶体管、发光控制晶体管等，本实施例不限制像素电路的具体结构。为了清楚起见，图7B仅示出了该像素电路的驱动晶体管201和存储电容202。
例如，该阵列基板还包括封装层190，封装层190将OLED 203密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的OLED 203的劣化。例如，该封装层可以包括第一无机层191、有机层192以及第二无机层193。
如图所示，驱动晶体管201包括有源层121、栅极122、栅极绝缘层133和源漏电极层(包括源极123和漏极124)。例如，该有源层包括沟道区以及位于该沟道区相对两侧的源极区和漏极区。存储电容202包括第一电容电极125a、第一层间绝缘层134和第二电容电极126a。有机发光二极管203包括第一电极127、第二电极129以及设置于第一电极127和第二电极129之间的有机发光层128，其中，第一电极127与驱动晶体管201的漏极124电连接。
例如，掩模层102与驱动晶体管201的有源层121同层设置，二者可通过同一次构图工艺对同一半导体材料层构图形成。
例如，导电层105与驱动晶体管201的源漏电极层同层设置，二者可通过同一次构图工艺对同一导电材料层构图形成。
需要说明的是，这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，因此根据需要二者是可以互换的。在图7B中，驱动晶体管201为顶栅型，但是本公开的实施例并不限制于晶体管的具体类型，除了其可以为顶栅型之外，其也可以为底栅型或双栅型等，并且当晶体管为不同的类型时，衬底基板上的层结构也相应调整而彼此不同。例如，在一种示例中，导电层105与驱动晶体管201的栅极122同层设置。
第一绝缘层101包括阻挡层131和缓冲层132。该阻挡层用于阻挡湿气和/或氧渗透穿过衬底基板110，例如可以用氧化硅和氮化硅交替堆叠的多个层形成。该缓冲层设置于该阻挡层上，用于提供形成像素单元的平坦表面，其材料例如为氮化硅、氧化硅或者硅的氮氧化物。第二绝缘层103包括栅极绝缘层133、第一层间绝缘层134和第二层间绝缘层135，其中，第一层间绝缘层134充当存储电容202的介质层。
图8为本公开实施例提供的阵列基板的制作方法的流程图，请一并参阅图7A、图7B以及图8，该制作方法包括如下步骤S801-S807。
步骤S801：在衬底基板110上依次形成阻挡层131和缓冲层132。
例如，衬底基板110为有机柔性衬底，例如包括聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等。
例如，阻挡层131和缓冲层132可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属元素的绝缘材料。
例如，形成该阻挡层131和缓冲层132可以采用化学气相淀积工艺等工艺。
步骤S802：在缓冲层132上形成半导体层111，并对该半导体层进行构图工艺以在显示区形成驱动晶体管201的有源层121、以及在弯折区140形成包括第一开口106的掩模层102。
例如，该半导体层111可以包括单质半导体材料或化合物半导体材料，例如可以包括非晶硅、多晶硅(低温多晶硅或高温多晶硅)、金属氧化物半导体(如IGZO、AZO)等。
例如，该构图工艺可以采用常规的光刻工艺，包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤，这里不再赘述。
步骤S803：在半导体层111上依次形成栅极绝缘层133及第一导电层，并对该第一导电层进行构图工艺形成驱动晶体管201的栅极122以及存储电容202的第一电容电极125a。
例如，对该第一导电层进行构图工艺还可以形成该阵列基板的栅线142。
例如，该栅极绝缘层可以为氮化硅或氧化硅的单层结构或者由氮化硅和氧化硅堆叠形成的多层结构。
例如，该第一导电层的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，可以通过溅射、物理气相淀积、化学气相淀积等工艺形成该第一导电层。
例如，该构图工艺可以采用常规的光刻工艺，包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤，这里不再赘述。
步骤S804：在该第一导电层依次形成第一层间绝缘层134以及第二导电层，并对该第二导电层进行构图工艺形成存储电容202的第二电容电极126a。
这样就形成了存储电容202。
例如，对该第二导电层进行构图工艺还可以形成该阵列基板的发光控制信号(EM)线(未示出)。
步骤S805：在该第二导电层上形成第二层间绝缘层135，并进行构图工艺在该栅极绝缘层133、第一层间绝缘层134和第二层间绝缘层135上形成暴露第一开口106的第二开口107、以及以该掩模层102为掩模对阻挡层131和缓冲层132进行刻蚀形成第三开口108。
此步骤中的构图工艺可以参照上文所述的步骤S205中在一道构图工艺中形成第二开口107和第三开口108的具体工艺过程。由于在此步骤之前已经形成了具有第一开口106的掩模层102，因此可以利用该掩模层作为掩模在一道构图工艺中(使用一块掩模板)形成第二开口107和第三开口108，从而简化了工艺，节约了成本。
步骤S806：形成第三导电层填充该第一开口、第二开口和第三开口，并对该第三导电层进行构图工艺以形成薄膜晶体管的源漏电极层(包括源极123和漏极124)以及延伸通过该第二开口的导电层105。
这样就形成了驱动晶体管201以及与之相关的其他结构。在本实施例中，该驱动晶体管为顶栅型结构，但是本公开的实施例并不限制于晶体管的具体类型，其也可以为底栅型或双栅型等，并且当晶体管为不同的类型时，衬底基板上的层结构的形成次序也相应的不同。例如，在一种示例中，导电层105与驱动晶体管201的栅极122通过对同一导电材料层构图形成。
例如，对该第三导电层进行构图工艺还可以形成该阵列基板显示区的数据线141以及焊盘区的焊盘电极180，该导电层105可以形成为多条走线，该走线与该焊盘电极连接，并连接显示区，从而将覆晶薄膜160输出的信号传输至显示区。例如，焊盘电极180通过导电层105与数据线141连接以为数据线141提供显示数据信号。
例如，在形成该第三导电层之前还可以形成应力缓冲层104填充该第一开口、第二开口和第三开口，该应力缓冲层可以减少或防止其上形成的导电材料因弯曲应力而发生断裂。该应力缓冲层可以是有机绝缘材料，例如，该应力缓冲层包括聚酰亚胺、丙烯酸酯以及环氧树脂等。
步骤S807：在该第三导电层上依次形成平坦化层112和有机发光二极管190。
例如，在该第三导电层上依次形成平坦化层112、第一电极127、像素界定层(PixelDefining Layer,PDL)113、有机发光层128以及第二电极129。
例如，在平坦化层112中形成过孔，使得第一电极127与驱动晶体管201的漏极124通过该过孔形成电连接。
例如，对该像素界定层113进行构图工艺以形成开口从而定义发光区，该开口暴露出第一电极127的至少部分。然后，对应该开口依次形成有机发光层128和第三电极129，从而形成该有机发光二极管203。
例如，该制作方法还可以进一步包括在该有机发光二极管上依次形成第一无机层191、有机层192以及第二无机层193以形成封装层190。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板的制作方法，所述阵列基板包括显示区和弯折区，所述弯折区形成有连接结构，所述制作方法包括：
在衬底基板上形成第一绝缘层；
在所述第一绝缘层上形成掩模层；
采用第一构图工艺在所述掩模层中形成第一开口；
在所述掩模层上形成第二绝缘层；
采用第二构图工艺在所述第二绝缘层中形成暴露所述第一开口的第二开口；以及
通过所述第二开口以所述掩模层为掩模对所述第一绝缘层进行刻蚀形成第三开口，
其中，所述掩模层为导电层或半导体层，所述掩模层包括未被所述第二绝缘层覆盖并围绕所述第一开口的第一部分以及被所述第二绝缘层覆盖的第二部分，所述第一开口、所述第二开口和所述第三开口对应于被弯折部分，
其中，所述掩模层与所述显示区的对应导电层或对应半导体层通过对同一材料层构图形成。
2.如权利要求1所述的制作方法，其中，所述第二开口的尺寸大于所述第一开口的尺寸并且完全暴露所述第一开口。
3.如权利要求1所述的制作方法，其中，所述掩模层的材料为多晶硅，所述第一绝缘层和所述第二绝缘层包括硅元素，
在同一次干法刻蚀工艺中依次形成所述第二开口和所述第三开口，其中，形成所述第三开口时的气体氛围中氟元素的浓度低于形成所述第二开口时的气体氛围中氟元素的浓度。
4.如权利要求1-3任一所述的制作方法，其中，所述衬底基板为柔性基板。
5.如权利要求1-3任一所述的制作方法，其中，所述阵列基板还包括焊盘区，其中所述弯折区位于所述显示区和所述焊盘区之间。
6.如权利要求5所述的制作方法，还包括形成另一导电层填充所述第一开口、所述第二开口和所述第三开口，所述另一导电层包括连接所述显示区和所述焊盘区的走线。
7.如权利要求1-3任一所述的制作方法，其中，所述阵列基板还包括形成于所述显示区的薄膜晶体管的有源层，所述掩模层与所述有源层通过对同一半导体材料层构图形成。
8.如权利要求6所述的制作方法，其中，所述阵列基板还包括形成于所述显示区的薄膜晶体管的源漏电极层和栅极，所述另一导电层与所述源漏电极层或所述栅极通过对同一导电材料层构图形成。
9.一种阵列基板，包括：衬底基板以及设置于所述衬底基板上的连接结构，所述连接结构包括：第一绝缘层、掩模层和第二绝缘层，其中，
所述第一绝缘层、所述掩模层和所述第二绝缘层依次层叠设置于所述衬底基板上，所述掩模层包括第一开口以及未被所述第二绝缘层覆盖并围绕所述第一开口的第一部分，所述第二绝缘层包括第二开口，所述第一绝缘层包括第三开口，
所述第二开口暴露所述第一开口以及所述掩模层的第一部分，所述第一开口暴露第三开口，并且所述第一开口与所述第三开口具有相同的轮廓，
其中，所述掩模层为导电层或半导体层，
其中，所述阵列基板还包括显示区和弯折区，其中，所述连接结构设置于所述弯折区，且所述第一开口、所述第二开口和所述第三开口对应于被弯折部分，
其中，所述掩模层与所述显示区的对应导电层或对应半导体层通过对同一材料层构图形成。
10.如权利要求9所述的阵列基板，其中，所述连接结构还包括另一导电层，其中，所述另一导电层填充所述第一开口、所述第二开口和所述第三开口，并延伸通过所述第二开口。
11.如权利要求10所述的阵列基板，其中，所述连接结构还包括设置于所述另一导电层与所述第二绝缘层之间的应力缓冲层，所述应力缓冲层填充所述第一开口、所述第二开口和所述第三开口。
12.如权利要求9-11任一所述的阵列基板，其中，所述掩模层还包括被所述第二绝缘层覆盖的第二部分，所述第一部分的厚度小于所述第二部分的厚度。
13.如权利要求9-11任一所述的阵列基板，还包括焊盘区，其中所述弯折区位于所述显示区和所述焊盘区之间。
14.如权利要求9-11任一所述的阵列基板，其中，所述阵列基板还包括形成于所述显示区的薄膜晶体管的有源层，所述掩模层与所述有源层通过对同一半导体材料层构图形成。
15.如权利要求10或11所述的阵列基板，其中，所述阵列基板还包括形成于所述显示区的薄膜晶体管的源漏电极层和栅极，所述另一导电层与所述源漏电极层或所述栅极通过对同一导电材料层构图形成。
CN201810554032.4A 2018-05-31 2018-05-31 连接结构及其制作方法、阵列基板及其制作方法 Active CN108493155B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810554032.4A CN108493155B (zh) 2018-05-31 2018-05-31 连接结构及其制作方法、阵列基板及其制作方法
US16/638,196 US11348952B2 (en) 2018-05-31 2019-05-29 Connection structure and fabrication method thereof, array substrate and fabrication method thereof
PCT/CN2019/089096 WO2019228421A1 (zh) 2018-05-31 2019-05-29 连接结构及其制作方法、阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810554032.4A CN108493155B (zh) 2018-05-31 2018-05-31 连接结构及其制作方法、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN108493155A CN108493155A (zh) 2018-09-04
CN108493155B true CN108493155B (zh) 2020-12-08

Family

ID=63350968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810554032.4A Active CN108493155B (zh) 2018-05-31 2018-05-31 连接结构及其制作方法、阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US11348952B2 (zh)
CN (1) CN108493155B (zh)
WO (1) WO2019228421A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493155B (zh) * 2018-05-31 2020-12-08 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
US10360825B1 (en) * 2018-09-24 2019-07-23 Innolux Corporation Flexible electronic device
CN109872983B (zh) * 2019-03-04 2020-10-16 武汉华星光电技术有限公司 测试焊垫
CN110047804B (zh) * 2019-04-30 2021-08-03 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏
KR20200129230A (ko) * 2019-05-07 2020-11-18 삼성디스플레이 주식회사 표시 부품, 표시 장치 및 그것의 제조 방법
CN110137186B (zh) * 2019-05-30 2021-12-28 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN110391294B (zh) * 2019-07-08 2021-04-27 武汉华星光电半导体显示技术有限公司 柔性阵列基板及柔性显示面板
CN111180467A (zh) * 2020-01-06 2020-05-19 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法
CN111312659A (zh) * 2020-02-25 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN112185985B (zh) * 2020-09-30 2024-03-19 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版
CN113314679B (zh) * 2021-05-25 2023-04-07 业成科技（成都）有限公司 粘结结构及其制作方法、显示装置
CN113658990B (zh) * 2021-08-18 2024-02-02 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN115019635B (zh) * 2021-09-30 2023-10-27 荣耀终端有限公司 一种折叠电子设备
WO2023141761A1 (zh) * 2022-01-25 2023-08-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
CN107919377A (zh) * 2016-10-06 2018-04-17 三星显示有限公司 柔性显示装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP6061610B2 (ja) 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102381285B1 (ko) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
CN108493155B (zh) * 2018-05-31 2020-12-08 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
CN107919377A (zh) * 2016-10-06 2018-04-17 三星显示有限公司 柔性显示装置及其制造方法

Also Published As

Publication number Publication date
CN108493155A (zh) 2018-09-04
WO2019228421A1 (zh) 2019-12-05
US20200365627A1 (en) 2020-11-19
US11348952B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
CN108493155B (zh) 连接结构及其制作方法、阵列基板及其制作方法
US20210272485A1 (en) Flexible display substrate and method for manufacturing the same
EP3306599A1 (en) Array substrate and manufacturing method therefor, and display device
US20230040064A1 (en) Display substrate, preparation method therefor, and display device
CN110459505B (zh) 过孔连接结构及阵列基板的制造方法、阵列基板
KR102070148B1 (ko) 표시 장치 및 이의 제조 방법
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
US11594587B2 (en) Display device
CN112310151A (zh) 显示装置
KR20210010696A (ko) 표시 장치
KR20240019191A (ko) 표시 장치 및 이의 제조 방법
US20220293640A1 (en) Display device
US11145705B2 (en) Display device and method for manufacturing the same
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
CN113287028B (zh) 电子基板及其制作方法、显示面板
US20220208923A1 (en) Display device and method of providing the same
KR20210103015A (ko) 표시 장치 및 표시 장치의 제조 방법
US11844238B2 (en) Display device
US11489141B2 (en) Flexible display device including protruding adhesive layer
CN110783368B (zh) 显示面板及其制造方法、显示终端
WO2021114128A1 (zh) 显示基板及其制作方法、显示装置
CN110854287A (zh) Oled显示面板及其制备方法、显示装置
CN111627968B (zh) 柔性显示用基板及其制备方法、柔性显示装置
US20220406861A1 (en) Electroluminescent Display Device
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant