CN112185985B - 阵列基板、阵列基板制作方法及掩膜版 - Google Patents

阵列基板、阵列基板制作方法及掩膜版 Download PDF

Info

Publication number
CN112185985B
CN112185985B CN202011063235.7A CN202011063235A CN112185985B CN 112185985 B CN112185985 B CN 112185985B CN 202011063235 A CN202011063235 A CN 202011063235A CN 112185985 B CN112185985 B CN 112185985B
Authority
CN
China
Prior art keywords
metal film
notch
display area
groove
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011063235.7A
Other languages
English (en)
Other versions
CN112185985A (zh
Inventor
李阳
于锋
李勃
孙剑秋
李伟华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202011063235.7A priority Critical patent/CN112185985B/zh
Publication of CN112185985A publication Critical patent/CN112185985A/zh
Priority to PCT/CN2021/108750 priority patent/WO2022068345A1/zh
Priority to KR1020227040378A priority patent/KR102658437B1/ko
Priority to US17/986,287 priority patent/US20230071876A1/en
Application granted granted Critical
Publication of CN112185985B publication Critical patent/CN112185985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例属于显示设备技术领域，具体涉及一种阵列基板、阵列基板制作方法及掩膜版。本发明实施例旨在解决相关技术中金属膜上形成的槽口侧壁较为陡峭，在金属膜上形成其他膜层时，其他膜层容易在槽口侧壁处发生滑落的问题。本发明实施例的阵列基板、阵列基板制作方法及掩膜版，基底上设置有金属膜，在金属膜上形成第一凹槽和第二凹槽，第一凹槽的底面相较于第二凹槽的底面更靠近基底，在平行于基底的平面上，第一凹槽的投影位于第二凹槽的投影的内部；进而降低了槽口侧壁的坡度，可以避免形成的后续膜层在第一槽口侧壁上发生滑落，后续膜层可以覆盖金属膜，提高了阵列基板的性能。

Description

阵列基板、阵列基板制作方法及掩膜版
技术领域
本发明实施例涉及显示设备技术领域，尤其涉及一种阵列基板、阵列基板制作方法及掩膜版。
背景技术
显示面板一般包括阵列基板以及设置于阵列基板上的发光层，阵列基板包括控制发光层发光的薄膜晶体管。相关技术中，阵列基板包括基底以及形成在基底上的金属膜，阵列基板还具有显示区以及环绕显示区的非显示区，显示区内的金属膜包括栅极以及电容极板，非显示区的金属膜包括平行且间隔设置的多个导线。制作时，先在基底上形成金属膜，之后在金属膜上形成光刻胶，将掩膜版罩设在光刻胶上，掩膜版上设置有开口，之后通过蚀刻的方式去除开口对应的金属膜，以形成栅极、电容极板以及导线。
然而，在蚀刻的过程中，开口对应的金属膜被去除，以在金属膜上形成槽口，并且槽口的侧壁较为陡峭，后续工艺中，在金属膜上形成其他膜层时，其他膜层容易在槽口侧壁处发生滑落，导致其他膜层不能完全覆盖金属膜，进而影响阵列基板的性能。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、阵列基板制作方法及掩膜版，以解决阵列基板上的金属膜上形成的槽口侧壁较为陡峭，后续工艺中，在金属膜上形成其他膜层时，其他膜层容易在槽口侧壁处发生滑落，导致其他膜层不能完全覆盖金属膜，进而影响阵列基板的性能的技术问题。
本发明实施例提供一种阵列基板，包括：基底、设置在所述基底上的金属膜，所述金属膜上设置有第一槽口，所述第一槽口包括位于中部的第一凹槽以及位于所述第一凹槽边缘且与所述第一凹槽连通的第二凹槽，所述第一凹槽的底面相较于所述第二凹槽的底面更靠近所述基底，在平行于所述基底的平面上，所述第一凹槽的投影位于所述第二凹槽的投影的内部。
如上所述的阵列基板，其中，所述阵列基板具有显示区以及环绕所述显示区的非显示区，所述金属膜上还设置有第二槽口，所述第二槽口设置在所述显示区内，所述第二槽口将所述金属膜分割成栅极，所述第一槽口设置在所述非显示区内，所述第一槽口将所述金属膜分割成导线。
如上所述的阵列基板，其中，所述阵列基板具有显示区以及环绕所述显示区的非显示区，所述第一槽口为多个，所述显示区和所述非显示区内均设置有多个所述第一槽口，所述显示区内所述第一槽口将所述金属膜分割成驱动薄膜晶体管的栅极，所述非显示区内的所述第一槽口将所述金属膜分割成导线。
本发明实施例还提供一种阵列基板制作方法，包括：
提供基底；
在所述基底上形成金属膜；
在所述金属膜上形成光刻胶，并在所述光刻胶上罩设掩膜版；所述掩膜版上具有第一开口，所述第一开口内设置有半透膜，所述半透膜上设置有透光孔；
对所述光刻胶进行曝光，以在所述光刻胶上形成正对所述透光孔的第一强曝光区、以及正对所述半透膜的弱曝光区；
对所述金属膜进行蚀刻，以在所述金属膜上形成第一槽口；所述第一槽口包括正对所述第一强曝光区的第一凹槽以及正对所述弱曝光区的第二凹槽，所述第一凹槽的底面相较于所述第二凹槽的底面更靠近所述基底，在平行于所述基底的平面上，所述第一凹槽的投影位于所述第二凹槽的投影的内部。
如上所述的阵列基板制作方法，其中，
所述基底具有显示区以及环绕所述显示区的非显示区，所述第一开口与所述非显示区的部分所述金属膜对应；所述掩膜版上还设置有与所述显示区的部分所述金属膜对应的第二开口；
对所述光刻胶进行曝光后，还在所述显示区正对的所述光刻胶上形成正对所述第二开口的第二强曝光区；
对所述金属膜进行蚀刻后，还在所述显示区的所述金属膜上形成正对所述第二强曝光区的第二槽口；所述第二槽口用于将所述金属膜分割成栅极，所述第一槽口用于将所述金属膜分割成导线。
如上所述的阵列基板制作方法，其中，所述基底具有显示区以及环绕所述显示区的非显示区，所述第一开口为多个，所述显示区和所述非显示区内均设置有所述第一开口；
对所述金属膜进行蚀刻后，在所述显示区和所述非显示区内的所述金属膜上均形成第一槽口，所述显示区内所述第一槽口将所述金属膜分割成驱动薄膜晶体管的栅极，所述非显示区内的所述第一槽口将所述金属膜分割成导线。
如上所述的阵列基板制作方法，其中，所述对所述金属膜进行蚀刻之后还包括：
在所述金属膜上形成绝缘膜。
本发明实施例还提供一种掩膜版，包括板体，所述板体上设置有第一开口，所述第一开口内设置有半透膜，所述半透膜上设置有透光孔；所述掩膜版用于对阵列基板上的金属膜进行蚀刻，以在所述金属膜上形成正对所述透光孔的第一凹槽和正对所述半透膜的第二凹槽。
如上所述的掩膜版，其中，所述掩膜版还包括第二开口，所述第二开口用于正对阵列基板显示区的部分金属膜设置，所述第一开口用于正对阵列基板非显示区部分金属膜设置；所述第二开口用于在金属膜上形成栅极，所述第一开口用于在金属膜上形成导线。
如上所述的掩膜版，其中，所述第一开口为多个，阵列基板的显示区和非显示区均对应设置多个所述第一开口；显示区内的所述第一开口用于在金属膜上形成驱动薄膜晶体管的栅极，非显示区内的所述第一开口用于在金属膜上形成导线。
本发明实施例提供的阵列基板、阵列基板制作方法及掩膜版，基底上设置有金属膜，在金属膜上形成第一槽口，第一槽口包括第一凹槽以及与第一凹槽连通的第二凹槽，第一凹槽的底面相较于第二凹槽的底面更靠近基底，在平行于基底的平面上，第一凹槽的投影位于第二凹槽的投影的内部；如此设置，第一凹槽和第二凹槽构成第一槽口，第一槽口将金属膜分割成对应的图形，第二凹槽的深度较小，进而降低了第一槽口侧壁的坡度，在形成后续膜层时，可以避免膜层在第一槽口侧壁上发生滑落，后续膜层可以覆盖金属膜，提高了阵列基板的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板制作方法的流程图；
图2为本发明实施例提供的阵列基板制作方法中进行曝光的示意图；
图3为本发明实施例提供的阵列基板制作方法中蚀刻后的示意图；
图4为本发明实施例提供的掩膜版的结构图；
图5为发明实施例提供阵列基板的俯视图；
图6为本发明实施例提供的阵列基板的剖视图。
附图标记说明：
10：掩膜版；
20：光刻胶；
30：金属膜；
40：沟道结构；
50：栅极绝缘层；
60：栅极；
70：导线；
101：第一开口；
102：半透膜；
103：透光孔；
104：第二开口；
201：第一强曝光区；
202：弱曝光区；
203：第二强曝光区；
301：第一槽口；
302：第一凹槽；
303：第二凹槽；
304：第二槽口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明中，除非另有明确的规定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸的连接，或一体成型，可以是机械连接，也可以是电连接或者彼此可通讯；可以是直接相连，也可以通过中间媒体间接连接，可以是两个元件内部的连通或者两个元件的互相作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
显示面板一般包括层叠设置的发光层以及阵列基板，阵列基板上设置有控制发光层发光的薄膜晶体管。
相关技术中，阵列基板包括基底以及形成在基底上的金属膜，阵列基板还具有显示区以及环绕显示区的非显示区，显示区内的金属膜包括栅极以及电容极板，非显示区的金属膜包括平行且间隔设置的多个导线。制作时，先在基底上形成金属膜，之后在金属膜上形成光刻胶，将掩膜版罩设在光刻胶上，掩膜版上设置有开口，开口围成栅极、电容极板以及导线，之后通过蚀刻的方式去除开口对应的金属膜，以形成栅极、电容极板以及导线。
然而，在蚀刻的过程中，开口对应的金属膜被去除，以在金属膜上形成槽口，并且槽口的侧壁较为陡峭，后续工艺中，在金属膜上形成其他膜层时，其他膜层容易在槽口侧壁处发生滑落，导致其他膜层不能完全覆盖金属膜，导致在后续的工艺中出现短路、断路等情况，进而影响阵列基板的性能。
本实施例提供一种阵列基板、阵列基板制作方法及掩膜版，通过在金属膜上形成第一凹槽以及与第一凹槽连通的第二凹槽，第一凹槽的底面相较于第二凹槽的底面更靠近基底，在平行于基底的平面上，第一凹槽的投影位于第二凹槽的投影的内部，进而使得第一凹槽和第二凹槽构成的槽口侧壁相对于基底倾斜，减缓了槽口侧壁的坡度，进而在形成后续膜层时，可以避免膜层在槽口的侧壁上脱落，提高了阵列基板的性能。
请参照图2-图6，本申请实施例提供一种阵列基板，包括基底、设置在基底上的金属膜30，金属膜30上设置有第一槽口301，第一槽口301包括位于中部的第一凹槽302以及位于第一凹槽302边缘且与第一凹槽302连通的第二凹槽303，第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部。
阵列基板包括基底、在基底上依次层叠的缓冲层、沟道结构40、栅极绝缘层50、栅极层、第一绝缘层、电容层、第二绝缘层以及源、漏极层；其中，栅极层为金属层，并且包括第一电容极板、栅极60以及导线70；电容层为金属层，并且包括正对第一电容极板的第二电容极板，使得第一电容极板和第二电容极板可以构成电容；源、漏极层也可以金属层，并且源/漏极用于与沟道结构40连接。
本实施例中的金属膜30可以为栅极层，并且金属膜30用于形成正对沟道结构40的栅极60、第一电容极板以及导线70；示例性的，导线70可以为扫描线或者数据线。当然，本实施例中金属膜30还可以为电容层或者源、漏极层等，本实施例对金属膜30不做限制。
在制作过程中，第一槽口301通过掩膜版10形成，掩膜版10上具有第一开口101，第一开口101内设置有半透膜102，半透膜102上设置有透光孔103；半透膜102用于形成第二凹槽303，透光孔103用于形成第一凹槽302。
具体地，先形成金属膜30，之后在金属膜30上形成光刻胶20，将掩膜版10罩设在光刻胶20上；之后对光刻胶20进行曝光，以在光刻胶20上形成正对透光孔103的第一强曝光区201、以及正对半透膜102的弱曝光区202；对金属膜30进行蚀刻，以在金属膜30上形成第一槽口301；第一槽口301包括正对第一强曝光区201的第一凹槽302以及正对弱曝光区202的第二凹槽303，并且第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部。
也就是说，第二凹槽303环绕第一凹槽302设置，第二凹槽303位于第一凹槽302的边缘，并且第二凹槽303与第一凹槽302连通，使得第二凹槽303和第一凹槽302构成的第一槽口301的侧壁呈阶梯状。
第一强曝光区201被曝光的程度较高，使得第一曝光区的光刻胶20被蚀刻的速度较快，弱曝光区202被曝光的程度较弱，使得弱曝光区202的蚀刻速度较慢。因此在蚀刻相同的时间内，第一强曝光区201对应的金属膜30被蚀刻的深度较大，弱曝光区202对应的金属膜30被蚀刻的深度较小，使得第一凹槽302的深度大于第二凹槽303的深度。
通过上述设置，阵列基板包括基底以及设置在基底上的金属膜30，金属膜30上设置有第一槽口301，第一槽口301包括位于中部的第一凹槽302以及位于第一凹槽302边缘且与第一凹槽302连通的第二凹槽303，第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部；如此设置，第一凹槽302和第二凹槽303构成第一槽口301，第一槽口301将金属膜30分割成对应的图形，第二凹槽303的深度较小，进而降低了第一槽口301侧壁的坡度，在形成后续膜层时，可以避免膜层在第一槽口301侧壁上发生滑落，后续膜层可以覆盖金属膜30，提高了阵列基板的性能。
在金属膜30为栅极层的实现方式中，第一槽口301可以将金属膜30分割成栅极60和第一电容极板，和/或第一槽口301将金属膜30分割成导线70，本实施例对此不作限制。金属膜30为栅极层，也就是说金属膜30为阵列基板上最先形成的金属层，如此设置，可以提高后续膜层的质量，进而提高阵列基板的性能。
本实施例中，阵列基板具有显示区以及环绕显示区的非显示区，显示区内具有薄膜晶体管以及电容等器件；非显示区环绕显示区设置。金属膜30上设置有第一槽口301和第二槽口304，第一槽口301设置在非显示区，第二槽口304设置在显示区；在金属膜30为栅极层的实现方式中，第二槽口304用于将金属膜30分割成栅极60，第一槽口301用于将金属膜30分割成导线70。
在制作时，第二槽口304可以通过设置在掩膜版上的第二开口104形成，第二开口104为通孔，使得第二槽口304的侧壁坡度大于第一槽口301侧壁的坡度。坡度是指金属膜30在形成栅极60或导线70后，栅极60或导线70的侧壁与平面所形成的锐角。
示例性的，掩膜版10上的第一开口101可以正对非显示区的部分金属膜30；掩膜版10上还设置有正对显示区的部分金属膜30的第二开口104，第二开口104为通孔。
进而，在对掩膜版10进行曝光时，在非显示区对应的光刻胶20上形成第一强曝光区201和弱曝光区202的同时，还在显示区内对应的光刻胶20上形成正对第二开口104的第二强曝光区203。在对光刻胶20进行蚀刻后，在非显示区的金属膜30上形成第一槽口301的同时，还在显示区的金属膜30上形成第二槽口304。
由于第二开口104为通孔，相应的，在金属膜30上形成的第二槽口304尺寸精度较高，通过第二槽口304将金属膜30分割成栅极60，可以使得栅极60具有较高的尺寸精度，进而提高了栅极60所在的薄膜晶体管的性能；导线70位于非显示区内，通过第一开口101在金属膜30上形成的第一槽口301的侧壁坡度较小，进而避免在形成后续膜层时，膜层在第一槽口301的侧壁处脱落，提高后续膜层的质量。
在其他实现方式中，阵列基板具有显示区以及环绕显示区的非显示区，第一开口101为多个，显示区和非显示区内均设置有多个第一开口101；显示区和非显示区内的金属膜30上均设置多个第一槽口301，显示区内第一槽口301将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一槽口301将金属膜30分割成导线70。
设置在阵列基板上的薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管，通过使显示区和非显示区均对应设置第一开口101，并且显示区内的第一开口101形成的第一槽口301将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一开口101形成的第一槽口301将金属膜30分割成导线70；驱动晶体管对性能要求不高，如此设置，进一步避免形成后续膜层时在第一槽口301侧壁脱落，进而提高后续膜层的质量。
进一步地，掩膜版10上还设置有第二开口104，第二开口104为通孔，并且正对显示区设置，第二开口104用于在光刻胶20上形成第二强曝光区203，以在进行时刻时，在显示区的金属膜30上形成第二槽口304，第二槽口304用于将显示区的金属膜30分割成开关薄膜晶体管的栅极。
请参照图1-图6，本实施例提供的还一种阵列基板制作方法，包括：
S101：提供基底。
基底的材质可以包括硅、锗等，示例性的可以通过沉积的工艺形成。在形成基底之后还包括在基底上形成缓冲层，缓冲层的材质可以包括氮化硅或者氧化硅。在形成缓冲层后，在缓冲层上形成沟道结构40以及覆盖沟道结构40的栅极绝缘层50。
在形成栅极绝缘层50之后还包括：
S102：在基底上形成金属膜30。
阵列基板包括基底、在基底上依次层叠的缓冲层、沟道结构40、栅极绝缘层50、栅极层、第一绝缘层、电容层、第二绝缘层以及源、漏极层；其中，栅极层为金属层，并且包括第一电容极板、栅极60以及导线70；电容层为金属层，并且包括正对第一电容极板的第二电容极板，使得第一电容极板和第二电容极板可以构成电容；源、漏极层也可以金属层，并且源/漏极用于与沟道结构40连接。
值得说明的是，本实施例中的金属膜30可以为栅极层，并且金属膜30用于形成正对沟道结构40的栅极60、第一电容极板以及导线70；示例性的，导线70可以为扫描线或者数据线。当然，本实施例中金属膜30还可以为电容层或者源、漏极层等，本实施例对金属膜30不做限制。
在形成金属膜30之后还包括：
S103：在金属膜上形成光刻胶，并在光刻胶上罩设掩膜版；掩膜版上具有第一开口，第一开口内设置有半透膜，半透膜上设置有透光孔。
示例性的，可以通过halftone工艺形成掩膜版10，以使得第一开口101内具有透光率较低的半透膜102，并且半透膜102上设置有透光孔103。
在形成掩膜版10之后还包括：
S104：对光刻胶进行曝光，以在光刻胶上形成正对透光孔的第一强曝光区、以及正对半透膜的弱曝光区。
由于光线在半透膜102中的透光率较低，因此在曝光时，经过半透膜102的光线较少，使得正对半透膜102的光刻胶20被曝光的程度较弱，进而形成弱曝光区202。进入透光孔103的光线可以均照射在光刻胶20上，使得正对透光孔103的光刻胶20被曝光的程度较高，进而形成第一强曝光区201。
在对掩膜版10进行曝光后，还包括：
S105：对金属膜进行蚀刻，以在金属膜上形成第一槽口；第一槽口包括正对第一强曝光区的第一凹槽以及正对弱曝光区的第二凹槽，第一凹槽的底面相较于第二凹槽的底面更靠近基底，在平行于基底的平面上，第一凹槽的投影位于第二凹槽的投影的内部。
具体地，第一强曝光区201被曝光的程度较高，使得第一强曝光区201的光刻胶20被蚀刻的速度较快，弱曝光区202被曝光的程度较弱，使得弱曝光区202的蚀刻速度较慢。因此在蚀刻相同的时间内，第一强曝光区201对应的金属膜30被蚀刻的深度较大，弱曝光区202对应的金属膜30被蚀刻的深度较小，使得第一凹槽302的底面相较于第二凹槽303的底面更靠近基底。
在金属膜30为栅极层的实现方式中，在对光刻胶20进行蚀刻之后形成第一槽口301，第一槽口301可以围设成栅极60和第一电容极板，和/或第一槽口301围设成导线70，本实施例对此不作限制。金属膜30为栅极层，也就是说金属膜30为阵列基板上最先形成的金属，如此设置，可以提高后续膜层的质量，进而提高阵列基板的性能。
进一步地，在对光刻胶20进行蚀刻后还包括，在金属膜30上形成绝缘膜，并在绝缘膜上形成其他金属膜。示例性的，其他金属膜可以为电容层，相应的绝缘膜为第一绝缘层；当然其他金属膜也可以为源、漏极层相应的绝缘膜为第二绝缘层。
在形成其他金属膜之后可以采用金属膜30相同的方法，形成第二电容极板或源、漏极等图形，以在蚀刻后其他金属膜形成的槽口侧壁坡度较小，在形成后续膜层时，膜层可以完全覆盖其他金属膜，提高了阵列基板的性能。值得说明的是，由于其他金属膜的图形与金属膜30的图形可能存在差异，相应的，其他金属膜对应的掩膜版10与金属膜30对应的掩膜版10的第一槽口301形状和位置也不同。
本实施例提供的阵列基板制作方法，在第一金属层上形成光刻胶20，并且光刻胶20上罩设掩膜版10，掩膜版10具有第一开口101，第一开口101内设置有半透膜102，半透膜102上设置有透光孔103；对光刻胶20进行曝光后，在光刻胶20上形成正对透光孔103的第一强曝光区201、以及正对半透膜102的弱曝光区202，对金属膜30进行蚀刻，以在金属膜30上形成第一槽口301，第一槽口301包括正对第一强曝光区201的第一凹槽302以及正对弱曝光区202的第二凹槽303，第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部；如此设置，第一凹槽302和第二凹槽303构成第一槽口301，第一槽口301将金属膜30分割成对应的图形，第二凹槽303的深度较小，进而降低了第一槽口301侧壁的坡度，在形成后续膜层时，可以避免膜层在第一槽口301侧壁上发生滑落，后续膜层可以覆盖金属膜30，提高了阵列基板的性能。
另外，由于第一槽口301的坡度得以减小，在后续膜层制作时，位于第一槽口301处的光刻胶不至于偏厚，进而避免了在蚀刻过程中光刻胶的残留。
本实施例中，基底具有显示区以及环绕显示区的非显示区，显示区内具有薄膜晶体管以及电容等器件；非显示区环绕显示区设置。相应的，掩膜版10上的第一开口101可以正对非显示区的部分金属膜30；掩膜版10上还设置有正对显示区的部分金属膜30的第二开口104，第二开口104为通孔。
进而，在对掩膜版10进行曝光时，在非显示区对应的光刻胶20上形成第一强曝光区201和弱曝光区202的同时，还在显示区内对应的光刻胶20上形成正对第二开口104的第二强曝光区203在对光刻胶20进行蚀刻后，在非显示区的金属膜30上形成第一槽口301的同时，还在显示区的金属膜30上形成第二槽口304。第二开口104为通孔，使得第二槽口304的侧壁坡度大于大一槽口301的侧壁坡度。
在金属膜30为栅极层的实现方式中，第二槽口304用于将金属膜30分割成栅极60，第一槽口301用于将金属膜30分割成导线70。
由于第二开口104为通孔，相应的，在金属膜30上形成的第二槽口304尺寸精度较高，通过第二槽口304将金属膜30分割成栅极60，可以使得栅极60具有较高的尺寸精度，进而提高了栅极60所在的薄膜晶体管的性能；导线70位于非显示区内，通过第一开口101在金属膜30上形成的第一槽口301的侧壁坡度较小，进而避免在形成后续膜层时，膜层在第一槽口301的侧壁处脱落，提高后续膜层的质量。
在其他实现方式中，基底具有显示区以及环绕显示区的非显示区，第一开口101为多个，显示区和非显示区内均设置有第一开口101；对光刻胶20进行蚀刻后，在显示区和非显示区内的金属膜30上均形成第一槽口301，显示区内第一槽口301将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一槽口301将金属膜30分割成导线70。
设置在阵列基板上的薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管，通过使显示区和非显示区均对应设置第一开口101，并且显示区内的第一开口101形成的第一槽口301用于将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一开口101形成的第一槽口301用于将金属膜30分割成导线70；驱动晶体管对性能要求不高，如此设置，进一步避免形成后续膜层时在第一槽口301侧壁脱落，进而提高后续膜层的质量。
进一步地，掩膜版10上还设置有第二开口104，第二开口104为通孔，并且正对显示区的部分金属膜30设置，第二开口104用于在光刻胶20上形成第二强曝光区203，以在进行时刻时，在显示区的金属膜30上形成第二槽口304，第二槽口304用于将显示区的金属膜30分割成开关薄膜晶体管的栅极60。
继续参照图2-图6，本申请实施例还提供一种掩膜版10，包括板体，板体上设置有第一开口101，第一开口101内设置有半透膜102，半透膜102上设置有透光孔103；掩膜版10用于对阵列基板上的金属膜30进行蚀刻，以在金属膜30上形成正对透光孔103的第一凹槽302和正对半透膜102的第二凹槽303。示例性的，可以通过halftone工艺形成掩膜版10，以使得第一开口101内具有透光率较低的半透膜102，并且半透膜102上设置有透光孔103。
本实施例提供的掩膜版10用于制作阵列基板上的金属膜30。阵列基板包括基底、在基底上依次层叠的缓冲层、沟道结构40、栅极绝缘层50、栅极层、第一绝缘层、电容层、第二绝缘层以及源、漏极层；其中，栅极层为金属层，并且包括第一电容极板、栅极60以及导线70；电容层为金属层，并且包括正对第一电容极板的第二电容极板，使得第一电容极板和第二电容极板可以构成电容；源、漏极层也可以金属层，并且源/漏极用于与沟道结构40连接。
值得说明的是，本实施例中的金属膜30可以为栅极层，并且金属膜30用于形成正对沟道结构40的栅极60、第一电容极板以及导线70；示例性的，导线70可以为扫描线或者数据线。当然，本实施例中金属膜30还可以为电容层或者源、漏极层等，本实施例对金属膜30不做限制。
在使用的过程中，先形成金属膜30，之后在金属膜30上形成光刻胶20，将掩膜版10罩设在光刻胶20上；之后对光刻胶20进行曝光，以在光刻胶20上形成正对透光孔103的第一强曝光区201、以及正对半透膜102的弱曝光区202；对金属膜30进行蚀刻，以在金属膜30上形成第一槽口301；第一槽口301包括正对第一强曝光区201的第一凹槽302以及正对弱曝光区202的第二凹槽303，第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部。
第一强曝光区201被曝光的程度较高，使得第一强曝光区201的光刻胶20被蚀刻的速度较快，弱曝光区202被曝光的程度较弱，使得弱曝光区202的蚀刻速度较慢。因此在蚀刻相同的时间内，第一强曝光区201对应的金属膜30被蚀刻的深度较大，弱曝光区202对应的金属膜30被蚀刻的深度较小，使得第一凹槽302的深度大于第二凹槽303的深度。
通过上述设置，掩膜版10具有第一开口101，第一开口101内设置有半透膜102，半透膜102上设置有透光孔103；对光刻胶20进行曝光后，在光刻胶20上形成正对透光孔103的第一强曝光区201、以及正对半透膜102的弱曝光区202，对光金属膜30进行蚀刻，以在金属膜30上形成第一槽口301，第一槽口301包括正对第一强曝光区201的第一凹槽302以及正对弱曝光区202的第二凹槽303，第一凹槽302的底面相较于第二凹槽303的底面更靠近基底，在平行于基底的平面上，第一凹槽302的投影位于第二凹槽303的投影的内部；如此设置，第一凹槽302和第二凹槽303构成第一槽口301，第一槽口301将金属膜30分割成对应的图形，第二凹槽303的深度较小，进而降低了第一槽口301侧壁的坡度，在形成后续膜层时，可以避免膜层在第一槽口301侧壁上发生滑落，后续膜层可以覆盖金属膜30，提高了阵列基板的性能。
另外，由于第一槽口301的坡度得以减小，在后续膜层制作时，形成在第一槽口301处的光刻胶不至于偏厚，进而避免了在蚀刻过程中光刻胶的残留。
本实施例中的掩膜版10可以用于制作阵列基板中的栅极层、电容层、源/漏极层中的一种或者多种，当然掩膜版10还可以用于制作阵列基板中的其他金属膜。值得说明的是，由于不同金属膜30的图形可能存在差异，相应的，不同金属膜30对应的掩膜版10中的第一槽口301形状和位置也不同。
在金属膜30为栅极层的实现方式中，在对光刻胶20进行蚀刻之后形成第一槽口301，第一槽口301可以将金属膜30分割成栅极60和第一电容极板，和/或第一槽口301将金属膜30分割成导线70，本实施例对此不作限制。金属膜30为栅极层，也就是说金属膜30为阵列基板上最先形成的金属，如此设置，可以提高后续膜层的质量，进而提高阵列基板的性能。
本实施例中，阵列基板具有显示区以及环绕显示区的非显示区，显示区内具有薄膜晶体管以及电容等器件；非显示区环绕显示区设置。相应的，掩膜版10上的第一开口101可以正对非显示区的部分金属膜30；掩膜版10上还设置有正对显示区的部分金属膜30的第二开口104，第二开口104为通孔。
进而，在对光刻胶20进行曝光时，在非显示区对应的光刻胶20上形成第一强曝光区201和弱曝光区202的同时，还在显示区内对应的光刻胶20上形成正对第二开口104的第二强曝光区203。在对金属膜30进行蚀刻后，在非显示区的金属膜30上形成第一槽口301的同时，还在显示区的金属膜30上形成第二槽口304。由于第二开口104为通孔，使得第二槽口304的侧壁坡度大于第一槽口301的侧壁坡度。
在金属膜30为栅极层的实现方式中，第二槽口304用于将金属膜30分割成栅极60，第一槽口301用于将金属膜30分割成导线70。
由于第二开口104为通孔，相应的，在金属膜30上形成的第二槽口304尺寸精度较高，通过第二槽口304将金属膜30分割成栅极60，可以使得栅极60具有较高的尺寸精度，进而提高了栅极60所在的薄膜晶体管的性能；导线70位于非显示区内，通过第一开口101在金属膜30上形成的第一槽口301的侧壁坡度较小，进而避免在形成后续膜层时，膜层在第一槽口301的侧壁处脱落，提高后续膜层的质量。
在其他实现方式中，阵列基板具有显示区以及环绕显示区的非显示区，第一开口101为多个，显示区和非显示区内均设置有多个第一开口101；对光刻胶20进行蚀刻后，在显示区和非显示区内的金属膜30上均形成第一槽口301，显示区内第一槽口301将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一槽口301将金属膜30分割成导线70。
设置在阵列基板上的薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管，通过使显示区和非显示区均对应设置第一开口101，并且显示区内的第一开口101形成的第一槽口301将金属膜30分割成驱动薄膜晶体管的栅极60，非显示区内的第一开口101形成的第一槽口301将金属膜30分割成导线70；驱动晶体管对性能要求不高，如此设置，进一步避免形成后续膜层时在第一槽口301侧壁脱落，进而提高后续膜层的质量。
进一步地，掩膜版10上还设置有第二开口104，第二开口104为通孔，并且正对显示区的部分金属膜30设置，第二开口104用于在光刻胶20上形成第二强曝光区203，以在进行蚀刻时，在显示区的金属膜30上形成第二槽口304，第二槽口304用于将显示区的金属膜30分割成开关薄膜晶体管的栅极。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (4)

1.一种阵列基板，其特征在于，包括：基底、设置在所述基底上的金属膜，所述金属膜上设置有第一槽口，所述第一槽口包括位于中部的第一凹槽以及位于所述第一凹槽边缘且与所述第一凹槽连通的第二凹槽，所述第一凹槽的底面相较于所述第二凹槽的底面更靠近所述基底，在平行于所述基底的平面上，所述第一凹槽的投影位于所述第二凹槽的投影的内部；
所述第二凹槽用于避免位于所述第一槽口的侧壁上的膜层滑落；
所述阵列基板具有显示区以及环绕所述显示区的非显示区，所述金属膜上还设置有第二槽口，所述第二槽口设置在所述显示区内，所述第二槽口将所述金属膜分割成栅极，所述第一槽口设置在所述非显示区内，所述第一槽口将所述金属膜分割成导线，所述第二槽口的侧壁坡度大于所述第一槽口侧壁的坡度；
或者，所述阵列基板具有显示区以及环绕所述显示区的非显示区，所述第一槽口为多个，所述显示区和所述非显示区内均设置有多个所述第一槽口，所述显示区内所述第一槽口将所述金属膜分割成驱动薄膜晶体管的栅极，所述非显示区内的所述第一槽口将所述金属膜分割成导线。
2.一种阵列基板制作方法，其特征在于，包括：
提供基底；
在所述基底上形成金属膜；
在所述金属膜上形成光刻胶，并在所述光刻胶上罩设掩膜版；所述掩膜版上具有第一开口，所述第一开口内设置有半透膜，所述半透膜上设置有透光孔；
对所述光刻胶进行曝光，以在所述光刻胶上形成正对所述透光孔的第一强曝光区、以及正对所述半透膜的弱曝光区；
对所述金属膜进行蚀刻，以在所述金属膜上形成第一槽口；所述第一槽口包括正对所述第一强曝光区的第一凹槽以及正对所述弱曝光区的第二凹槽，所述第一凹槽的底面相较于所述第二凹槽的底面更靠近所述基底，在平行于所述基底的平面上，所述第一凹槽的投影位于所述第二凹槽的投影的内部；所述第二凹槽用于避免位于所述第一槽口的侧壁上的膜层滑落；
所述基底具有显示区以及环绕所述显示区的非显示区，所述第一开口与所述非显示区的部分所述金属膜对应；所述掩膜版上还设置有与所述显示区的部分所述金属膜对应的第二开口；对所述光刻胶进行曝光后，还在所述显示区正对的所述光刻胶上形成正对所述第二开口的第二强曝光区；对所述金属膜进行蚀刻后，还在所述显示区的所述金属膜上形成正对所述第二强曝光区的第二槽口；所述第二槽口用于将所述金属膜分割成栅极，所述第一槽口用于将所述金属膜分割成导线，所述第二槽口的侧壁坡度大于所述第一槽口侧壁的坡度；
或者，所述基底具有显示区以及环绕所述显示区的非显示区，所述第一开口为多个，所述显示区和所述非显示区内均设置有所述第一开口；对所述金属膜进行蚀刻后，在所述显示区和所述非显示区内的所述金属膜上均形成第一槽口，所述显示区内所述第一槽口将所述金属膜分割成驱动薄膜晶体管的栅极，所述非显示区内的所述第一槽口将所述金属膜分割成导线。
3.根据权利要求2所述的阵列基板制作方法，其特征在于，所述对所述金属膜进行蚀刻之后还包括：
在所述金属膜上形成绝缘膜。
4.一种掩膜版，其特征在于，包括板体，所述板体上设置有第一开口，所述第一开口内设置有半透膜，所述半透膜上设置有透光孔；所述掩膜版用于对阵列基板上的金属膜进行蚀刻，以在所述金属膜上形成正对所述透光孔的第一凹槽和正对所述半透膜的第二凹槽；
所述第一凹槽和所述第二凹槽共同形成第一槽口，所述第一槽口分割所述金属膜，所述第二凹槽用于避免位于所述第一槽口的侧壁上的膜层滑落；
所述掩膜版还包括第二开口，所述第二开口用于正对阵列基板显示区的部分金属膜设置，所述第一开口用于正对阵列基板非显示区部分金属膜设置；所述第二开口用于在金属膜上形成栅极，所述第一开口用于在金属膜上形成导线；
或者，所述第一开口为多个，阵列基板的显示区和非显示区均对应设置多个所述第一开口；显示区内的所述第一开口用于在金属膜上形成驱动薄膜晶体管的栅极，非显示区内的所述第一开口用于在金属膜上形成导线。
CN202011063235.7A 2020-09-30 2020-09-30 阵列基板、阵列基板制作方法及掩膜版 Active CN112185985B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011063235.7A CN112185985B (zh) 2020-09-30 2020-09-30 阵列基板、阵列基板制作方法及掩膜版
PCT/CN2021/108750 WO2022068345A1 (zh) 2020-09-30 2021-07-27 阵列基板、阵列基板制作方法及掩膜版
KR1020227040378A KR102658437B1 (ko) 2020-09-30 2021-07-27 어레이 기판, 어레이 기판 제조 방법 및 마스크
US17/986,287 US20230071876A1 (en) 2020-09-30 2022-11-14 Array substrate, fabrication method of array substrate, and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011063235.7A CN112185985B (zh) 2020-09-30 2020-09-30 阵列基板、阵列基板制作方法及掩膜版

Publications (2)

Publication Number Publication Date
CN112185985A CN112185985A (zh) 2021-01-05
CN112185985B true CN112185985B (zh) 2024-03-19

Family

ID=73949274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011063235.7A Active CN112185985B (zh) 2020-09-30 2020-09-30 阵列基板、阵列基板制作方法及掩膜版

Country Status (4)

Country Link
US (1) US20230071876A1 (zh)
KR (1) KR102658437B1 (zh)
CN (1) CN112185985B (zh)
WO (1) WO2022068345A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185985B (zh) * 2020-09-30 2024-03-19 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149760A (zh) * 2013-02-19 2013-06-12 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN111446264A (zh) * 2020-04-15 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792878B1 (ko) * 2010-12-01 2017-11-21 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR102132187B1 (ko) * 2013-09-05 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN105097834B (zh) * 2015-07-06 2017-10-17 合肥京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN107170749B (zh) * 2017-04-27 2020-03-24 上海天马微电子有限公司 一种阵列基板及其制作方法
CN108493155B (zh) * 2018-05-31 2020-12-08 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
CN109727912B (zh) * 2019-01-02 2020-09-04 南京中电熊猫液晶显示科技有限公司 一种内嵌式触控阵列基板及其制造方法
CN112185985B (zh) * 2020-09-30 2024-03-19 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149760A (zh) * 2013-02-19 2013-06-12 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN111446264A (zh) * 2020-04-15 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
CN112185985A (zh) 2021-01-05
US20230071876A1 (en) 2023-03-09
KR102658437B1 (ko) 2024-04-17
WO2022068345A1 (zh) 2022-04-07
KR20220161487A (ko) 2022-12-06

Similar Documents

Publication Publication Date Title
CN108039351B (zh) 一种阵列基板及其制备方法、显示装置
US20200312881A1 (en) Manufacturing method of display substrate, array substrate and display device
CN108807421B (zh) Tft阵列基板的制作方法及tft阵列基板
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US20170186879A1 (en) Thin Film Transistor, Array Substrate and Manufacturing Processes of Them
CN112185985B (zh) 阵列基板、阵列基板制作方法及掩膜版
CN102437196B (zh) 低温多晶硅薄膜晶体管的制造方法
US10756117B2 (en) Array substrate, method for manufacturing the same and display panel
US6869887B2 (en) Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof
US6144042A (en) Polysilicon thin film transistor
WO2020073547A1 (zh) 薄膜晶体管及其制造方法
CN106252277B (zh) 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
CN111048525A (zh) 阵列基板的制备方法及阵列基板
US5770464A (en) Method for fabricating semiconductor devices having lightly doped drain
CN113161291B (zh) 阵列基板制作方法及阵列基板
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法
CN107818948B (zh) 一种阵列基板的制备方法
CN106960815B (zh) 一种制作阵列基板的方法
CN116567924A (zh) 一种减少光罩的lcd电路结构及制造方法
CN107591414B (zh) 阵列基板及其制作方法
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
CN113675252A (zh) 显示面板、制作方法和显示装置
CN109087953A (zh) 一种薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant