CN107170749B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN107170749B
CN107170749B CN201710289184.1A CN201710289184A CN107170749B CN 107170749 B CN107170749 B CN 107170749B CN 201710289184 A CN201710289184 A CN 201710289184A CN 107170749 B CN107170749 B CN 107170749B
Authority
CN
China
Prior art keywords
layer
metal layer
forming
array substrate
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710289184.1A
Other languages
English (en)
Other versions
CN107170749A (zh
Inventor
许传志
谢正芳
汪梅林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201710289184.1A priority Critical patent/CN107170749B/zh
Publication of CN107170749A publication Critical patent/CN107170749A/zh
Application granted granted Critical
Publication of CN107170749B publication Critical patent/CN107170749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提出一种阵列基板及其制作方法，包括：衬底基板、位于衬底基板一侧的薄膜晶体管层、平坦化层以及第三金属层，薄膜晶体管层包括依次设置的栅极金属层、第一绝缘层、有源层和源漏极金属层，栅极金属层和源漏极金属层设置在平坦化层靠近衬底基板的一侧，第三金属层设置在平坦化层远离衬底基板的一侧；其中，平坦化层上与第三金属层对应的位置设有沟槽，第三金属层形成在沟槽内。本发明所述的阵列基板及其制作方法，通过将第三金属层设置在平坦化层上的沟槽内，减小或消除配向膜层上第三金属层所在位置与其他位置之间的段差，提高配向膜的表面平整度，从而改善了rubbing的均匀性，使最终的显示效果达到最佳。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及显示面板技术领域，更具体地，涉及一种阵列基板及其制作方法。
背景技术
现有技术的阵列基板如图1所示，该阵列基板自下而上依次设置有：衬底基板101、位于衬底基板一侧的薄膜晶体管层、平坦化层102以及第三金属层103、连通孔104、膜层105以及配向膜106。第三金属层103直接铺设在平坦化层远离薄膜晶体管层的一侧，在平坦化层及第三金属层上铺设膜层105，该膜层105可以包括：像素电极层、公共电极层以及各膜层之间的绝缘层；由于第三金属层103的与其他位置之间存在段差，因此最终在膜层105上铺设配向膜106时，配向膜106在与第三金属层103对应的位置仍存在段差，在摩擦制程(rubbing)过程中导致配向膜106在与第三金属层103对应的位置周围没有被rubbing到，即rubbing不良，使得第三金属层103对应位置周围的液晶没有被配向，产生漏光现象。
其次、在制备较深的连通孔104时，连通孔的斜坡度较大，极易出现金属层或导电层断线问题。
因此，提供一种阵列基板及其制作方法，改善因第三金属层与其他位置存在段差导致的rubbing不良和显示效果不良以及连通孔斜坡度大而造成金属层或导电层断线是本领域亟待解决的问题。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制作方法，改善因第三金属层致使配向膜平整度差导致显示效果不良和连通孔斜坡度大而造成金属层或导电层断线的问题。
为了解决上述技术问题，本发明提出一种阵列基板，包括：衬底基板、位于衬底基板一侧的薄膜晶体管层、平坦化层以及第三金属层，薄膜晶体管层包括依次设置的栅极金属层、第一绝缘层、有源层和源漏极金属层，栅极金属层和源漏极金属层设置在平坦化层靠近衬底基板的一侧，第三金属层设置在平坦化层远离衬底基板的一侧；其中，平坦化层上与第三金属层对应的位置设有沟槽，第三金属层形成在沟槽内。
进一步地，沟槽的深度与第三金属层的厚度相同。
进一步地，沟槽的宽度大于或等于第三金属层的最大宽度。
进一步地，阵列基板还包括像素电极层和公共电极层，像素电极层设置在平坦化层远离衬底基板的一侧；公共电极层设置在像素电极层远离平坦化层的一侧；平坦化层还设有第一连通过孔，第一连通过孔用于将像素电极层与源漏极金属层电连接。
进一步地，第一连通过孔包括第一过孔段和第二过孔段，第二过孔段靠近源漏极金属层，第二过孔段靠近第一过孔段的一端的孔径小于第一过孔段靠近第二过孔段的一端的孔径，第一过孔段靠近第二过孔段一端的边缘与第二过孔段靠近第一过孔段一端的边缘之间的面为台阶面。
进一步地，阵列基板还包括像素电极层和公共电极层，公共电极层设置在第三金属层远离平坦化层的一侧；像素电极层设置在公共电极层远离第三金属层的一侧；像素电极层与源漏极金属层之间设有第二连通过孔，用于连接像素电极层与源漏极金属层。
进一步地，第二连通过孔包括第三过孔段和第四过孔段，第三过孔段靠近源漏极金属层，第四过孔段靠近第三过孔段的一端的孔径大于第三过孔段靠近第四过孔段的一端的孔径，第三过孔段靠近第四过孔段的一端的边缘与第四过孔段靠近第三过孔段一端的边缘之间的面形成台阶面。
进一步地，台阶面和平坦化层远离衬底基板的一侧之间的距离与沟槽的深度相同。
进一步地，阵列基板包括显示区和非显示区，在非显示区设置有集成电路，公共电极层复用为触控电极，触控电极包括多个触控电极单元；其中，第三金属层包括多条触控信号线，触控信号线与对应的触控电极单元电连接，并且触控信号线在非显示区通过栅极金属层和/或源漏极金属层与集成电路进行电连接。
本发明还提出一种阵列基板的制作方法，包括：提供衬底基板；在衬底基板上形成薄膜晶体管层，包括：在衬底基板上形成栅极金属层；在栅极金属层上形成第一绝缘层和有源层；在有源层上形成源极和漏极，源极和漏极形成源漏极金属层；在源漏极金属层上形成平坦化层，并使用第一掩膜板在平坦化层上形成沟槽；其中第一掩膜板包括第一不透光区域和第一透光区域，第一透光区域的位置与沟槽对应；在沟槽内形成第三金属层。
进一步地，第一掩膜板为第一半色调掩膜板；制作方法还包括：在形成沟槽的同时，使用第一半色调掩膜板在平坦化层上形成第一连通过孔；其中，第一透光区域包括第一完全透光区域和第一部分透光区域，第一完全透光区域的位置与第一连通过孔对应，第一部分透光区域的位置与沟槽对应；在形成第三金属层之前，在平坦化层上形成像素电极层；在形成第三金属层之后，在像素电极层和第三金属层上形成第二绝缘层；在第二绝缘层上形成公共电极层。
进一步地，第一掩膜板为第二半色调掩膜板；制作方法还包括：在形成沟槽的同时，使用第二半色调掩膜板在平坦化层上形成台阶状的第一连通过孔；第一连通过孔包括第一过孔段和第二过孔段，第二过孔段靠近源漏极金属层；其中，第一透光区域包括第二完全透光区域和第二部分透光区域，第二完全透光区域的位置与第二过孔段对应，第二部分透光区域的位置与沟槽对应和第一过孔段对应；在形成第三金属层之前，在平坦化层上形成像素电极层；在形成第三金属层之后，在像素电极层和第三金属层上形成第二绝缘层；在第二绝缘层上形成公共电极层。
进一步地，还包括：在第三金属层和平坦化层上形成第三绝缘层；在第三绝缘层上形成公共电极层；在公共电极层上形成第四绝缘层，并使用第二掩膜板形成第二连通过孔以暴露出源极或漏极；其中第二掩膜板包括第二不透光区域和第二透光区域，第二透光区域的位置与第二连通过孔对应；在第四绝缘层上形成像素电极层。
进一步地，第二连通过孔为台阶状的，第二连通过孔包括第三过孔段和第四过孔段，第三过孔段靠近源漏极金属层；第二掩膜板为第三半色调掩膜板；第二透光区域包括第三完全透光区域和第三部分透光区域，第三完全透光区域的位置与第三过孔段对应，第三部分透光区域的位置与第四过孔段对应。
进一步地，阵列基板包括显示区和非显示区；第一掩膜板为第四半色调掩膜板；制作方法还包括：在形成沟槽的同时，使用第四半色调掩膜板在非显示区的平坦化层上形成通孔部；第一透光区域包括第四完全透光区域和第四部分透光区域；第四完全透光区域的位置与通孔部对应，第四部分透光区域的位置与沟槽对应。
进一步地，在形成源漏极金属层之后并且形成平坦化层之前，在源漏极金属层上形成第五绝缘层。
与现有技术相比，本发明的阵列基板及其制作方法，实现了如下的有益效果：
(1)本发明所述的阵列基板及其制作方法，通过将第三金属层设置在平坦化层上的沟槽内，减小或消除配向膜层上第三金属层所在位置与其他位置之间的段差，提高配向膜的表面平整度，从而改善了rubbing的均匀性，并且这样的设计可增大第三金属层的厚度，使最终的显示效果达到最佳。
(2)本发明所述的阵列基板及其制作方法，连通过孔设计为台阶状，避免金属层或导电层的断线问题，保证了信号传递的稳定性。
(3)本发明所述的阵列基板及其制作方法，采用半色调掩模板技术，可一次完成沟槽及连通过孔或通孔部的刻蚀，简化工艺制程，降低生产成本。
(4)本发明所述的阵列基板及其制作方法，通过在非显示区制备通孔部，可使配向膜向非显示区的流动得到缓冲同时能防止配向液流向集成电路以使集成电路被腐蚀。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有技术阵列基板的结构示意图；
图2为本发明实施例所示阵列基板的一种结构示意图；
图3为本发明实施例所示阵列基板的另一种结构示意图；
图4为图3所示的结构中第一连通过孔的另一种结构示意图；
图5为本发明实施例所述阵列基板的俯视图；
图6为本发明实施例所示阵列基板的再一种结构示意图；
图7为图6所示的结构中第一连通过孔的另一种结构示意图；
图8为本发明实施例所示阵列基板的一种制作方法流程图；
图9为本发明实施例所示薄膜晶体管层的制作方法流程图；
图10为本发明实施例所示阵列基板的另一种制作方法流程图；
图11为本发明实施例所示阵列基板的再一种制作方法流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2为本发明实施例所示阵列基板的一种结构示意图；所示阵列基板20，包括:衬底基板201、位于衬底基板201一侧的薄膜晶体管层、平坦化层206以及第三金属层207，薄膜晶体管层包括依次设置的栅极金属层202、第一绝缘层203、有源层204和源漏极金属层205，栅极金属层202和源漏极金属层205设置在平坦化层206靠近衬底基板201的一侧，第三金属层207设置在平坦化层206远离衬底基板201的一侧；其中，平坦化层206上与第三金属层207对应的位置设有沟槽261，第三金属层207形成在沟槽261内。
在一些可选的实施例中，为了保证第三金属层铺设后，整个平面的平整度，沟槽261的深度与第三金属层207的厚度相同。
第三金属层207和平坦化层206上设置了膜层200和配向膜209。其中，膜层200可以包括像素电极层、公共电极层以及各膜层之间的绝缘层，在此不做具体限定。
这样的设置可保证在平坦化层206上形成的膜层200的平整度，进而保证了配向膜209的平整度，使得配向膜在摩擦制程过程中被充分摩擦和配向，以控制其上液晶分子的排列方向，以防止漏光，实现理想的显示效果。
可选地，沟槽261的宽度大于或等于第三金属层207的最大宽度(第三金属层上与沟槽261的槽底平行的表面的最大宽度尺寸，如图2中的2071)，以使第三金属层水平置于沟槽内，并与沟槽底部相贴合，保证第三金属层的平整度。
本实施例中，由于沟槽261的存在，可以提高第三金属层的厚度，即第三金属层靠近沟槽261的槽底一侧与远离沟槽261的槽底一侧之间的距离。
第三金属层的tape角(第三金属层上平行于沟槽261的槽底的侧面与其相邻侧面之间的夹角)随第三金属层的厚度的增大而增大，tape角越大，第三金属层对信号电压的传递效果越好，同时也降低了第三金属层的制备难度。
如图3、4和5所示，图3为本发明实施例所示阵列基板的另一种结构示意图；图4为图3所示的结构中第一连通过孔的另一种结构示意图；图5为本发明实施例所述阵列基板的俯视图；如图3所示，阵列基板20包括：衬底基板201、位于衬底基板201一侧的薄膜晶体管层、平坦化层206以及第三金属层207，薄膜晶体管层包括依次设置的栅极金属层202、第一绝缘层203、有源层204和源漏极金属层205，栅极金属层202和源漏极金属层205设置在平坦化层206靠近衬底基板201的一侧，第三金属层207设置在平坦化层206远离衬底基板201的一侧；其中，平坦化层206上与第三金属层207对应的位置设有沟槽261，第三金属层207形成在沟槽261内。
阵列基板20还包括：像素电极层208和公共电极层209，像素电极层208设置在平坦化层206远离衬底基板201的一侧；公共电极层209设置在像素电极层208远离平坦化层206的一侧；平坦化层206还设有第一连通过孔262，第一连通过孔262用于将像素电极层208与源漏极金属层205电连接。
在一些可选的实施例中，第一连通过孔262的表现形式可以如图4所示，第一连通过孔262包括第一过孔段263和第二过孔段264，第二过孔段264靠近源漏极金属层205，第二过孔段264靠近第一过孔段263的一端的孔径小于第一过孔段263靠近第二过孔段264的一端的孔径，第一过孔段263靠近第二过孔段264一端的边缘与第二过孔段264靠近第一过孔段263一端的边缘之间的面为台阶面。通过把第一连通过孔262设计为两个孔段，且孔段之间的过渡面为台阶面，从而最大限度的减小了第一连通过孔的斜度，在保证同样孔壁光滑度的基础上降低了第一连通过孔的制备难度，从而易实现像素电极层208在第一连通过孔上铺设的均匀性和连续性，实现像素电极层208与源漏极金属层205的良性电连接，保证了信号电压传递的稳定性。
优选地，图4所示台阶面和平坦化层远离衬底基板的一侧之间的距离与沟槽的深度相同，可对沟槽和第一连通过孔进行同时刻蚀，简化了制备工序，降低了生产成本。
在一些可选的实施例中，如图3和5所示，阵列基板包括显示区21和非显示区22，在非显示区22设置有集成电路221，公共电极层209复用为触控电极，触控电极包括多个触控电极单元2091。其中，第三金属层207包括多条触控信号线271，触控信号线271与对应的触控电极单元2091电连接，实现信号电压的正常传递。并且触控信号线271在非显示区22通过栅极金属层202和/或源漏极金属层205与集成电路221进行电连接。
如图6和7所示，图6为本发明实施例所示阵列基板的再一种结构示意图；图7为图6所示的结构中第一连通过孔的另一种结构示意图；
如图6所示，阵列基板20包括：衬底基板201、位于衬底基板201一侧的薄膜晶体管层、平坦化层206以及第三金属层207，薄膜晶体管层包括依次设置的栅极金属层202、第一绝缘层203、有源层204和源漏极金属层205，栅极金属层202和源漏极金属层205设置在平坦化层206靠近衬底基板201的一侧，第三金属层207设置在平坦化层206远离衬底基板201的一侧；其中，平坦化层206上与第三金属层207对应的位置设有沟槽261，第三金属层207形成在沟槽261内。
图5所示阵列基板20还包括：像素电极层208和公共电极层209，公共电极层209设置在第三金属层207远离平坦化层206的一侧；像素电极层208设置在公共电极层209远离第三金属层207的一侧；像素电极层208与源漏极金属层205之间设有第二连通过孔292，用于连接像素电极层208与源漏极金属层205。
在一些可选的实施例中，第二连通过孔292的表现形式可以如图7所示，第二连通过孔292包括第三过孔段293和第四过孔段294，第三过孔段293靠近源漏极金属层，第四过孔段294靠近第三过孔段293的一端的孔径大于第三过孔段293靠近第四过孔段294的一端的孔径，第三过孔段293靠近第四过孔段294的一端的边缘与第四过孔段294靠近第三过孔段293一端的边缘之间的面形成台阶面。通过把第二连通过孔292设计为两个孔段，且孔段之间的过渡面为台阶面，从而最大限度的减小了第二连通过孔292的斜度，在保证同样孔壁光滑度的基础上降低了第二连通过孔292的制备难度，从而易实现像素电极层208在第二连通过孔292上铺设的均匀性和连续性，实现像素电极层208与源漏极金属层205的良性电连接，保证了信号电压传递的稳定性。
优选地，图7所示台阶面和平坦化层远离衬底基板的一侧之间的距离与沟槽的深度相同，可对沟槽和第四连通过孔进行同时刻蚀，简化了制备工序，降低了生产成本。
在一些可选的实施例中，阵列基板包括显示区和非显示区，请参见图3的非显示区22和图5。在非显示区22设置有集成电路，公共电极层209复用为触控电极，触控电极包括多个触控电极单元2091。其中，第三金属层207包括多条触控信号线271，触控信号线271与对应的触控电极单元2091电连接，实现信号电压的正常传递。并且触控信号线在非显示区22通过栅极金属层202和/或源漏极金属层205与集成电路221进行电连接。
图8为本发明实施例所示阵列基板的一种制作方法流程图；该阵列基板的制作方法，包括如下步骤：
步骤101、提供衬底基板；
步骤102、在衬底基板上形成薄膜晶体管层；
在一些可选的实施例中，薄膜晶体管层的制作方法流程图如图9所示：
步骤1021、在衬底基板上形成栅极金属层；
步骤1022、在栅极金属层上形成第一绝缘层和有源层；
步骤1023、在有源层上形成源极和漏极，源极和漏极形成源漏极金属层。
步骤103、在源漏极金属层上形成平坦化层，并使用第一掩膜板在平坦化层上形成沟槽；
其中第一掩膜板包括第一不透光区域和第一透光区域，第一透光区域的位置与沟槽对应。
在源漏极金属层上形成平坦化层，以获取平整的表面层，保证后期掩模板刻蚀的均匀性。在第一掩膜板上设置第一不透光区域和第一透光区域，第一透光区域的位置与沟槽对应，通过调整光照时间从而在平坦化层上形成所需深度的沟槽，可控性强。
步骤104、在沟槽内形成第三金属层。
优选地，沟槽的深度与第三金属层的厚度相同，当完成第三金属层的铺设后，可获得较理想的表面平整度。沟槽的宽度大于或等于第三金属层的最大宽度，使第三金属层水平置于沟槽内，并与沟槽底部相贴合，保证第三金属层的平整度。
在一些可选的实施例中，在形成沟槽的同时，非显示区的平坦化层被全部刻蚀掉，因此在形成源漏极金属层之后且形成平坦化层之前，在源漏极金属层上形成第五绝缘层避免，源漏极金属层与其它导电膜层发生短路连接。
图10为本发明实施例所示阵列基板的另一种制作方法流程图；该阵列基板的制作方法包括如下步骤：
步骤201、提供衬底基板；
步骤202、在衬底基板上形成薄膜晶体管层；
薄膜晶体管层的包括：栅极金属层、第一绝缘层、有源层和源漏极金属层，因此该步骤要依次在衬底基板上制备如上所示的膜层。
步骤203、在薄膜晶体管层上形成平坦化层，并使用第一半色调掩膜板在平坦化层上形成沟槽和第一连通过孔；
在薄膜晶体管层上形成平坦化层，在保证表面的平整度的同时，也起到绝缘层的作用。第一半色调掩膜板的第一透光区域包括第一完全透光区域和第一部分透光区域，第一完全透光区域的位置与第一连通过孔对应，从而在平坦化层上形成第一连通过孔；第一部分透光区域的位置与沟槽对应，从而在平坦化层上形成沟槽。通过调整半色调掩膜板透光区域的透光率，在一次曝光刻蚀下，可同时生成不同刻蚀深度和图案的第一连通过孔和沟槽，在保证了制备精确度的基础上，简化了制成工序，降低了生产成本。
在一些可选的实施例中，在进行步骤203的同时，可在非显示区上形成通孔部265(如图3所示)。使用第四半色调掩膜板在第一透光区域包括第四完全透光区域和第四部分透光区域；第四完全透光区域的位置与通孔部265和第一连通过孔相对应，第四部分透光区域的位置与沟槽对应。通过调整第四半色调掩膜板透光区域的透光率，在一次曝光刻蚀下，可同时生成不同刻蚀深度和图案的第一连通过孔、沟槽和通孔部，在保证了制备精确度的基础上，简化了制成工序，降低了生产成本。需要说明的是，通孔部265的设置能防止配向液流向集成电路以使集成电路被腐蚀。
步骤204、在平坦化层上形成像素电极层；
可通过低温溅射的方法在平坦化层上形成像素电极层，同时在第一连通过孔的表面也形成了一层像素电极。由于第一连通过孔与薄膜晶体管层的源漏极金属层相贯通，因此第一连通过孔的孔壁上形成的像素电极层与源漏极金属层电连接，从而可实现电信号的传递。
步骤205、在沟槽内形成第三金属层；第三金属层与像素电极层相互绝缘。
步骤206、在像素电极层和第三金属层上形成第二绝缘层；第二绝缘层可以使公共电极层与第三金属层和像素电极层绝缘。
步骤207、在第二绝缘层上形成公共电极层。
通过如上步骤可制备图3所示的阵列基板20。
在一些可选的实施例中，为保证步骤204获得连续且均匀分布的像素电极层，第一连通过孔可采用图4所示的结构，因此步骤203制备工艺可采用如下方法：
步骤203、在薄膜晶体管层上形成平坦化层，并使用第二半色调掩膜板在平坦化层上形成沟槽和第一连通过孔；
使用第二半色调掩膜板在平坦化层上形成台阶状的第一连通过孔；第一连通过孔包括第一过孔段和第二过孔段，第二过孔段靠近源漏极金属层；其中，第一透光区域包括第二完全透光区域和第二部分透光区域，第二完全透光区域的位置与第二过孔段对应，第二部分透光区域的位置与沟槽对应和第一过孔段对应。
通过调整半色调掩膜板透光区域的透光率，在一次曝光刻蚀下，可同时生成不同刻蚀深度和图案的台阶状的第一连通过孔和沟槽，简化了制程工序，降低了生产成本。
图11为本发明实施例所示阵列基板的再一种制作方法流程图；该阵列基板的制作方法包括如下步骤：
步骤301、提供衬底基板；
步骤302、在衬底基板上形成薄膜晶体管层；
步骤303、在薄膜晶体管层上形成平坦化层，并使用第一掩膜板在平坦化层上形成沟槽；
其中第一掩膜板包括第一不透光区域和第一透光区域，第一透光区域的位置与沟槽对应。
在一些可选的实施例中，在步骤303形成沟槽的同时，可在非显示区的平坦化层上形成通孔部265(如图3所示)。使用第四半色调掩膜板在第一透光区域包括第四完全透光区域和第四部分透光区域；第四完全透光区域的位置与通孔部265相对应，第四部分透光区域的位置与沟槽对应。通过调整第四半色调掩膜板透光区域的透光率，在一次曝光刻蚀下，可同时生成不同刻蚀深度和图案的沟槽和通孔部，在保证了制备精确度的基础上，简化了制成工序，降低了生产成本。
步骤304、在沟槽内形成第三金属层；
步骤305、在第三金属层和平坦化层上形成第三绝缘层；
步骤306、在第三绝缘层上形成公共电极层；
步骤307、在公共电极层上形成第四绝缘层，并使用第二掩膜板形成第二连通过孔以暴露出源极或漏极；
其中第二掩膜板包括第二不透光区域和第二透光区域，第二透光区域的位置与第二连通过孔对应，通过对第四绝缘层、第三绝缘层和平坦化层进行刻蚀，形成第二连通过孔。
步骤308、在第四绝缘层上形成像素电极层。
通过如上步骤可制备图5所示的阵列基板20。
在一些可选的实施例中，为保证步骤308可获得连续且均匀分布的像素电极层，第二连通过孔可采用图6所示的结构，因此步骤307制备工艺可采用如下方法：
步骤307、在公共电极层上形成第四绝缘层，并使用第三半色调掩膜板形成第二连通过孔以暴露出源漏极金属层；
使用第三半色调掩膜板在第四绝缘层上形成台阶状的第二连通过孔；第二连通过孔包括第三过孔段和第四过孔段，第三过孔段靠近源漏极金属层；其中第二透光区域包括第三完全透光区域和第三部分透光区域，第三完全透光区域的位置与第三过孔段对应，第三部分透光区域的位置与第四过孔段对应。
通过调整半色调掩膜板透光区域的透光率，在一次曝光刻蚀下，生成不同刻蚀深度第二连通过孔简化了制成工序，降低了生产成本。
通过上述实施例可知，本发明的阵列基板及其制作方法，达到了如下的有益效果：
(1)本发明所述的阵列基板及其制作方法，通过将第三金属层设置在平坦化层上的沟槽内，减小或消除配向膜层上第三金属层所在位置与其他位置之间的段差，提高配向膜的表面平整度，从而改善了rubbing的均匀性，并且这样的设计可增大第三金属层的厚度，使最终的显示效果达到最佳。
(2)本发明所述的阵列基板及其制作方法，连通过孔设计为台阶状，避免金属层或导电层的断线问题，保证了信号传递的稳定性。
(3)本发明所述的阵列基板及其制作方法，采用半色调掩模板技术，可一次完成沟槽及连通过孔或通孔部的刻蚀，简化工艺制程，降低生产成本。
(4)本发明所述的阵列基板及其制作方法，通过在非显示区制备通孔部，可使配向膜向非显示区的流动得到缓冲，同时能防止配向液流向集成电路以使集成电路被腐蚀。
本领域内的技术人员应明白，本发明的实施例可提供为方法、装置、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种阵列基板，其特征在于，包括衬底基板、位于所述衬底基板一侧的薄膜晶体管层、平坦化层、像素电极层、公共电极层以及第三金属层，所述公共电极层复用为触控电极，所述触控电极包括多个触控电极单元；所述薄膜晶体管层包括依次设置的栅极金属层、第一绝缘层、有源层和源漏极金属层，所述栅极金属层和所述源漏极金属层设置在所述平坦化层靠近所述衬底基板的一侧，所述第三金属层设置在所述平坦化层远离所述衬底基板的一侧；
所述像素电极层位于所述平坦化层远离所述衬底基板的一侧，所述公共电极层位于所述像素电极层远离所述平坦化层的一侧；或者，所述公共电极层位于所述第三金属层远离所述平坦化层的一侧，所述像素电极层位于所述公共电极层远离所述第三金属层的一侧；
其中，所述平坦化层上与所述第三金属层对应的位置设有沟槽，所述第三金属层形成在所述沟槽内；所述第三金属层与所述像素电极层相互绝缘，且所述第三金属层在所述衬底基板所在平面上的正投影与所述像素电极层在所述衬底基板所在平面上的正投影互不相交；所述第三金属层包括多条触控信号线，所述触控信号线与对应的所述触控电极单元电连接；
所述阵列基板还包括位于所述平坦化层远离所述衬底基板一侧的绝缘层和配向膜。
2.根据权利要求1所述的阵列基板，其特征在于，所述沟槽的深度与所述第三金属层的厚度相同。
3.根据权利要求1所述的阵列基板，其特征在于，所述沟槽的宽度大于或等于所述第三金属层的最大宽度。
4.根据权利要求1所述的阵列基板，其特征在于，所述平坦化层还设有第一连通过孔，所述第一连通过孔用于将所述像素电极层与所述源漏极金属层电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一连通过孔包括第一过孔段和第二过孔段，所述第二过孔段靠近所述源漏极金属层，所述第二过孔段靠近所述第一过孔段的一端的孔径小于所述第一过孔段靠近所述第二过孔段的一端的孔径，所述第一过孔段靠近所述第二过孔段一端的边缘与所述第二过孔段靠近所述第一过孔段一端的边缘之间的面为台阶面。
6.根据权利要求1所述的阵列基板，其特征在于，所述像素电极层与所述源漏极金属层之间设有第二连通过孔，用于连接所述像素电极层与所述源漏极金属层。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二连通过孔包括第三过孔段和第四过孔段，所述第三过孔段靠近所述源漏极金属层，所述第四过孔段靠近所述第三过孔段的一端的孔径大于所述第三过孔段靠近所述第四过孔段的一端的孔径，所述第三过孔段靠近所述第四过孔段的一端的边缘与所述第四过孔段靠近所述第三过孔段一端的边缘之间的面形成台阶面。
8.根据权利要求5或7所述的阵列基板，其特征在于，所述台阶面和所述平坦化层远离所述衬底基板的一侧之间的距离与所述沟槽的深度相同。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，在所述非显示区设置有集成电路；
所述触控信号线在所述非显示区通过所述栅极金属层和/或所述源漏极金属层与所述集成电路进行电连接。
10.一种阵列基板的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成薄膜晶体管层，包括：
在所述衬底基板上形成栅极金属层；
在所述栅极金属层上形成第一绝缘层和有源层；
在所述有源层上形成源极和漏极，所述源极和所述漏极形成源漏极金属层；
在所述源漏极金属层上形成平坦化层，并使用第一掩膜板在所述平坦化层上形成沟槽；其中所述第一掩膜板包括第一不透光区域和第一透光区域，所述第一透光区域的位置与所述沟槽对应；
在所述沟槽内形成第三金属层；
所述制作方法还包括：
在形成所述第三金属层之前，在所述平坦化层上形成像素电极层，在形成所述第三金属层之后，在所述像素电极层和所述第三金属层上形成第二绝缘层，在所述第二绝缘层上形成公共电极层；或者，在所述第三金属层和所述平坦化层上形成第三绝缘层，在所述第三绝缘层上形成公共电极层，在所述公共电极层上形成第四绝缘层，在所述第四绝缘层上形成像素电极层；
在所述像素电极层或所述公共电极层上形成配向膜。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述第一掩膜板为第一半色调掩膜板；
所述制作方法还包括：
在形成所述沟槽的同时，使用所述第一半色调掩膜板在所述平坦化层上形成第一连通过孔；其中，所述第一透光区域包括第一完全透光区域和第一部分透光区域，所述第一完全透光区域的位置与所述第一连通过孔对应，所述第一部分透光区域的位置与所述沟槽对应。
12.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述第一掩膜板为第二半色调掩膜板；
所述制作方法还包括：
在形成所述沟槽的同时，使用所述第二半色调掩膜板在所述平坦化层上形成台阶状的第一连通过孔；所述第一连通过孔包括第一过孔段和第二过孔段，所述第二过孔段靠近所述源漏极金属层；其中，所述第一透光区域包括第二完全透光区域和第二部分透光区域，所述第二完全透光区域的位置与所述第二过孔段对应，所述第二部分透光区域的位置与所述沟槽对应和所述第一过孔段对应。
13.根据权利要求10所述的阵列基板的制作方法，其特征在于，还包括：
使用第二掩膜板形成第二连通过孔以暴露出所述源极或所述漏极；其中所述第二掩膜板包括第二不透光区域和第二透光区域，所述第二透光区域的位置与所述第二连通过孔对应。
14.根据权利要求13所述的阵列基板的制作方法，其特征在于，所述第二连通过孔为台阶状的，所述第二连通过孔包括第三过孔段和第四过孔段，所述第三过孔段靠近所述源漏极金属层；
所述第二掩膜板为第三半色调掩膜板；所述第二透光区域包括第三完全透光区域和第三部分透光区域，所述第三完全透光区域的位置与所述第三过孔段对应，所述第三部分透光区域的位置与所述第四过孔段对应。
15.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述阵列基板包括显示区和非显示区；
所述第一掩膜板为第四半色调掩膜板；
所述制作方法还包括：
在形成所述沟槽的同时，使用所述第四半色调掩膜板在所述非显示区的所述平坦化层上形成通孔部；所述第一透光区域包括第四完全透光区域和第四部分透光区域；所述第四完全透光区域的位置与所述通孔部对应，所述第四部分透光区域的位置与所述沟槽对应。
16.根据权利要求10所述的阵列基板的制作方法，其特征在于，在形成所述源漏极金属层之后并且形成所述平坦化层之前，在所述源漏极金属层上形成第五绝缘层。
CN201710289184.1A 2017-04-27 2017-04-27 一种阵列基板及其制作方法 Active CN107170749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710289184.1A CN107170749B (zh) 2017-04-27 2017-04-27 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710289184.1A CN107170749B (zh) 2017-04-27 2017-04-27 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN107170749A CN107170749A (zh) 2017-09-15
CN107170749B true CN107170749B (zh) 2020-03-24

Family

ID=59813486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710289184.1A Active CN107170749B (zh) 2017-04-27 2017-04-27 一种阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN107170749B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108062915B (zh) 2018-01-11 2019-10-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
CN109326614B (zh) 2018-10-15 2022-07-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109410751B (zh) * 2018-10-30 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN109932847A (zh) * 2019-02-20 2019-06-25 南京中电熊猫平板显示科技有限公司 一种内嵌式触控阵列基板及其制造方法
CN109885214A (zh) * 2019-03-07 2019-06-14 南京中电熊猫液晶显示科技有限公司 一种内嵌式触控阵列基板及其制造方法
CN110265347A (zh) 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 一种基板
CN111048020B (zh) * 2019-12-23 2021-05-07 武汉华星光电技术有限公司 阵列基板、显示面板、及电性测试方法
CN111208919B (zh) * 2020-01-20 2023-10-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN111463222A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示装置
CN112185985B (zh) * 2020-09-30 2024-03-19 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104698702A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板、显示装置以及驱动方法
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570455B (zh) * 2014-12-19 2017-06-27 深圳市华星光电技术有限公司 一种液晶显示面板的制作方法
CN105390505B (zh) * 2015-11-05 2018-09-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104698702A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板、显示装置以及驱动方法
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Also Published As

Publication number Publication date
CN107170749A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107170749B (zh) 一种阵列基板及其制作方法
CN106158882B (zh) 一种显示装置、显示面板、阵列基板及其制作方法
US6506617B1 (en) In-plane switching liquid crystal display array
WO2016078229A1 (zh) 液晶显示像素结构及其制作方法
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN203894515U (zh) 一种阵列基板及显示装置
CN106773394B (zh) 一种阵列基板、显示面板及显示装置
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
CN107132710B (zh) 一种阵列基板及其制备方法、显示面板
WO2020216208A1 (zh) 一种显示基板及其制作方法、显示装置
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
US20170199605A1 (en) Touch display panel, manufacturing method and detecting method for the same
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
CN105655292B (zh) 液晶显示面板、阵列基板及其制造方法
CN105093735B (zh) 一种阵列基板及其制作方法
US20150338711A1 (en) Display device
JP2006154797A (ja) 液晶表示装置およびその製造方法
WO2020147495A1 (zh) 阵列基板及其制备方法、显示面板
CN111509019A (zh) 一种显示基板及其制作方法和显示装置
CN108535925B (zh) 显示面板和显示装置
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
US20210327917A1 (en) Array substrate, manufacturing method thereof and display device
CN105977267A (zh) 阵列基板及其制作方法、显示装置
WO2016058330A1 (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant