CN111208919B - 显示基板及其制备方法、显示面板 - Google Patents

显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN111208919B
CN111208919B CN202010066338.2A CN202010066338A CN111208919B CN 111208919 B CN111208919 B CN 111208919B CN 202010066338 A CN202010066338 A CN 202010066338A CN 111208919 B CN111208919 B CN 111208919B
Authority
CN
China
Prior art keywords
hole
layer
display substrate
flat
fracture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010066338.2A
Other languages
English (en)
Other versions
CN111208919A (zh
Inventor
刘弘
王凤国
武新国
郭志轩
崔玉琳
王海东
冯宇
田亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010066338.2A priority Critical patent/CN111208919B/zh
Publication of CN111208919A publication Critical patent/CN111208919A/zh
Application granted granted Critical
Publication of CN111208919B publication Critical patent/CN111208919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)

Abstract

本申请提供一种显示基板及其制备方法、显示面板，通过在平坦层开设防断裂凹槽，以避免在第一通孔与第二通孔之间的在平坦层和绝缘层产生裂纹。该显示基板包括层叠设置的层间绝缘层、金属层以及平坦层，所述金属层包括漏极和触控线；所述平坦层对应于所述漏极的位置开设有第一通孔、对应于所述触控线的位置开设有第二通孔；其中，所述平坦层还开设有防断裂凹槽，所述防断裂凹槽位于相邻的所述第一通孔与所述第二通孔之间，所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于或等于所述平坦层的厚度。所述显示面板包括该显示基板。所述显示基板的制备方法用于制备该显示基板。

Description

显示基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板。
背景技术
目前，在触控与显示驱动器集成(Touch and Display Driver Integration，简称TDDI)产品中，如图1所示，在显示基板1’的薄膜晶体管中的层间绝缘层10’上形成有金属层20’，金属层20’包括像素信号线、触控线22’以及薄膜晶体管的漏极21’，在金属层上形成有平坦层30’，在平坦层30’上依次覆设有公共电极40’、绝缘层50’以及像素电极60’。平坦层30’在对应于漏极21’的位置开设有像素电极孔31’，以使像素电极60’和薄膜晶体管的漏极21’连接；平坦层30’在对应于触控线22’的位置开设有触控孔32’，以使公共电极40’和触控线22’连接；像素电极孔31’与触控孔32’相邻。其中，在接收触控信号时，公共电极作为触控电极。
这是因为显示基板中的像素密度一般较高，通常设计在4.5um～5.0um之间，而造成像素电极孔31’与触控孔32’之间的距离较近，并且因为像素电极孔31’与触控孔32’之间的平坦层30’较厚，通常设计在2.3um～2.8um之间，两孔之间的应力、及平坦层30’和平坦层30’上的绝缘层50’应力搭配不均，实际工艺中，在平坦层30’和绝缘层50’容易发生裂纹C，造成撕膜白点不良率约60％，严重影响产品的品质。
因此，如何有效地避免在像素电极孔与触控孔之间的在平坦层和绝缘层产生裂纹，是本领域有待解决的一个难题。
发明内容
本申请提供一种显示基板及其制备方法、显示面板，通过在平坦层开设防断裂凹槽，以避免在第一通孔与第二通孔之间的在平坦层和绝缘层产生裂纹。
根据本申请实施例的第一方面，提供一种显示基板。所述显示基板包括层叠设置的层间绝缘层、金属层以及平坦层，所述金属层包括漏极和触控线；所述平坦层对应于所述漏极的位置开设有第一通孔、对应于所述触控线的位置开设有第二通孔；
其中，所述平坦层还开设有防断裂凹槽，所述防断裂凹槽位于相邻的所述第一通孔与所述第二通孔之间，所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于或等于所述平坦层的厚度。
可选的，当所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于所述平坦层的厚度时，所述防断裂凹槽下方的所述平坦层分别与所述漏极的上表面形成第一夹角，与所述触控线的上表面形成第二夹角，所述第一夹角与所述第二夹角均为60度～70度。
可选的，所述显示基板还包括依次覆设于所述平坦层上的公共电极、绝缘层以及像素电极，其中，所述像素电极与所述漏极通过第一通孔连接，所述公共电极通过所述第二通孔与所述触控线连接。
可选的，当所述防断裂凹槽的深度等于所述平坦层的厚度时，位于所述防断裂凹槽内的所述绝缘层，直接位于所述漏极、以及所述漏极和所述触控线之间露出的所述层间绝缘层上。
可选的，所述防断裂凹槽的长度等于所述第一通孔与所述第二通孔之间的距离。
可选的，所述第一通孔的宽度大于所述第二通孔的宽度，所述防断裂凹槽与所述第一通孔连接的一端的宽度大于或等于所述第二通孔的宽度，且小于或等于所述第一通孔的宽度；所述防断裂凹槽与所述第二通孔连接的一端的宽度等于所述第二通孔的宽度。
根据本申请实施例的第二方面，提供一种显示面板，所述显示面板包括所述显示基板。
根据本申请实施例的第三方面，提供一种显示基板的制备方法，所述显示基板的制备方法用于制备所述显示基板，所述显示基板的所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于所述平坦层的厚度，所述显示基板的制备方法包括以下步骤：
在所述层间绝缘层上形成所述金属层；
在所述金属层以及露出的所述层间绝缘层形成平坦膜层，通过掩模板对所述平坦膜层图形化以形成所述平坦层，其中，所述掩模板包括遮挡区、透光区和半透光区，所述透光区位于对应所述第一通孔和第二通孔的位置，所述半透光区对应所述防断裂凹槽的位置。
根据本申请实施例的第四方面，提供另一种显示基板的制备方法，所述显示基板的制备方法用于制备所述显示基板，所述显示基板的所述防断裂凹槽等于所述平坦层的厚度，所述显示基板的制备方法包括以下步骤：
在所述层间绝缘层上形成所述金属层；
在所述金属层以及露出的所述层间绝缘层形成平坦膜层，通过掩模板对所述平坦膜层图形化以形成所述平坦层，其中，所述掩模板包括遮挡区和透光区，所述透光区位于对应所述第一通孔、所述第二通孔以及所述防断裂凹槽的位置。
上述实施例的显示基板及其制备方法、显示面板，通过在相邻的第一通孔与第二通孔之间的平坦层上开设防断裂凹槽，能够规避平坦层在相邻的第一通孔与第二通孔之间的段差，使相邻的第一通孔与第二通孔之间形成平坦，即保证平坦层不会出现裂纹，也保证了相邻的第一通孔与第二通孔之间绝缘层镀膜的平坦，从而改善裂纹造成的撕膜白点不良情况，提高产品品质。
附图说明
图1是现有技术中的显示基板的像素的局部截面结构示意图。
图2是本申请的实施例1的显示基板的局部截面结构示意图。
图3是本申请的实施例1的显示基板的局部俯视结构示意图。
图4(a)-图4(c)是根据本申请的实施例1提出的显示基板的制备方法的工艺流程图。
图5是本申请的实施例2的显示基板的局部截面结构示意图。
图6是本申请的实施例2的显示基板的局部截面结构示意图。
图7(a)-图7(c)是根据本申请的实施例2提出的显示基板的制备方法的工艺流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“多个”包括两个，相当于至少两个。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
实施例1
请结合图2和图3以理解，本实施案例提供一种显示基板1。显示基板1包括层叠设置的层间绝缘层10、金属层20、平坦层30、公共电极40、绝缘层50以及像素电极60。所述金属层20包括漏极21和触控线22；平坦层30对应于漏极21的位置开设有第一通孔31、对应于触控线22的位置开设有第二通孔32。第一通孔31为像素电极孔，像素电极60与漏极21通过第一通孔31连接；第二通孔32为触控孔，公共电极40通过第二通孔32与触控线22连接。
其中，平坦层30还开设有防断裂凹槽33，防断裂凹槽33位于相邻的第一通孔31与第二通孔32之间，防断裂凹槽33的深度t大于或等于平坦层30的厚度T的一半，且小于平坦层30的厚度T。这样，通过在相邻的第一通孔与第二通孔之间的平坦层上开设防断裂凹槽，能够规避平坦层在相邻的第一通孔与第二通孔之间的段差，使相邻的第一通孔与第二通孔之间形成平坦，即保证平坦层不会出现裂纹，也保证了相邻的第一通孔与第二通孔之间绝缘层镀膜的平坦，从而改善裂纹造成的撕膜白点不良情况，提高产品品质。
需要说明的是，由于平坦层30是位于金属层20及金属层20露出的层间绝缘层10上，因此，在金属层20上方的平坦层的厚度T为金属层20的上表面到平坦层的上表面的距离，在层间绝缘层10上方的平坦层的厚度T为层间绝缘层10的上表面到平坦层的上表面的距离。
防断裂凹槽33下方的平坦层30分别与漏极21的上表面形成第一夹角α，与触控线22的上表面形成第二夹角β，第一夹角α与第二夹角β均为60度～70度。在现有技术中，第一夹角与第二夹角的角度一般为70～80度，为较为陡峭的坡度，而在本实施例中，通过设置第一夹角α与第二夹角β的角度均为60度～70度，能够达到减缓坡度的作用，从而能够实现规避段差的目的。
如图3中的显示基板1的局部俯视结构示意图所示，将公共电极40、绝缘层50以及像素电极60去除，以更清楚地展示防断裂凹槽33的结构。防断裂凹槽33的长度L1等于第一通孔31与第二通孔32之间的距离。
第一通孔31的宽度W1大于第二通孔32的宽度W2。第一通孔31的宽度W1为4.8um～5.6um；第二通孔32的宽度W2为4.2um～4.5um.
防断裂凹槽33与第一通孔31连接的一端的宽度w1大于或等于第二通孔32的宽度W2，且小于或等于第一通孔31的宽度W1；防断裂凹槽33与第二通孔32连接的一端的宽度w2等于第二通孔32的宽度W2。由于防断裂凹槽要起到规避平坦层在相邻的第一通孔与第二通孔之间的段差的作用，因此，防断裂凹槽的宽度不能太窄；另一方面，为了避免对其他区域的平坦层的影响，防断裂凹槽的宽度不能太宽，以避免对整体的产品造成影响。
本实施例还提供一种显示面板，显示面板包括显示基板1。
基于同一发明构思，本申请的实施例提供一种显示基板1的制备方法，显示基板1的制备方法用于制备显示基板1，显示基板1的制备方法包括以下步骤：
步骤100：在层间绝缘层上形成金属层；
步骤200：在金属层以及露出的层间绝缘层形成平坦膜层，通过掩模板对平坦膜层图形化以形成平坦层，其中，掩模板包括遮挡区、透光区和半透光区，透光区位于对应第一通孔和第二通孔的位置，半透光区对应防断裂凹槽的位置。
具体地，在步骤200中，包括以下步骤：
步骤210：如图4(a)所示，在金属层20以及露出的层间绝缘层10形成平坦膜层70；
步骤220：如图4(b)所示，将掩模板80放置于平坦膜层70的上方，通过曝光，相对于掩模板80的透光区82及半透光区83，在平坦膜层70形成感光区71，其中，感光区71包括第一通孔31、第二通孔32以及防断裂凹槽33内的待去除区域；
步骤220：如图4(c)所示，对平坦膜层70的感光区71进行显影处理，形成最终的第一通孔31、第二通孔32以及防断裂凹槽33。
由上述步骤中可以看出，第一通孔31、第二通孔32以及防断裂凹槽33是在同一次的曝光及显影步骤中形成的。
在本实施例中，通过在掩模板上设置半透光区，能够在形成第一通孔、第二通孔的同时形成防断裂凹槽，且通过设置防断裂凹槽降低了第一通孔与第二通孔之间的平坦层的厚度，减缓了两孔之间的段差，降低绝缘层搭接高度，改善膜层搭配应力，从而改善裂纹发生。
实施例2
请结合图5和图6以理解，本实施例的显示基板1的整体结构基本和实施例1中的结构相同，其不同的之处在于，防断裂凹槽33的深度等于平坦层30的厚度，即，依次连通的第一通孔31、防断裂凹槽33以及第二通孔32形成沿显示基板1的长度方向L连续的通孔。这样，使第一通孔与第二通孔之间不在存在平坦层，从而能够规避平坦层形成的段差，使第一通孔与第二通孔之间形成平坦，既保证不会出现平坦层断裂也保证两孔之间的绝缘层镀膜平坦，完全改善裂纹造成的撕膜白点不良。
由于第一通孔31与第二通孔32之间不在存在平坦层30，因此，位于防断裂凹槽33内的绝缘层50，会直接位于漏极21、以及漏极21和触控线22之间露出的层间绝缘层10上，从而能够进一步降低绝缘层50搭接高度，改善膜层搭配应力，能够进一步避免形成裂纹，从而避免裂纹造成的撕膜白点不良情况。
本实施例还提供一种显示面板，显示面板包括显示基板1。
基于同一发明构思，本申请的实施例提供一种显示基板1的制备方法，显示基板1的制备方法用于制备显示基板1，显示基板1的防断裂凹槽33等于平坦层30的厚度，显示基板1的制备方法包括以下步骤：
步骤100’：在层间绝缘层上形成金属层；
步骤200’：在金属层以及露出的层间绝缘层形成平坦膜层，通过掩模板对平坦膜层图形化以形成平坦层，其中，掩模板包括遮挡区和透光区，透光区位于对应第一通孔、第二通孔以及防断裂凹槽的位置。
具体地，在步骤200’中，包括以下步骤：
步骤210’：如图7(a)所示，在金属层20以及露出的层间绝缘层10形成平坦膜层70；
步骤220’：如图7(b)所示，将掩模板80放置于平坦膜层70的上方，通过曝光，相对于掩模板80的透光区82，在平坦膜层70形成感光区71，其中，感光区71包括第一通孔31、第二通孔32以及防断裂凹槽33内的待去除区域；
步骤220’：如图7(c)所示，对平坦膜层70的感光区71进行显影处理，形成最终的第一通孔31、第二通孔32以及防断裂凹槽33。
由上述步骤中可以看出，第一通孔31、第二通孔32以及防断裂凹槽33是在同一次的曝光及显影步骤中形成的。
在本实施例中，由于掩模板只需制作遮挡区和透光区，相较于实施例1中的掩模板的制作工艺更为简单。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (8)

1.一种显示基板，其特征在于，所述显示基板包括层叠设置的层间绝缘层、金属层以及平坦层，所述金属层包括漏极和触控线；所述平坦层对应于所述漏极的位置开设有第一通孔、对应于所述触控线的位置开设有第二通孔；
其中，所述平坦层还开设有防断裂凹槽，所述防断裂凹槽位于相邻的所述第一通孔与所述第二通孔之间，所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于或等于所述平坦层的厚度；
当所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于所述平坦层的厚度时，所述防断裂凹槽下方的所述平坦层分别与所述漏极的上表面形成第一夹角，与所述触控线的上表面形成第二夹角，所述第一夹角与所述第二夹角均为60度～70度。
2.如权利要求1所述的显示基板，其特征在于，所述显示基板还包括依次覆设于所述平坦层上的公共电极、绝缘层以及像素电极，其中，所述像素电极与所述漏极通过第一通孔连接，所述公共电极通过所述第二通孔与所述触控线连接。
3.如权利要求2所述的显示基板，其特征在于，当所述防断裂凹槽的深度等于所述平坦层的厚度时，位于所述防断裂凹槽内的所述绝缘层，直接位于所述漏极、以及所述漏极和所述触控线之间露出的所述层间绝缘层上。
4.如权利要求1所述的显示基板，其特征在于，所述防断裂凹槽的长度等于所述第一通孔与所述第二通孔之间的距离。
5.如权利要求1所述的显示基板，其特征在于，所述第一通孔的宽度大于所述第二通孔的宽度，所述防断裂凹槽与所述第一通孔连接的一端的宽度大于或等于所述第二通孔的宽度，且小于或等于所述第一通孔的宽度；所述防断裂凹槽与所述第二通孔连接的一端的宽度等于所述第二通孔的宽度。
6.一种显示面板，其特征在于，所述显示面板包括如权利要求1-5中任意一项所述的显示基板。
7.一种显示基板的制备方法，其特征在于，所述显示基板的制备方法用于制备权利要求1所述的显示基板，所述显示基板的所述防断裂凹槽的深度大于或等于所述平坦层的厚度的一半，且小于所述平坦层的厚度，所述显示基板的制备方法包括以下步骤：
在所述层间绝缘层上形成所述金属层；
在所述金属层以及露出的所述层间绝缘层形成平坦膜层，通过掩模板对所述平坦膜层图形化以形成所述平坦层，其中，所述掩模板包括遮挡区、透光区和半透光区，所述透光区位于对应所述第一通孔和第二通孔的位置，所述半透光区对应所述防断裂凹槽的位置。
8.一种显示基板的制备方法，其特征在于，所述显示基板的制备方法用于制备权利要求1所述的显示基板，所述显示基板的所述防断裂凹槽的深度等于所述平坦层的厚度，所述显示基板的制备方法包括以下步骤：
在所述层间绝缘层上形成所述金属层；
在所述金属层以及露出的所述层间绝缘层形成平坦膜层，通过掩模板对所述平坦膜层图形化以形成所述平坦层，其中，所述掩模板包括遮挡区和透光区，所述透光区位于对应所述第一通孔、所述第二通孔以及所述防断裂凹槽的位置。
CN202010066338.2A 2020-01-20 2020-01-20 显示基板及其制备方法、显示面板 Active CN111208919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010066338.2A CN111208919B (zh) 2020-01-20 2020-01-20 显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010066338.2A CN111208919B (zh) 2020-01-20 2020-01-20 显示基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111208919A CN111208919A (zh) 2020-05-29
CN111208919B true CN111208919B (zh) 2023-10-03

Family

ID=70789889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010066338.2A Active CN111208919B (zh) 2020-01-20 2020-01-20 显示基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111208919B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433632B (zh) * 2020-11-19 2022-06-21 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460093A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、显示装置
CN105514125A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN106876411A (zh) * 2017-03-10 2017-06-20 京东方科技集团股份有限公司 显示基板的制作方法、显示基板和显示装置
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130286314A1 (en) * 2010-12-27 2013-10-31 Sharp Kabushiki Kaisha Display element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460093A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、显示装置
CN105514125A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN106876411A (zh) * 2017-03-10 2017-06-20 京东方科技集团股份有限公司 显示基板的制作方法、显示基板和显示装置
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN111208919A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
TWI529588B (zh) 投射電容式觸控面板及其製造方法
KR100445286B1 (ko) 액정 표시 장치 및 그 제조 방법
WO2017133097A1 (zh) 阵列基板及其制造方法以及显示面板
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
CN102681246A (zh) 一种彩膜基板及其制造方法、以及液晶显示器
WO2017173714A1 (zh) 触控显示基板及其制作方法
EP3236314B1 (en) Thin film patterning method
JP4934237B2 (ja) グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
CN111208919B (zh) 显示基板及其制备方法、显示面板
US20140084292A1 (en) Connection to First Metal Layer in Thin Film Transistor Process
WO2019179339A1 (zh) 阵列基板及其制造方法、显示面板、显示装置
WO2022156038A1 (zh) 显示面板以及显示面板的制作方法
US20100093122A1 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN107564921B (zh) 显示面板及其制备方法、显示装置
JP2009086380A (ja) グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
CN109213372B (zh) 一种触控面板及其制备方法、触控装置
CN101740507A (zh) 图像传感器及其制造方法
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
US5508133A (en) Photo mask
CN109309099A (zh) 一种柔性显示装置及其制备方法
US7554633B2 (en) Method of manufacturing a semi-transparent type liquid crystal display panel
CN109509759B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置
CN112002737A (zh) 显示面板及显示面板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant