CN109755260A - 一种显示面板、显示面板的制造方法和显示装置 - Google Patents

一种显示面板、显示面板的制造方法和显示装置 Download PDF

Info

Publication number
CN109755260A
CN109755260A CN201811582279.3A CN201811582279A CN109755260A CN 109755260 A CN109755260 A CN 109755260A CN 201811582279 A CN201811582279 A CN 201811582279A CN 109755260 A CN109755260 A CN 109755260A
Authority
CN
China
Prior art keywords
via hole
layer
display panel
aperture
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811582279.3A
Other languages
English (en)
Inventor
张合静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811582279.3A priority Critical patent/CN109755260A/zh
Publication of CN109755260A publication Critical patent/CN109755260A/zh
Priority to PCT/CN2019/123580 priority patent/WO2020134957A1/zh
Priority to US17/298,605 priority patent/US20220028986A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种显示面板、显示面板的制造方法和显示装置。显示面板包括：衬底；形成于衬底上的缓冲层；形成于缓冲层上的半导体层，半导体层包括源极区、漏极区以及沟道区，沟道区设置于源极区与漏极区之间；形成于半导体层对应沟道区的位置上的栅极绝缘层；形成于栅极绝缘层上的栅极金属层；覆盖在缓冲层、半导体层以及栅极金属层上的介质层，与源极区和漏极区对应的介质层分别包括过孔，过孔包括第一过孔和第二过孔，第一过孔与源极区或漏极区连接，第二过孔位于第一过孔的顶部，与第一过孔连通，第二过孔的孔径大于第一过孔的孔径。本发明通过形成大小不一的两个搭接孔，在搭接金属线时减缓过孔的陡度，不易断线。

Description

一种显示面板、显示面板的制造方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板、显示面板的制造方法和显示装置。
背景技术
在显示技术领域，平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。薄膜晶体管(ThinFilmTransistor，TFT)是液晶显示装置(LiquidCrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(ActiveMatrixOrganicLightEmittingDiode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
底栅结构的薄膜晶体管在制程中，金属线与半导体层搭接时容易接触不良甚至断线。
发明内容
本发明的目的是在于提供一种显示面板、显示面板的制造方法和显示装置，改善金属线与半导体层搭接时接触不良甚至断线的现象。
为实现上述目的，本发明提供一种显示面板，所述的显示面板包括：衬底；形成于所述衬底上的缓冲层；形成于所述缓冲层上的半导体层，所述半导体层包括源极区、漏极区以及沟道区，所述沟道区设置于所述源极区与所述漏极区之间；形成于所述半导体层对应所述沟道区的位置上的栅极绝缘层；形成于所述栅极绝缘层上的栅极金属层；覆盖在所述缓冲层、半导体层以及栅极金属层上的介质层，与所述源极区和所述漏极区对应的所述介质层分别包括过孔，所述过孔包括第一过孔和第二过孔，所述第一过孔与所述源极区或所述漏极区连接，所述第二过孔位于所述第一过孔的顶部，与所述第一过孔连通，所述第二过孔的孔径大于所述第一过孔的孔径。
可选的，所述第一过孔与所述第二过孔同轴心。
可选的，所述第一过孔和所述第二过孔均为圆柱形的孔。
可选的，所述第一过孔的孔径从所述源极区或所述漏极区往所述第一过孔的顶部逐渐增大，所述第二过孔的孔径从所述第一过孔的顶部往所述第二过孔的顶部逐渐增大。
可选的，所述显示面板还包括源极、漏极以及钝化层，所述源极和所述漏极分别通过所述过孔与所述源极区和漏极区连接，所述钝化层覆盖所述源极、漏极以及介质层。
本发明还公开了一种显示面板的制造方法，包括以下步骤：
提供一衬底，在所述衬底上形成缓冲层；
在所述缓冲层上形成半导体层，所述半导体层包括源极区、漏极区以及沟道区，所述沟道区设置于所述源极区与所述漏极区之间；
在所述半导体层上沟道区对应位置形成栅极绝缘层，在所述栅极绝缘层上形成栅极金属层；
在所述栅极金属层表面、所述半导体层表面及所述缓冲层表面沉积介质层；
在所述介质层上形成分别对应于所述源极区与所述漏极区的过孔，所述过孔包括第一过孔和第二过孔，所述第一过孔与所述源极区或所述漏极区连接，所述第二过孔位于所述第一过孔的顶部，与所述第一过孔连通，所述第二过孔的孔径大于所述第一过孔的孔径。
可选的，在所述介质层上形成分别对应于所述源极与所述漏极的过孔，具体步骤包括：
在所述介质层上形成光阻层，进行第一次刻蚀，分别形成光阻孔、与所述源极区和漏极区连接的过孔；
将光阻层灰化处理，使所述光阻孔的孔径大于所述过孔的孔径；
按照所述光阻孔的孔径对所述介质层进行第二次刻蚀，蚀刻深度小于所述介质层厚度，形成第一过孔与第二过孔。
可选的，还包括步骤：
通过灰化处理去掉所述光阻层；
在所述过孔内沉积金属，形成与所述源极区连接的源极以及与所述漏极区连接的漏极，在所述源极、漏极以及介质层上形成钝化层。
可选的，所述第一过孔与所述第二过孔同轴心；所述第一过孔的孔径从所述源极区或所述漏极区往所述第一过孔的顶部逐渐增大，所述第二过孔的孔径从所述第一过孔的顶部往所述第二过孔的顶部逐渐增大。
本发明还公开了一种显示装置，包括上述任意所述的显示面板。
相对于介质层上刻蚀一个孔径一致的过孔的方案来说，本发明在介质层上刻蚀形成连通的第一过孔和第二过孔，第二过孔位于第一过孔的顶部，第二过孔的孔径大于第一过孔的孔径，在搭接金属线时，形成缓冲结构，减缓过孔的陡度，不易断线。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是示例性单一孔的顶栅结构薄膜晶体管的示意图；
图2是本发明的其中一个实施例的一种显示面板的示意图；
图3是本发明的其中一个实施例的一种显示面板的示意图；
图4是本发明的其中一个实施例的一种显示面板的示意图；
图5是本发明的其中一个实施例的一种显示面板的制造方法的步骤示意图；
图6至图10是本发明的其中一个实施例的一种显示面板的制造方法的流程示意图；
图11是本发明的其中一个实施例的一种显示面板的制造方法的步骤的示意图；
图12至图14是本发明的其中一个实施例的一种显示面板的制造方法的流程示意图；
图15是本发明的其中一个实施例的一种显示面板的制造方法的步骤示意图；
图16至图17是本发明的其中一个实施例的一种显示面板的制作方法的流程示意图；
图18是本发明的其中一个实施例的一种显示面板的示意图；
图19是本发明的其中一个实施例的一种显示装置的示意图。
其中，100、衬底；200、缓冲层；300、半导体层；310、源极区；320、漏极区；330沟道区；400、栅极绝缘层；500、栅极金属层；600、介质层；610、过孔；611、第一过孔；612、第二过孔；700、源极；800、漏极；900、钝化层；910、光阻层；911、光阻孔；110显示装置；120；显示面板。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本发明可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本发明的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
主动式有机发光二极管显示器包括主动阵列基板和有机发光二极管层。阵列基板包含一个或多个薄膜晶体管，随着人们对显示面板的分辨率以及显示品质的需求不断提升，由于常用的底栅型薄膜晶体管寄生电容相对较大，不利于高分辨以及有机发光二极管显示，因此，高分辨的显示面板以及主动式有机发光二极管显示器往往采用顶栅型薄膜晶体管形式。
下面参考附图和可选的实施例对本发明作进一步说明。
如图1所示，发明人采用一种未公开的示例性显示面板结构。该显示面板120包括衬底100；形成于衬底100上的缓冲层200；形成于缓冲层200上的半导体层300，半导体层300包括源极区310、漏极区320以及沟道区330，沟道区330设置于源极区310与漏极区320之间；形成于半导体层300对应沟道区330的位置上的栅极绝缘层400；形成于栅极绝缘层400上的栅极金属层500；覆盖在缓冲层200、半导体层300以及栅极金属层500上的介质层600，在介质层600上形成源极700和漏极800，源极700和漏极800分别通过单一过孔连接到源极去310和漏极区320，然后在介质层600、源极700和漏极800上再覆盖钝化层900。
如图2至图4和图19所示，本发明实施例公布了一种显示面板120，的显示面板120包括：衬底100；形成于衬底100上的缓冲层200；形成于缓冲层200上的半导体层300，半导体层300包括源极区310、漏极区320以及沟道区330，沟道区330设置于源极区310与漏极区320之间；形成于半导体层300对应沟道区330的位置上的栅极绝缘层400；形成于栅极绝缘层400上的栅极金属层500；覆盖在缓冲层200、半导体层300以及栅极金属层500上的介质层600，与源极区310和漏极区320对应的介质层600分别包括过孔610，过孔610包括第一过孔611和第二过孔612，第一过孔611与源极区310或漏极区320连接，第二过孔612位于第一过孔611的顶部，与第一过孔611连通，第二过孔612的孔径大于第一过孔611的孔径。
相对于如图1中所示的示例性技术方案来说，在顶栅型薄膜晶体管制程中，为了达到更好特性的薄膜晶体管特性，介质层600(In-Layer Dielectric，ILD)层厚度往往较高(≥4000A)。介质层600刻蚀后的过孔610会较深，较深较陡的过孔610会引起金属线在与半导体层300搭接时容易接触不良甚至断线，降低产品品质及良率。本发明在介质层600上刻蚀形成连通的第一过孔611和第二过孔612，第二过孔612位于第一过孔611的顶部，第二过孔612的孔径大于第一过孔611的孔径，在搭接金属线时，形成缓冲结构，减缓过孔610的陡度，不易断线。
在一实施例中，在刻蚀时，将第一过孔611与第二过孔612按照同一轴心刻蚀，第一过孔611与第二过孔612同轴心。
本方案中,完成刻蚀后，第一过孔611与第二过孔612内沉积金属线时，能够保证金属线均匀地覆盖与第一过孔611和第二过孔612的侧壁，使厚度一致，不易断线。
在一实施例中，在刻蚀时，将第一过孔611和第二过孔612刻蚀为圆柱孔。
本方案中,第一过孔611和第二过孔612为圆柱孔，其侧壁都是垂直水平线，在刻蚀过程中，比较容易操作和实现。
在一实施例中，如图3所示，第一过孔611的孔径从源极区310或漏极区320往第一过孔611的顶部逐渐增大，第二过孔612的孔径从第一过孔611的顶部往第二过孔612的顶部逐渐增大。
本方案中,刻蚀的第一过孔611和第二过孔612的形状类似圆锥，其侧壁都为斜面，孔径从下往上逐渐增大，在孔内沉积金属线时，能够减缓金属线的爬坡斜度，进一步提升金属线覆盖的的厚度，不易断线。
在一实施例中，如图4所示，在孔内沉积金属，形成漏极800和源极700，源极区310和漏极区320表面导体化，源极700和漏极800分别通过过孔610与源极区310和漏极区320电连接，显示面板120还包括钝化层900，钝化层900覆盖源极700、漏极800以及介质层600。
本方案中，在过孔610内沉积金属形成源极700与漏极800，分别与源极区310与漏极区320电连接，实现导电效果。
如图5至图19所示，作为本发明的另一实施例，公开了一种显示面板120的制造方法，包括以下步骤：
S41：提供一衬底100，在衬底100上形成缓冲层200；
S42：在缓冲层200上形成半导体层300，半导体层300包括源极区310、漏极区320以及沟道区330，沟道区330设置于源极区310与漏极区320之间；
S43：在半导体层300上沟道区330对应位置形成栅极绝缘层400，在栅极绝缘层400上形成栅极金属层500；
S44：在栅极金属层500表面、半导体层300表面及缓冲层200表面沉积介质层600；
S45：在介质层600上形成分别对应于源极区310与漏极区320的过孔610，过孔610包括第一过孔611和第二过孔612，第一过孔611与源极区310或漏极区320连接，第二过孔612位于第一过孔611的顶部，与第一过孔611连通，第二过孔612的孔径大于第一过孔611的孔径。
如图6所示及步骤S41，提供一衬底100，在一实施例中，衬底100可以是玻璃基板，也可以是石英基板、不锈钢基板或是塑料基板；在衬底100上形成一缓冲层200，在一实施例中，包括以物理气相沉积法(physical vapor deposition,PVD)、化学气相沉积法(chemical vapor deposition,CVD)或是电浆辅助化学气相沉积法(plasma en-hancedchemical vapor deposition,PECVD)形成缓冲层200。缓冲层200可依据实际需求选择性地设置于衬底100上，以避免衬底100中的不纯物在制作过程中扩散至后续形成的材质层中，缓冲层200例如是氧化硅层、氮化硅层以及氮氧化硅层所组成的单层或是多层结构材质层结构，在本发明不作限定。
如图7所示及步骤S42，在缓冲层200上形成半导体层300，半导体层300采用氧化锌基、氧化铟基、氧化锡基等半导体材料中的至少一种沉积形成。
如图8所示及步骤S43，半导体层300包括源极区310、漏极区320及沟道区330，在半导体层300的沟道区330对应位置上形成栅极绝缘层400，此步骤可采用沉积的方法形成栅极绝缘层400，在一实施例中，采用氧化硅、氮化硅等绝缘材料沉积形成，在栅极绝缘层400上形成栅极金属层500，在一实施例中，采用铝、钼、铜、银等金属材料的至少一种形成。
如图9所示及步骤S44，在栅极金属层500表面、半导体层300的源极区310及漏极区320表面及缓冲层200表面采用化学气相沉积的方法沉积介质层600，在实施例中，介质层600的材料为SiO2。
如图10所示及步骤S45，通过干法蚀刻，对位于源极区310与漏极区320的介质层600进行蚀刻，蚀刻所使用的蚀刻气体包含四氟化碳，形成两个第一过孔611和两个第二过孔612，两个第一过孔611分别与源极区310和漏极区320连接，第二过孔612位于第一过孔611的顶部，与第一过孔611连通，第二过孔612的孔径大于第一过孔611的孔径。
本方案中，在介质层600上刻蚀形成连通的第一过孔611和第二过孔612，第二过孔612位于第一过孔611的顶部，第二过孔612的孔径大于第一过孔611的孔径，在搭接金属线时，形成缓冲结构，减缓过孔610的陡度，不易断线。
在一实施例中，如图11所示，在介质层600上形成分别对应于源极700与漏极800的过孔610，具体步骤包括：
S101：在介质层600上形成光阻层910，进行第一次蚀刻，分别形成光阻孔911、与源极区310和漏极区320连接的过孔610；
S102：将光阻层910灰化处理，使光阻孔911的孔径大于过孔610的孔径；
S102：按照光阻孔911的孔径对介质层600进行第二次刻蚀，蚀刻深度小于介质层600厚度，形成第一过孔611与第二过孔612。
本方案中，如图12所示及步骤S101，利用光罩进行黄光制程，在介质层600上涂布光阻层910，进行第一次蚀刻，分别形成光阻孔911、与源极区310和漏极区320连接的过孔610。
如图13所示及步骤S102，将光阻层910灰化处理，使光阻孔911的孔径增大，大于过孔610的孔径，进而使得介质层600暴露，方便之后刻蚀。
如图14所示及步骤S103，按照光阻孔911的孔径对介质层600进行第二次刻蚀，蚀刻深度小于介质层600厚度，形成第一过孔611与第二过孔612，第二过孔612的孔径大于第一过孔611的孔径。
在一实施例中，如图15所示，显示面板120的制造方法还包括步骤：
S141：通过灰化处理去掉光阻层910；
S142：在过孔610内沉积金属，形成漏极800和源极700，源极区310和漏极区320表面导体化，源极700和漏极800分别通过过孔610与源极区310和漏极区320电连接，在源极700、漏极800以及介质层600上形成钝化层900。
本方案中，如图16所示及步骤S141，通过灰化工艺，去掉介质层600上所对应的光阻层910。
如图17所示及步骤S142，在孔内沉积金属，形成与源极区310电连接的源极700及与漏极区320电连接的漏极800，通过工艺使源极区310和漏极区320表面导体化，漏极800和源极700分别与漏极区320和源极区310连接，实现导电效果，钝化层900覆盖在源极700、漏极800及介质层600上，保护源极700以及漏极800。
在一实施例中，如图18所示，第一过孔611与第二过孔612同轴心；第一过孔611的孔径从源极区310或漏极区320往第一过孔611的顶部逐渐增大，第二过孔612的孔径从第一过孔611的顶部往第二过孔612的顶部逐渐增大。
本方案中，刻蚀的第一过孔611和第二过孔612的形状类似圆锥，其侧壁都为斜面，孔径从下往上逐渐增大，在孔内沉积金属线时，能够减缓金属线的爬坡斜度，进一步提升金属线覆盖的的厚度，不易断线，降低接触阻抗。
如图19所示，作为本发明的另一实施例，公开了一种显示装置110，包括上述任意的显示面板120。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种显示面板，其特征在于，包括：
衬底；
缓冲层，形成于所述衬底上；
半导体层，形成于所述缓冲层上，所述半导体层包括源极区、漏极区以及沟道区，所述沟道区设置于所述源极区与所述漏极区之间；
栅极绝缘层，形成于所述半导体层对应所述沟道区的位置上；
栅极金属层，形成于所述栅极绝缘层上；
介质层，覆盖在所述缓冲层、半导体层以及栅极金属层上，与所述源极区和所述漏极区对应的所述介质层分别包括过孔；所述过孔包括第一过孔和第二过孔，所述第一过孔与所述源极区或所述漏极区连接；所述第二过孔位于所述第一过孔的顶部，与所述第一过孔连通；所述第二过孔的孔径大于所述第一过孔的孔径。
2.如权利要求1所述的显示面板，其特征在于，所述第一过孔与所述第二过孔同轴心。
3.如权利要求2所述的显示面板，其特征在于，所述第一过孔和所述第二过孔均为圆柱形的孔。
4.如权利要求2所述的显示面板，其特征在于，所述第一过孔的孔径从所述源极区或所述漏极区往所述第一过孔的顶部逐渐增大，所述第二过孔的孔径从所述第一过孔的顶部往所述第二过孔的顶部逐渐增大。
5.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括源极、漏极以及钝化层，所述源极和所述漏极分别通过所述过孔与所述源极区和漏极区连接，所述钝化层覆盖所述源极、漏极以及介质层。
6.一种显示面板的制造方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成缓冲层；
在所述缓冲层上形成半导体层，所述半导体层包括源极区、漏极区以及沟道区，所述沟道区设置于所述源极区与所述漏极区之间；
在所述半导体层上沟道区对应位置形成栅极绝缘层；
在所述栅极绝缘层上形成栅极金属层；
在所述栅极金属层表面、所述半导体层表面及所述缓冲层表面沉积介质层；
在所述介质层上形成分别对应于所述源极区与所述漏极区的过孔，所述过孔包括第一过孔和第二过孔，所述第一过孔与所述源极区或所述漏极区连接，所述第二过孔位于所述第一过孔的顶部，与所述第一过孔连通，所述第二过孔的孔径大于所述第一过孔的孔径。
7.如权利要求6所述的显示面板的制造方法，其特征在于，在所述介质层上形成分别对应于所述源极与所述漏极的过孔，具体步骤包括：
在所述介质层上形成光阻层，进行第一次刻蚀，分别形成光阻孔、与所述源极区和漏极区连接的过孔；
将光阻层灰化处理，使所述光阻孔的孔径大于所述过孔的孔径；
按照所述光阻孔的孔径对所述介质层进行第二次刻蚀，蚀刻深度小于所述介质层厚度，形成第一过孔与第二过孔。
8.如权利要求7所述的显示面板的制造方法，其特征在于，还包括步骤：
通过灰化处理去掉所述光阻层；
在所述过孔内沉积金属，形成与所述源极区连接的源极以及与所述漏极区连接的漏极；
在所述源极、漏极以及介质层上形成钝化层。
9.如权利要求7所述的显示面板的制造方法，其特征在于，所述第一过孔与所述第二过孔同轴心；所述第一过孔的孔径从所述源极区或所述漏极区往所述第一过孔的顶部逐渐增大，所述第二过孔的孔径从所述第一过孔的顶部往所述第二过孔的顶部逐渐增大。
10.一种显示装置，其特征在于，包括如权利要求1至5任意一项所述的显示面板。
CN201811582279.3A 2018-12-24 2018-12-24 一种显示面板、显示面板的制造方法和显示装置 Pending CN109755260A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811582279.3A CN109755260A (zh) 2018-12-24 2018-12-24 一种显示面板、显示面板的制造方法和显示装置
PCT/CN2019/123580 WO2020134957A1 (zh) 2018-12-24 2019-12-06 显示面板、显示面板的制造方法和显示装置
US17/298,605 US20220028986A1 (en) 2018-12-24 2019-12-06 Display panel, display panel manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811582279.3A CN109755260A (zh) 2018-12-24 2018-12-24 一种显示面板、显示面板的制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN109755260A true CN109755260A (zh) 2019-05-14

Family

ID=66403150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811582279.3A Pending CN109755260A (zh) 2018-12-24 2018-12-24 一种显示面板、显示面板的制造方法和显示装置

Country Status (3)

Country Link
US (1) US20220028986A1 (zh)
CN (1) CN109755260A (zh)
WO (1) WO2020134957A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416233A (zh) * 2019-08-30 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板、显示面板及阵列基板的制作方法
WO2020134957A1 (zh) * 2018-12-24 2020-07-02 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248345A1 (en) * 2007-03-26 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103354206A (zh) * 2013-06-27 2013-10-16 北京京东方光电科技有限公司 过孔制作方法、显示面板制作方法及显示面板
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104218094A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
JP2015167261A (ja) * 1995-11-27 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
CN104952934A (zh) * 2015-06-25 2015-09-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN105652546A (zh) * 2016-04-12 2016-06-08 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN105826397A (zh) * 2016-05-31 2016-08-03 厦门天马微电子有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US20170104046A1 (en) * 2015-10-08 2017-04-13 Samsung Display Co., Ltd. Organic light-emitting diode display
CN106847744A (zh) * 2017-02-20 2017-06-13 合肥京东方光电科技有限公司 阵列基板的制备方法、阵列基板及显示装置
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
CN107204373A (zh) * 2016-03-16 2017-09-26 株式会社日本有机雷特显示器 薄膜晶体管及包括薄膜晶体管的显示装置
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
CN108490707A (zh) * 2018-03-23 2018-09-04 武汉华星光电技术有限公司 阵列基板及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105633094B (zh) * 2015-12-30 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN105552035B (zh) * 2016-01-08 2019-01-11 武汉华星光电技术有限公司 低温多晶硅tft阵列基板的制作方法及其结构
US10109650B2 (en) * 2016-04-01 2018-10-23 Joled Inc. Semiconductor device and active matrix substrate using semiconductor device
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN107331669B (zh) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法
CN107833893A (zh) * 2017-11-14 2018-03-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167261A (ja) * 1995-11-27 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
US20110248345A1 (en) * 2007-03-26 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103354206A (zh) * 2013-06-27 2013-10-16 北京京东方光电科技有限公司 过孔制作方法、显示面板制作方法及显示面板
CN103456740A (zh) * 2013-08-22 2013-12-18 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN104218094A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN104952934A (zh) * 2015-06-25 2015-09-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
US20170104046A1 (en) * 2015-10-08 2017-04-13 Samsung Display Co., Ltd. Organic light-emitting diode display
CN107204373A (zh) * 2016-03-16 2017-09-26 株式会社日本有机雷特显示器 薄膜晶体管及包括薄膜晶体管的显示装置
CN105652546A (zh) * 2016-04-12 2016-06-08 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN105826397A (zh) * 2016-05-31 2016-08-03 厦门天马微电子有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN106847744A (zh) * 2017-02-20 2017-06-13 合肥京东方光电科技有限公司 阵列基板的制备方法、阵列基板及显示装置
CN107170749A (zh) * 2017-04-27 2017-09-15 上海天马微电子有限公司 一种阵列基板及其制作方法
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
CN108490707A (zh) * 2018-03-23 2018-09-04 武汉华星光电技术有限公司 阵列基板及显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020134957A1 (zh) * 2018-12-24 2020-07-02 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
CN110416233A (zh) * 2019-08-30 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板、显示面板及阵列基板的制作方法
US11398507B2 (en) 2019-08-30 2022-07-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, display panel, and manufacturing method of the array substrate
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111725324B (zh) * 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
WO2021248555A1 (zh) * 2020-06-11 2021-12-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
US11817462B2 (en) 2020-06-11 2023-11-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, array substrate, and method for fabricating array substrate

Also Published As

Publication number Publication date
WO2020134957A1 (zh) 2020-07-02
US20220028986A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US9799679B2 (en) Thin film transistor array substrate, its manufacturing method and display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102023429A (zh) Tft-lcd阵列基板及其制造和断线修复方法
CN104952792B (zh) Tft基板结构的制作方法
CN101556417A (zh) Ffs型tft-lcd阵列基板结构及其制造方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103236440A (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN109755260A (zh) 一种显示面板、显示面板的制造方法和显示装置
CN102645801B (zh) 薄膜晶体管阵列基板、彩膜基板、制作方法和显示设备
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN104090401A (zh) 阵列基板及其制备方法、显示装置
EP3151279B1 (en) Array substrate and manufacturing method therefor, and display device
WO2015035832A1 (zh) 阵列基板及其制备方法和显示装置
WO2018157573A1 (zh) 一种闸电极结构及其制造方法和显示装置
WO2015131443A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
CN101436601A (zh) 薄膜晶体管阵列基板
CN104916649A (zh) 阵列基板及其制造方法
US9263483B2 (en) Array panel and manufacturing method for the same
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190514

RJ01 Rejection of invention patent application after publication