CN105826397A - 薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105826397A
CN105826397A CN201610378071.4A CN201610378071A CN105826397A CN 105826397 A CN105826397 A CN 105826397A CN 201610378071 A CN201610378071 A CN 201610378071A CN 105826397 A CN105826397 A CN 105826397A
Authority
CN
China
Prior art keywords
insulating barrier
electrode
layer
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610378071.4A
Other languages
English (en)
Other versions
CN105826397B (zh
Inventor
李作银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201610378071.4A priority Critical patent/CN105826397B/zh
Publication of CN105826397A publication Critical patent/CN105826397A/zh
Application granted granted Critical
Publication of CN105826397B publication Critical patent/CN105826397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，薄膜晶体管包括：有源层；绝缘层，位于所述有源层上，所述绝缘层包括第一过孔及第二过孔，所述第一过孔包括靠近所述有源层的下过孔以及与所述下过孔相接的上过孔，所述上过孔的最小内径大于等于所述下过孔的最大内径；第一电极层，位于所述绝缘层的所述上过孔中，所述第一电极层通过所述下过孔与所述有源层连接；第二电极层，位于所述绝缘层上，并通过所述第二过孔与所述有源层连接。本发明提供的薄膜晶体管及其制作方法、阵列基板及显示装置改善产品良率。

Description

薄膜晶体管及其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。
背景技术
随着液晶显示行业的迅速发展，越来越追求显示性能的提高，其中高分辨率的显示面板逐渐成为主流之一，以致现在的消费者在选购显示器的过程中，不仅仅对尺寸和比例有着严格的要求，对于分辨率的多少也已经有了一个标杆。随着显示面板分辨率的提高，现有技术越来越挑战工艺极限。
具体参见图1，图1示出现有技术的显示面板的阵列基板100的截面图。图1中阵列基板100包括基板110、薄膜晶体管、公共电极130及像素电极140。薄膜晶体管包括依次形成在基板110上的有源层121、栅绝缘层124、栅极123、电极间绝缘层151、源极122及漏极125。源极122和漏极125位于同一层，并通过栅绝缘层124和电极间绝缘层151上的过孔与有源层121连接。在薄膜晶体管上依次包括绝缘层152、公共电极130、绝缘层153及像素电极140。像素电极140通过绝缘层152及绝缘层153上的过孔与漏极125连接。
随着显示面板分辨率的提高，阵列基板100单位面积内线路集成度增加，从而会产生各线路断线或短接的问题，所生产的阵列基板100不良率高达40％以上，严重影响产品良率。具体而言，现有技术的阵列基板100会产生如下缺陷：
1)由于线路集成度增加，因此源极122和漏极125的走线宽度D1和D2相应减小，工艺难度增加，同时，还会有源极122和漏极125在栅绝缘层124和电极间绝缘层151上的过孔爬坡断线的风险；
2)由于线路集成度增加，漏极125的走线宽度D2相应减小，像素电极140与漏极125的接触面积减小，同时，产生像素电极140在绝缘层152及绝缘层153上的过孔爬坡断线的风险；以及
3)由于线路集成度增加，源极122和漏极125之间的间距D3相应减小，制程难度增加，并且源极122和漏极125容易接触进而发生短接，影响产品良率。
发明内容
本发明为了克服上述现有技术存在的缺陷，提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，其改善产品良率。
根据本发明的一个方面，提供一种薄膜晶体管包括：有源层；绝缘层，位于所述有源层上，所述绝缘层包括第一过孔及第二过孔，所述第一过孔包括靠近所述有源层的下过孔以及与所述下过孔相接的上过孔，所述上过孔的最小内径大于等于所述下过孔的最大内径；第一电极层，位于所述绝缘层的所述上过孔中，所述第一电极层通过所述下过孔与所述有源层连接；第二电极层，位于所述绝缘层上，并通过所述第二过孔与所述有源层连接。
根据本发明的又一个方面，还提供一种薄膜晶体管的制作方法，包括：有源层；在所述有源层上形成包括第一过孔及第二过孔的绝缘层，所述第一过孔包括：下过孔，靠近所述有源层；上过孔，与所述下过孔相接，所述上过孔的最小内径大于等于所述下过孔的最大内径；形成第一电极层及第二电极层，所述第一电极层位于所述绝缘层的所述上过孔中，所述第一电极层通过所述下过孔与所述有源层连接，所述第二电极层位于所述绝缘层上，通过所述第二过孔与所述有源层连接。
根据本发明的另一个方面，还提供一种阵列基板，包括：基板；如上所述的薄膜晶体管，位于所述基板上；覆盖所述薄膜晶体管的所述第二电极层的第三绝缘层，所述第三绝缘层包括第三过孔；位于所述第三绝缘层上的像素电极，所述像素电极通过所述第三过孔与所述薄膜晶体管的第二电极层电性接触。
根据本发明的另一个方面，还提供一种显示装置，包括如上所述的阵列基板。
与现有技术相比，本发明通过将薄膜晶体管的第一电极层和第二电极层错开，以具有如下优势：
1)在制程时可以增加第一电极层和第二电极层的走线宽度，降低第一电极层和第二电极层在第一过孔和第二过孔中的爬坡断线的风险；
2)在制程时可以增加第二电极层的走线宽度，进而增加第二电极层和像素电极的接触面积，降低像素电极在第三过孔中的爬坡断线的风险；
3)在制程时无需考虑第一电极层和第二电极层之间的间距，降低第一电极层和第二电极层短接的风险；以及
4)减少第一电极层和第二电极层因制程工艺能力导致不良，提高高分辨率显示产品的良率。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1示出了现有技术的阵列基板的截面图。
图2示出根据本发明第一实施例的薄膜晶体管的截面图。
图3示出根据本发明第二实施例的薄膜晶体管的截面图。
图4示出根据本发明第三实施例的薄膜晶体管的截面图。
图5示出根据本发明第四实施例的薄膜晶体管的截面图。
图6示出根据本发明第五实施例的薄膜晶体管的截面图。
图7至图11示出根据本发明实施例的薄膜晶体管的制作方法的示意图。
图12示出根据本发明实施例的阵列基板的截面图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
本发明的附图仅用于示意相对位置关系，附图中元件的大小并不代表实际大小的比例关系。
为了解决现有技术中显示产品良率降低的问题，本发明提供一种薄膜晶体管包括：有源层、绝缘层、第一电极层及第二电极层。绝缘层位于有源层上，绝缘层包括第一过孔及第二过孔。第一过孔包括：下过孔和上过孔。下过孔靠近有源层。上过孔与下过孔相接，上过孔的最小内径大于等于下过孔的最大内径。第一电极层位于绝缘层的上过孔中，第一电极层通过下过孔与有源层连接。第二电极层位于绝缘层上，并通过第二过孔与有源层连接。
下面分别结合图2至图6描述本发明提供的薄膜晶体管的多个实施例。
第一实施例
首先参见图2，图2示出根据本发明第一实施例的薄膜晶体管200的截面图。薄膜晶体管200包括有源层220、绝缘层230、第一电极层240及第二电极层250。在本实施例中，薄膜晶体管200还包括栅电极层260。
有源层220为半导体层，可经由晶化及掺杂等制程形成。绝缘层230位于有源层220上。在本实施例中，绝缘层230包括依次位于有源层220上的栅绝缘层231及电极间绝缘层232。换言之，栅绝缘层231位于有源层220上。电极间绝缘层232位于栅绝缘层231和第二电极层250之间。栅电极层260位于栅绝缘层231和电极间绝缘层232之间。
具体而言，绝缘层230包括贯穿绝缘层230的第一过孔234及第二过孔235。第一过孔234包括下过孔236和上过孔237。下过孔236靠近有源层220。上过孔237与下过孔236相接。上过孔237的最小内径大于等于下过孔236的最大内径。例如，在本实施例中，下过孔236及上过孔237的内径都背向有源层220逐渐增大，因此，上过孔237的最小内径即为上过孔237的底部内径，下过孔236的最大内径即为下过孔236的顶部内径。换言之，在本实施例中，上过孔237的底部内径大于等于下过孔236顶部内径。
第一电极层240可选地为源电极层。第一电极层240位于绝缘层230的上过孔237中。第一电极层240通过下过孔236与有源层220连接。第二电极层250可选地为漏电极层。第二电极层250位于绝缘层230上，并通过第二过孔235与有源层220连接。可选地，第一电极层240和第二电极层250在同一制程步骤中形成。
具体而言，第一过孔234的上过孔237和下过孔236的相接之处位于绝缘层230内，使得第一电极层240的顶面不超过绝缘层230的顶面，使得第一电极层240和第二电极层250的位置，在薄膜晶体管200的层叠方向上错开。这样设置，在薄膜晶体管200走线较为密集时，增大第一电极层240和第二电极层250的走线宽度，尤其是增大第二电极层250的走线宽度，从而降低第一电极层240和第二电极层250在第一过孔234和第二过孔235中的爬坡断线的风险。同时，第一电极层240和第二电极层250不会由于走线宽度过大而短接。
第二实施例
参见图3，图3示出根据本发明第二实施例的薄膜晶体管300的截面图。图3所示的薄膜晶体管300与图2所示的薄膜晶体管200结构类似，与薄膜晶体管200不同是，电极间绝缘层包括第一绝缘层332A和位于第一绝缘层332A上的第二绝缘层332B。
在第二实施例中，第一过孔334的下过孔336位于第一绝缘层332A。第一过孔334的上过孔337位于第二绝缘层332B。换言之，下过孔336和上过孔337的相接之处就是第一绝缘层332A和第二绝缘层332B的接触界面。第一电极层340位于第一绝缘层332A和第二绝缘层332B之间。具体而言，第一电极层340位于第一绝缘层332A和第二绝缘层332B之间指的是各层之间的层叠关系。第一电极层340的底面与第一绝缘层332A和第二绝缘层332B的接触界面齐平，第一电极层340的顶面低于第二绝缘层332B的顶面。具体而言，尽管图中，第一电极层340与下过孔336中金属材料以同样的样式填充，但在本发明中所述的第一电极层340不包括下过孔336中的金属材料，以同样的样式填充仅表示下过孔336中的金属材料与第一电极层340的金属材料相同，并在同一步骤中形成，其起到连接第一电极层340和有源层320的作用。同样的，在本发明中，所述的第一电极层350也不包括第二过孔335中的金属材料。
第三实施例
参见图4，图4示出根据本发明第三实施例的薄膜晶体管300A的截面图。图4所示的薄膜晶体管300A与图3所示的薄膜晶体管300结构类似，与薄膜晶体管300不同是，第一过孔234的上过孔337A和下过孔336A的相接之处位于第二绝缘层332B内。第一电极层340的底面高于第一绝缘层332A和第二绝缘层332B的接触界面，第一电极层340的顶面低于第二绝缘层332B的顶面。
第四实施例
参见图5，图5示出根据本发明第四实施例的薄膜晶体管300B的截面图。图5所示的薄膜晶体管300B与图3所示的薄膜晶体管300结构类似，与薄膜晶体管300不同是，第一过孔334的上过孔337B和下过孔336B的相接之处位于第一绝缘层332A内。第一电极层340的底面低于第一绝缘层332A和第二绝缘层332B的接触界面，第一电极层340的顶面低于第二绝缘层332B的顶面。
第五实施例
参见图6，图6示出根据本发明第五实施例的薄膜晶体管400的截面图。6所示的薄膜晶体管400与图3所示的薄膜晶体管300结构类似，与薄膜晶体管300不同是，第一过孔434的上过孔437的内径在薄膜晶体管400的层叠方向上大致相等。第一过孔434的下过孔436的内径背向有源层420逐渐增大。在图6所示的实施例中，下过孔436和上过孔437的相接之处就是第一绝缘层432A和第二绝缘层432B的接触界面。第一电极层440的底面与第一绝缘层432A和第二绝缘层432B的接触界面齐平，第一电极层440的顶面低于第二绝缘层432B的顶面。
在本实施例中，第一电极层440和第二电极层450优选地，在同一制程步骤中形成。备选地，第一电极层440和第二电极层450也可在不同的制程步骤中形成。
上述图2至图6仅仅是示意性地示出本发明的多个实施例，本发明提供的薄膜晶体管并非以此为限，本领域技术人员还可以实现更多的变化例。本发明提供的薄膜晶体管例如可以是顶栅型、底栅型、双栅极型、单栅极型等。上述图2至图5所示实施例中，本发明提供的薄膜晶体管的第一过孔的上过孔和下过孔可在同一制程步骤中形成，第一电极层和第二电极层也可在同一制程步骤中形成，且第一过孔在制程时，可以无需考虑绝缘层的层数、绝缘层中各层的位置，只要形成的第一过孔使得第一电极层位于绝缘层内即可。而上述图6所示的实施例中，本发明提供的薄膜晶体管的第一过孔的上过孔和下过孔可在不同的制程步骤中形成，且第一电极层和第二电极层也可在不同的制程步骤中形成。本领域技术人员还可以实现更多的变化例，这些变化都在本发明的保护范围内，在此不予赘述。
下面结合图7至图11描述根据本发明提供的薄膜晶体管的制造方法。以第一实施例的薄膜晶体管200为例。
首先参见图7，首先形成有源层220。在有源层220上形成包括栅绝缘层231和电极间绝缘层232的绝缘层230。具体而言，可以按如下步骤形成绝缘层230：
首先，在有源层220上形成栅绝缘层231。然后，在栅绝缘层231上形成电极间绝缘层232。在本实施例中，在形成栅绝缘层231的步骤和形成电极间绝缘层232的步骤之间还包括形成栅电极层260的步骤。栅电极层260形成在栅绝缘层231上，所述栅电极层260位于栅绝缘层231和电极间绝缘层232之间。
可选地，形成电极间绝缘层的步骤包括形成第一绝缘层及在第一绝缘层上形成第二绝缘层。
然后参见图8，在绝缘层230上涂布光刻胶700。采用半色调掩模600对光刻胶700进行曝光、显影。半色调掩模600包括不透光区域610、透光区域620、及半透光区域630。透光区域620对应下过孔(如图10标记236)和第二过孔(如图10标记235)的区域。半透光区域630对应上过孔(如图10标记237)内除下过孔(如图10标记236)之外的区域。
继续参见图9，刻蚀光刻胶700，形成对应半色调掩模不透光区域的光刻胶完全保留区域710、对应透光区域的光刻胶不保留区域720及对应半透光区域的光刻胶半保留区域730。相应地，光刻胶不保留区域720对应下过孔和第二过孔的区域，光刻胶半保留区域730对应上过孔内除下过孔之外的区域。
继续参见图10，刻蚀绝缘层230以在绝缘层230上同时形成第一过孔234和第二过孔235。第一过孔234包括靠近有源层220的下过孔236及与下过孔236相接的上过孔237。上过孔237的最小内径大于等于下过孔236的最大内径。下过孔236及上过孔237的内径都背向有源层220逐渐增大。
参见图11，形成第一电极层240及第二电极层250。可选地，第一电极层240及第二电极层250同步形成。可选地，第一电极层240为源电极层，第二电极层250为漏电极层。
第一电极层240位于绝缘层230的上过孔237中。第一电极层240通过下过孔236与有源层220连接。第二电极层250位于绝缘层230上，通过第二过孔235与有源层220连接。
上述图7至图11仅仅是示例性的说明本发明提供的薄膜晶体管的制作方法，本领域技术人员还可以实现更多的变化例。具体而言，图7至图11示出第一过孔的上过孔和下过孔同步形成的实施例，本领域技术人员还可以提供第一过孔的上过孔和下过孔分步形成的实施例。
具体而言，在第一过孔的上过孔和下过孔分步形成的实施例中，在提供有源层后，可以包括如下步骤：
在有源层上形成第一绝缘层。在第一绝缘层上形成下过孔。在第一绝缘层上形成第二绝缘层。在第二绝缘层上形成上过孔，并在电极间绝缘层上形成第二过孔。
具体而言，可以利用湿法刻蚀形成下过孔、干法刻蚀形成上过孔，再湿法刻蚀形成第二过孔的方式来分步形成上述第一过孔和第二过孔，上述第一过孔和第二过孔。利用分步方式形成的第一过孔和第二过孔可以参见图6。第一过孔434的上过孔437的内径在薄膜晶体管400的层叠方向上大致相等。第一过孔434的下过孔436的内径背向有源层420逐渐增大。在第一过孔的上过孔和下过孔分步形成的实施例中，优选地，第一电极层及第二电极层可以同步形成。备选地，第一电极层及第二电极层可以分步形成。
以上仅仅是示意性地描述本发明提供的薄膜晶体管的制作方法，本领域技术人员还可以实现更多的变化例，这些变化方式都在本发明的保护范围之内，在此不赘述。
下面结合图12描述本发明提供的阵列基板。图12示出根据本发明实施例的阵列基板500的截面图。阵列基板500包括基板510、薄膜晶体管520、第三绝缘层及像素电极560。在本实施例中，阵列基板500还包括公共电极层540。
基板510可选地为玻璃基板。薄膜晶体管520位于基板510上，且可以是上述图2至图6所示的任一种薄膜晶体管。第三绝缘层位于薄膜晶体管520上，并覆盖薄膜晶体管520的第二电极层522。在本实施例中，第三绝缘层包括绝缘层530及绝缘层550。绝缘层530位于薄膜晶体管520上。绝缘层550位于绝缘层530和像素电极560之间。公共电极层540位于绝缘层530和绝缘层550之间。
像素电极560位于第三绝缘层上。像素电极560通过第三过孔570与薄膜晶体管520的第二电极层522电性接触。薄膜晶体管520的第二电极层522可选地为漏电极层。
由于薄膜晶体管520的第一电极层521和第二电极层522错开设置，因此，当阵列基板500走线密集时，可以增加第二电极层522的走线宽度，进而增加第二电极层522和像素电极560的接触面积，降低像素电极560在第三过孔570中的爬坡断线的风险。
阵列基板500还可以包括位于基板510上的多条栅极线及多条数据线。多条数据线与多个栅极线绝缘交叉。栅极线可与薄膜晶体管520的栅电极层为同层结构。数据线可与薄膜晶体管520的第一电极层521为同层结构。
图12仅仅是示意性地描述本发明提供的阵列基板500，本领域技术人员还可以实现更多的变化例。例如，其余各层的添加或省略，这些变化方式都在本发明的保护范围之内，在此不赘述。
根据本发明的又一方面，还提供一种包括上述阵列基板的显示装置。以采用液晶技术的显示装置为例，进行描述。显示装置包括阵列基板、彩膜基板及位于阵列基板和彩膜基板之间的液晶分子。阵列基板上还可以形成有栅极线和数据线。多条栅极线及多条数据线正交设置，多条栅极线及多条数据线围成的区域限定像素区。彩膜基板上设置有黑矩阵。黑矩阵具有对应多个像素区的开口，各开口内设置有色阻材料。本发明提供的显示装置可以缓解阵列基板上线路断线或短接的风险。本发明对于高分辨率的显示装置(阵列基板上线路密集)，技术效果尤为明显。
本领域技术人员理解，上述采用液晶技术的显示装置仅仅是本发明的一个实施例，本领域技术人员还可以采用有机发光显示等显示技术来实现，这些变化方式都在本分发明的保护范围之内，在此不予赘述。
与现有技术相比，本发明利用第一过孔中不同内径的上过孔和下过孔将薄膜晶体管的第一电极层和第二电极层错开，以具有如下优势：
1)在制程时可以增加第一电极层和第二电极层的走线宽度，降低第一电极层和第二电极层在第一过孔和第二过孔中的爬坡断线的风险；
2)在制程时可以增加第二电极层的走线宽度，进而增加第二电极层和像素电极的接触面积，降低像素电极在第三过孔中的爬坡断线的风险；
3)在制程时无需考虑第一电极层和第二电极层之间的间距，降低第一电极层和第二电极层短接的风险；以及
4)减少第一电极层和第二电极层因制程工艺能力导致不良，提高高分辨率显示产品的良率。
以上具体地示出和描述了本发明的示例性实施方式。应该理解，本发明不限于所公开的实施方式，相反，本发明意图涵盖包含在所附权利要求范围内的各种修改和等效置换。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
有源层；
绝缘层，位于所述有源层上，所述绝缘层包括第一过孔及第二过孔，所述第一过孔包括靠近所述有源层的下过孔以及与所述下过孔相接的上过孔，所述上过孔的最小内径大于等于所述下过孔的最大内径；
第一电极层，位于所述绝缘层的所述上过孔中，所述第一电极层通过所述下过孔与所述有源层连接；
第二电极层，位于所述绝缘层上，并通过所述第二过孔与所述有源层连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层包括：
栅绝缘层，位于所述有源层上，
电极间绝缘层，位于所述栅绝缘层和所述第二电极层之间；
所述薄膜晶体管还包括：
栅电极层，位于所述栅绝缘层和所述电极间绝缘层之间。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述电极间绝缘层包括第一绝缘层和位于所述第一绝缘层上的第二绝缘层，所述下过孔位于所述第一绝缘层，所述上过孔位于所述第二绝缘层，所述第一电极层位于所述第一绝缘层和所述第二绝缘层之间。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极层为源电极层，所述第二电极层为漏电极层。
5.一种薄膜晶体管的制作方法，其特征在于，包括：
形成有源层；
在所述有源层上形成包括第一过孔及第二过孔的绝缘层，所述第一过孔包括：
下过孔，靠近所述有源层；
上过孔，与所述下过孔相接，所述上过孔的最小内径大于等于所述下过孔的最大内径；
形成第一电极层及第二电极层，所述第一电极层位于所述绝缘层的所述上过孔中，所述第一电极层通过所述下过孔与所述有源层连接，所述第二电极层位于所述绝缘层上，通过所述第二过孔与所述有源层连接。
6.根据权利要求5所述的制作方法，其特征在于，在所述有源层上形成包括第一过孔及第二过孔的绝缘层的步骤包括：
在所述绝缘层上涂布光刻胶；
采用半色调掩模对光刻胶进行曝光、显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶不保留区域对应所述下过孔和所述第二过孔的区域，所述光刻胶半保留区域对应所述上过孔内除所述下过孔之外的区域；
刻蚀所述绝缘层，以在所述绝缘层上同时形成所述第一过孔和所述第二过孔。
7.根据权利要求5所述的制作方法，其特征在于，所述绝缘层包括栅绝缘层和电极间绝缘层，在所述有源层上形成绝缘层的步骤还包括：
在所述有源层上形成栅绝缘层，
在所述栅绝缘层上形成电极间绝缘层，所述电极间绝缘层位于所述栅绝缘层和所述第二电极层之间；
形成栅绝缘层的步骤和形成电极间绝缘层的步骤之间还包括：
在所述栅绝缘层上形成栅电极层，所述栅电极层位于所述栅绝缘层和所述电极间绝缘层之间。
8.根据权利要求7所述的制作方法，其特征在于，所述电极间绝缘层包括第一绝缘层及位于所述第一绝缘层上的第二绝缘层。
9.根据权利要求8所述的制作方法，其特征在于，在所述有源层上形成包括第一过孔及第二过孔的绝缘层的步骤包括：
在所述有源层上形成所述第一绝缘层；
在所述第一绝缘层上形成所述下过孔；
在所述第一绝缘层上形成所述第二绝缘层；
在所述第二绝缘层上形成所述上过孔，并在所述电极间绝缘层上形成所述第二过孔。
10.根据权利要求5至9任一项所述的制作方法，其特征在于，所述第一电极层及第二电极层同步形成。
11.根据权利要求5至9任一项所述的制作方法，其特征在于，所述第一电极层及第二电极层分步形成。
12.根据权利要求5至9所述的制作方法，其特征在于，所述第一电极层为源电极层，所述第二电极层为漏电极层。
13.一种阵列基板，其特征在于，包括：
基板；
如权利要求1至4任一项所述的薄膜晶体管，位于所述基板上；
覆盖所述薄膜晶体管的所述第二电极层的第三绝缘层，所述第三绝缘层包括第三过孔；
位于所述第三绝缘层上的像素电极，所述像素电极通过所述第三过孔与所述薄膜晶体管的第二电极层电性接触。
14.根据权利要求13所述的阵列基板，其特征在于，包括：
多条栅极线，位于所述基板上；
多条数据线，位于所述基板上，与多个栅极线绝缘交叉，多条所述数据线与所述薄膜晶体管的第一电极层为同层结构。
15.一种显示装置，其特征在于，包括如权利要求13或14所述的阵列基板。
CN201610378071.4A 2016-05-31 2016-05-31 薄膜晶体管及其制作方法、阵列基板及显示装置 Active CN105826397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610378071.4A CN105826397B (zh) 2016-05-31 2016-05-31 薄膜晶体管及其制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610378071.4A CN105826397B (zh) 2016-05-31 2016-05-31 薄膜晶体管及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105826397A true CN105826397A (zh) 2016-08-03
CN105826397B CN105826397B (zh) 2019-08-13

Family

ID=56532526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610378071.4A Active CN105826397B (zh) 2016-05-31 2016-05-31 薄膜晶体管及其制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN105826397B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186228A (ja) * 2002-11-29 2004-07-02 Seiko Epson Corp 半導体装置の製造方法
JP2004349451A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
US8749069B2 (en) * 2004-05-24 2014-06-10 Samsung Display Co., Ltd. Semiconductor device and method of fabricating the same
CN104716196A (zh) * 2015-03-18 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186228A (ja) * 2002-11-29 2004-07-02 Seiko Epson Corp 半導体装置の製造方法
JP2004349451A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
US8749069B2 (en) * 2004-05-24 2014-06-10 Samsung Display Co., Ltd. Semiconductor device and method of fabricating the same
CN104716196A (zh) * 2015-03-18 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Also Published As

Publication number Publication date
CN105826397B (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
CN109037235B (zh) 阵列基板及其制作方法
US20200203455A1 (en) Array substrate and method for manufacturing array substrate
CN106098726A (zh) 有机发光显示设备和制造有机发光显示设备的方法
CN107170758A (zh) 柔性显示基板及其制作方法、显示装置
CN105097839B (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
CN108281468A (zh) 一种显示基板的制造方法、显示基板、显示装置
US10943984B2 (en) Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device
CN102306650A (zh) 像素结构及其制作方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
CN106932984A (zh) 薄膜晶体管基板及其制造方法
CN105990398A (zh) 有机发光二极管显示器及其制造方法
CN103000693A (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN109037236B (zh) 透明显示面板及其制造方法
CN107564922A (zh) 阵列基板及其制造方法、显示装置
CN111081140B (zh) 显示面板及显示面板制作方法
CN105826397A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN101295721B (zh) 显示面板的像素结构及其制作方法
TW201601295A (zh) 顯示器件的陣列基板及其製備方法
US20200144312A1 (en) Thin Film Transistor and Manufacture Method Thereof, Array Substrate and Manufacture Method Thereof
CN109659310A (zh) 像素结构以及像素结构的制作方法
CN110176444B (zh) 一种阵列基板及其形成方法以及显示面板
CN108666350A (zh) 显示面板
CN114335015A (zh) 显示装置及显示装置的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant