CN110176444B - 一种阵列基板及其形成方法以及显示面板 - Google Patents

一种阵列基板及其形成方法以及显示面板 Download PDF

Info

Publication number
CN110176444B
CN110176444B CN201910487173.3A CN201910487173A CN110176444B CN 110176444 B CN110176444 B CN 110176444B CN 201910487173 A CN201910487173 A CN 201910487173A CN 110176444 B CN110176444 B CN 110176444B
Authority
CN
China
Prior art keywords
conductive layer
layer
array substrate
forming
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910487173.3A
Other languages
English (en)
Other versions
CN110176444A (zh
Inventor
周秀峰
伍黄尧
赖国昌
周洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201910487173.3A priority Critical patent/CN110176444B/zh
Publication of CN110176444A publication Critical patent/CN110176444A/zh
Application granted granted Critical
Publication of CN110176444B publication Critical patent/CN110176444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板的其制作方法，包括：形成第一导电层，图案化第一导电层，形成多个第一器件部和多个连接部，多个连接部将多个第一器件部相互连接在一起；在图案化的第一导电层上层形成绝缘层，图案化绝缘层形成断开孔，断开孔位于连接部上；在图案化的绝缘层上层形成第二导电层，第二导电层还形成在断开孔中；图案化第二导电层，形成多个第二器件部，同时去除断开孔中的第二导电层和断开孔下的连接部。在本发明中，在形成位于多个第一器件部的同时，还形成多个将第一器件部相互连接在一起的连接部，使得多个第一器件部都是同一电位，不存在压差，不会发生彼此间的静电放电，避免了第一器件部的静电损伤。

Description

一种阵列基板及其形成方法以及显示面板
【技术领域】
本发明涉及显示技术领域，尤其涉及一种阵列基板及其形成方法，还涉及包含该阵列基板的显示面板。
【背景技术】
液晶显示面板、有机发光显示面板都是常见的显示装置，都包括有阵列基板，阵列基板设置有由多层导电层层叠组成的器件，比如薄膜晶体管或者电容等器件。在阵列基板的制造流程中，经常会出现静电损伤的情况，如同一导电层的各器件部因是相互独立的，其积累的静电量不同而造成电压不同，从而造成相互之间放电的击伤。
【发明内容】
有鉴于此，本发明提供一种阵列基板的制作方法，包括：形成第一导电层，图案化所述第一导电层，形成多个第一器件部和多个连接部，所述多个连接部将所述多个第一器件部相互连接在一起；在所述图案化的第一导电层上层形成绝缘层，图案化所述绝缘层形成断开孔，所述断开孔位于所述连接部上；在所述图案化的绝缘层上层形成第二导电层，所述第二导电层还形成在所述断开孔中；图案化所述第二导电层，形成多个第二器件部，同时去除所述断开孔中的第二导电层和所述断开孔下的连接部。
本发明还提供一种阵列基板，包括：第一导电层，所述第一导电层包括多个第一器件部，所述多个第一器件部之间包括断开部分；位于所述第一导电层上的绝缘层，所述绝缘层内包括断开孔；位于所述绝缘层上的第二导电层，所述第二导电层包括多个第二器件部；位于所述第二导电层上的平坦化层，所述平坦化层覆盖所述第二导电层并且覆盖并填充所述断开孔和所述多个第一器件部之间的断开部分。本发明还提供包括上述阵列基板的显示面板。
本发明提供的阵列基板及其形成方法，以及包括该阵列基板的显示面板，其在形成位于第一导电层的多个第一器件部的同时，还形成多个将第一器件部相互连接在一起的连接部，使得多个第一器件部都是同一电位，不存在电位差，不会发生彼此间的静电放电，避免了第一器件部的静电损伤，提高了阵列基板的制程良率。并且在刻蚀第一器件部的同时形成连接部，然后通过在刻蚀图案化第二导电层时将连接部刻蚀去除，没有增加单独的工艺制程。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的阵列基板的制作方法的步骤图；
图2为阵列基板的示意图；
图3为本发明实施例的步骤1中图案化的第一导电层的俯视图；
图5为本发明实施例的步骤2中膜层结构的俯视图；
图6为图5中沿BB'截面的剖面结构示意图；
图7为本发明实施例的步骤3中形成第二导电层的示意图；
图8为本发明实施例的步骤4中图案化第二导电层的示意图；
图9为本发明实施例的图案化第二导电层后并去除了光刻胶层的膜层结构的俯视图；
图10为本发明另一实施例的步骤1中形成第一导电层的示意图；
图11为本发明另一实施例的步骤3中形成第二导电层的示意图；
图12为本发明另一实施例的步骤4中图案化第二导电层的示意图；
图13为本发明再一实施例的步骤1中形成第一导电层的示意图；
图14为图13中沿CC'截面的剖面结构示意图；
图15为本发明再一实施例的步骤2中图案化绝缘层后的俯视图；
图16为图15中沿DD'截面的剖面结构示意图；
图17为本发明再一实施例的步骤3中形成第二导电层的示意图；
图18为本发明再一实施例的步骤4中图案化的第二导电层的俯视图；
图19为图18中沿EE'截面的剖面结构示意图；
图20为形成平坦化层的示意图；
图21为形成半导体层的和示意图；
图22为图21中沿FF'截面的剖面结构示意图；
图23为本发明提供的阵列基板的示意图；
图24为本发明提供的显示面板的示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
请参考图1，为本发明实施例提供的阵列基板的制作方法的步骤图，阵列基板的制作方法包括步骤1～步骤4，同时请参考图2至图9，图2为阵列基板的示意图，图3至图9为制作方法各步骤中膜层结构的俯视图或剖面结构示意图。
阵列基板是显示面板的重要组成部分，如图2所示，阵列基板10包括显示区域11和围绕显示区域11的周边区域12，显示区域11设置有信号驱动线，比如栅极布线和源极布线，还设置有像素单元，周边区域12设置有周边驱动电路。根据显示面板的不同，显示材料层不同，像素单元可以是液晶像素单元，也可以是有机发光显示单元或者电子墨水显示单元等。周边区域12设置的周边驱动电路将显示控制信号传输至显示区域11的信号驱动线，信号驱动线再将显示信号传输至对应的像素单元，控制像素单元上的显示材料层进行显示。以下，以阵列基板10周边区域12的驱动电路部分的形成步骤为例，对本发明提供的阵列基板的制作方法进行详细说明。
参考图1，本发明实施例提供的阵列基板的制作方法包括：
步骤1，形成第一导电层，图案化第一导电层，形成多个第一器件部和多个连接部，多个连接部将多个第一器件部相互连接在一起；
步骤2，在图案化的第一导电层上层形成绝缘层，图案化绝缘层形成断开孔，断开孔位于连接部上；
步骤3，在图案化的绝缘层上层形成第二导电层，第二导电层还形成在断开孔中；
步骤4，图案化第二导电层，形成多个第二器件部，同时去除断开孔中的第二导电层和断开孔下的连接部。
具体地，请参考图3和图4，图3为步骤1中图案化的第一导电层的俯视图，图4为图3中沿AA'截面的剖面结构示意图。在步骤1中，在基板100上形成第一导电层13，该第一导电层13包括多个第一器件部131，第一器件部11为阵列基板10的周边驱动电路的组成部分，周边驱动电路包括有薄膜晶体管、电容和布线等器件，第一器件部131为该薄膜晶体管、电容等器件或布线的组成部分。第一导电层13还包括多个连接部132，多个连接部132将多个第一器件部131相互连接在一起。需要特别说明的是，连接部132和第一器件部131都属于第一导电层13，附图中只是为了显示清楚而使用了不同的填充图案，在附图中，第一器件部131为斜线图案填充，连接部132用黑点白底图案填充。
步骤2的具体内容请参考图5和图6，图5为步骤2中膜层结构的俯视图，图6为图5中沿BB'截面的剖面结构示意图。在第一导电层13的上层形成绝缘层14，该绝缘层14覆盖位于下层的多个连接部132和多个第一器件部131。然后图案化该在绝缘层14，在绝缘层14内形成多个断开孔141，该多个断开孔141分别位于多个连接部132的上方，将该多个连接部132完全暴露出来，即每个连接部132的上方都通过一个断开孔141被暴露出来。
步骤3的具体内容请参考图7，图7为步骤3中形成第二导电层的示意图。在图案化的绝缘层14的上层形成第二导电层15，因为图案化的绝缘层14内形成有多个断开孔141，所以第二导电层15还形成在多个断开孔141中，通过断开孔141和位于下层的连接部132连接。
步骤4的具体内容请参考图8，图8为步骤4中图案化第二导电层的示意图。在第二导电层15上形成光刻胶层16，对该光刻胶层16进行曝光显影图案化，图案化后的光刻胶层16遮挡多个第二器件部151并露出断开孔141上的第二导电层。然后以该图案化后的光刻胶层16为掩膜刻蚀第二导电层15，被光刻胶层16遮挡的部分被保留，形成多个第二器件部151，没有光刻胶层16遮挡的部分，包括断开孔141所在位置在内，其上的第二导电层15都被刻蚀掉，接着还向下刻蚀，刻蚀掉位于断开孔141内部的第二导电层15和断开孔141下部暴露的连接部132。最后，去除该图案化后的光刻胶层16。请参考图9，为图案化第二导电层后并去除了光刻胶层的膜层结构的俯视图，如图所示，图案化的第二导电层15包括多个第二器件部151，第一器件部151可以周边驱动电路的薄膜晶体管、电容或者布线等器件的组成部分。
在现有技术中，第一导电层的多个器件部是相互独立的，在制程步骤中，独立的器件部如果积累了静电，会向其他器件部放电击伤其他器件部，造成静电损伤。在本发明实施例提供的阵列基板的制作方法中，在形成位于第一导电层的多个第一器件部的同时，还形成多个将第一器件部相互连接在一起的连接部，使得多个第一器件部都是同一电位，不存在电位差，不会发生彼此间的静电放电，避免了第一器件部的静电损伤，提高了阵列基板的制程良率。并且本发明实施例提供的阵列基板的制作方法，在刻蚀第一器件部的同时形成连接部，然后通过在刻蚀图案化第二导电层时将连接部刻蚀去除，没有增加单独的工艺制程，工艺简单。
可选地，该第一导电层为栅极金属层，第二导电层为源极金属层。栅极金属层的第一器件部可以为薄膜晶体管的栅极、栅极布线或者为薄膜电容的下极板，源极金属层的第二器件部可以为薄膜晶体管的源极、源极布线，或者为薄膜电容的上极板。
请参考图10至图12，为本发明另一实施方式的示意图，第一器件部为周边驱动电路的薄膜电容的下极板，第二器件部为周边驱动电路的薄膜电容的上极板，需要说明的是，连接部和第一器件部都属于第一导电层，附图中只是为了显示清楚而使用了不同的填充图案，在附图中，第一器件部为斜线图案填充，连接部用黑点白底图案填充。参考图10，在步骤1中，在基板200上形成第一导电层，图案化该第一导电层，形成多个第一器件部231和233，以及多个连接部232，多个连接部232将多个第一器件部231、233相互连接在一起，其中一个第一器件部231为薄膜电容的下极板，另一个第一器件部233可以为周边驱动电路的其他部件。步骤2，在图案化的第一导电层上层形成绝缘层24，图案化绝缘层24形成断开孔241，断开孔241位于连接部232上，将连接部232暴露出来。参考图11，步骤3，在图案化的绝缘层24上层形成第二导电层25，第二导电层25还形成在断开孔241中。请参考图12，步骤4，图案化第二导电层25，形成多个第二器件部251和252，同时去除断开孔241中的第二导电层和断开孔241下的连接部232。其中，第二器件部251为薄膜电容的上极板，第二器件部251、第一器件部231和两者之间的绝缘层24部分形成了薄膜电容。
薄膜电容的极板因面积较大比如容易积累静电，在本发明另一实施方式中，将第一导电层的多个薄膜电容的下极板和其他部件连接在一起，使得多个薄膜电容的下极板和其他部件都是同一电位，不存在电位差，不会发生彼此间的静电放电，避免了器件的损伤。并且，在本发明另一实施方式提供的阵列基板的制作方法中，在形成位于第一导电层的薄膜电容的下极板的同时形成多个连接部，多个连接部将薄膜电容的下极板和其他器件部连接在一起保持同一电位，然后在刻蚀图案化第二导电层时将连接部刻蚀去除，没有增加单独的工艺制程，工艺简单。
请参考图2、图13至图19，图13至图19为本发明再一实施方式的阵列基板制作步骤中各膜层结构的示意图。在本发明再一实施方式中，第一器件部是显示区域11内的栅极布线和薄膜晶体管的栅电极，第二器件部为显示区域11内源极布线和薄膜晶体管的源漏电极，需要说明的是，连接部和第一器件部都属于第一导电层，附图中只是为了显示清楚而使用了不同的填充图案，在附图中，第一器件部为斜线图案填充，连接部用黑点白底图案填充。步骤1，具体地，请参考图13和图14，图13为显示区域11内第一导电层的俯视图，图14为图13中沿CC'截面的剖面结构示意图，在步骤1中，在基板300上形成第一导电层，图案化第一导电层，形成多个第一器件部331、332和多个连接部333，第一器件部331为栅极布线，第一器件部332为栅电极，栅电极和栅极布线是连接在一起的。多个连接部333将多个第一器件部相互连接在一起，具体的，连接部333将相邻的栅极布线连接在一起。接下来，请参考图15和图16，图15为图案化绝缘层后的俯视图，图16为图15中沿DD'截面的剖面结构示意图。在步骤2中，在图案化的第一导电层上层形成绝缘层34，图案化绝缘层34形成断开孔341，断开孔341位于连接部333上，将连接部333暴露出来。接下来请参考图17，为形成第二导电层的示意图，在步骤3中，在图案化的绝缘层34上层形成第二导电层35，第二导电层35还形成在断开孔341中，第二导电层35为源极金属层。请参考图18和图19，图18为图案化的第二导电层的俯视图，图19为图18中沿EE'截面的剖面结构示意图，在步骤4中，图案化第二导电层35，形成多个第二器件部，同时去除断开孔341中的第二导电层35和断开孔下341的连接部333。第二器件部包括源极布线351、源电极352和漏电极353。
阵列基板显示区域的栅极金属层包括排列有多条相互平行栅极布线，栅极布线的面积大容易积累静电并对其他部件进行放电，在本发明再一实施方式中，将第一导电层的多条栅极布线通过连接部连接在一起，栅电极又和栅极布线连接在一起，使得显示区域栅极金属层的多个第一器件都是同一电位，不存在电位差，不会发生彼此间的静电放电，避免了器件的损伤。并且，显示区域的栅极布线是和周边区域的驱动电路连接的，周边区域的驱动电路通过本发明实施例提供的阵列基板的制造方法中所示，第一金属层的多个第一器件和连接部连接为同一电位，即显示区域和周边区域的第一金属层的多个第一器件都连接为同一电位，显示区域和周边区域的多个第一器件不会相互放电，避免了器件的损伤。再者，在本发明再一实施方式提供的阵列基板的制作方法中，在形成位于第一导电层的栅极布线的同时形成多个连接部，多个连接部将多条栅极布线连接在一起保持同一电位，然后在刻蚀图案化源极金属层时将连接部刻蚀去除，没有增加单独的工艺制程，工艺简单。
可选地，在步骤2中，在图案化绝缘层形成断开孔时还形成连接孔，请参考图6，在图案化绝缘层14形成断开孔141的同时，还形成有连接孔142，连接孔142暴露位于第一导电层的第一器件部131。在步骤3中，形成第二导电层时，第二导电层还形成在所述连接孔中，如图7所示，形成第二导电层15时，第二导电层15还沉积在连接孔142，连接孔142内的第二导电层15将第一器件部131和第二器件部151连接导通。将断开孔和连接孔放在同一工艺步骤中形成，没有增加形成断开孔的单独的工艺步骤，节省工艺流程。
可选地，在图案化第二导电层后还包括形成平坦化层的工艺步骤。请参考图20，如图所示，在图案化第二导电层形成第二器件部151后，在图案化第二导电层上形成平坦化层17，平坦化层17的材料在固化以前具有流动性，可以覆盖并填充断开孔141，形成一个平坦的层面，为后续其他膜层，比如公共电极层或者像素电极层等的形成提供了一个平整的基础。
可选地，在步骤1的形成第一导电层之前，还包括形成半导体层并图案化的步骤。请参考图21和图22，图21为本发明一个实施例中半导体层和第一导电层的示意图，图22为图21中沿FF'截面的剖面结构示意图。半导体层18形成在第一导电层的下层，其可以是多晶硅层，图案化为多个硅岛，在半导体层18上还形成有绝缘层181。然后执行步骤1，形成并图案化第一导电层，形成多个第一器件部131和多个连接部132，然后以图案化的第一导电层为掩膜对半导体层18进行掺杂的。在这种情况下，连接部132的设置要避让半导体层18需要掺杂的位置。掺杂工艺中，需要用高能量的等离子去轰击半导体层18，把掺杂的离子注入到半导体层18表面，同时非常容易在第一导电层的表面积累大量的静电。在本发明实施例中，被当做半导体层掺杂掩膜层的第一导电层的多个第一器件部131被多个连接部132相互连接在一起，具有相同电位，不会相互放电，避免了第一器件部的静电损伤，提高了阵列基板的制程良率。
本发明实施例还提供一种由上述制作方法形成的阵列基板，如图23所示，阵列基板40包括设置于基板4101上的第一导电层，第一导电层包括多个第一器件部41，多个第一器件部11之间包括断开部分42。第一导电层上设置有绝缘层43，绝缘层43内设置有断开孔431。在绝缘层43上设置有第二导电层，第二导电层包括多个第二器件部44。在第二导电层上设置有平坦化层46，该平坦化层46覆盖第二导电层并且覆盖并填充断开孔431和多个第一器件部11之间的断开部分42。阵列基板40在第二导电层上还设置有像素电极或者公共电极等膜层，在图中未示出。
可选地，第一导电层为栅极金属层，第一器件部11设置于显示区域或者周边区域，可以为薄膜晶体管的栅极、栅极布线，或者为薄膜电容的下极板；第二导电层为源极金属层，第二器件部141设置于显示区域或者周边区域，可以为薄膜晶体管的源极、源极布线，或者为薄膜电容的上极板。
需要说明的是，本发明中，还可以是，在形成第一导电层时，显示区域11和周边区域12的第一导电层可以连接在一起，即将周边区域12的周边驱动电路中位于第一导电层的部分和显示区域11内的栅极布线和薄膜晶体管的栅电极先连接在一块，然后在后续的制程中断开，其他步骤和上述各实施例类似，此处不再具体描述。
本发明还提供包括上述阵列基板的显示面板，如图24所示，在阵列基板40上设置有对置基板48，在阵列基板40和对置基板48之间设置有显示材料层47，在图24所示结构中，显示面板为液晶显示面板，对置基板48为彩膜基板，显示材料层47为液晶层。根据显示面板的不同，显示材料层不同，显示材料层还可以是有机发光层或者电子墨水层等。
本发明提供的阵列基板及其形成方法，以及包括该阵列基板的显示面板，其在形成位于第一导电层的多个第一器件部的同时，还形成多个将第一器件部相互连接在一起的连接部，使得多个第一器件部都是同一电位，不存在压差，不会发生彼此间的静电放电，避免了第一器件部的静电损伤，提高了阵列基板的制程良率。并且在刻蚀第一器件部的同时形成连接部，然后通过在刻蚀图案化第二导电层时将连接部刻蚀去除，没有增加单独的工艺制程。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (11)

1.一种阵列基板的制作方法，其特征在于，包括
形成第一导电层，图案化所述第一导电层，形成多个第一器件部和多个连接部，所述多个连接部将所述多个第一器件部相互连接在一起；
在所述图案化的第一导电层上层形成绝缘层，图案化所述绝缘层形成断开孔，所述断开孔位于所述连接部上；
在所述图案化的绝缘层上层形成第二导电层，所述第二导电层还形成在所述断开孔中；
图案化所述第二导电层，形成多个第二器件部，同时去除所述断开孔中的第二导电层和所述断开孔下的连接部。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一导电层为栅极金属层，所述第二导电层为源极金属层。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述图案化所述第二导电层包括，在所述第二导电层上形成光刻胶层，对所述光刻胶层曝光显影图案化，图案化的所述光刻胶层遮挡所述多个第二器件部并露出所述断开孔上的所述第二导电层。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述图案化所述第二导电层后还包括，在所述图案化的第二导电层的上层形成平坦化层，所述平坦化层覆盖并填充所述断开孔。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，在形成所述第一导电层之前还包括形成半导体层并图案化所述半导体层的步骤。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述图案化所述第一导电层后，还包括对所述图案化的半导体层进行掺杂的步骤。
7.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述图案化所述绝缘层形成断开孔时还形成连接孔，所述连接孔位于所述第一器件上；
所述形成所述第二导电层时，所述第二导电层还形成在所述连接孔中。
8.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一器件部为薄膜晶体管的栅极、栅极布线或者为薄膜电容的下极板；所述第二器件部为薄膜晶体管的源极、源极布线，或者为薄膜电容的上极板。
9.一种应用如权利要求1所述的制作方法制作的阵列基板，其特征在于，包括：
第一导电层，所述第一导电层包括多个第一器件部，所述多个第一器件部之间包括断开部分；
位于所述第一导电层上的绝缘层，所述绝缘层内包括断开孔；
位于所述绝缘层上的第二导电层，所述第二导电层包括多个第二器件部；
位于所述第二导电层上的平坦化层，所述平坦化层覆盖所述第二导电层并且覆盖并填充所述断开孔和所述多个第一器件部之间的断开部分。
10.如权利要求9所述的阵列基板，其特征在于，包括：
所述第一导电层为栅极金属层，所述第一器件部为薄膜晶体管的栅极、栅极布线，或者为薄膜电容的下极板；
所述第二导电层为源极金属层，所述第二器件部为薄膜晶体管的源极、源极布线，或者为薄膜电容的上极板。
11.一种显示面板，包括如权利要求9或10所述的阵列基板。
CN201910487173.3A 2019-06-05 2019-06-05 一种阵列基板及其形成方法以及显示面板 Active CN110176444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910487173.3A CN110176444B (zh) 2019-06-05 2019-06-05 一种阵列基板及其形成方法以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910487173.3A CN110176444B (zh) 2019-06-05 2019-06-05 一种阵列基板及其形成方法以及显示面板

Publications (2)

Publication Number Publication Date
CN110176444A CN110176444A (zh) 2019-08-27
CN110176444B true CN110176444B (zh) 2020-12-22

Family

ID=67697980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910487173.3A Active CN110176444B (zh) 2019-06-05 2019-06-05 一种阵列基板及其形成方法以及显示面板

Country Status (1)

Country Link
CN (1) CN110176444B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430302A (zh) * 2020-04-02 2020-07-17 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546077B (zh) * 2008-03-26 2010-12-08 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法

Also Published As

Publication number Publication date
CN110176444A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
TWI453516B (zh) 畫素結構及其製作方法
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
US8493541B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN110649177A (zh) 显示面板的制备方法、显示面板及显示装置
CN109360828B (zh) 显示基板及其制造方法、显示装置
CN111258456B (zh) 显示基板及其制造方法、显示装置
CN104900633A (zh) 一种阵列基板制造方法、阵列基板和显示装置
US7768015B2 (en) Pixel structure of display panel and method of making the same
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2008066443A (ja) 半導体装置およびそれを備える液晶表示装置
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN111509008A (zh) 阵列基板及其制造方法、显示面板、显示装置
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN110176444B (zh) 一种阵列基板及其形成方法以及显示面板
JP2010097077A (ja) 表示装置及びその製造方法
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
CN100386866C (zh) 像素阵列基板的制造方法
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN101295721B (zh) 显示面板的像素结构及其制作方法
CN101562152B (zh) 主动元件阵列基板的制造方法
CN112309967B (zh) 背光模组及其制作方法
KR100848506B1 (ko) 픽셀 구조체 제조방법
CN109659310A (zh) 像素结构以及像素结构的制作方法
CN102460548B (zh) 电流驱动像素电路及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant