TWI581436B - 基板結構及其製作方法 - Google Patents

基板結構及其製作方法 Download PDF

Info

Publication number
TWI581436B
TWI581436B TW103120716A TW103120716A TWI581436B TW I581436 B TWI581436 B TW I581436B TW 103120716 A TW103120716 A TW 103120716A TW 103120716 A TW103120716 A TW 103120716A TW I581436 B TWI581436 B TW I581436B
Authority
TW
Taiwan
Prior art keywords
layer
opening
source
drain
insulating layer
Prior art date
Application number
TW103120716A
Other languages
English (en)
Other versions
TW201601313A (zh
Inventor
林冠嶧
林柏辛
舒芳安
徐振航
余宗瑋
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW103120716A priority Critical patent/TWI581436B/zh
Priority to US14/666,314 priority patent/US20150364499A1/en
Priority to CN201510129843.6A priority patent/CN105304721A/zh
Publication of TW201601313A publication Critical patent/TW201601313A/zh
Application granted granted Critical
Publication of TWI581436B publication Critical patent/TWI581436B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

基板結構及其製作方法
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種具有可彎曲特性的基板結構及其製作方法。
一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開)或絕緣(關)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的毆姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。而在習知的薄膜電晶體中，所使用的通道層材質大多為非晶矽(amorphous silicon,a-Si)或多晶矽(poly-silicon,p-Si)。
舉例來說，使用非晶矽作為通道層的薄膜電晶體(以下簡稱為非晶矽薄膜電晶體)，在製作的過程中通常會透過使用無機材料的閘絕緣層及保護層來上下覆蓋非晶矽半導體通道層。詳細來說，閘絕緣層除了覆蓋閘極之外，其亦完全覆蓋可撓性基板的配 置面；而保護層除了覆蓋非晶矽半導體通道層之外，其亦完全覆蓋閘絕緣層、源極與汲極。換言之，無機材料的閘絕緣層與保護層皆屬於全面性的膜層。由於無機材料不具有可撓曲性，因此在彎折此非晶矽薄膜電晶體時，容易有碎裂(crack)的問題產生，而導致水氣與氧氣進入於非晶矽半導體通道層中，進而影響元件的可靠度與使用壽命。
本發明提供一種基板結構及其製作方法，其可以避免習知彎折非晶矽薄膜電晶體時容易產生碎裂的問題，可具有較佳的結構可靠度。
本發明的基板結構，其包括一可撓性基板、一閘極線、一閘極、一無機絕緣層、一半導體層、一源極與一汲極、一無機保護層以及一有機絕緣層。閘極線配置於可撓性基板上。閘極電性連接閘極線且配置於可撓性基板上。無機絕緣層配置於可撓性基板上且覆蓋閘極並暴露出部分可撓性基板。半導體層配置於無機絕緣層上並與閘極對應設置。源極與汲極由無機絕緣層延伸配置於半導體層上，其中源極與汲極暴露出部分半導體層。無機保護層配置於源極與汲極上且覆蓋部分源極與部分汲極，並直接接觸源極與汲極所暴露出的半導體層。有機絕緣層配置於可撓性基板上且覆蓋源極、汲極、無機保護層以及無機絕緣層所暴露出的可撓性基板。
在本發明的一實施例中，上述的基板結構，更包括：一電容單元，配置於可撓性基板上。電容單元包括一第一導電層、一絕緣層以及一第二導電層。第一導電層與閘極屬同一膜層。絕緣層與無機絕緣層屬同一膜層。第二導電層與源極及汲極屬同一膜層。有機絕緣層覆蓋電容單元。
在本發明的一實施例中，上述的有機絕緣層具有至少一第一開口、至少一第二開口以及至少一第三開口。第一開口暴露出部分源極，而第二開口露出部分汲極，且第三開口暴露出部分第二導電層。
在本發明的一實施例中，上述的基板結構，更包括：一走線層、一有機隔離層以及一畫素電極。走線層配置於有機絕緣層上，其中走線層透過有機絕緣層的第一開口、第二開口及第三開口與源極、汲極及第二導電層電性連接。有機隔離層配置於有機絕緣層上且覆蓋有機絕緣層與走線層。有機隔離層具有至少一接觸開口，而接觸開口對應電容單元設置，且接觸開口暴露出部分走線層。畫素電極配置於有機隔離層上，其中畫素電極透過有機隔離層的接觸開口與走線層電性連接。
在本發明的一實施例中，上述的有機絕緣層具有至少一第一開口以及至少一第二開口。第一開口暴露出部分源極，而第二開口露出部分汲極。
在本發明的一實施例中，上述的基板結構更包括一走線層以及一電容單元。走線層配置於有機絕緣層上，其中走線層透 過有機絕緣層的第一開口及第二開口與源極與汲極電性連接。電容單元配置於可撓性基板上，電容單元包括一第一導電層、一絕緣層以及一第二導電層。第一導電層與閘極屬同一膜層，而絕緣層與有機絕緣層屬同一膜層，且第二導電層與走線層屬同一膜層。
在本發明的一實施例中，上述的有機絕緣層覆蓋閘極線。
在本發明的一實施例中，上述的半導體層包括一通道層以及一位於通道層上的毆姆接觸層。歐姆接觸層暴露出部分通道層。
本發明的基板結構的製作方法，其包括以下步驟。於一可撓性基板上依序形成一電性連接一閘極線的閘極、一無機絕緣材料層以及一半導體材料層。無機絕緣材料層完全覆蓋閘極與可撓性基板，而半導體材料層與閘極對應設置。形成一源極與一汲極於無機絕緣材料層上。源極與汲極由無機絕緣材料層延伸配置於半導體材料層上，且源極與汲極暴露出部分半導體材料層與部分無機絕緣材料層。移除部分被源極與汲極所暴露出的半導體材料層，而定義出一半導體層。形成一無機保護層於源極與汲極上，其中無機保護層覆蓋部分源極與部分汲極，並直接接觸半導體層。於形成無機保護層之後，移除無機絕緣材料層，而暴露出部分可撓性基板且定義出一無機絕緣層。形成一有機絕緣層於可撓性基板上，其中有機絕緣層覆蓋源極、汲極、無機保護層以及無機絕緣層所暴露出的可撓性基板。
在本發明的一實施例中，上述的形成無機保護層於源極 與汲極上的步驟包括：形成一無機保護材料層於源極與汲極上，其中無機保護材料層覆蓋源極、汲極、源極與汲極所暴露出的半導體層與部分無機絕緣材料層；以及移除部分無機保護材料層，而形成無機保護層。
在本發明的一實施例中，上述的基板結構的製作方法， 更包括：於形成閘極時，同時形成一第一導電層，其中無機絕緣材料層覆蓋第一導電層，且第一導電層與閘極屬同一膜層；於形成源極與汲極時，同時形成一第二導電層，其中第二導電層位於無機絕緣材料層上，而第二導電層與源極及汲極屬同一膜層；於移除被源極與汲極所暴露出的無機絕緣材料層時，更定義出一絕緣層，其中絕緣層位於第一導電層與第二導電層之間，且第一導電層、絕緣層以及第二導電層定義出一電容單元；以及形成有機絕緣層於可撓性基板上時，有機絕緣層覆蓋電容單元。
在本發明的一實施例中，上述的基板結構的製作方法， 更包括：於形成有機絕緣層之後，移除部分有機絕緣層，以形成至少一第一開口、至少一第二開口以及至少一第三開口，其中第一開口暴露出部分源極，而第二開口露出部分汲極，且第三開口暴露出部分第二導電層。
在本發明的一實施例中，上述的基板結構的製作方法， 更包括：移除部分有機絕緣層之後，形成一走線層於有機絕緣層上，其中走線層透過有機絕緣層的第一開口、第二開口及第三開口與源極、汲極及第二導電層電性連接；形成一有機隔離層於有 機絕緣層上且覆蓋有機絕緣層與走線層，其中有機隔離層具有至少一接觸開口，而接觸開口對應電容單元設置，且接觸開口暴露出部分走線層；以及形成一畫素電極於有機隔離層上，其中畫素電極透過有機隔離層的接觸開口與走線層電性連接。
在本發明的一實施例中，上述的基板結構的製作方法， 更包括：於形成有機絕緣層之後，移除部分有機絕緣層，以形成至少一第一開口與至少一第二開口，其中第一開口暴露出部分源極，而第二開口露出部分汲極；以及移除部分有機絕緣層之後，形成一走線層於有機絕緣層上，其中走線層透過有機絕緣層的第一開口及第二開口與源極與汲極電性連接。
在本發明的一實施例中，上述的基板結構的製作方法， 更包括：於形成閘極時，同時形成一第一導電層，其中有機絕緣層覆蓋第一導電層，且第一導電層與閘極屬同一膜層；於形成走線層時，同時形成一第二導電層，其中第二導電層與走線層屬於同一膜層；以及於移除部分有機絕緣層而形成第一開口與第二開口時，更定義出一絕緣層，其中絕緣層位於第一導電層與第二導電層之間，且第一導電層、絕緣層以及第二導電層定義出一電容單元。
在本發明的一實施例中，上述的半導體層包括一通道層 以及一位於通道層上的毆姆接觸層。歐姆接觸層暴露出部分通道層。
基於上述，本發明的基板結構中的半導體層是被無機絕 緣層與無機保護層所包覆，其中無機絕緣層與無機保護層皆為非全面性的膜層，而有機絕緣層為全面性的膜層且覆蓋被無機絕緣層所暴露出的可撓性基板。因此，本發明的基板結構可透過有機絕緣層的配置來增加元件的穩定性及提高整體的基板結構的可撓曲特性，亦可透過無機絕緣層與無機保護層的配置來有效避免水氣與氧氣進入於半導體層中。此外，透過有機絕緣層與無機絕緣層及無機保護層的搭配，在彎折本發明的基板結構時可避免產生碎裂的問題，進而可提高基板結構的結構可靠度及元件使用壽命。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100’‧‧‧基板結構
110‧‧‧可撓性基板
112‧‧‧表面
120‧‧‧閘極
120a‧‧‧閘極線
130、130’‧‧‧無機絕緣層
130a‧‧‧無機絕緣材料層
140‧‧‧半導體層
140a‧‧‧半導體材料層
142、142a‧‧‧通道層
144、144a‧‧‧毆姆接觸層
150a‧‧‧源極
150b‧‧‧汲極
160‧‧‧無機保護層
160a‧‧‧無機保護材料層
170‧‧‧有機絕緣層
180‧‧‧走線層
190‧‧‧有機隔離層
C、C’‧‧‧電容單元
C1、C1’‧‧‧第一導電層
C2、C2’‧‧‧絕緣層
C3、C3’‧‧‧第二導電層
H‧‧‧接觸開口
O1、O1’‧‧‧第一開口
O2、O2’‧‧‧第二開口
O3‧‧‧第三開口
P‧‧‧畫素電極
圖1A繪示為本發明的一實施例的一種基板結構的局部俯視示意圖。
圖1B繪示為沿圖1A的線I-I’的剖面示意圖。
圖2A至圖2I繪示為本發明的一實施例的一種基板結構的製作方法的剖面示意圖。
圖3A至圖3G繪示為圖2A至圖2I的基板結構的製作方法的局部步驟的俯視示意圖。
圖4A至圖4F繪示為本發明的另一實施例的一種基板結構的製作方法的剖面示意圖。
圖1A繪示為本發明的一實施例的一種基板結構的局部俯視示意圖。圖1B繪示為沿圖1A的線I-I’的剖面示意圖。請同時參考圖1A與圖1B，本實施例的基板結構100包括一可撓性基板110、一閘極線120a、一閘極120、一無機絕緣層130、一半導體層140、一源極150a與一汲極150b、一無機保護層160以及一有機絕緣層170。
詳細來說，閘極線120a配置於可撓性基板110上，而閘極120電性連接閘極線120且配置於可撓性基板110上。無機絕緣層130配置於可撓性基板110上且覆蓋閘極120並暴露出部分可撓性基板110。半導體層140配置於無機絕緣層130上並與閘極120對應設置。源極150a與汲極150b由無機絕緣層130延伸配置於半導體層140上，其中源極150a與汲極150b暴露出部分半導體層140。無機保護層160配置於源極150a與汲極150b上且覆蓋部分源極150a與部分汲極150b，並直接接觸源極150a與汲極150b所暴露出的半導體層140。有機絕緣層170配置於可撓性基板110上且覆蓋源極150a、汲極150b、無機保護層160以及無機絕緣層130所暴露出的可撓性基板110。
在本實施例中，可撓性基板110的材質包括不繡鋼箔、薄玻璃或塑膠薄膜(如PET、PEN等)，但並不以此為限。閘極120被無機絕緣層130所覆蓋，而無機絕緣層130的邊緣切齊於源極 150a的邊緣與汲極150a的邊緣，且無機絕緣層130的材質例如是氮化矽、氧化矽或氮氧化矽，但並不以此限制。需說明的是，雖然此處之無機絕緣層130的邊緣切齊於源極150a的邊緣與汲極150a的邊緣，但於其他未繪示的實施例中，源極150a的邊緣與汲極150a的邊緣亦可小於無機絕緣層130的邊緣，此仍屬於本發明所欲保護之範圍。特別是，本實施例的無機絕緣層130並未完全覆蓋可撓性基板110，而是暴露出部分可撓性基板110，也就是說，本實施例的無機絕緣層130可視為一非全面性的膜層。
如圖1B所示，本實施例的半導體層140對應閘極120設 置，其中半導體層140於可撓性基板110上的正投影完全重疊於閘極120於可撓性基板110上的正投影。此處，半導體層140例如是非晶矽半導體層、多晶矽半導體層或氧化物半導體層，於此並不加以限制。再者，本實施例的半導體層140具體化包括一通道層142以及一位於通道層142上的毆姆接觸層144，其中歐姆接觸層144暴露出部分通道層142。如圖1B所示，源極150a與汲極150b的邊緣切齊於無機絕緣層130的邊緣，也就是說，源極150a與汲極150b亦暴露出部分可撓性基板110。此外，本實施例中的閘極120、無機絕緣層130、半導體層140、源極150a與汲極150b可視為一薄膜電晶體。
再者，本實施例的無機保護層160的材質例如是氮化矽、 氧化矽或氮氧化矽，但並不以此限制。特別是，本實施例的無機保護層160僅覆蓋部分源極150a、汲極150b以及源極150a與汲 極150b所暴露出的半導體層140，也就是說，本實施例的無機保護層160可視為一非全面性的膜層。如圖1B所示，本實施例的半導體層140是被無機絕緣層130與無機保護層160所包覆，由於無機材料具有較佳的防水氣與防氧氣的特性，因此無機絕緣層130與無機保護層160的配置可有效阻擋水氣與氧氣侵襲半導體層140，可有效提高基板結構100的結構可靠度及元件使用壽命。
本實施例的有機絕緣層170的材質例如是聚醯胺樹酯(PA)或者是聚(4-乙烯酚(PVP)，但並不以此限制。特別是，本實施例的有機絕緣層170全面性地覆蓋閘極線120a、源極150a、汲極150b、無機保護層160以及無機絕緣層130所暴露出的可撓性基板110，也就是說，本實施例的有機絕緣層170可視為一全面性的膜層。由於有機材料具有較佳的可撓特性，因此本實施例的有機絕緣層170的配置除了可增加整體的基板結構100可撓曲特性之外，亦可有效固定元件以增加元件的穩定性。
另一方面，由於本實施例是採用有機絕緣層170與無機絕緣層130及無機保護層160的撘配方式，因此於彎曲本實例的基板結構100時，可有效避免習知無機材料的結構層因為彎折而產生碎裂進而使水氣與氧氣進入半導體層的問題產生。換言之，本實施例的基板結構100可具有較佳的結構可靠度與元件使用壽命。
此外，本實施例的基板結構100可更包括一電容單元C，其中電容單元C配置於可撓性基板110上，其目的在於儲存電荷 以維持畫素電壓。詳細來說，電容單元C包括一第一導電層C1、一絕緣層C2以及一第二導電層C3，其中第一導電層C1與閘極120屬同一膜層，而絕緣層C2與無機絕緣層130屬同一膜層，且第二導電層C3與源極150a及汲極150b屬同一膜層，而有機絕緣層170覆蓋電容單元C。更具體來說，本實施例的有機絕緣層170具有至少一第一開口O1、至少一第二開口O2以及至少一第三開口O3，其中第一開口O1暴露出部分源極150a，而第二開口O2露出部分汲極150b，且第三開口O3暴露出部分第二導電層C3。
另外，本實施例的基板結構100更包括一走線層180、一 有機隔離層190以及一畫素電極P。走線層180配置於有機絕緣層170上，其中走線層180透過有機絕緣層170的第一開口O1、第二開口O2及第三開口O3與源極150a、汲極150b及第二導電層C3電性連接。有機隔離層190配置於有機絕緣層170上且覆蓋有機絕緣層170與走線層180。有機隔離層190具有至少一接觸開口H，而接觸開口H對應電容單元C設置，且接觸開口H暴露出部分走線層180。畫素電極P配置於有機隔離層190上，也就是說，有機隔離層190的設置目的在於有效隔離畫素電極P與走線層180，其中畫素電極P透過有機隔離層190的接觸開口H與走線層180電性連接。
以上僅介紹本發明的基板結構100的結構，並未介紹本 發明的基板結構100的製作方法。對此，以下將以圖1A與圖1B中的基板結構100的結構作為舉例說明，並配合圖2A至圖2I及 圖3A至圖3G對本發明的基板結構100的製作方法進行詳細的說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例中不再重複贅述。
圖2A至圖2I繪示為本發明的一實施例的一種基板結構 的製作方法的剖面示意圖。圖3A至圖3G繪示為圖2A至圖2I的基板結構的製作方法的局部步驟的俯視示意圖。在此必須說明的是，圖2A至圖2I是沿著圖3A至圖3G中的線I-I’的剖面示意圖。 請先參考圖2A，依照本實施例的基板結構100的製作方法，首先，於可撓性基板110上依序形成閘極120、無機絕緣材料層130a以及半導體材料層140a。無機絕緣材料層130a完全覆蓋閘極120與可撓性基板110，而半導體材料層140a與閘極120對應設置。此處，無機絕緣材料層130a為一全面性的膜層，且無機絕緣層130a的材質例如是氮化矽、氧化矽或氮氧化矽。半導體層140a是由通道層142a與位於通道層142a上的毆姆接觸層144a所組成。需說明的是，於形成閘極120時，如圖2A所示，同時形成第一導電層C1於可撓性基板110上，意即第一導電層C1與閘極120屬同一膜層，其中無機絕緣材料層130a亦覆蓋第一導電層C1。
接著，請同時參考圖2B與圖3A，形成源極150a與汲極 150b於無機絕緣材料層130a上。源極150a與汲極150b由無機絕緣材料層130延伸配置於半導體材料層140a(請參考圖2A)上， 且源極150a與汲極150b暴露出部分半導體材料層140a與部分無機絕緣材料層130a。需說明的是，於形成源極150a與汲極150b時，同時形成第二導電層C3，其中第二導電層C3位於無機絕緣材料層130a上，而第二導電層C3與源極150a及汲極150b屬同一膜層。此處，第二導電層C1透過無機絕緣材料層130a與第一導電層C1電性絕緣，且第二導電層C3與第一導電層C1對應設置。
接著，請再參考圖2B，移除部分被源極150a與汲極150b 所暴露出的半導體材料層140a(請參考圖2A)，而定義出半導體層140。此處，半導體層140例如是非晶矽半導體層、多晶矽半導體層或氧化物半導體層，於此並不加以限制。具體來說，本實施例半導體層140包括通道層142以及位於通道層142上的毆姆接觸層144，其中歐姆接觸層144暴露出部分通道層142。移除部分半導體材料層140a的方法例如是蝕刻程序。需說明的是，移除部分半導體材料層140a的目的在於避免漏電。
接著，請參考圖2C，形成一無機保護材料層160a於源極 150a與汲極150b上，其中無機保護材料層160a覆蓋源極150a、汲極150b、源極150a與汲極150b所暴露出的半導體層140與部分無機絕緣材料層130a。如圖2C所示，無機保護材料層160a亦覆蓋第二導電層C3。換言之，此處的無機保護材料層160a可視為一全面性的膜層。
接著，請同時參考圖2D與圖3B，移除部分無機保護材 料層160a，而形成無機保護層160。此時，無機保護層160配置於源極150a與汲極150b上且覆蓋部分源極150a與部分汲極150b，並直接接觸源極150a與汲極150b所暴露出的半導體層140。也就是說，此時的無機保護層160並未覆蓋第二導電層C3及無機絕緣材料層130a。移除部分無機保護材料層160a的方法例如是蝕刻程序。
接著，請同時參考圖2E與圖3C，移除被源極150a與汲 極150b所暴露出的無機絕緣材料層130a，而暴露出部分可撓性基板110且定義出無機絕緣層130。此處，若無機絕緣層130以源極150a與汲極150b作為蝕刻罩幕，則無機絕緣層130的邊緣會切齊於源極150a的邊緣與汲極150b的邊緣；若另外利用其他的光阻製程來做為蝕刻召募，則源極150a的邊緣與汲極150a的邊緣則可能小於無機絕緣層130的邊緣。換言之，本實施例的源極150a的邊緣與汲極150b的邊緣不超過無機絕緣層130的邊緣。移除被源極150a與汲極150b所暴露出的無機絕緣材料層130a的方法例如是蝕刻程序。需說明的是，於移除被源極150a與汲極150b所暴露出的無機絕緣材料層130a時，更定義出絕緣層C2，其中絕緣層C2位於第一導電層C1與第二導電層C3之間，且第一導電層C1、絕緣層C2以及第二導電層C3定義出電容單元C。
接著，請參考圖2F與圖3D，形成有機絕緣層170於可 撓性基板110上，其中有機絕緣層170覆蓋源極150a、汲極150b、無機保護層160、無機絕緣層130所暴露出的可撓性基板110以及 電容結構C。接著，移除部分有機絕緣層170，以形成至少一第一開口O1、至少一第二開口O2以及至少一第三開口O3，其中第一開口O1暴露出部分源極150a，而第二開口O2露出部分汲極150b，且第三開口O3暴露出部分第二導電層C3。此處，如圖3D所示，有機絕緣層170為一全面性的膜層，其僅具有暴露出源極150a、汲極150b及第二導電層C3的第一開口O1、第二開口O2及第三開口O3。此處，若有機絕緣層170是採用感光材質，則可透過曝光顯影的方式來移除部分有機絕緣層170；或者是，若有機絕緣層170是採用非感光材質，則可透過黃光蝕刻的方式來移除部分有機絕緣層170。
接著，請同時參考圖2G與圖3E，形成走線層180於有 機絕緣層170上，其中走線層180透過有機絕緣層170的第一開口O1、第二開口O2及第三開口O3與源極150a、汲極150b及第二導電層C3電性連接。
之後，請參考圖2H與圖3F，形成有機隔離層190於有 機絕緣層170上且覆蓋有機絕緣層170與走線層180，其中有機隔離層190具有至少一接觸開口H，而接觸開口H對應電容單元C設置，且接觸開口H暴露出部分走線層180。此處，如圖3F所示，有機隔離層190為一全面性的膜層，其僅具有暴露走線層180的接觸開口H。
最後，形成畫素電極P於有機隔離層190上，其中畫素 電極P透過有機隔離層190的接觸開口H與走線層180電性連接。 至此，已完成基板結構100的製作。
值得一提的是，本發明並不限定電容單元C的組成形 態，雖然於此，電容單元C是由與閘極120同一膜層的第一導電層C1、與無機絕緣層130同一膜層的絕緣層C2以及與源極150a與汲極150b相同膜層的第二導電層C2所組成。但是，於其他實施例中，電容單元亦可有其他組成形態。
詳細來說，圖4A至圖4F繪示為本發明的另一實施例的 一種基板結構的製作方法的剖面示意圖。請先參考圖4A，於形成閘極120時，同時形成一第一導電層C1’，其中無機絕緣材料層130a層覆蓋第一導電層C1’，且第一導電層C1’與閘極120屬同一膜層。
接著，請參考圖4B，於形成無機保護材料層160a時，此 無機保護材料層160a同時覆蓋源極150a、汲極150b、源極150a與汲極150b所暴露出的半導體層140以及無機絕緣材料層130a。
接著，請參考圖4C，移除部分無機保護材料層160a以及 移除被源極150a與汲極150b所暴露出的無機絕緣材料層130a，而形成無機保護層160以及無機絕緣層130’。此時，無機絕緣層130’並未覆蓋第一導電層C1’，也就是說，第一導電層C1’是完全被無機絕緣層130’所暴露出來。再者，無機保護層160配置於源極150a與汲極150b上且覆蓋部分源極150a與部分汲極150b，並直接接觸源極150a與汲極150b所暴露出的半導體層140。此外，無機絕緣層130’亦暴露出部分可撓性基板110的表 面112。
接著，請參考圖4D，形成有機絕緣層170於可撓性基板 110上，其中有機絕緣層170覆蓋源極150a、汲極150b、無機保護層160、無機絕緣層130’、無機絕緣層130’所暴露出的可撓性基板110以及第一導電層C1’。接著，移除部分有機絕緣層170，以形成至少一第一開口O1’與至少一第二開口O2’，其中第一開口O1’暴露出部分源極150a，而第二開口O2’露出部分汲極150b。此處，於移除部分有機絕緣層170而形成第一開口O1’與第二開口O2’時，更定義出一絕緣層C2’，其中絕緣層C2’位於第一導電層C1’上，而絕緣層C2’覆蓋第一導電層C1’，且絕緣層C2’與有機絕緣層170屬同一膜層。
之後，請參考圖4E，形成走線層180於有機絕緣層170 上，其中走線層180透過有機絕緣層170的第一開口O1’及第二開口O2’與源極150a與汲極150b電性連接。此處，於形成走線層180時，同時形成一第二導電層C3’，其中第二導電層C3’與走線層180屬於同一膜層，而第二導電層C3’位於絕緣層C2’上，且第一導電層C1’、絕緣層C2’以及第二導電層C3’定義出一電容單元C’。
最後，請參考圖4F，形成有機隔離層190於有機絕緣層170上且覆蓋有機絕緣層170、走線層180以及電容單元C’的第二導電層C3’，其中有機隔離層190具有至少一接觸開口H，而接觸開口H對應電容單元C’設置，且接觸開口H暴露出部分第 二導電層C3’。此處，有機隔離層190為一全面性的膜層，其僅具有暴露第二導電層C3’的接觸開口H。最後，形成畫素電極P於有機隔離層190上，其中畫素電極P透過有機隔離層190的接觸開口H與第二導電層C3’電性連接。至此，已完成基板結構100’的製作。
綜上所述，本發明的基板結構中的半導體層是被無機絕緣層與無機保護層所包覆，其中無機絕緣層與無機保護層皆為非全面性的膜層，而有機絕緣層為全面性的膜層且覆蓋被無機絕緣層所暴露出的可撓性基板。因此，本發明的基板結構可透過有機絕緣層的配置來增加元件的穩定性及提高整體的基板結構的可撓曲特性，亦可透過無機絕緣層與無機保護層的配置來有效避免水氣與氧氣進入於半導體層中。此外，透過有機絕緣層與無機絕緣層及無機保護層的搭配，在彎折本發明的基板結構時可避免產生碎裂的問題，進而可提高基板結構的結構可靠度及元件使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板結構
110‧‧‧可撓性基板
120‧‧‧閘極
130‧‧‧無機絕緣層
140‧‧‧半導體層
142‧‧‧通道層
144‧‧‧毆姆接觸層
150a‧‧‧源極
150b‧‧‧汲極
160‧‧‧無機保護層
170‧‧‧有機絕緣層
180‧‧‧走線層
190‧‧‧有機隔離層
C‧‧‧電容單元
C1‧‧‧第一導電層
C2‧‧‧絕緣層
C3‧‧‧第二導電層
H‧‧‧接觸開口
O1‧‧‧第一開口
O2‧‧‧第二開口
O3‧‧‧第三開口
P‧‧‧畫素電極

Claims (16)

  1. 一種基板結構，包括：一可撓性基板；一閘極線，配置於該可撓性基板上，一閘極，電性連接該閘極線，且配置於該可撓性基板上；一無機絕緣層，配置於該可撓性基板上且覆蓋該閘極並暴露出部分該可撓性基板；一半導體層，配置於該無機絕緣層上並與該閘極對應設置；一源極與一汲極，由該無機絕緣層延伸配置於該半導體層上，其中該源極與該汲極暴露出部分該半導體層；一無機保護層，配置於該源極與該汲極上且覆蓋部分該源極與部分該汲極，並直接接觸該源極與該汲極所暴露出的該半導體層；以及一有機絕緣層，配置於該可撓性基板上且覆蓋該源極、該汲極、該無機保護層以及該無機絕緣層所暴露出的該可撓性基板。
  2. 如申請專利範圍第1項所述的基板結構，更包括：一電容單元，配置於該可撓性基板上，該電容單元包括一第一導電層、一絕緣層以及一第二導電層，其中該第一導電層與該閘極屬同一膜層，該絕緣層與該無機絕緣層屬同一膜層，而該第二導電層與該源極及該汲極屬同一膜層，且該有機絕緣層覆蓋該電容單元。
  3. 如申請專利範圍第2項所述的基板結構，其中該有機絕緣 層具有至少一第一開口、至少一第二開口以及至少一第三開口，該第一開口暴露出部分該源極，而該第二開口露出部分該汲極，且該第三開口暴露出部分該第二導電層。
  4. 如申請專利範圍第3項所述的基板結構，更包括：一走線層，配置於該有機絕緣層上，其中該走線層透過該有機絕緣層的該第一開口、該第二開口及該第三開口與該源極、該汲極及該第二導電層電性連接；一有機隔離層，配置於該有機絕緣層上且覆蓋該有機絕緣層與該走線層，其中該有機隔離層具有至少一接觸開口，而該接觸開口對應該電容單元設置，且該接觸開口暴露出部分該走線層；以及一畫素電極，配置於該有機隔離層上，其中該畫素電極透過該有機隔離層的該接觸開口與該走線層電性連接。
  5. 如申請專利範圍第1項所述的基板結構，其中該有機絕緣層具有至少一第一開口以及至少一第二開口，該第一開口暴露出部分該源極，而該第二開口露出部分該汲極。
  6. 如申請專利範圍第5項所述的基板結構，更包括：一走線層，配置於該有機絕緣層上，其中該走線層透過該有機絕緣層的該第一開口及該第二開口與該源極與該汲極電性連接；以及一電容單元，配置於該可撓性基板上，該電容單元包括一第一導電層、一絕緣層以及一第二導電層，其中該第一導電層與該 閘極屬同一膜層，而該絕緣層與該有機絕緣層屬同一膜層，且該第二導電層與該走線層屬同一膜層。
  7. 如申請專利範圍第1項所述的基板結構，其中該有機絕緣層覆蓋該閘極線。
  8. 如申請專利範圍第1項所述的基板結構，其中該半導體層包括一通道層以及一位於該通道層上的毆姆接觸層，該歐姆接觸層暴露出部分該通道層。
  9. 一種基板結構的製作方法，包括：於一可撓性基板上依序形成一電性連接一閘極線的閘極、一無機絕緣材料層以及一半導體材料層，其中該無機絕緣材料層完全覆蓋該閘極與該可撓性基板，而該半導體材料層與該閘極對應設置；形成一源極與一汲極於該無機絕緣材料層上，其中該源極與該汲極由該無機絕緣材料層延伸配置於該半導體材料層上，且該源極與該汲極暴露出部分該半導體材料層與部分該無機絕緣材料層；移除部分被該源極與該汲極所暴露出的該半導體材料層，而定義出一半導體層；形成一無機保護層於部分該源極與部分該汲極上，其中該無機保護層覆蓋部分該源極與部分該汲極，並直接接觸該半導體層；於形成該無機保護層之後，移除被該源極與該汲極所暴露出的部分該無機絕緣材料層，而暴露出部分該可撓性基板且定義出 一無機絕緣層；以及形成一有機絕緣層於該可撓性基板上，其中該有機絕緣層覆蓋未被該無機保護層所覆蓋的該源極、該汲極、該無機保護層以及該無機絕緣層所暴露出的該可撓性基板。
  10. 如申請專利範圍第9項所述的基板結構的製作方法，其中形成該無機保護層於部分該源極與部分該汲極上的步驟包括：形成一無機保護材料層於該源極與該汲極上，其中該無機保護材料層覆蓋該源極、該汲極、該源極與該汲極所暴露出的該半導體層與部分該無機絕緣材料層；以及移除部分該無機保護材料層，而形成該無機保護層。
  11. 如申請專利範圍第9項所述的基板結構的製作方法，更包括：於形成該閘極時，同時形成一第一導電層，其中該無機絕緣材料層覆蓋該第一導電層，且該第一導電層與該閘極屬同一膜層；於形成該源極與該汲極時，同時形成一第二導電層，其中該第二導電層位於該無機絕緣材料層上，而該第二導電層與該源極及該汲極屬同一膜層；於移除被該源極與該汲極所暴露出的部分該無機絕緣材料層時，更定義出一絕緣層，其中該絕緣層位於該第一導電層與該第二導電層之間，且該第一導電層、該絕緣層以及該第二導電層定義出一電容單元；以及形成該有機絕緣層於該可撓性基板上時，該有機絕緣層覆蓋 該電容單元。
  12. 如申請專利範圍第11項所述的基板結構的製作方法，更包括：於形成該有機絕緣層之後，移除部分該有機絕緣層，以形成至少一第一開口、至少一第二開口以及至少一第三開口，其中該第一開口暴露出部分該源極，而該第二開口露出部分該汲極，且該第三開口暴露出部分該第二導電層。
  13. 如申請專利範圍第12項所述的基板結構的製作方法，更包括：移除部分該有機絕緣層之後，形成一走線層於該有機絕緣層上，其中該走線層透過該有機絕緣層的該第一開口、該第二開口及該第三開口與該源極、該汲極及該第二導電層電性連接；形成一有機隔離層於該有機絕緣層上且覆蓋該有機絕緣層與該走線層，其中該有機隔離層具有至少一接觸開口，而該接觸開口對應該電容單元設置，且該接觸開口暴露出部分該走線層；以及形成一畫素電極於該有機隔離層上，其中該畫素電極透過該有機隔離層的該接觸開口與該走線層電性連接。
  14. 如申請專利範圍第9項所述的基板結構的製作方法，更包括：於形成該有機絕緣層之後，移除部分該有機絕緣層，以形成至少一第一開口與至少一第二開口，其中該第一開口暴露出部分 該源極，而該第二開口露出部分該汲極；以及移除部分該有機絕緣層之後，形成一走線層於該有機絕緣層上，其中該走線層透過該有機絕緣層的該第一開口及該第二開口與該源極與該汲極電性連接。
  15. 如申請專利範圍第14項所述的基板結構的製作方法，更包括：於形成該閘極時，同時形成一第一導電層，其中該有機絕緣層覆蓋該第一導電層，且該第一導電層與該閘極屬同一膜層；於形成該走線層時，同時形成一第二導電層，其中該第二導電層與該走線層屬於同一膜層；以及於移除部分該有機絕緣層而形成該第一開口與該第二開口時，更定義出一絕緣層，其中該絕緣層位於該第一導電層與該第二導電層之間，且該第一導電層、該絕緣層以及該第二導電層定義出一電容單元。
  16. 如申請專利範圍第9項所述的基板結構的製作方法，其中該半導體層包括一通道層以及一位於該通道層上的毆姆接觸層，該歐姆接觸層暴露出部分該通道層。
TW103120716A 2014-06-16 2014-06-16 基板結構及其製作方法 TWI581436B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103120716A TWI581436B (zh) 2014-06-16 2014-06-16 基板結構及其製作方法
US14/666,314 US20150364499A1 (en) 2014-06-16 2015-03-24 Substrate structure and manufacturing method thereof
CN201510129843.6A CN105304721A (zh) 2014-06-16 2015-03-24 基板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103120716A TWI581436B (zh) 2014-06-16 2014-06-16 基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201601313A TW201601313A (zh) 2016-01-01
TWI581436B true TWI581436B (zh) 2017-05-01

Family

ID=54836828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120716A TWI581436B (zh) 2014-06-16 2014-06-16 基板結構及其製作方法

Country Status (3)

Country Link
US (1) US20150364499A1 (zh)
CN (1) CN105304721A (zh)
TW (1) TWI581436B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454981A (zh) * 2016-07-25 2017-12-08 深圳市柔宇科技有限公司 阵列基板及阵列基板的制造方法
TWI629797B (zh) 2017-05-09 2018-07-11 友達光電股份有限公司 薄膜電晶體及其光電裝置
CN110176444B (zh) * 2019-06-05 2020-12-22 厦门天马微电子有限公司 一种阵列基板及其形成方法以及显示面板
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157080A1 (en) * 2006-07-17 2008-07-03 Unidym, Inc. Transparent and Conductive Nanostructure-Film Pixel Electrode and Method of Making the Same
CN101241915A (zh) * 2007-02-05 2008-08-13 Lg.菲利浦Lcd株式会社 显示基板、显示器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
KR101138429B1 (ko) * 2005-07-22 2012-04-26 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI325744B (en) * 2006-08-28 2010-06-01 Ind Tech Res Inst Electronic devices integrated on a single substrate and method for fabricating the same
CN100565845C (zh) * 2007-09-06 2009-12-02 友达光电股份有限公司 像素结构的制作方法
KR100989135B1 (ko) * 2009-01-07 2010-10-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5407638B2 (ja) * 2009-07-28 2014-02-05 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、及び電子機器
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157080A1 (en) * 2006-07-17 2008-07-03 Unidym, Inc. Transparent and Conductive Nanostructure-Film Pixel Electrode and Method of Making the Same
CN101241915A (zh) * 2007-02-05 2008-08-13 Lg.菲利浦Lcd株式会社 显示基板、显示器件及其制造方法

Also Published As

Publication number Publication date
US20150364499A1 (en) 2015-12-17
TW201601313A (zh) 2016-01-01
CN105304721A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
TWI503965B (zh) 有機發光顯示器及製造其之方法
KR102112283B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP2010263195A5 (zh)
JP2012068629A5 (ja) 発光表示装置、及び発光表示装置の作製方法
US8999775B2 (en) Method of fabricating pixel structure and pixel structure thereof
WO2015106552A1 (zh) 阵列基板及其制造方法和显示装置、薄膜晶体管及其制造方法
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
TWI581436B (zh) 基板結構及其製作方法
TW201630192A (zh) 半導體裝置及其製造方法
TWI505476B (zh) 薄膜電晶體結構
JP2009290211A5 (ja) 半導体素子の製造方法
JP2014215485A5 (zh)
CN105845691B (zh) 电子器件及其制造方法
US20180286985A1 (en) Semiconductor device and production method for same
JP2007073561A (ja) 薄膜トランジスタ
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
JP2017220632A (ja) 半導体装置及び半導体装置の製造方法
CN104616980A (zh) 金属栅极的形成方法
US9012910B2 (en) Semiconductor device, display device, and semiconductor device manufacturing method
TWI434353B (zh) 形成自對準接觸物之方法及具有自對準接觸物之積體電路
JP2007134684A5 (zh)
TWI596793B (zh) 光感測裝置及其製造方法
TW201515234A (zh) 主動元件及其製作方法
TW201351659A (zh) 薄膜電晶體及其製造方法
CN106373888A (zh) 薄膜晶体管的制造方法