TWI629797B - 薄膜電晶體及其光電裝置 - Google Patents

薄膜電晶體及其光電裝置 Download PDF

Info

Publication number
TWI629797B
TWI629797B TW106115381A TW106115381A TWI629797B TW I629797 B TWI629797 B TW I629797B TW 106115381 A TW106115381 A TW 106115381A TW 106115381 A TW106115381 A TW 106115381A TW I629797 B TWI629797 B TW I629797B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
gate
electrode
thin film
Prior art date
Application number
TW106115381A
Other languages
English (en)
Other versions
TW201901975A (zh
Inventor
孫碩陽
梁育馨
黃婉真
鄭君丞
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106115381A priority Critical patent/TWI629797B/zh
Priority to CN201710586035.1A priority patent/CN107369717B/zh
Priority to US15/971,086 priority patent/US10475826B2/en
Application granted granted Critical
Publication of TWI629797B publication Critical patent/TWI629797B/zh
Publication of TW201901975A publication Critical patent/TW201901975A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體包含閘極、半導體層、閘極介電層、第一介電層、源極、以及汲極。閘極設置於基板上。半導體層設置於基板上，且半導體層重疊於閘極。閘極介電層設置於閘極與半導體層間。第一介電層設置於基板上，第一介電層包覆閘極或半導體層之兩側邊，第一介電層之介電常數小於閘極介電層之介電常數，且第一介電層之介電常數小於4。源極與汲極設置於基板上，且源極與汲極分隔且分別接觸半導體層。

Description

薄膜電晶體及其光電裝置
本發明涉及光電領域，尤其是薄膜電晶體及其光電裝置。
隨著3C產品的發展，為了外觀的美感，曲面、可折疊、可捲收等方式，是目前工業設計上的挑戰。這些設計方式都必須讓佈設於其中的電子元件，都能符合可撓性的性質。
有機材料相較於無機材料具有較佳的可撓性，因此，將有機材料設置於電子元件中取代無機材料是目前常見的做法。然而，這樣的作法雖然整體的可撓性可以提升，但會衍伸出其他的問題，例如，元件壽命會產生不良的影響。
本案揭示的一態樣係關於一種薄膜電晶體。薄膜電晶體包含閘極、半導體層、閘極介電層、第一介電層、源極、以及汲極。閘極設置於基板上。半導體層設置於基板上，且半導體層重疊於閘極。閘極介電層設置於閘極與半導體層間，其中閘極介電層於基板的垂直投影範圍與半導體層於基板的垂直投影範圍實質上相同。第一介電層設置於基板上，第一介電層包覆閘極或半導體層之兩側邊，第一介電層之介電常數小於閘極介電層之介電常數，且第一介電層之介電常數小於4。源極與汲極設置於 基板上，且源極與汲極分隔且分別接觸半導體層。
在一些實施例中，半導體層設置於閘極下方。
在一些實施例中，第一介電層覆蓋至少一部份閘極之側邊與閘極介電層之側邊。
在一些實施例中，薄膜電晶體更包括蝕刻終止層，且蝕刻終止層是設置於半導體層上。
在一些實施例中，第一介電層與蝕刻終止層係由同一層所構成。
在一些實施例中，半導體層設置於源極、汲極與閘極介電層上。
在一些實施例中，閘極設置於半導體層上，且半導體層設置於源極與汲極上。
在一些實施例中，薄膜電晶體更包括保護層，保護層設置於第一介電層上且閘極設置於半導體層上，其中源極與汲極分別貫穿閘極介電層與保護層。
在一些實施例中，第一介電層包含聚醯亞胺(Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl，PVP)、聚乙烯醇(Poly(vinyl alcohol)，PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯(Polypropylene，PP)、半矽氧烷(Silsesquioxane)聚合物、鐵電(Ferroelectric)聚合物、以及苯並環丁烯(Benzocyclobutene，BCB)其中至少一種材料。
本案揭示的另一態樣係關於一種光電裝置。光電裝置薄膜電晶體、保護層、以及光學元件。薄膜電晶體包含閘極、半導體層、閘極介電層、第一介電層、源極、以及汲極。閘極設置於基板上。半導體層設 置於基板上，且半導體層與閘極重疊。閘極介電層設置於閘極與半導體層間，其中閘極介電層於基板的垂直投影範圍與半導體層於基板的垂直投影範圍實質上相同。第一介電層設置於基板上，第一介電層包覆閘極或半導體層之兩側邊，第一介電層之介電常數小於閘極介電層之介電常數，且第一介電層之介電常數小於4。源極與汲極設置於基板上，且源極與汲極分隔且分別接觸半導體層。保護層覆蓋薄膜電晶體與第一介電層上。光學元件設置於基板上，且光學元件包含第一電極、第二電極以及光學層，其中光學層位於第一電極與第二電極之間，又第一電極或第二電極其中一者電性連接汲極。
在一些實施例中，光學層包含自發光層、非自發光層、感應層、以及光感測層中的至少其一。
在一些實施例中，電性連接汲極之第一電極或第二電極其中一者作為一畫素電極，且畫素電極與第一介電層垂直投影於基板上至少一部份重疊。
在上述所述的實施例中，薄膜電晶體中以第一介電層包覆閘極或半導體層之兩側邊，且第一介電層為介電常數小於4的材質，此類的材質多半具有較佳的撓曲性，能使薄膜電晶體應用於可撓曲的光電裝置中。同時，也利用閘極介電層與閘極與半導體層接觸，能維持薄膜電晶體元件特性。進一步地，增加薄膜電晶體元件的可靠度，且在製程上不會增加光罩數，成本不會過度增加。
1‧‧‧光電裝置
1a‧‧‧控制區域
1b‧‧‧元件區域
100‧‧‧薄膜電晶體
10‧‧‧基板
11‧‧‧閘極線
12‧‧‧半導體材料
13‧‧‧閘極絕緣材料
110‧‧‧閘極
110a‧‧‧側邊
110b‧‧‧側邊
120‧‧‧半導體層
120a‧‧‧側邊
120b‧‧‧側邊
130‧‧‧閘極介電層
130a‧‧‧側邊
130b‧‧‧側邊
140‧‧‧第一介電層
141‧‧‧第一接觸孔
143‧‧‧第二接觸孔
15‧‧‧資料線
150‧‧‧源極
160‧‧‧汲極
170‧‧‧保護層
171‧‧‧穿孔
180‧‧‧蝕刻終止層
181‧‧‧第一接觸孔
183‧‧‧第二接觸孔
190‧‧‧絕緣層
191‧‧‧第一接觸孔
193‧‧‧第二接觸孔
200‧‧‧光電元件
210‧‧‧第一電極
220‧‧‧第二電極
230‧‧‧光學層
240‧‧‧彩色濾光層
243‧‧‧黑色矩陣
250‧‧‧保護基板
通過參照附圖進一步詳細描述本發明的示例性實施例，本發明的上述和其他示例性實施例，優點和特徵將變得更加清楚，其中： 圖1為第一實施例之薄膜電晶體的剖面示意圖；圖2為第二實施例之薄膜電晶體的剖面示意圖；圖3為第三實施例之薄膜電晶體的剖面示意圖；圖4為第四實施例之薄膜電晶體的剖面示意圖；圖5為第五實施例之薄膜電晶體的剖面示意圖；圖6為第六實施例之薄膜電晶體的剖面示意圖；圖7為第七實施例之薄膜電晶體的剖面示意圖；圖8為光電裝置的剖面示意圖；圖9為光電裝置的局部上視圖示意圖；圖10為第一實施例之光電裝置的剖面示意圖；圖11為第二實施例之光電裝置的剖面示意圖；圖12為第三實施例之光電裝置的剖面示意圖；圖13a、13b、13c、13d為薄膜電晶體一比較例之製作流程的剖面示意圖；圖14a、14b、14c、14d、14e為薄膜電晶體一實施例之製作流程的剖面示意圖；圖15a為比較例薄膜電晶體之I-V曲線；以及圖15b為第一實施例之薄膜電晶體之I-V曲線。
在下文中將參照附圖更全面地描述本發明，在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、 區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。
應當理解，儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。“或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取 向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件“上方”。因此，示例性術語“下面”或“下面”可以包括上方和下方的取向。
本文使用的“約”、“實質上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1為第一實施例之薄膜電晶體的剖面示意圖。如圖1所示，薄膜電晶體100包括閘極110、半導體層120、閘極介電層130、第一介電層140、源極150、以及汲極160。在第一實施例中，閘極110設置於基板10上，在此，閘極110是堆疊於基板10上。半導體層120設置於基板 10上，且半導體層120重疊於閘極110，換句話說，半導體層120垂直投影於基板10的範圍，與閘極110垂直投影於基板10的投影範圍至少部分是重疊的。閘極介電層130設置於閘極110與半導體層120間。在此實施例，閘極介電層130於基板10的垂直投影範圍與半導體層120於基板10的垂直投影範圍實質上相同，在此的實質相同誤差小於10%之內。此外，閘極介電層130與半導體層120較佳係由同一圖案化步驟所形成。第一介電層140設置於基板10上。第一介電層140包覆閘極110的兩側邊。第一介電層140之介電常數小於閘極介電層130之介電常數，且第一介電層140之介電常數小於4。源極150與汲極160設置於基板10上，且源極150與汲極160分隔而不相互連接，且源極150與汲極160分別接觸半導體層120。在圖式中，第一介電層140包覆閘極110的兩側邊110a、110b是指第一介電層140與閘極110的兩側邊直接接觸，第一介電層140垂直投影於基板10的投影範圍環繞於閘極110垂直投影於基板10的投影範圍，且第一介電層140垂直投影範圍與閘極110垂直投影範圍部分重疊。
在圖1中，第一介電層140更可環繞閘極介電層130及半導體層120、並與源極150、汲極160接觸。在此，閘極110及閘極介電層130是內嵌於第一介電層140的實施態樣。一般而言，閘極介電層130是採用high K(介電常數大於4)的材料。一般而言，閘極介電層130通常為無機絕緣材料，例如，閘極介電層130可以氧化鋁、氧化矽、氮化矽、氧化鈦，但不限於此。閘極介電層130的楊氏係數(Young Modulus)通常在60-450GPa，較佳為65至80GPa、160至300GPa、210至420GPa。第一介電層140是採介電常數小於或等於4的絕緣材料，第一介電層140的楊氏係數一般而言小於5Gpa，較佳為2-4.5Gpa。一般而言，第一介電層140通常為有機材料，或類有機材料，例如，第一介電層40可以為聚醯亞胺 (Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl，PVP)、聚乙烯醇(Poly(vinyl alcohol)，PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯(Polypropylene，PP)、苯並環丁烯(Benzocyclobutene，BCB)，但不限於此。此外，第一介電層40也可以是矽氧烷(siloxane，SOC)聚合物、半矽氧烷(Silsesquioxane)聚合物、鐵電(Ferroelectric)聚合物、碳化矽(SiC)聚合物等類有機材料，但不限於此。第一介電層140因具有較佳的可撓性，能使薄膜電晶體100能應用於各種可撓性的光電裝置之中。
另外，基板10較佳為可撓性的材料，舉例而言包括聚醯胺(Polyamide，PA)聚亞醯胺(Polyimide，PI)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、玻璃纖維強化塑膠(fiber reinforced plastics，FRP)、聚醚醚酮(polyetheretherketone，PEEK)、環氧樹脂、或其它合適的材料、或前述至少二種之組合，但不限於此。換句話說，基板10可撓性的材料可為全部是有機材料混合物、有機材料混合無機材料、有機分子與無機分子鍵結而成的材料、或是其它合適的材料。基板10材質不限於上面述所，可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、上述至少二種之組合或是其它可適用的材料。半導體層120可以為金屬氧化物或是矽晶，例如，銦錫氧化物(indium tin oxide，ITO)、鋁鋅氧化物(aluminum zinc oxide，AZO)、銦鎵鋅氧化物(indium gallium zinc oxide，IGZO)、銦錫鋅氧化物(indium tin zinc oxide，ITZO)、銦鎵鋅錫氧化物(indium gallium zinc tin oxide，IGZTO)、單晶矽、多晶矽、以及無晶矽(amorphous silicon)， 上述僅為示例，而不限於此。
在圖1的實施例中，薄膜電晶體100更包括保護層170。保護層170設置基板110上，並與半導體層120、第一介電層140、源極150、以及汲極160接觸。也就是，保護層170覆蓋半導體層120、第一介電層140、源極150、以及汲極160。於本實施例中，薄膜電晶體100為底閘型(Bottom Gate)薄膜電晶體。然而，本發明不限於此，本發明薄膜電晶體100可以為頂閘型(Top Gate)薄膜電晶體電晶體或其他適當型式的電晶體。
圖2為第二實施例之薄膜電晶體的剖面示意圖。如圖2所示，第二實施例的薄膜電晶體100為頂閘型(Top Gate)薄膜電晶體的實施態樣。半導體層120設置於基板10上。源極150與汲極160設置於基板10上，源極150與汲極160分隔，不相互連接。且源極150與汲極分別接觸半導體層120，其中半導體層120設置於源極150與汲極160上。閘極介電層130設置於半導體層120上，閘極110垂直重疊於半導體層120上，且閘極介電層130設置於閘極110與半導體層120間。第一介電層140設置於基板10上，且第一介電層140包覆半導體層120的兩側邊120a、120b。在此，半導體層120垂直投影於基板10的範圍，與閘極110垂直投影於基板10的範圍至少有一部分是重合。閘極介電層130於基板10的垂直投影範圍與半導體層120於基板10的垂直投影範圍實質上相同，在此的實質相同誤差小於10%之內。閘極介電層130與第一介電層140的材料與圖1相同，於此不再贅述。
在圖2中，第一介電層140包覆半導體層120、閘極介電層130、源極150、以及汲極160，在此僅以剖面示意，實際上第一介電層140可以環繞閘極介電層130、源極150、以及汲極160。在此，半導體層120 及閘極介電層130是內嵌於第一介電層140的另一實施態樣。更進一步地，第一介電層140更可環繞至少一部份閘極110之側邊與閘極介電層130之側邊。另外，保護層170設置基板110上，並與閘極110、以及第一介電層140接觸。第二實施例是將第一實施例反置，使得閘極110位於半導體層120位於上方，且半導體層120位於源極150及汲極160上方的結構。此外，在第二實施例中，薄膜電晶體100更包括保護層170。保護層170設置基板110上，並覆蓋閘極110及第一介電層140。
圖3為第三實施例之薄膜電晶體的剖面示意圖。第三實施例為另一頂閘型(Top Gate)薄膜電晶體的實施態樣，也就是閘極110位於半導體層120位於上方。第三實施例的薄膜電晶體100更包括了保護層170。如圖3所示，半導體層120設置於基板10上。閘極110重疊於半導體層120。閘極介電層130設置於閘極110與半導體層120間。第一介電層140包覆半導體層120及閘極介電層130的兩側邊。也就是，半導體層120及閘極介電層130內嵌於第一介電層140中。絕緣層190設置於半導體層120上，在此，保護層170並不與半導體層120接觸。絕緣層190與閘極110、閘極介電層130、以及第一介電層140直接接觸。此外，絕緣層190與閘極介電層130更分別設置有第一接觸孔191與第二接觸孔193。源極150與汲極160彼此分隔，不相互接觸，且源極150與汲極160分別藉由第一接觸孔181與第二接觸孔183與半導體層120接觸。進一步地，更可包括保護層170覆蓋薄膜電晶體100。
圖4為第四實施例之薄膜電晶體的剖面示意圖。如圖4所示，第四實施例是基於第一實施例的變化，差別在於第四實施例的薄膜電晶體100更包括了蝕刻終止層180設置於半導體120上，當圖案化半導體層120時，蝕刻終止層180可避免圖案化半導體層120過蝕刻(over etching)， 其與第一實施例相同之處不再贅述。
圖5為第五實施例之薄膜電晶體的剖面示意圖。如圖5所示，第五實施例是基於第四實施例的進一步變化。在第五實施例中，蝕刻終止層180除了設置於半導體層120上外，更設置於第一介電層140上，使得源極150與汲極160不與第一介電層140接觸，另外，蝕刻終止層180具有第一接觸孔181與第二接觸孔183。源極150與汲極160彼此分隔，不相互接觸，且源極150與汲極160分別藉由第一接觸孔181與第二接觸孔183與半導體層120接觸。
圖6為第六實施例之薄膜電晶體的剖面示意圖。如圖6所示，第六實施例是基於第五實施例的進一步變化。在第六實施例中，蝕刻終止層180與第一介電層140是由同一層所構成，可減少製程步驟。也就是，是利用介電常數小於閘極介電層130之介電常數，且第一介電層140之介電常數小於4的有機材料，或類有機材料所構成。換句話說，閘極110、半導體層120、及閘極介電層130都被第一介電層140所環繞。源極150與汲極160彼此分隔，不相互接觸，且源極150與汲極160分別藉由第一接觸孔141與第二接觸孔143與半導體層120接觸。第六實施例之閘極介電層130與第一介電層140的材料與第一實施例相同，於此不再贅述。
圖7為第七實施例之薄膜電晶體的剖面示意圖。如圖7所示，第七實施例為半導體層120共平面式(Co-Planer)的薄膜電晶體。薄膜電晶體100同樣包含閘極110、半導體層120、閘極介電層130、第一介電層140、源極150、以及汲極160。在第七實施例中，閘極110設置於基板10上。閘極介電層130位於閘極110上。第一介電層140包覆閘極110的兩側邊110a、110b及閘極介電層130的兩側邊130a、130b。源極150與汲極160設置於基板10上，源極150與汲極160彼此分隔，不相互接觸，且源極 150與汲極160分別與閘極介電層130及第一介電層140接觸。半導體層120設置於基板10上，在此，表示半導體層120半導體層設置於源極150、汲極160與閘極介電層130上。此外，保護層170設置基板110上，並與半導體層120、第一介電層140、源極150、汲極160接觸。如圖1-7所示，當第一介電層140包覆閘極110的兩側邊，閘極介電層130設置於閘極110與半導體層120間，且閘極介電層130與閘極110接觸，或/及與半導體層120接觸。
上述各種實施例僅為示例，並非用以限制，各種搭配及組合的方式都可為實際可應用的實施態樣。
圖8為光電裝置的剖面示意圖。如圖8所示，光電裝置1包含薄膜電晶體100、保護層170、以及光學元件200。薄膜電晶體100可以為上述實施例的各種態樣，在此僅以第四實施例的薄膜電晶體100作為示例，但不限於此。在此，第一介電層140更覆蓋基板10的其他部分。保護層170覆蓋薄膜電晶體100與第一介電層140。保護層170上設置有穿孔171，且穿孔171對應於源極150或汲極160，光學元件200透過穿孔171與源極150或汲極160電性連接，從而可以透過薄膜電晶體100控制光學元件200。在此，光學元件200可以為自發光元件、非自發光元件、光感應元件、顯示元件、電致變色元件等等，且光學元件200與薄膜電晶體100的源極150或汲極160電性連接，而受薄膜電晶體100的控制。實際的實施方式，將如於後詳述。
圖9為光電裝置的局部上視圖示意圖、圖10-12分別為光電裝置的第一實施例、第二實施例與第三實施例之剖面示意圖。圖9至圖12是對於圖8的光學元件做實際的示例描述，光電裝置1的實際實施方式並不限於此。如圖9所示，圖9A-A’線之剖面，對應於圖8。由圖9所示，閘極 線11及資料線15交錯設置光學元件200的區域。閘極介電層130設置於閘極110與源極150/汲極160之間、以及半導體層120的下方、或汲極160的下方。第一介電層140及保護層170更位於元件區域1b中，也就是閘極線11及資料線15交錯之區域、除了閘極110與源極150/汲極160之間、以及半導體層120的下方、或汲極160的下方的其他區域。
圖10至12中，薄膜電晶體100的結構、第一介電層140的延伸、及保護層170都與圖8相似，不再詳述。在圖10中，光學元件200是光感測元件，光學元件200設置於基板10上，在這些實施例中，光學元件200是與保護層170接觸，不直接與基板10接觸。光學元件200包含第一電極210、第二電極220、以及光學層230。光學層230，舉例而言，為包括依序堆疊的一第一型半導體材料層、一本徵半導體材料層以及一第二型半導體材料層，且第一型半導體材料層以及第二型半導體材料層其中一者為p型半導體材料，另一者為n型半導體材料。第一電極210與第二電極220可以為透明電極或非透明電極，其中第一電極210較佳為非透明電極且第二電極220較佳為穿透電極。透明導電材料舉例而言為銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、石墨烯、奈米銀、奈米炭管/桿、或者其它合適的氧化物、或者上述至少二者之堆疊層，但本發明不以此為限。透明導電材料舉例而言為金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是其它的合適的材料、或是前述材料至少二種的堆疊層，但本發明不以此為限。光學層230位於第一電極210與第二電極220之間，第一電極210透過穿孔171與汲極160電性連接。在此僅為示例，也可以將第二電極220透過穿孔171與汲極160電性連接。從而，光學元件200受到薄膜電晶體100的控制，可以感測按壓的面積、或是指紋感測等。
如圖11所示，光學元件200也可以是自發光元件，例如，發光二極體、有機發光二極體等。在此，第一電極210與第二電極220可以做為陽極或陰極，第一電極210與源極150或汲極160電性連接。進一步地，第一電極210與第二電極220可以為透明電極或非透明電極，詳細透明電極與非透明電極敘述同上。在此，光學元件200受到薄膜電晶體100的控制而驅動，以致光學元件200發光或不發光。
如圖12所示，光學元件200也可以是液晶顯示元件，第一電極210及第二電極220較佳為透明導電材料，詳細透明電極敘述同上。另外，光學層230為顯示介質層，舉例而言，為高分子分散型液晶(PDLC)層、高分子網絡型液晶(PNLC)層、膽固醇液晶層、電致變化層或其它可藉由垂直電場或水平電場加以驅動的顯示介質層，然而光學層230的材料與第一電極210及第二電極220驅動模式，本領域人員可視需求作適當選擇。光學元件200更包含保護基板250。黑色矩陣243與彩色濾光層240位於基板或保護基板250之內表面，本領域人員可視需求作適當選擇。光學層230設置於基板10與保護基板250之間。在此，第一電極210是做為畫素電極，且第一電極210垂直投影於基板10的區域，與第一介電層140垂直投影於基板10的區域至少一部份重疊。在此，光學元件200受到薄膜電晶體100的電壓而驅動，控制第一電極210與第二電極220之間的電壓差，以控制顯示介質，形成顯示模式。
如圖13a、13b、13c、13d為薄膜電晶體比較例之製作流程的剖面示意圖。圖14a、14b、14c、14d為薄膜電晶體實施例之製作流程的剖面示意圖。比較例與實施例的差別在於，比較例閘極絕緣材料13不具有無機材料，換句話說比較例閘極絕緣材料13係由有機材料所組成。如圖13a及圖14a所示，係在基板10上製作出閘極110。比較例與實施例之閘極 110相似，可以應用同一光罩製作。
圖13b中，在閘極110上依序地形成閘極絕緣材料13及半導體材料12。在圖13c中，對半導體材料12進行微影蝕刻，而形成半導體層120。在比較例中，覆蓋閘極110及基板10的閘極絕緣材料13可以做為閘極介電層130。在圖14b中，在閘極110上依序地形成閘極絕緣材料13及半導體材料12。在圖14c中，對於閘極絕緣材料13及半導體材料12是一起進行微影及蝕刻，而同時形成圖案化的半導體層120及閘極介電層130。在實施例中，可以透過乾蝕刻或電漿蝕刻的方式，直接同時形成圖案化的半導體層120及閘極介電層130。
如圖13d、圖14d及圖14e所示，相較於比較例，實施例中僅多了一層形成第一介電層140的步驟，後續的製作流程均相似。也就是，可以使用相同光罩的數量，因此，即便增加了第一介電層140，在製作成本、製作時間上並不會大幅地增加。
表1為對於比較例與實施例的實際實驗數據。如表1所示，實施例相對於比較例，I-V曲線大致相似，如圖15a、15b所示，詳細地，實施例的臨界電壓(Vth)、次臨界擺幅(S.S)、以及電子遷移率(Mobility)都較比較例略高，但都屬於同一個級數範圍。
綜上所述，上述任一實施例中，薄膜電晶體100中以第一介電層140包覆閘極或半導體層之兩側邊，且第一介電層140為介電常數小於4的材質。透過第一介電層140具有較佳的撓曲性的材料特性，能使薄膜電晶體100應用於可撓曲的光電裝置中。同時，也利用閘極介電絕緣層130與閘極110與半導體層120接觸，能維持電性性質。進一步地，在製程上不會增加光罩數，成本不會大幅增加。
雖然已經結合目前被認為是實用的示例性實施例描述了本發明，但是應當理解，本發明不限於所公開的實施例，而是相反，旨在適用於各種修改和等同佈置包括在所附權利要求的精神和範圍內。

Claims (14)

  1. 一種薄膜電晶體，包括：一閘極，設置於一基板上；一半導體層，設置於該基板上，且該半導體層重疊於該閘極；一閘極介電層，設置於該閘極與該半導體層間，其中該閘極介電層於該基板的垂直投影範圍與該半導體層於該基板的垂直投影範圍實質上相同；一第一介電層，設置於該基板上，其中該第一介電層包覆該閘極或該半導體層之兩側邊，當該第一介電層包覆該閘極之兩側邊，該閘極介電層與該閘極接觸，或當該第一介電層包覆該半導體層之兩側邊，該閘極介電層與該半導體層接觸，該第一介電層之介電常數小於該閘極介電層之介電常數，且該第一介電層之介電常數小於4；以及一源極與一汲極，設置於該基板上，且該源極與該汲極分隔且分別接觸該半導體層。
  2. 如請求項1所述之薄膜電晶體，其中該半導體層設置於該閘極下方。
  3. 如請求項2所述之薄膜電晶體，其中，該第一介電層覆蓋至少一部份閘極之側邊與該閘極介電層之側邊。
  4. 如請求項2所述之薄膜電晶體，該薄膜電晶體更包括一蝕刻終止層，設置於該半導體層上。
  5. 如請求項4所述之薄膜電晶體，其中該蝕刻終止層更包括一第一接觸孔與一第二接觸孔，該源極與該汲極藉由該第一接觸孔與該第二接觸孔與該半導體層接觸。
  6. 如請求項5所述之薄膜電晶體，其中該第一介電層與該蝕刻終止層係由同一層所構成。
  7. 如請求項1所述之薄膜電晶體，其中該半導體層設置於該源極、該汲極與該閘極介電層上。
  8. 如請求項1所述之薄膜電晶體，其中該閘極設置於該半導體層上，且該半導體層設置於該源極與該汲極上。
  9. 如請求項1所述之薄膜電晶體，該薄膜電晶體更包括一絕緣層設置於該第一介電層上且該閘極設置於該半導體層上，其中該源極與該汲極分別貫穿該閘極介電層與該絕緣層。
  10. 如請求項1所述之薄膜電晶體，其中該閘極介電層包含氧化鋁、氧化矽及氮化矽其中至少一種材料
  11. 如請求項1所述之薄膜電晶體，其中該第一介電層包含聚醯亞胺(Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl，PVP)、聚乙烯醇(Poly(vinyl alcohol)，PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯(Polypropylene，PP)、半矽氧烷(Silsesquioxane)聚合物、鐵電(Ferroelectric)聚合物、以及苯並環丁烯(Benzocyclobutene，BCB)其中至少一種材料。
  12. 一種光電裝置，包含：如請求項1至11任一項所述之薄膜電晶體；一保護層，覆蓋該薄膜電晶體與該第一介電層上；以及一光學元件，設置於該基板上，且該光學元件包含一第一電極、一第二電極以及一光學層，光學層位於該第一電極與該第二電極之間，其中，該第一電極或該第二電極其中一者電性連接該汲極。
  13. 如請求項12所述之光電裝置，其中，該光學層包含一自發光層、一非自發光層、一感應層、以及一光感測層中的至少其一。
  14. 如請求項12所述之光電裝置，其中，電性連接該汲極之該第一電極或該第二電極其中一者作為一畫素電極，且該畫素電極與該第一介電層垂直投影於該基板上至少一部份重疊。
TW106115381A 2017-05-09 2017-05-09 薄膜電晶體及其光電裝置 TWI629797B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106115381A TWI629797B (zh) 2017-05-09 2017-05-09 薄膜電晶體及其光電裝置
CN201710586035.1A CN107369717B (zh) 2017-05-09 2017-07-18 薄膜晶体管及其光电装置
US15/971,086 US10475826B2 (en) 2017-05-09 2018-05-04 Thin film transistor and photoelectric device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106115381A TWI629797B (zh) 2017-05-09 2017-05-09 薄膜電晶體及其光電裝置

Publications (2)

Publication Number Publication Date
TWI629797B true TWI629797B (zh) 2018-07-11
TW201901975A TW201901975A (zh) 2019-01-01

Family

ID=60306840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115381A TWI629797B (zh) 2017-05-09 2017-05-09 薄膜電晶體及其光電裝置

Country Status (3)

Country Link
US (1) US10475826B2 (zh)
CN (1) CN107369717B (zh)
TW (1) TWI629797B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113591687B (zh) * 2020-08-17 2023-06-30 友达光电股份有限公司 感测装置及其制造方法
TWI785478B (zh) * 2020-08-17 2022-12-01 友達光電股份有限公司 指紋感測裝置
JP7115610B1 (ja) * 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法
CN113764137B (zh) * 2021-08-25 2024-01-09 湖南兴威新材料有限公司 纳米银线导电膜的制备方法、纳米银线导电膜及其应用
CN116096118A (zh) * 2021-11-03 2023-05-09 京东方科技集团股份有限公司 发光器件及其控制方法、发光基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581423A (zh) * 2003-08-13 2005-02-16 友达光电股份有限公司 多区域垂直配向薄膜晶体管阵列基板的制造方法
TW201202274A (en) * 2010-04-01 2012-01-16 Sumitomo Chemical Co Resin composition for insulating layer of organic thin film transistor, overcoating insulating layer and organic thin film transistor
US20150069336A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Thin film transistors, methods of manufacturing the same and display devices including the same
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683685B1 (ko) 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
TWI331401B (en) 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
TWI328283B (en) * 2008-05-16 2010-08-01 Au Optronics Corp Manufacturing method of thin film transistor array substrate and liquid crystal display panel
TWI569421B (zh) * 2014-03-27 2017-02-01 友達光電股份有限公司 畫素結構及其製作方法
TWI581436B (zh) 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581423A (zh) * 2003-08-13 2005-02-16 友达光电股份有限公司 多区域垂直配向薄膜晶体管阵列基板的制造方法
TW201202274A (en) * 2010-04-01 2012-01-16 Sumitomo Chemical Co Resin composition for insulating layer of organic thin film transistor, overcoating insulating layer and organic thin film transistor
US20150069336A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Thin film transistors, methods of manufacturing the same and display devices including the same
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor

Also Published As

Publication number Publication date
US20180331130A1 (en) 2018-11-15
US10475826B2 (en) 2019-11-12
TW201901975A (zh) 2019-01-01
CN107369717B (zh) 2020-05-19
CN107369717A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
TWI629797B (zh) 薄膜電晶體及其光電裝置
US11807487B2 (en) Flexible touch panel and flexible display device
US11908869B2 (en) Display device comprising a light shielding layer
KR102694860B1 (ko) 표시 장치 및 그 제조 방법
US9099561B2 (en) Transistors and electronic devices including the transistors
US7671364B2 (en) Thin film transistor substrate for display unit
KR101923725B1 (ko) 듀얼 모드 디스플레이 장치 및 그의 제조방법
KR20150140501A (ko) 플렉서블 디스플레이 장치
US7884368B2 (en) Thin film transistor, method for manufacturing the same and display using the same
JP2012124463A (ja) 薄膜トランジスタアレイパネル
KR20190058744A (ko) 압력 센서, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102685979B1 (ko) 압력 센서 및 이를 구비하는 표시 장치
US20160027873A1 (en) Thin film transistor
US20070008443A1 (en) Display substrate, method of manufacturing the same and display apparatus having the same
US9893198B2 (en) Thin film transistor utilized in array substrate and manufacturing method thereof
US11644913B2 (en) Touch display device including buffer layer for accuracy of touch sensing
KR20180046424A (ko) 플렉서블 윈도우 및 이를 포함하는 플렉서블 표시 장치