CN107369717B - 薄膜晶体管及其光电装置 - Google Patents

薄膜晶体管及其光电装置 Download PDF

Info

Publication number
CN107369717B
CN107369717B CN201710586035.1A CN201710586035A CN107369717B CN 107369717 B CN107369717 B CN 107369717B CN 201710586035 A CN201710586035 A CN 201710586035A CN 107369717 B CN107369717 B CN 107369717B
Authority
CN
China
Prior art keywords
dielectric layer
layer
electrode
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710586035.1A
Other languages
English (en)
Other versions
CN107369717A (zh
Inventor
孙硕阳
梁育馨
黄婉真
郑君丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107369717A publication Critical patent/CN107369717A/zh
Application granted granted Critical
Publication of CN107369717B publication Critical patent/CN107369717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种薄膜晶体管。薄膜晶体管包含栅极、半导体层、栅极介电层、第一介电层、源极、以及漏极。栅极设置于基板上。半导体层设置于基板上，且半导体层重叠于栅极。栅极介电层设置于栅极与半导体层间。第一介电层设置于基板上，第一介电层包覆栅极或半导体层的两侧边，第一介电层的介电常数小于栅极介电层的介电常数，且第一介电层的介电常数小于4。源极与漏极设置于基板上，且源极与漏极分隔且分别接触半导体层。本公开提供的薄膜晶体管可以应用于柔性的光电装置中并能维持电性性质，同时，在制程上不会增加掩模数，成本不会大幅增加。

Description

薄膜晶体管及其光电装置
技术领域
本发明涉及光电领域，尤其是薄膜晶体管及其光电装置。
背景技术
随着3C产品的发展，为了外观的美感，曲面、可折叠、可卷收等方式，是目前工业设计上的挑战。这些设计方式都必须让布设于其中的电子元件，都能符合柔性的性质。
有机材料相较于无机材料具有较佳的柔性，因此，将有机材料设置于电子元件中取代无机材料是目前常见的做法。然而，这样的作法虽然整体的柔性可以提升，但会衍伸出其他的问题，例如，元件寿命会产生不良的影响。
发明内容
本公开公开的一实施方式涉及一种薄膜晶体管。薄膜晶体管包含栅极、半导体层、栅极介电层、第一介电层、源极、以及漏极。栅极设置于基板上。半导体层设置于基板上，且半导体层重叠于栅极。栅极介电层设置于栅极与半导体层间，其中栅极介电层于基板的垂直投影范围与半导体层于基板的垂直投影范围实质上相同。第一介电层设置于基板上，第一介电层包覆栅极或半导体层的两侧边，第一介电层的介电常数小于栅极介电层的介电常数，且第一介电层的介电常数小于4。源极与漏极设置于基板上，且源极与漏极分隔且分别接触半导体层。
在一些实施例中，半导体层设置于栅极下方。
在一些实施例中，第一介电层覆盖至少一部分栅极的侧边与栅极介电层的侧边。
在一些实施例中，薄膜晶体管还包括蚀刻终止层，且蚀刻终止层是设置于半导体层上。
在一些实施例中，第一介电层与蚀刻终止层是由同一层所构成。
在一些实施例中，半导体层设置于源极、漏极与栅极介电层上。
在一些实施例中，栅极设置于半导体层上，且半导体层设置于源极与漏极上。
在一些实施例中，薄膜晶体管还包括保护层，保护层设置于第一介电层上且栅极设置于半导体层上，其中源极与漏极分别贯穿栅极介电层与保护层。
在一些实施例中，第一介电层包含聚酰亚胺(Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl，PVP)、聚乙烯醇(Poly(vinyl alcohol)，PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯 (Polypropylene，PP)、半硅氧烷(Silsesquioxane)聚合物、铁电(Ferroelectric) 聚合物、以及苯并环丁烯(Benzocyclobutene，BCB)其中至少一种材料。
本公开公开的另一实施方式涉及一种光电装置。光电装置薄膜晶体管、保护层、以及光学元件。薄膜晶体管包含栅极、半导体层、栅极介电层、第一介电层、源极、以及漏极。栅极设置于基板上。半导体层设置于基板上，且半导体层与栅极重叠。栅极介电层设置于栅极与半导体层间，其中栅极介电层于基板的垂直投影范围与半导体层于基板的垂直投影范围实质上相同。第一介电层设置于基板上，第一介电层包覆栅极或半导体层的两侧边，第一介电层的介电常数小于栅极介电层的介电常数，且第一介电层的介电常数小于4。源极与漏极设置于基板上，且源极与漏极分隔且分别接触半导体层。保护层覆盖薄膜晶体管与第一介电层上。光学元件设置于基板上，且光学元件包含第一电极、第二电极以及光学层，其中光学层位于第一电极与第二电极之间，又第一电极或第二电极其中一者电性连接漏极。
在一些实施例中，光学层包含自发光层、非自发光层、感应层、以及光感测层中的至少其一。
在一些实施例中，电性连接漏极的第一电极或第二电极其中一者作为一像素电极，且像素电极与第一介电层垂直投影于基板上至少一部分重叠。
在上述所述的实施例中，薄膜晶体管中以第一介电层包覆栅极或半导体层的两侧边，且第一介电层为介电常数小于4的材质，此类的材质多半具有较佳的挠曲性，能使薄膜晶体管应用于可挠曲的光电装置中。同时，也利用栅极介电层与栅极与半导体层接触，能维持薄膜晶体管元件特性。进一步地，增加薄膜晶体管元件的可靠度，且在制程上不会增加掩模数，成本不会过度增加。
附图说明
通过参照附图进一步详细描述本发明的示例性实施例，本发明的上述和其他示例性实施例，优点和特征将变得更加清楚，其中：
图1为第一实施例的薄膜晶体管的剖面示意图；
图2为第二实施例的薄膜晶体管的剖面示意图；
图3为第三实施例的薄膜晶体管的剖面示意图；
图4为第四实施例的薄膜晶体管的剖面示意图；
图5为第五实施例的薄膜晶体管的剖面示意图；
图6为第六实施例的薄膜晶体管的剖面示意图；
图7为第七实施例的薄膜晶体管的剖面示意图；
图8为光电装置的剖面示意图；
图9为光电装置的局部上视图示意图；
图10为第一实施例的光电装置的剖面示意图；
图11为第二实施例的光电装置的剖面示意图；
图12为第三实施例的光电装置的剖面示意图；
图13a、13b、13c、13d为薄膜晶体管一比较例的制作流程的剖面示意图；
图14a、14b、14c、14d、14e为薄膜晶体管一实施例的制作流程的剖面示意图；
图15a为比较例薄膜晶体管的I-V曲线；
图15b为第一实施例的薄膜晶体管的I-V曲线。
附图标记说明：
1 光电装置 1a 控制区域
1b 元件区域 100 薄膜晶体管
10 基板 11 栅极线
12 半导体材料 13 栅极绝缘材料
110 栅极 110a 侧边
110b 侧边 120 半导体层
120a 侧边 120b 侧边
130 栅极介电层 130a 侧边
130b 侧边 140 第一介电层
141 第一接触孔 143 第二接触孔
15 数据线 150 源极
160 漏极 170 保护层
171 穿孔 180 蚀刻终止层
181 第一接触孔 183 第二接触孔
190 绝缘层 191 第一接触孔
193 第二接触孔 200 光电元件
210 第一电极 220 第二电极
230 光学层 240 彩色滤光层
243 黑色矩阵 250 保护基板
具体实施方式
在下文中将参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施例。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而不脱离本发明的构思或范围。
在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括多个形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。
本文使用的“约”、“实质上”、或“近似”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、± 5％内。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
图1为第一实施例的薄膜晶体管的剖面示意图。如图1所示，薄膜晶体管100包括栅极110、半导体层120、栅极介电层130、第一介电层140、源极150、以及漏极160。在第一实施例中，栅极110设置于基板10上，在此，栅极110是堆迭于基板10上。半导体层120设置于基板10上，且半导体层120重叠于栅极110，换句话说，半导体层120垂直投影于基板 10的范围，与栅极110垂直投影于基板10的投影范围至少部分是重叠的。栅极介电层130设置于栅极110与半导体层120间。在此实施例，栅极介电层130于基板10的垂直投影范围与半导体层120于基板10的垂直投影范围实质上相同，在此的实质相同误差小于10％之内。此外，栅极介电层 130与半导体层120优选是由同一图案化步骤所形成。第一介电层140设置于基板10上。第一介电层140包覆栅极110的两侧边。第一介电层140的介电常数小于栅极介电层130的介电常数，且第一介电层140的介电常数小于4。源极150与漏极160设置于基板10上，且源极150与漏极160分隔而不相互连接，且源极150与漏极160分别接触半导体层120。在附图中，第一介电层140包覆栅极110的两侧边110a、110b是指第一介电层140与栅极110的两侧边直接接触，第一介电层140垂直投影于基板10的投影范围环绕于栅极110垂直投影于基板10的投影范围，且第一介电层140垂直投影范围与栅极110垂直投影范围部分重叠。
在图1中，第一介电层140还可环绕栅极介电层130及半导体层120、并与源极150、漏极160接触。在此，栅极110及栅极介电层130是内嵌于第一介电层140的实施方式。一般而言，栅极介电层130是采用high K(介电常数大于4)的材料。一般而言，栅极介电层130通常为无机绝缘材料，例如，栅极介电层130可以氧化铝、氧化硅、氮化硅、氧化钛，但不限于此。栅极介电层130的杨氏系数(Young Modulus)通常在60-450GPa，优选为65至80GPa、160至300GPa、210至420GPa。第一介电层140是采介电常数小于或等于4的绝缘材料，第一介电层140的杨氏系数一般而言小于5Gpa，优选为2-4.5Gpa。一般而言，第一介电层140通常为有机材料，或类有机材料，例如，第一介电层40可以为聚酰亚胺(Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl，PVP)、聚乙烯醇(Poly(vinyl alcohol)， PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯 (Polypropylene，PP)、苯并环丁烯(Benzocyclobutene，BCB)，但不限于此。此外，第一介电层40也可以是硅氧烷(siloxane，SOC)聚合物、半硅氧烷 (Silsesquioxane)聚合物、铁电(Ferroelectric)聚合物、碳化硅(SiC)聚合物等类有机材料，但不限于此。第一介电层140因具有较佳的柔性，能使薄膜晶体管100能应用于各种柔性的光电装置之中。
另外，基板10较佳为柔性的材料，举例而言包括聚酰胺(Polyamide， PA)聚亚酰胺(Polyimide，PI)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)， PMMA)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、玻璃纤维强化塑胶(fiber reinforced plastics，FRP)、聚醚醚酮(polyetheretherketone，PEEK)、环氧树脂、或其它合适的材料、或前述至少二种的组合，但不限于此。换句话说，基板10柔性的材料可为全部是有机材料混合物、有机材料混合无机材料、有机分子与无机分子键结而成的材料、或是其它合适的材料。基板10材质不限于上面述所，可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、上述至少二种的组合或是其它可适用的材料。半导体层120可以为金属氧化物或是硅晶，例如，铟锡氧化物(indium tin oxide，ITO)、铝锌氧化物(aluminumzinc oxide， AZO)、铟镓锌氧化物(indium gallium zinc oxide，IGZO)、铟锡锌氧化物(indium tin zinc oxide，ITZO)、铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)、单晶硅、多晶硅、以及无晶硅(amorphous silicon)，上述仅为示例，而不限于此。
在图1的实施例中，薄膜晶体管100还包括保护层170。保护层170设置基板110上，并与半导体层120、第一介电层140、源极150、以及漏极160接触。也就是，保护层170覆盖半导体层120、第一介电层140、源极 150、以及漏极160。于本实施例中，薄膜晶体管100为底栅型(Bottom Gate) 薄膜晶体管。然而，本发明不限于此，本发明薄膜晶体管100可以为顶栅型(Top Gate)薄膜晶体管晶体管或其他适当形式的晶体管。
图2为第二实施例的薄膜晶体管的剖面示意图。如图2所示，第二实施例的薄膜晶体管100为顶栅型(Top Gate)薄膜晶体管的实施方式。半导体层120设置于基板10上。源极150与漏极160设置于基板10上，源极150 与漏极160分隔，不相互连接。且源极150与漏极分别接触半导体层120，其中半导体层120设置于源极150与漏极160上。栅极介电层130设置于半导体层120上，栅极110垂直重叠于半导体层120上，且栅极介电层130 设置于栅极110与半导体层120间。第一介电层140设置于基板10上，且第一介电层140包覆半导体层120的两侧边120a、120b。在此，半导体层 120垂直投影于基板10的范围，与栅极110垂直投影于基板10的范围至少有一部分是重合。栅极介电层130于基板10的垂直投影范围与半导体层120于基板10的垂直投影范围实质上相同，在此的实质相同误差小于10％之内。栅极介电层130与第一介电层140的材料与图1相同，于此不再赘述。
在图2中，第一介电层140包覆半导体层120、栅极介电层130、源极 150、以及漏极160，在此仅以剖面示意，实际上第一介电层140可以环绕栅极介电层130、源极150、以及漏极160。在此，半导体层120及栅极介电层130是内嵌于第一介电层140的另一实施方式。更进一步地，第一介电层140还可环绕至少一部分栅极110的侧边与栅极介电层130的侧边。另外，保护层170设置基板110上，并与栅极110、以及第一介电层140接触。第二实施例是将第一实施例反置，使得栅极110位于半导体层120位于上方，且半导体层120位于源极150及漏极160上方的结构。此外，在第二实施例中，薄膜晶体管100还包括保护层170。保护层170设置基板 110上，并覆盖栅极110及第一介电层140。
图3为第三实施例的薄膜晶体管的剖面示意图。第三实施例为另一顶栅型(TopGate)薄膜晶体管的实施方式，也就是栅极110位于半导体层120 位于上方。第三实施例的薄膜晶体管100还包括了保护层170。如图3所示，半导体层120设置于基板10上。栅极110重叠于半导体层120。栅极介电层130设置于栅极110与半导体层120间。第一介电层140包覆半导体层 120及栅极介电层130的两侧边。也就是，半导体层120及栅极介电层130 内嵌于第一介电层140中。绝缘层190设置于半导体层120上，在此，保护层170并不与半导体层120接触。绝缘层190与栅极110、栅极介电层 130、以及第一介电层140直接接触。此外，绝缘层190与栅极介电层130 还分别设置有第一接触孔191与第二接触孔193。源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔191与第二接触孔193与半导体层120接触。进一步地，还可包括保护层170覆盖薄膜晶体管100。
图4为第四实施例的薄膜晶体管的剖面示意图。如图4所示，第四实施例是基于第一实施例的变化，差别在于第四实施例的薄膜晶体管100还包括了蚀刻终止层180设置于半导体120上，当图案化半导体层120时，蚀刻终止层180可避免图案化半导体层120过蚀刻(over etching)，其与第一实施例相同之处不再赘述。
图5为第五实施例的薄膜晶体管的剖面示意图。如图5所示，第五实施例是基于第四实施例的进一步变化。在第五实施例中，蚀刻终止层180 除了设置于半导体层120上外，还设置于第一介电层140上，使得源极150 与漏极160不与第一介电层140接触，另外，蚀刻终止层180具有第一接触孔181与第二接触孔183。源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔181与第二接触孔183与半导体层120接触。
图6为第六实施例的薄膜晶体管的剖面示意图。如图6所示，第六实施例是基于第五实施例的进一步变化。在第六实施例中，蚀刻终止层180 与第一介电层140是由同一层所构成，可减少制程步骤。也就是，是利用介电常数小于栅极介电层130的介电常数，且第一介电层140的介电常数小于4的有机材料，或类有机材料所构成。换句话说，栅极110、半导体层120、及栅极介电层130都被第一介电层140所环绕。源极150与漏极160 彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔141 与第二接触孔143与半导体层120接触。第六实施例的栅极介电层130与第一介电层140的材料与第一实施例相同，于此不再赘述。
图7为第七实施例的薄膜晶体管的剖面示意图。如图7所示，第七实施例为半导体层120共平面式(Co-Planer)的薄膜晶体管。薄膜晶体管100同样包含栅极110、半导体层120、栅极介电层130、第一介电层140、源极 150、以及漏极160。在第七实施例中，栅极110设置于基板10上。栅极介电层130位于栅极110上。第一介电层140包覆栅极110的两侧边110a、110b及栅极介电层130的两侧边130a、130b。源极150与漏极160设置于基板10上，源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别与栅极介电层130及第一介电层140接触。半导体层120设置于基板10上，在此，表示半导体层120半导体层设置于源极150、漏极160 与栅极介电层130上。此外，保护层170设置基板110上，并与半导体层 120、第一介电层140、源极150、漏极160接触。
上述各种实施例仅为示例，并非用以限制，各种搭配及组合的方式都可为实际可应用的实施方式。
图8为光电装置的剖面示意图。如图8所示，光电装置1包含薄膜晶体管100、保护层170、以及光学元件200。薄膜晶体管100可以为上述实施例的各种实施方式，在此仅以第四实施例的薄膜晶体管100作为示例，但不限于此。在此，第一介电层140更覆盖基板10的其他部分。保护层170 覆盖薄膜晶体管100与第一介电层140。保护层170上设置有穿孔171，且穿孔171对应于源极150或漏极160，光学元件200通过穿孔171与源极 150或漏极160电性连接，从而可以通过薄膜晶体管100控制光学元件200。在此，光学元件200可以为自发光元件、非自发光元件、光感应元件、显示元件、电致变色元件等等，且光学元件200与薄膜晶体管100的源极150 或漏极160电性连接，而受薄膜晶体管100控制。实际的实施方式，将如于后详述。
图9为光电装置的局部上视图示意图、图10-12分别为光电装置的第一实施例、第二实施例与第三实施例的剖面示意图。图9至图12是对于图8 的光学元件做实际的示例描述，光电装置1的实际实施方式并不限于此。如图9所示，图9的A-A’线的剖面，对应于图8。由图9所示，栅极线11 及数据线15交错设置光学元件200的区域。栅极介电层130设置于栅极110 与源极150/漏极160之间、以及半导体层120的下方、或漏极160的下方。第一介电层140及保护层170还位于元件区域1b中，也就是栅极线11及数据线15交错的区域、除了栅极110与源极150/漏极160之间、以及半导体层120的下方、或漏极160的下方的其他区域。
图10至12中，薄膜晶体管100的结构、第一介电层140的延伸、及保护层170都与图8相似，不再详述。在图10中，光学元件200是光感测元件，光学元件200设置于基板10上，在这些实施例中，光学元件200是与保护层170接触，不直接与基板10接触。光学元件200包含第一电极210、第二电极220、以及光学层230。光学层230，举例而言，为包括按序堆迭的一第一型半导体材料层、一本征半导体材料层以及一第二型半导体材料层，且第一型半导体材料层以及第二型半导体材料层其中一者为p型半导体材料，另一者为n型半导体材料。第一电极210与第二电极220可以为透明电极或非透明电极，其中第一电极210优选为非透明电极且第二电极 220优选为穿透电极。透明导电材料举例而言为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、石墨烯、纳米银、纳米炭管/杆、或者其它合适的氧化物、或者上述至少二者的堆叠层，但本发明不以此为限。透明导电材料举例而言为金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是其它的合适的材料、或是前述材料至少二种的堆叠层，但本发明不以此为限。光学层230位于第一电极210 与第二电极220之间，第一电极210通过穿孔171与漏极160电性连接。在此仅为示例，也可以将第二电极220通过穿孔171与漏极160电性连接。从而，光学元件200受到薄膜晶体管100的控制，可以感测按压的面积、或是指纹感测等。
如图11所示，光学元件200也可以是自发光元件，例如，发光二极管、有机发光二极管等。在此，第一电极210与第二电极220可以做为阳极或阴极，第一电极210与源极150或漏极160电性连接。进一步地，第一电极210与第二电极220可以为透明电极或非透明电极，详细透明电极与非透明电极叙述同上。在此，光学元件200受到薄膜晶体管100的控制而驱动，以致光学元件200发光或不发光。
如图12所示，光学元件200也可以是液晶显示元件，第一电极210及第二电极220优选为透明导电材料，详细透明电极叙述同上。另外，光学层230为显示介质层，举例而言，为高分子分散型液晶(PDLC)层、高分子网络型液晶(PNLC)层、胆固醇液晶层、电致变化层或其它可通过垂直电场或水平电场加以驱动的显示介质层，然而光学层230的材料与第一电极210 及第二电极220驱动模式，本领域人员可视需求作适当选择。光学元件200 还包含保护基板250。黑色矩阵243与彩色滤光层240位于基板或保护基板 250的内表面，本领域人员可视需求作适当选择。光学层230设置于基板 10与保护基板250之间。在此，第一电极210是做为像素电极，且第一电极210垂直投影于基板10的区域，与第一介电层140垂直投影于基板10 的区域至少一部分重叠。在此，光学元件200受到薄膜晶体管100的电压而驱动，控制第一电极210与第二电极220之间的电压差，以控制显示介质，形成显示模式。
如图13a、13b、13c、13d为薄膜晶体管比较例的制作流程的剖面示意图。图14a、14b、14c、14d为薄膜晶体管实施例的制作流程的剖面示意图。比较例与实施例的差别在于，比较例栅极绝缘材料13不具有无机材料，换句话说比较例栅极绝缘材料13是由有机材料所组成。如图13a及图14a所示，是在基板10上制作出栅极110。比较例与实施例的栅极110相似，可以应用同一掩模制作。
图13b中，在栅极110上按序地形成栅极绝缘材料13及半导体材料12。在图13c中，对半导体材料12进行微影蚀刻，而形成半导体层120。在比较例中，覆盖栅极110及基板10的栅极绝缘材料13可以做为栅极介电层 130。在图14b中，在栅极110上按序地形成栅极绝缘材料13及半导体材料12。在图14c中，对于栅极绝缘材料13及半导体材料12是一起进行微影及蚀刻，而同时形成图案化的半导体层120及栅极介电层130。在实施例中，可以通过干蚀刻或等离子体蚀刻的方式，直接同时形成图案化的半导体层120及栅极介电层130。
如图13d、图14d及图14e所示，相较于比较例，实施例中仅多了一层形成第一介电层140的步骤，后续的制作流程均相似。也就是，可以使用相同掩模的数量，因此，即便增加了第一介电层140，在制作成本、制作时间上并不会大幅地增加。
表1为对于比较例与实施例的实际实验数据。如表1所示，实施例相对于比较例，I-V曲线大致相似，如图15a、15b所示，详细地，实施例的临界电压(Vth)、次临界摆幅(S.S)、以及电子迁移率(Mobility)都较比较例略高，但都属于同一个级数范围。
表1
比较例 实施例
临界电压(Vth) -0.97V -0.51V
次临界摆幅(S.S) 0.25(mV/dec) 0.42(mV/dec)
电子迁移率(Mobility) 13.5(cm<sup>2</sup>/V·s) 14.2(cm<sup>2</sup>/V·s)
综上所述，上述任一实施例中，薄膜晶体管100中以第一介电层140 包覆栅极或半导体层的两侧边，且第一介电层140为介电常数小于4的材质。通过第一介电层140具有较佳的柔性的材料特性，能使薄膜晶体管100 应用于柔性的光电装置中。同时，也利用栅极介电绝缘层130与栅极110 与半导体层120接触，能维持电性性质。进一步地，在制程上不会增加掩模数，成本不会大幅增加。
虽然已经结合目前被认为是实用的示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例，而是相反，旨在适用于各种修改和等同布置包括在所附权利要求的构思和范围内。

Claims (14)

1.一种薄膜晶体管，包括：
一栅极，设置于一基板上；
一半导体层，设置于该基板上，且该半导体层重叠于该栅极；
一栅极介电层，设置于该栅极与该半导体层间，其中该栅极介电层于该基板的垂直投影范围与该半导体层于该基板的垂直投影范围实质上相同；
一第一介电层，设置于该基板上，其中该第一介电层包覆该栅极介电层与该半导体层的两侧边，该第一介电层的介电常数小于该栅极介电层的介电常数，且该第一介电层的介电常数小于4；以及
一源极与一漏极，设置于该基板上，且该源极与该漏极分隔且分别接触该半导体层，
其中，该第一介电层是可挠曲材料。
2.如权利要求1所述的薄膜晶体管，其中该半导体层设置于该栅极下方。
3.如权利要求2所述的薄膜晶体管，其中，该第一介电层覆盖至少一部分栅极的侧边与该栅极介电层的侧边。
4.如权利要求2所述的薄膜晶体管，该薄膜晶体管还包括一蚀刻终止层，设置于该半导体层上。
5.如权利要求4所述的薄膜晶体管，其中该蚀刻终止层还包括一第一接触孔与一第二接触孔，该源极与该漏极通过该第一接触孔与该第二接触孔与该半导体层接触。
6.如权利要求5所述的薄膜晶体管，其中该第一介电层与该蚀刻终止层是由同一层所构成。
7.如权利要求1所述的薄膜晶体管，其中该栅极设置于该半导体层上，且该半导体层设置于该源极与该漏极上。
8.如权利要求1所述的薄膜晶体管，该薄膜晶体管还包括一绝缘层设置于该第一介电层上且该栅极设置于该半导体层上，其中该源极与该漏极分别贯穿该栅极介电层与该绝缘层。
9.如权利要求1所述的薄膜晶体管，其中该栅极介电层包含氧化铝、氧化硅及氮化硅其中至少一种材料。
10.如权利要求1所述的薄膜晶体管，其中该第一介电层包含聚酰亚胺(Polyimide，PI)、聚乙烯吡咯烷酮(Poly(4-vinyl phenyl)，PVP)、聚乙烯醇(Poly(vinyl alcohol)，PVA)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚丙烯(Polypropylene，PP)、半硅氧烷(Silsesquioxane)聚合物、铁电(Ferroelectric)聚合物、以及苯并环丁烯(Benzocyclobutene，BCB)其中至少一种材料。
11.一种薄膜晶体管，包括：
一栅极，设置于一基板上；
一半导体层，设置于该基板上，且该半导体层重叠于该栅极；
一栅极介电层，设置于该栅极与该半导体层间，其中该栅极介电层于该基板的垂直投影范围与该半导体层于该基板的垂直投影范围实质上相同；
一第一介电层，设置于该基板上，其中该第一介电层包覆该栅极介电层，该第一介电层的介电常数小于该栅极介电层的介电常数，且该第一介电层的介电常数小于4；以及
一源极与一漏极，设置于该基板上，且该源极与该漏极分隔且分别接触该半导体层，
其中该半导体层设置于该源极、该漏极与该栅极介电层上，
其中，该第一介电层是可挠曲材料。
12.一种光电装置，包含：
如权利要求1至11任一所述的薄膜晶体管；
一保护层，覆盖该薄膜晶体管与该第一介电层上；以及
一光学元件，设置于该基板上，且该光学元件包含一第一电极、一第二电极以及一光学层，光学层位于该第一电极与该第二电极之间，其中，该第一电极或该第二电极其中一者电性连接该漏极。
13.如权利要求12所述的光电装置，其中，该光学层包含一自发光层、一非自发光层、一感应层、以及一光感测层中的至少其一。
14.如权利要求12所述的光电装置，其中，电性连接该漏极的该第一电极或该第二电极其中一者作为一像素电极，且该像素电极与该第一介电层垂直投影于该基板上至少一部分重叠。
CN201710586035.1A 2017-05-09 2017-07-18 薄膜晶体管及其光电装置 Active CN107369717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106115381A TWI629797B (zh) 2017-05-09 2017-05-09 薄膜電晶體及其光電裝置
TW106115381 2017-05-09

Publications (2)

Publication Number Publication Date
CN107369717A CN107369717A (zh) 2017-11-21
CN107369717B true CN107369717B (zh) 2020-05-19

Family

ID=60306840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710586035.1A Active CN107369717B (zh) 2017-05-09 2017-07-18 薄膜晶体管及其光电装置

Country Status (3)

Country Link
US (1) US10475826B2 (zh)
CN (1) CN107369717B (zh)
TW (1) TWI629797B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785478B (zh) * 2020-08-17 2022-12-01 友達光電股份有限公司 指紋感測裝置
CN113591687B (zh) * 2020-08-17 2023-06-30 友达光电股份有限公司 感测装置及其制造方法
JP7115610B1 (ja) * 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法
CN113764137B (zh) * 2021-08-25 2024-01-09 湖南兴威新材料有限公司 纳米银线导电膜的制备方法、纳米银线导电膜及其应用
CN116096118A (zh) * 2021-11-03 2023-05-09 京东方科技集团股份有限公司 发光器件及其控制方法、发光基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581423A (zh) * 2003-08-13 2005-02-16 友达光电股份有限公司 多区域垂直配向薄膜晶体管阵列基板的制造方法
CN104009043A (zh) * 2014-03-27 2014-08-27 友达光电股份有限公司 像素结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683685B1 (ko) 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
TWI331401B (en) 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
TWI328283B (en) * 2008-05-16 2010-08-01 Au Optronics Corp Manufacturing method of thin film transistor array substrate and liquid crystal display panel
WO2011125691A1 (ja) * 2010-04-01 2011-10-13 住友化学株式会社 有機薄膜トランジスタ絶縁層用樹脂組成物、オーバーコート絶縁層及び有機薄膜トランジスタ
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
TWI581436B (zh) 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581423A (zh) * 2003-08-13 2005-02-16 友达光电股份有限公司 多区域垂直配向薄膜晶体管阵列基板的制造方法
CN104009043A (zh) * 2014-03-27 2014-08-27 友达光电股份有限公司 像素结构及其制作方法

Also Published As

Publication number Publication date
TWI629797B (zh) 2018-07-11
US20180331130A1 (en) 2018-11-15
TW201901975A (zh) 2019-01-01
CN107369717A (zh) 2017-11-21
US10475826B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN107369717B (zh) 薄膜晶体管及其光电装置
US11807487B2 (en) Flexible touch panel and flexible display device
US10923504B2 (en) Display device with sloped pinhole
US9099561B2 (en) Transistors and electronic devices including the transistors
US20110266542A1 (en) Semiconductor device and method of fabricating the same
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
KR20170104360A (ko) 반도체 장치, 표시 장치, 및 이들의 제작 방법
US20120168756A1 (en) Transistor, Method Of Manufacturing The Same, And Electronic Device Including The Transistor
US7884368B2 (en) Thin film transistor, method for manufacturing the same and display using the same
KR20150140501A (ko) 플렉서블 디스플레이 장치
JP2012124463A (ja) 薄膜トランジスタアレイパネル
KR102144432B1 (ko) 플렉서블 표시 장치 및 커브드 표시 장치
KR102276146B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140098614A (ko) 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치
US10573761B2 (en) Pressure sensor and display device having the same
CN110870384A (zh) 有机el设备及其制造方法
US9373683B2 (en) Thin film transistor
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
US20070008443A1 (en) Display substrate, method of manufacturing the same and display apparatus having the same
US9893198B2 (en) Thin film transistor utilized in array substrate and manufacturing method thereof
KR20190098308A (ko) 박막 트랜지스터 기판의 제조 방법
CN113672107A (zh) 触控显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant