CN100565845C - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN100565845C CN100565845C CNB2007101456416A CN200710145641A CN100565845C CN 100565845 C CN100565845 C CN 100565845C CN B2007101456416 A CNB2007101456416 A CN B2007101456416A CN 200710145641 A CN200710145641 A CN 200710145641A CN 100565845 C CN100565845 C CN 100565845C
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- patterning
- production method
- pixel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种像素结构的制作方法,包括下列步骤:首先,提供一基板,并形成栅极于基板上。接着,形成栅介电层于基板上以覆盖栅极。然后,形成通道层于栅极上方的栅介电层上。之后,形成源极与漏极于栅极两侧的通道层上,栅极、通道层、源极与漏极构成薄膜晶体管。接着,形成保护层于栅介电层与薄膜晶体管上,并提供一暴露出部分保护层的第一屏蔽于保护层上方,再使用激光经由第一屏蔽照射保护层以去除部分保护层而暴露出漏极。之后,形成导电层以覆盖保护层与暴露的漏极,并通过保护层使导电层图案化,以形成像素电极。
Description
技术领域
本发明涉及一种像素结构的制作方法,且尤其涉及一种使用激光剥离工艺(1aser ablation process)来制作保护层的像素结构的制作方法。
背景技术
显示器为人与信息的沟通界面,目前以平面显示器为主要发展的趋势。平面显示器主要有以下几种:有机电激发光显示器(organicelectroluminescence display)、等离子显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display)。其中,又以薄膜晶体管液晶显示器的应用最为广泛。一般而言,薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板(thin film transistor arraysubstrate)、彩色滤光阵列基板(color filter substrate)和液晶层(liquidcrystal layer)所构成。其中,薄膜晶体管阵列基板包括多条扫描线(scanlines)、多条数据线(data lines)以及多个阵列排列的像素结构(pixel unit),且各个像素结构分别与对应的扫描线及数据线电性连接。
图1A~图1G为现有技术的像素结构的制作方法示意图。首先,请参照图1A,提供一基板10,并通过第一道光掩模工艺于基板10上形成一栅极20。接着,请参照图1B,在基板10上形成一栅介电层30以覆盖住栅极20。然后,请参照图1C,通过第二道光掩模工艺于栅介电层30上形成一位于栅极20上方的通道层40。一般而言,通道层40的材质为非晶硅(amorphous silicon)。之后,请参照图1D,通过第三道光掩模工艺于通道层40的部分区域以与栅介电层30的部分区域上形成一源极50以及一漏极60。由图1D可知,源极50与漏极60分别由通道层40的两侧延伸至栅介电层30上,并将通道层40的部分区域暴露。接着,请参照图1E,于基板10上形成一保护层70以覆盖栅介电层30、通道层40、源极50以及漏极60。然后,请参照图1F,通过第四道光掩模工艺将保护层70图案化,以于保护层70中形成一接触孔H。由图1F可知,保护层70中的接触孔H会将漏极60的部分区暴露。之后,请参照图1G,通过第四道光掩模工艺于保护层70上形成一像素电极80,由图1G可知,像素电极80会透过接触孔H与漏极60电性连接。在像素电极80制作完成之后,便完成了像素结构90的制作。
承上述,现有的像素结构90主要是通过五道光掩模工艺来进行制作,换言的,像素结构90需采用五个具有不同图案的光掩模(mask)来进行制作。由于光掩模的造价十分昂贵,且每道光掩模工艺皆须使用到具有不同图案的光掩模,因此,若无法缩减光掩模工艺的数目,像素结构90的制造成本将无法降低。
此外,随着薄膜晶体管液晶显示面板的尺寸日益增加,用来制作薄膜晶体管阵列基板的光掩模尺寸亦会随的增加,而大尺寸的光掩模在造价上将更为昂贵,使得像素结构90的制造成本无法有效地降低。
发明内容
本发明所要解决的技术问题在于提供一种像素结构的制作方法,其适于降低制作成本。
为实现上述目的,本发明提出一种像素结构的制作方法,其先提供一基板,并形成一栅极于基板上。接着,形成一栅介电层于基板上,以覆盖栅极。然后,形成一通道层于栅极上方的栅介电层上。之后,形成一源极以及一漏极于栅极两侧的通道层上,其中栅极、通道层、源极以及漏极构成一薄膜晶体管。接着,形成一保护层于栅介电层与薄膜晶体管上,并提供一第一屏蔽于保护层上方,且第一屏蔽暴露出部分的保护层。接着,使用激光经由第一屏蔽照射保护层,以移除部分保护层而暴露出漏极。烘烤图案化保护层,以使该图案化保护层具有一蕈状(mushroom)的顶表面;然后,形成一导电层以覆盖保护层与暴露的漏极,该图案化保护层的蕈状的顶表面使该导电层不连续,各部分导电层彼此电性绝缘,以形成一像素电极。
本发明提出另一种像素结构的制作方法,其先提供一基板,并形成一薄膜晶体管于基板上。接着,形成一保护层于薄膜晶体管上,并提供一第一屏蔽于保护层上方,且第一屏蔽暴露出部分的保护层。接着,烘烤该图案化保护层,以使该图案化保护层具有一蕈状的顶表面。然后,形成一导电层以覆盖保护层与暴露的漏极,该图案化保护层的蕈状的顶表面使该导电层不连续,各部分导电层彼此电性绝缘,以形成一像素电极。
在本发明的像素结构制作方法中,上述形成栅极的方法,在一实施例中例如先形成一第一金属层于基板上。接着,再图案化第一金属层,以形成栅极。在另一实施例中,形成栅极的方法例如先形成一第一金属层于基板上。接着,提供一第二屏蔽于第一金属层上方,且第二屏蔽暴露出部分的第一金属层。然后,使用激光经由第二屏蔽照射第一金属层,以移除第二屏蔽所暴露的部分第一金属层。
在本发明的像素结构制作方法中,形成通道层的方法例如为先形成一半导体层于基板上,接着,再图案化半导体层,以形成通道层。在另一实施例中,形成通道层的方法例如为先形成一半导体层于基板上。接着,提供一第三屏蔽于半导体层上方,且第三屏蔽暴露出部分的半导体层。然后,使用激光经由第三屏蔽照射半导体层,以移除第三屏蔽所暴露的部分半导体层。
在本发明的像素结构制作方法中,形成源极以及漏极的方法例如为先形成一第二金属层于通道层与栅介电层上,接着,图案化第二金属层,以形成源极以及漏极。
在本发明的像素结构制作方法中,形成导电层的方法包括通过溅镀形成一铟锡氧化物层或一铟锌氧化物层。
在本发明的像素结构制作方法中,照射于保护层的激光能量例如是介于10至500mJ/cm2之间。另外,激光的波长例如是介于100nm至400nm之间。
在本发明的像素结构制作方法中,图案化保护层的蕈状的顶表面包括图案化保护层的顶表面略大于其底表面。
在本发明的像素结构制作方法中,还包括在形成像素电极之后,移除图案化保护层。
在本发明的像素结构制作方法中,还包括在形成栅极的同时形成一下层电容电极,而在形成源极以及漏极的同时形成一上层电容电极,其中下层电容电极与上层电容电极构成一储存电容器。
本发明通过保护层的适当图案在形成导电层的同时,即完成像素电极的制作,因此相较于现有的像素结构制作方法,可以简化工艺步骤并减少光掩模的制作成本。此外,在制作保护层时,激光剥离工艺所使用的屏蔽较现有的光掩模简易,故此激光剥离工艺步骤中所使用的屏蔽的造价较为低廉。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1A~图1G为现有像素结构的制作方法示意图;
图2A~图2G为本发明的一种像素结构的制作方法示意图;
图3A~图3C为一种形成栅极的激光剥离制作方法示意图;
图4A~图4C为一种形成通道层的制作方法示意图。
图5A~图5C为一种形成源极以及漏极的制作方法示意图;
图6A~图6H为本发明的一种像素结构的制作方法示意图。
其中,附图标记:
10、200:基板 20、212:栅极
30:栅介电层 40、232:通道层
50、242:源极 60、244:漏极
70:保护层 80、282:像素电极
90:像素结构 210:第一金属层
216:下层电容电极 220:栅介电层
230:半导体层 240:第二金属层
246:上层电容电极 250:图案化光阻层
260:薄膜晶体管 270:保护层
272:图案化保护层 280:导电层
280A、280B:部分导电层 282:像素电极
C:储存电容器 L:激光
H:接触孔 M:蕈状的顶表面
S1:第一屏蔽 S2:第二屏蔽
S3:第三屏蔽
具体实施方式
第一实施例
图2A~图2G为本发明的第一实施例中像素结构的制作方法示意图。请参照图2A,首先提供一基板200,基板200的材质例如为玻璃、塑料等硬质或软质材料。接着,形成一栅极212于基板200上。在本实施例中,还包括在形成栅极212的同时形成下层电容电极216。
接着,请参照图2B,形成一栅介电层220于基板200上,以覆盖栅极212以及下层电容电极216,其中栅介电层220例如是通过化学气相沉积法(chemical vapor deposition,CVD)或其它合适的薄膜沉积技术所形成,而栅介电层220的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。接着,如图2B所示,形成一通道层232于栅极212上方的栅介电层220上。
请接着参照图2C,形成一源极242以及一漏极244于栅极212两侧的通道层232上,其中栅极212、通道层232、源极242以及漏极244构成一薄膜晶体管260。值得注意的是,薄膜晶体管260的制作方式并不限定上述步骤,薄膜晶体管260也可以是利用其它合适工艺或其它步骤而完成,本发明的薄膜晶体管260的制作方式并不以此为限。另外,在本实施例中,还包括在形成源极242以及漏极244的同时,形成上层电容电极246于下层电容电极216的栅介电层220上方,如图2C所示,而下层电容电极216与上层电容电极246构成一储存电容器C,以维持良好的显示质量。
接着,请参照图2D,形成一保护层270于栅介电层220、薄膜晶体管260及上层电容电极246上,保护层270的材质可以例如是丙烯酸树脂、感旋光性树脂等有机介电材料所组成,也可以例如是氧化硅、氮化硅或氮氧化硅等无机介电材料所组成,而形成保护层270的方法例如是通过光阻涂布或其它合适的薄膜沉积技术,如化学气相沉积法所形成。接着,提供一第一屏蔽S1于保护层270上方,如图2D所示,第一屏蔽S1暴露出部分的保护层270,并使用激光L经由第一屏蔽S1照射保护层270。
之后,如图2E所示,在使用激光L经由第一屏蔽S1移除被暴露的部分保护层270后,经激光处理后留下的图案化保护层272暴露出漏极244、部分栅介电层220以及部分上层电容电极246。详言之,经激光L照射后的保护层270会吸收激光L的能量而自栅介电层220与部分薄膜晶体管260表面剥离(lift-off),留下被第一屏蔽S1遮住的保护层270。具体而言,用来剥离保护层270的激光L的能量例如是介于10至500mJ/cm2之间。另外,激光L的波长例如是介于100nm至400nm之间。请继续参照图2E,接着以保护层270以及第二金属层240为掩模,进行一蚀刻工艺,以移除暴露出的部分栅介电层220,以暴露出部分基板200,并同时暴露出栅极焊垫(未绘示)上的第一金属层(未绘示)。本发明利用保护层270对特定激光吸收,但是其它底下的材料层对特定激光几乎不吸收的特性,通过激光L与第一屏蔽S1可以更有效彻底地移除部分保护层270,又可以避免传统蚀刻工艺对底下第二金属层240表面的破坏,所以可以使薄膜晶体管获得更佳的电性,进而获得更佳的显示质量。
然后,请参考图2F,形成一导电层280,以覆盖图案化保护层272以及暴露的漏极244、部分基板200与部分上层电容电极246,而形成导电层280的方法例如是通过溅镀形成一铟锡氧化物层或一铟锌氧化物层。在图2F中,由于作为导电层280底层的图案化保护层272具有一适当厚度,因此在形成导电层280时会形成电性绝缘的二部分导电层280A与280B。详言之,设计者可以适当控制底层图案化保护层272的厚度,并利用导电层280的薄膜沉积工艺的非等向性特性,使得导电层280因应底层图案化保护层272的厚度落差,形成不连续的二部分导电层280A与280B。其中,一部分导电层280A形成于图案化保护层272上,而另一部分导电层280B则形成于基板200、漏极244与上层电容电极246上,而部分与漏极244连接的导电层280B则构成像素电极282,像素电极282并同时电性连接上层电容电极246。值得注意的是,不同于现有技术,本实施例利用适当厚度落差的图案化保护层272设计,于形成导电层280的同时,定义出像素电极282,因此本发明可以减少一道光掩模工艺,并降低工艺的复杂度。
一般而言,在形成像素电极282之后,还可以将图案化保护层272移除,如图2G所示。移除图案化保护层272的方法例如使用一剥离液于图案化保护层272的表面,使得图案化保护层272的底表面因剥离液的侵入而自薄膜晶体管260表面或上层电容电极246表面剥离,并可一并移除图案化保护层272上方的部分导电层280A。
此外,上述形成栅极212(绘示于图2A)的方法例如可以使用激光剥离工艺来进行制作。图3A~图3C为一种形成栅极的激光剥离制作方法示意图。请先参照图3A,形成一第一金属层210于基板200上。接着参照图3B,提供一第二屏蔽S2于第一金属层210上方,且第二屏蔽S2暴露出部分的第一金属层210。然后,使用激光L经由第二屏蔽S2照射第一金属层210,以移除第二屏蔽S2所暴露的部分第一金属层210。最后如图3C所示,剩余的第一金属层210构成栅极212以及下层电容电极216。在另一实施例中,形成栅极212的方法也可以是先形成一第一金属层210于基板220上。之后再将第一金属层210图案化,以形成栅极212以及下层电容电极216。第一金属层210例如是通过溅镀(sputtering)、蒸镀(evaporation)或是其它薄膜沉积技术所形成,而第一金属层210的图案化例如是通过微影与蚀刻工艺来进行。
另外,上述形成通道层232(绘示于图2B)的方法也可以例如是使用激光剥离工艺来进行制作。图4A~图4C为一种形成通道层的制作方法示意图。请先参照图4A,形成一半导体层230于栅介电层220上。接着,如图4B所示,提供一第三屏蔽S3于半导体层230上方,且第三屏蔽暴露出部分的半导体层230。然后,使用激光L经由第三屏蔽S3照射半导体层230,以移除第三屏蔽S3所暴露的部分半导体层230。然后,如图4C所示,于栅极212上方的栅介电层220上形成通道层232。在另一实施例中,形成通道层232的方法例如为先形成一半导体层230于栅介电层220上,再图案化半导体层230,以形成通道层232,而半导体层230的图案化例如是通过微影与蚀刻工艺来进行。在本实施例中,半导体层230的材质例如是非晶硅(amorphous silicon)、复晶硅(polysilicon)或其它半导体材料。此外,在其它实施例中,可先在半导体层230的表面形成一欧姆接触层(未示出),接着,再通过一蚀刻工艺移除部分的欧姆接触层(未示出)。举例而言,可利用离子掺杂(ion doping)的方式于半导体层230的表面形成N型掺杂区,以减少通道层232与源极242之间以及通道层232与漏极244之间的接触阻抗。
另外,上述形成源极242以及漏极244(绘示于图2C)的方法也可以例如是使用微影与蚀刻工艺来进行制作。图5A~图5C为一种形成源极以及漏极的制作方法示意图。请先参照图5A,形成一第二金属层240于通道层232与栅介电层220上。接着请参照图5B,图案化第二金属层240。详言之,图案化第二金属层240例如是在栅极212两侧的通道层232上形成一图案化光阻层250,并以此图案化光阻层250为掩模进行一蚀刻工艺,以去除未被图案化光阻层250覆盖的第二金属层240。移除图案化光阻层250之后,如图5C所示,在栅极212两侧的通道层232上分别形成源极242以及漏极242。在本实施例中,图案化光阻层250还包括形成于下层电容电极216上方的第二金属层240上,以于进行蚀刻工艺后,形成上层电容电极246。第二金属层240的材质例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)、上述的氮化物如氮化钼(MoN)、氮化钛(TiN)、其迭层、上述的合金或是其它导电材料。在本实施例中,蚀刻工艺例如为进行一湿式蚀刻,在其它实施例中,蚀刻工艺也可以是干式蚀刻。另外,去除图案化光阻层250的工艺例如是湿式蚀刻工艺。
第二实施例
图6A~图6H为本发明的第二实施例中像素结构的制作方法的示意图。由于图6A~图6E的步骤与第一实施例的图2A~图2E相似,且其中相同组件符号表示相同组件,故此处省略其描述。
请参照图6F,接着烘烤图案化保护层272,以使图案化保护层272具有一蕈状的顶表面M。烘烤后的图案化保护层272会呈现图案化保护层272的顶表面略大于其底表面的图案,使得图案化保护层272的顶表面实质上呈现上述的蕈状的顶表面M。值得一提的是,在实务上必须考虑实际烘烤工艺的温度、加热速度、加热时间等工艺误差,因此图案化保护层272的形状可能因工艺误差而有些许变异,但大致上呈现顶表面略大于其底表面的蕈状图案,本发明的图案化保护层272的顶表面形状并不以此为限。
然后,请参考图6G,形成一导电层280,以覆盖图案化保护层272与暴露的漏极244,而形成导电层280的方法例如是通过溅镀形成一铟锡氧化物层或一铟锌氧化物层。在图6G中,由于图案化保护层272具有顶表面略大于其底表面的蕈状的顶表面M,因此在形成导电层280时会形成电性绝缘的二部分导电层280A与280B。其中,一部分导电层280A形成于图案化保护层272上,另一部分导电层280B则形成于基板200、漏极244与部分上层电容电极246上。其中,部分与漏极244连接的导电层280B则构成像素电极282,并同时电性连接上层电容电极246。值得注意的是,不同于现有,本发明利用图案化保护层272的蕈状顶表面M的设计,于形成导电层280时即同时定义出像素电极282,因此本发明可以减少一道光掩模工艺,并降低工艺的复杂度。
一般而言,在形成像素电极282之后,还可以将图案化保护层272移除,如图6H所示。移除图案化保护层272的方法例如使用一剥离液于图案化保护层272的表面,使得图案化保护层272的底表面因剥离液的侵入而自薄膜晶体管260表面或上层电容电极246表面剥离,并同时移除图案化保护层272上方的部分导电层280A。
基于上述,本发明在像素电极的制作上,不同于现有使用一道光掩模来进行像素电极的的制作,而是在形成导电层的同时,通过适当图案的图案化保护层直接图案化导电层,以形成像素电极,因此相较于现有技术具有减少工艺步骤的优点。并且,本发明采用激光剥离的方式形成保护层,而非采用现有的微影与蚀刻工艺,因此本发明所提出的像素结构的制作方法至少具有下列优点:
1.本发明提出的像素结构的制作方法,其像素电极工艺采用激光剥离的方式而不需使用微影工艺,故相较于微影工艺所使用的高精度光掩模工艺,能降低光掩模的制作成本。
2.由于制作像素结构的工艺较少,可以减少冗长的光掩模工艺(如光阻涂布、软烤、硬烤、曝光、显影、蚀刻、光阻剥除等)制作像素结构时所产生缺陷。
3.本发明所提出的激光剥离保护层的方法可以应用于像素修补中的像素电极的修补,以在像素结构工艺中,移除可能残留的像素电极(ITO residue),解决像素电极之间的短路问题,进而增加生产良率。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (15)
1、一种像素结构的制作方法,其特征在于,包括:
提供一基板;
形成一栅极于该基板上;
形成一栅介电层于该基板上,以覆盖该栅极;
形成一通道层于该栅极上方的该栅介电层上;
形成一源极以及一漏极于该栅极两侧的该通道层上,其中该栅极、该通道层、该源极以及该漏极构成一薄膜晶体管;
形成一保护层于该栅介电层与该薄膜晶体管上;
提供一第一屏蔽于该保护层上方,且该第一屏蔽暴露出部分该保护层;
使用激光经由该第一屏蔽照射该保护层,以剥离所暴露出的部分该保护层,形成一暴露出该漏极与该基板的图案化保护层;
烘烤该图案化保护层,以使该图案化保护层具有一蕈状的顶表面;以及
形成一导电层以覆盖该图案化保护层与暴露的该漏极,该图案化保护层的蕈状的顶表面使该导电层不连续,各部分导电层彼此电性绝缘,以形成一像素电极。
2、根据权利要求1所述的像素结构的制作方法,其特征在于,该图案化保护层的该蕈状的顶表面略大于该图案化保护层的底表面。
3、根据权利要求1所述的像素结构的制作方法,其特征在于,还包括在形成该导电层之后,移除该图案化保护层。
4、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该栅极的方法包括:
形成一第一金属层于该基板上;以及
图案化该第一金属层,以形成该栅极。
5、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该栅极的方法包括:
形成一第一金属层于该基板上;
提供一第二屏蔽于该第一金属层上方,且该第二屏蔽暴露出部分的该第一金属层;以及
使用激光经由该第二屏蔽照射该第一金属层,以移除该第二屏蔽所暴露的部分该第一金属层。
6、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该通道层的方法包括:
形成一半导体层于该基板上;以及
图案化该半导体层,以形成该通道层。
7、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该通道层的方法包括:
形成一半导体层于该基板上;
提供一第三屏蔽于该半导体层上方,且该第三屏蔽暴露出部分的该半导体层;以及
使用激光经由该第三屏蔽照射该半导体层,以移除该第三屏蔽所暴露的部分该半导体层。
8、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该源极以及该漏极的方法包括:
形成一第二金属层于该通道层与该栅介电层上;以及
图案化该第二金属层,以形成该源极以及该漏极。
9、根据权利要求1所述的像素结构的制作方法,其特征在于,形成该导电层的方法包括通过溅镀形成一铟锡氧化物层或一铟锌氧化物层。
10、根据权利要求1所述的像素结构的制作方法,其特征在于,该激光的能量介于10至500mJ/cm2之间。
11、根据权利要求1所述的像素结构的制作方法,其特征在于,该激光的波长介于100nm至400nm之间。
12、根据权利要求1所述的像素结构的制作方法,其特征在于,还包括在形成该栅极的同时形成一下层电容电极,而在形成该源极以及漏极的同时形成一上层电容电极,其中该下层电容电极与该上层电容电极构成一储存电容器。
13、一种像素结构的制作方法,其特征在于,包括:
提供一基板;
形成一薄膜晶体管于该基板上;
形成一保护层于该薄膜晶体管上;
提供一第一屏蔽于该保护层上方,且该第一屏蔽暴露出部分的该保护层;
使用激光经该第一屏蔽照射该保护层,以剥离所暴露出的部分该保护层,形成一暴露出该漏极与该基板的图案化保护层;
烘烤该图案化保护层,以使该图案化保护层具有一蕈状的顶表面,以及
形成一导电层以覆盖该图案化保护层与暴露的该漏极,该图案化保护层的蕈状的顶表面使该导电层不连续,各部分导电层彼此电性绝缘,以形成一像素电极。
14、根据权利要求13所述的像素结构的制作方法,其特征在于,该图案化保护层的该蕈状的顶表面略大于该图案化保护层的底表面。
15、根据权利要求13所述的像素结构的制作方法,其特征在于,还包括在形成该导电层之后,移除该图案化保护层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101456416A CN100565845C (zh) | 2007-09-06 | 2007-09-06 | 像素结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101456416A CN100565845C (zh) | 2007-09-06 | 2007-09-06 | 像素结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101114620A CN101114620A (zh) | 2008-01-30 |
CN100565845C true CN100565845C (zh) | 2009-12-02 |
Family
ID=39022850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101456416A Expired - Fee Related CN100565845C (zh) | 2007-09-06 | 2007-09-06 | 像素结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100565845C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6307766B2 (ja) * | 2014-02-21 | 2018-04-11 | 積水ポリマテック株式会社 | タッチセンサの製造方法およびタッチセンサ |
TWI581436B (zh) * | 2014-06-16 | 2017-05-01 | 元太科技工業股份有限公司 | 基板結構及其製作方法 |
CN111065210A (zh) * | 2019-12-25 | 2020-04-24 | 上海嘉捷通电路科技股份有限公司 | 一种代替手工挑pcb工艺导线的方法 |
-
2007
- 2007-09-06 CN CNB2007101456416A patent/CN100565845C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101114620A (zh) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110137084B (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
CN101000896A (zh) | 像素结构及其制造方法 | |
CN104678643B (zh) | 显示基板及显示面板的制作方法 | |
CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN111180471A (zh) | 阵列基板及其制造方法 | |
CN101236932A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
CN101118881A (zh) | 像素结构的制作方法 | |
CN100565845C (zh) | 像素结构的制作方法 | |
CN101625492B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101330062B (zh) | 薄膜晶体管阵列基板的制作方法 | |
CN101197332A (zh) | 像素结构的制作方法 | |
CN100492617C (zh) | 像素结构的制作方法以及像素结构 | |
CN101131966B (zh) | 像素结构的制作方法 | |
CN101022093B (zh) | 像素结构的制作方法 | |
CN100557787C (zh) | 像素结构的制作方法 | |
CN102097390B (zh) | 像素结构的制作方法 | |
CN101577255A (zh) | Tft阵列基板制造方法 | |
CN101587861A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN100587944C (zh) | 像素结构的制作方法 | |
CN101645418A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN106601669A (zh) | 一种薄膜晶体管阵列基板的制造方法 | |
CN100386689C (zh) | 液晶显示器像素结构的制造方法 | |
CN101577254B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN102903678A (zh) | 像素结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 Termination date: 20200906 |
|
CF01 | Termination of patent right due to non-payment of annual fee |