CN100557787C - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN100557787C CN100557787C CNB2008101378341A CN200810137834A CN100557787C CN 100557787 C CN100557787 C CN 100557787C CN B2008101378341 A CNB2008101378341 A CN B2008101378341A CN 200810137834 A CN200810137834 A CN 200810137834A CN 100557787 C CN100557787 C CN 100557787C
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning
- grid
- production method
- pixel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种像素结构的制作方法,其包括下列步骤。首先,于基板上形成栅极,并于基板上形成栅介电层以覆盖栅极。接着,于栅介电层上形成通道层,并于通道层上形成第二金属层。接着,于第二金属层上形成图案化光致抗蚀剂层,并以图案化光致抗蚀剂层为掩模移除部分的第二金属层,以于栅极两侧的通道层上形成源极与漏极,其中栅极、通道层、源极以及漏极构成薄膜晶体管。之后,于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层。移除图案化光致抗蚀剂层,以使图案化光致抗蚀剂层上的保护层一并被移除,而形成图案化保护层,并暴露出漏极。接着,于图案化保护层与漏极上形成一像素电极。本发明可以简化工艺步骤并减少光掩模的制作成本。
Description
技术领域
本发明有关于一种像素结构的制作方法,且特别有关于一种利用掀离工艺(lift-off process)来制作保护层的像素结构的制作方法。
背景技术
显示器为人与信息的沟通界面,目前以平面显示器为主要发展趋势。平面显示器主要有以下几种:有机电激发光显示器(organic electroluminescencedisplay)、等离子体显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display)。其中,又以薄膜晶体管液晶显示器的应用最为广泛。一般而言,薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光阵列基板(color filtersubstrate)和液晶层(liquid crystal layer)所构成。其中,薄膜晶体管阵列基板包括多条扫描线(scan lines)、多条数据线(data lines)以及多个阵列排列的像素结构(pixel unit),且各个像素结构分别与对应的扫描线及数据线电性连接。
图1A~图1G为现有的像素结构的制造流程图。首先,请参照图1A,提供一基板10,并通过第一道光掩模工艺于基板10上形成一栅极20。接着,请参照图1B,在基板10上形成一栅极绝缘层30以覆盖住栅极20。然后,请参照图1C,通过第二道光掩模工艺于栅极绝缘层30上形成一位于栅极20上方的通道层40。一般而言,通道层40的材质为非晶硅(amorphous silicon)。之后,请参照图1D,通过第三道光掩模工艺于通道层40的部分区域以及栅极绝缘层30的部分区域上形成一源极50以及一漏极60。由图1D可知,源极50与漏极60分别由通道层40的两侧延伸至栅极绝缘层30上,并将通道层40的部分区域暴露。接着,请参照图1E,于基板10上形成一保护层70以覆盖栅介电层30、通道层40、源极50以及漏极60。然后,请参照图1F,通过第四道光掩模工艺将保护层70图案化,以于保护层70中形成一接触孔H。由图1F可知,保护层70中的接触孔H会将漏极60的部分区域暴露。之后,请参照图1G,通过第五道光掩模工艺于保护层70上形成一像素电极80,由图1G可知,像素电极80会透过接触孔H与漏极60电性连接。在像素电极80制作完成之后,便完成了像素结构90的制作。
可见,现有的像素结构90主要是通过五道光掩模工艺来进行制作,换言之,像素结构90需采用五个具有不同图案的光掩模(mask)来进行制作。由于光掩模的造价十分昂贵,且每道光掩模工艺皆须使用到具有不同图案的光掩模,因此,若无法缩减光掩模工艺的数目,像素结构90的制造成本将无法降低。
此外,随着薄膜晶体管液晶显示面板的尺寸日益增加,用来制作薄膜晶体管阵列基板的光掩模尺寸也会随之增加,而大尺寸的光掩模在造价上将更为昂贵,使得像素结构90的制造成本无法有效地降低。
发明内容
本发明的目的在于提出一种像素结构的制作方法,以适于降低制作成本。
为实现本发明的目的,在此提出一种像素结构的制作方法,其包括下列步骤。首先,于基板上形成栅极,并于基板上形成栅介电层以覆盖栅极。接着,于栅介电层上形成通道层,并于通道层上形成第二金属层。接着,于第二金属层上形成图案化光致抗蚀剂层,并以图案化光致抗蚀剂层为掩模移除部分的第二金属层,以于栅极两侧的通道层上形成源极与漏极,其中栅极、通道层、源极以及漏极构成薄膜晶体管。之后,于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层。移除图案化光致抗蚀剂层,以使图案化光致抗蚀剂层上的保护层一并被移除,而形成图案化保护层,并暴露出源极与漏极。接着,于图案化保护层与漏极上形成像素电极。
在本发明的一实施例中,上述的栅极的形成方法例如是先形成第一金属层于基板上,再将第一金属层图案化,以形成栅极。
在本发明的一实施例中,上述的第一金属层的图案化方法例如是激光剥离或微影蚀刻。
在本发明的一实施例中,上述的通道层的形成方法例如是先于栅介电层上形成半导体层,再将半导体层图案化,以形成通道层。
在本发明的一实施例中,上述的半导体层的图案化方法例如是激光剥离或微影蚀刻。
在本发明的一实施例中,上述的栅介电层的形成方法例如是通过化学气相沉积形成氮化硅层。
在本发明的一实施例中,上述的像素电极的形成方法例如是先于图案化保护层以及剩余的第二金属层上形成导电层,接着再将导电层图案化,以形成像素电极。
在本发明的一实施例中,上述的导电层的形成方法例如是通过溅镀形成铟锡氧化物层或铟锌氧化物层。
在本发明的一实施例中,上述的导电层的图案化方法例如是激光剥离或微影蚀刻。
为实现本发明的目的,在此提出另一种像素结构的制作方法,其包括下列步骤。首先,于基板上形成栅极。接着,于基板上形成栅介电层,以覆盖栅极。于栅极上方的栅介电层上形成半导体层,并于半导体层上形成第二金属层。接着,于第二金属层上形成图案化光致抗蚀剂层,并以图案化光致抗蚀剂层为掩模移除部分的第二金属层与部分的半导体层,以于栅极上方的栅介电层上同时形成通道层、源极以及漏极,其中源极与漏极配置于通道层的部分区域,且栅极、通道层、源极以及漏极构成薄膜晶体管。于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层,并移除图案化光致抗蚀剂层,以使图案化光致抗蚀剂层上的保护层一并被移除,而形成图案化保护层,并暴露出源极与漏极。之后,于图案化保护层与漏极上形成像素电极。
在本发明的一实施例中,形成该栅极的方法包括:形成第一金属层于该基板上;以及图案化该第一金属层,以形成该栅极。
在本发明的一实施例中,图案化该第一金属层的方法包括激光剥离或微影蚀刻。
在本发明的一实施例中,形成该栅介电层的方法包括通过化学气相沉积形成氮化硅层。
在本发明的一实施例中,形成该像素电极的方法包括:形成导电层于该图案化保护层与该源极和该漏极上;以及图案化该导电层,以形成该像素电极。
在本发明的一实施例中,形成该导电层的方法包括通过溅镀形成铟锡氧化物层或铟锌氧化物层。
在本发明的一实施例中,图案化该导电层的方法包括激光剥离或微影蚀刻。
在本发明的一实施例中,形成图案化光致抗蚀剂层的步骤经由半色调(half-tone)光掩模工艺或灰色调(gray-tone)光掩模工艺完成。
在本发明的一实施例中,同时形成通道层、源极以及漏极的方法包括下列步骤。首先,于栅介电层上形成半导体层,并于半导体层上形成第二金属层。接着,于栅极上方的第二金属层上形成图案化光致抗蚀剂层,其中图案化光致抗蚀剂层包括第一光致抗蚀剂区块与位于第一光致抗蚀剂区块两侧的第二光致抗蚀剂区块,且第一光致抗蚀剂区块的厚度小于第二光致抗蚀剂区块的厚度。以图案化光致抗蚀剂层为掩模,对第二金属层与半导体层进行第一蚀刻工艺。接着,减少图案化光致抗蚀剂层的厚度,直到第一光致抗蚀剂区块被完全移除,再以剩余的第二光致抗蚀剂区块为掩模,对第二金属层进行第二蚀刻工艺,以使剩余的第二金属层构成源极以及漏极,而使半导体层构成通道层。
本发明利用光致抗蚀剂掀离工艺(photoresist lift-off process)来制作保护层,相比于现有的像素结构制作的方法,可以简化工艺步骤并减少光掩模的制作成本。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A~图1G为现有的像素结构的制造流程图。
图2A~图2I为本发明第一实施例的像素结构的制作方法的示意图。
图3A~图3I为本发明第二实施例的像素结构的制作方法的示意图。
其中,附图标记说明如下:
10、200:基板
20、210’:栅极
30、220:栅介电层
40、230’:通道层
50、242:源极
60、244:漏极
70:保护层
80:像素电极
90:像素结构
210:第一金属层
230:半导体层
240:第二金属层
260、290:图案化光致抗蚀剂层
290a:第一光致抗蚀剂区块
290b、290b’:第二光致抗蚀剂区块
270:保护层
270’:图案化保护层
280:导电层
H:接触开口
L1、L2、L3:激光
M1:第一遮罩
M2:第二遮罩
M3:第三遮罩
具体实施方式
【第一实施例】
图2A~图2I为本发明第一实施例的像素结构的制作方法的示意图。请参照图2A,首先提供一基板200,基板200的材质例如为玻璃、塑胶等硬质或软质材料。接着,形成一第一金属层210于基板200上,其中第一金属层210例如是通过溅镀(sputtering)、蒸镀(evaporation)或是其他薄膜沉积技术所形成。接着,提供一第一遮罩M1于第一金属层210上方,且第一遮罩M1暴露出部分的第一金属层210,并使用激光L1经由第一遮罩M1照射第一金属层210。详言之,经激光L1照射后的第一金属层210会吸收激光L1的能量而自基板200表面剥离(ablation)。具体而言,用来剥离第一金属层210的激光L1的能量例如是介于10至500mJ/cm2之间。另外,激光L1的波长例如是介于100nm至400nm之间。
之后,移除第一遮罩M1所暴露的部分第一金属层210,形成一栅极210’于基板200上。值得注意的是,不同于现有技术使用造价昂贵的光掩模来进行栅极210’的制作,本实施例使用造价低廉的遮罩M1完成栅极210’的制作,因此能节省成本。然而,在本发明中,栅极210’的制作不限定必须是采用前述方式来制作,换言之,栅极210’的制作也可以是采用微影蚀刻工艺来进行。
接着,请参照图2B,于基板200上形成一覆盖栅极210’的栅介电层220,其中栅介电层220例如是通过化学气相沉积法(chemical vapordeposition,CVD)或其他合适的薄膜沉积技术所形成,而栅介电层220的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。
接着,请参照图2C与图2D,于栅介电层220上形成一半导体层230。在本实施例中,半导体层230的材质例如是非晶硅(amorphous silicon)或其他半导体材料。接着,提供一第二遮罩M2于半导体层230上方,且第二遮罩M2暴露出部分的半导体层230。然后,使用激光L2经由第二遮罩M2照射半导体层230,而经激光L2照射后的半导体层230会吸收激光L2的能量而自栅介电层220表面剥离。此时,通道层230’已形成于栅介电层220上。然而,在本发明中,通道层230’的制作不限定必须是采用前述方式来制作,换言之,通道层230’的制作亦可以是采用微影蚀刻工艺来进行。
接着请参考图2E,于栅介电层220以及通道层230’形成一第二金属层240(未绘示),并以一图案化光致抗蚀剂层260为掩模,对第二金属层240进行图案化工艺,以形成一源极242以及一漏极244。其中栅极210’、通道层230’、源极242以及漏极244构成薄膜晶体管。在本实施例中,源极242与漏极244的材质例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)、上述的氮化物如氮化钼(MoN)、氮化钛(TiN)、其叠层、上述的合金或是其他导电材料。
接着请参考图2F,在形成源极242与漏极244之后,于图案化光致抗蚀剂层260、栅介电层220以及薄膜晶体管上全面性地形成一保护层270。在本实施例中,保护层270的材质例如为氮化硅或氧化硅,而其形成的方法例如是物理气相沉积法或化学气相沉积法。
接着请参考图2G,移除图案化光致抗蚀剂层260,以使图案化光致抗蚀剂层260上的部分保护层270一并被移除,并暴露出源极242与漏极244。此时,保护层270已被图案化为图案化保护层270’。值得注意的是,前述将图案化光致抗蚀剂层260与部分保护层270一并移除的工艺属于一种掀离工艺,其可有效地达到将保护层270图案化的目的。
接着请参考图2H与图2I,于源极242、漏极244以及图案化保护层270’上形成一导电层280。在本实施例中,导电层280的材质例如是铟锡氧化物、铟锌氧化物或其他导电材料。接着,提供一第三遮罩M3于导电层280上方,且第三遮罩M3暴露出部分的导电层280。然后,使用激光L3经由第二遮罩M3照射导电层280,而经激光L3照射后的导电层280会吸收激光L3的能量而自部分的图案化保护层270’与源极242表面剥离,进而在漏极244以及部分的图案化保护层270’上形成像素电极280’。然而,在本发明中,像素电极280’的制作不限定必须是采用前述方式来制作,换言之,像素电极280’的制作也可以是采用微影蚀刻工艺来进行。
【第二实施例】
图3A~图3I为本发明第二实施例的像素结构的制作方法的示意图。在本实施例中,通道层、源极与漏极是同时形成的,以下将搭配图3C~图3I进行详细的说明。由于图3A至图3B中所揭示的工艺与图2A至图2B中所揭示的工艺相同,且图3F至3I中所揭示的工艺与图2F至图2I中所揭示的工艺相类似,故此处不再重述。
请参照图3C,于栅介电层220上依序形成一半导体层230以及一第二金属层240。在本实施例中,半导体层230的材质例如是非晶硅(amorphoussilicon)或其他半导体材料。
请参照图3D,在形成第二金属层240之后,于栅极210’上方的第二金属层240上形成一图案化光致抗蚀剂层290。如图3D所示,图案化光致抗蚀剂层290可分为一第一光致抗蚀剂区块290a与位于第一光致抗蚀剂区块290a两侧的第二光致抗蚀剂区块290b,且第一光致抗蚀剂区块290a的厚度小于第二光致抗蚀剂区块290b的厚度。接着,以图案化光致抗蚀剂层290为掩模对第二金属层240与半导体层230进行一第一蚀刻工艺。
接着,减少图案化光致抗蚀剂层290的厚度,直到第一光致抗蚀剂区块290a被完全移除,如图3E所示,其中减少图案化光致抗蚀剂层290厚度的方法例如是采用灰化的方式。请继续参照图3E,在第一光致抗蚀剂区块290a被完全移除之后,再以剩余的第二光致抗蚀剂区块290b’为掩模对第二金属层240进行一第二蚀刻工艺。在本实施例中,第一蚀刻工艺、第二蚀刻工艺例如为进行一湿式蚀刻,在其他实施例中,蚀刻工艺也可以是干式蚀刻。
基于上述,本发明所提出的像素结构的制作方法至少具有下列优点:
1.本发明提出的像素结构的制作方法,其保护层的图案化步骤不需使用微影工艺,故相较于微影工艺所使用的高精度光掩模工艺,能降低光掩模的制作成本。
2.由于制作像素结构的工艺较少,可以减少冗长的光掩模工艺(如光致抗蚀剂涂布、软烤、硬烤、曝光、显影、蚀刻、光致抗蚀剂剥除等)制作像素结构时所产生的缺陷。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属领域的技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当视随附的权利要求书所界定者为准。
Claims (18)
1.一种像素结构的制作方法,包括:
提供基板;
形成栅极于该基板上;
形成栅介电层于该基板上,以覆盖该栅极;
形成通道层于该栅极上方的该栅介电层上;
形成第二金属层于该通道层上;
形成图案化光致抗蚀剂层于该第二金属层上,并以该图案化光致抗蚀剂层为掩模移除部分的该第二金属层,以于该栅极两侧的该通道层上形成源极以及漏极,其中该栅极、该通道层、该源极以及该漏极构成薄膜晶体管;
形成保护层于该图案化光致抗蚀剂层、该栅介电层以及该薄膜晶体管上;
移除该图案化光致抗蚀剂层,以使该图案化光致抗蚀剂层上的该保护层一并被移除,而形成图案化保护层,并暴露出该源极与该漏极;以及
形成像素电极于该图案化保护层与该漏极上。
2.如权利要求1所述的像素结构的制作方法,其中形成该栅极的方法包括:
形成第一金属层于该基板上;以及
图案化该第一金属层,以形成该栅极。
3.如权利要求2所述的像素结构的制作方法,其中图案化该第一金属层的方法包括激光剥离或微影蚀刻。
4.如权利要求1所述的像素结构的制作方法,其中形成该通道层的方法包括:
形成半导体层于该栅介电层上;以及
图案化该半导体层以形成该通道层。
5.如权利要求4所述的像素结构的制作方法,其中图案化该半导体层的方法包括激光剥离或微影蚀刻。
6.如权利要求1所述的像素结构的制作方法,其中形成该栅介电层的方法包括通过化学气相沉积形成氮化硅层。
7.如权利要求1所述的像素结构的制作方法,其中形成该像素电极的方法包括:
形成导电层于该图案化保护层与剩余的该第二金属层上;以及
图案化该导电层,以形成该像素电极。
8.如权利要求7所述的像素结构的制作方法,其中形成该导电层的方法包括通过溅镀形成铟锡氧化物层或铟锌氧化物层。
9.如权利要求7所述的像素结构的制作方法,其中图案化该导电层的方法包括激光剥离或微影蚀刻。
10.一种像素结构的制作方法,包括:
提供基板;
形成栅极于该基板上;
形成栅介电层于该基板上,以覆盖该栅极;
形成半导体层于该栅极上方的该栅介电层上;
形成第二金属层于该半导体层上;
形成图案化光致抗蚀剂层于该第二金属层上,并以该图案化光致抗蚀剂层为掩模移除部分的该第二金属层与部分的该半导体层,以同时形成通道层、源极以及漏极于该栅极上方的该栅介电层上,其中该源极与该漏极配置于该通道层的部分区域,且该栅极、该通道层、该源极以及该漏极构成薄膜晶体管;
形成保护层于该图案化光致抗蚀剂层、该栅介电层以及该薄膜晶体管上;
移除该图案化光致抗蚀剂层,以使该图案化光致抗蚀剂层上的该保护层一并被移除,而形成图案化保护层,并暴露出该源极与该漏极;以及
形成像素电极于该图案化保护层与该漏极上。
11.如权利要求10所述的像素结构的制作方法,其中形成该栅极的方法包括:
形成第一金属层于该基板上;以及
图案化该第一金属层,以形成该栅极。
12.如权利要求11所述的像素结构的制作方法,其中图案化该第一金属层的方法包括激光剥离或微影蚀刻。
13.如权利要求10所述的像素结构的制作方法,其中形成该栅介电层的方法包括通过化学气相沉积形成氮化硅层。
14.如权利要求10所述的像素结构的制作方法,其中形成该像素电极的方法包括:
形成导电层于该图案化保护层与该源极和该漏极上;以及
图案化该导电层,以形成该像素电极。
15.如权利要求14所述的像素结构的制作方法,其中形成该导电层的方法包括通过溅镀形成铟锡氧化物层或铟锌氧化物层。
16.如权利要求14所述的像素结构的制作方法,其中图案化该导电层的方法包括激光剥离或微影蚀刻。
17.如权利要求10所述的像素结构的制作方法,其中形成该图案化光致抗蚀剂层的步骤经由半色调光掩模工艺或灰色调光掩模工艺完成。
18.如权利要求10所述的像素结构的制作方法,其中同时形成该通道层、该源极以及该漏极的方法包括:
形成该半导体层于该栅介电层上;
形成该第二金属层于该半导体层上;
形成该图案化光致抗蚀剂层于该栅极上方的该第二金属层上,其中该图案化光致抗蚀剂层包括第一光致抗蚀剂区块与位于该第一光致抗蚀剂区块两侧的第二光致抗蚀剂区块,且该第一光致抗蚀剂区块的厚度小于该第二光致抗蚀剂区块的厚度;
以该图案化光致抗蚀剂层为掩模对该第二金属层与该半导体层进行第一蚀刻工艺;
减少该图案化光致抗蚀剂层的厚度,直到该第一光致抗蚀剂区块被完全移除;以及
以剩余的该第二光致抗蚀剂区块为掩模对该第二金属层进行第二蚀刻工艺,以使剩余的该第二金属层构成该源极以及该漏极,而该半导体层构成该通道层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2008101378341A CN100557787C (zh) | 2008-07-08 | 2008-07-08 | 像素结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2008101378341A CN100557787C (zh) | 2008-07-08 | 2008-07-08 | 像素结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101315909A CN101315909A (zh) | 2008-12-03 |
CN100557787C true CN100557787C (zh) | 2009-11-04 |
Family
ID=40106841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2008101378341A Active CN100557787C (zh) | 2008-07-08 | 2008-07-08 | 像素结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100557787C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104662692B (zh) * | 2012-09-18 | 2018-07-06 | 应用材料公司 | 金属上方的sin层上的胶带辅助单步剥除 |
CN105977210A (zh) * | 2016-05-20 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
-
2008
- 2008-07-08 CN CNB2008101378341A patent/CN100557787C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101315909A (zh) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5564464B2 (ja) | Tft−lcdアレー基板及びその製造方法 | |
CN102034750B (zh) | 阵列基板及其制造方法 | |
KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
US8349630B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
CN102709239A (zh) | 显示装置、阵列基板及其制造方法 | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN101330062B (zh) | 薄膜晶体管阵列基板的制作方法 | |
CN101692439A (zh) | 薄膜晶体管数组基板的制作方法 | |
CN102646630A (zh) | 一种tft-lcd阵列基板构造及其制造方法 | |
CN101197332A (zh) | 像素结构的制作方法 | |
CN100557787C (zh) | 像素结构的制作方法 | |
CN101118881A (zh) | 像素结构的制作方法 | |
CN100565845C (zh) | 像素结构的制作方法 | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
CN102097390B (zh) | 像素结构的制作方法 | |
CN101022093B (zh) | 像素结构的制作方法 | |
CN102543861B (zh) | 阵列基板的形成方法 | |
CN101131966B (zh) | 像素结构的制作方法 | |
CN101645418A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN100587944C (zh) | 像素结构的制作方法 | |
CN101256985B (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
CN102903678A (zh) | 像素结构的制作方法 | |
CN100405560C (zh) | 薄膜晶体管制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |