CN102709329A - 薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管及其制造方法。此方法为在基板上形成栅极、栅极绝缘层、半导体层与掺杂半导体层，然后用等离子体氮化处理，使其在掺杂半导体层的表面形成Si-N弱键结，接着沉积第二金属层，并蚀刻形成源极、漏极并曝露出源极和漏极之间的半导体层。由于在第二金属层沉积之前，掺杂半导体层上已经形成Si-N弱键结，这种方法避免了第二金属层与掺杂半导体层中的硅原子形成键结，并因此减小了接触阻抗同时防止蚀刻速率变慢造成蚀刻残留。

Description

薄膜晶体管及其制造方法

【技术领域

本发明涉及一种薄膜晶体管基板及其制造方法。

【背景技术】

液晶显示器因其功耗低、制造成本低和无辐射等特点，近年来得到了广泛的应用。液晶显示器一般包括一薄膜晶体管阵列基板、一彩色滤光基板和夹于该薄膜晶体管阵列基板与该彩色滤光基板之间的液晶层，其中薄膜晶体管主要是用来控制液晶显示器的数据写入，其主要包括栅极、通道区以及源极与漏极等元件。

在现今薄膜晶体管阵列基板的工艺中，掩膜的使用数目已可缩减到五道或四道掩膜工艺甚至三道掩膜，以一般五道掩膜工艺为例，其中薄膜晶体管的制造占了该五道掩膜工艺的前三道。请参照图1A至图1E，图1A至图1E是一种现有技术薄膜晶体管基板的制作方法的流程剖视图。如图1A所示，首先在基板100上形成导体层，然后利用第一道掩膜(未绘示)配合光刻蚀刻工艺以图案化该导体层形成栅极110。

而后，请参照如1B，在基板100上形成栅极绝缘层120以覆盖栅极110。然后，在栅极绝缘层120上形成半导体层230与n+掺杂半导体层240。

之后，请参照图1C，利用第二道掩膜(未绘示)配合光刻蚀刻工艺以图案化半导体层230以及n+掺杂半导体层240，形成沟道层130与欧姆接触层140。而后，在基板100上形成金属层250。

续而，请参照图1D，利用第三道掩膜(未绘示)配合光刻蚀刻工艺以图案化金属层250，形成源极150与漏极160。

而后，请参照图1E，以源极150与漏极160为掩膜，对掺杂半导体层140进行干法蚀刻工艺，将栅极110上方的欧姆接触层140移除，以暴露出沟道层130。

但是，在该制程中，形成通道层130与掺杂半导体层140后，紧接着就沉积金属层250，而金属层250中的金属原子易与欧姆接触层140的硅原子结合从而增加了接触阻抗，导致薄膜晶体管的截止电流Ioff和阈值电压Vth增加；另外，还会使后续蚀刻金属层的速率变慢，甚至会造成金属层的蚀刻残留，影响薄膜晶体管的生产良率。

【发明内容】

本发明的目的在于提供一种薄膜晶体管及其制造方法，以解决上述问题。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可减小金属层与欧姆接触层之间的接触阻抗，并避免薄膜晶体管的截止电流和阈值电压增加。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可避免金属层的蚀刻残留。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可提高薄膜晶体管的生产良率。

本发明提出的一种薄膜晶体管，包括一栅极，一栅极绝缘层覆盖于该栅极上；一沟道层，设置于该栅极绝缘层上并与该栅极重叠；一欧姆接触层，设置于该沟道层上，且该欧姆接触层的表面具有Si-N弱键结；一源极及一漏极，设置于该欧姆接触层的两侧并与该欧姆接触层部分重叠。

在本发明的一实施例中，该Si-N弱键结是通过等离子氮化处理形成的。

在本发明的一实施例中，该等离子氮化处理的气体是氨气。

在本发明的一实施例中，该等离子氮化处理的气体是氮气。

在本发明的一实施例中，该等离子氮化处理的气体是氧化氮。

在本发明的一实施例中，该等离子体氮化处理的功率为800W至1500W。

在本发明的一实施例中，该等离子体氮化处理的气体流量为6000sccm至15000sccm。

在本发明的一实施例中，该沟道层与该欧姆接触层是同时形成的。

在本发明的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。

本发明提出的一种薄膜晶体管的制造方法，在一基板上先后形成一栅极及一栅极绝缘层；接着再形成一半导体层和一掺杂半导体层，其中该掺杂半导体形成之后，对该掺杂半导体层的表面进行等离子体氮化处理；接续再形成一源极以及一漏极，以构成该薄膜晶体管。

在本发明的一实施例中，在等离子体氮化处理后，蚀刻该半导体层与该掺杂半导体层分别形成沟道层与欧姆接触层。

在本发明的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。

在本发明的一实施例中，首先在一基板上沉积一第一金属层并蚀刻形成一栅极；然后该基板上沉积一栅极绝缘层，该栅极绝缘层覆盖该栅极；续而该栅极绝缘层上沉积一半导体层，在该半导体层上形成一掺杂半导体层，并对该掺杂半导体层的表面进行等离子体氮化处理；而后同时蚀刻该半导体层以及该掺杂半导体层形成沟道层以及欧姆接触层；然后在基板上沉积一第二金属层并蚀刻形成一源极以及一漏极，该源极以及该漏极位于该欧姆接触层的两侧并与该欧姆接触层部分重叠，最后以该源极以及该漏极为掩膜蚀刻该欧姆接触层曝露出该源极以及该漏极之间的沟道层。

在本发明的一实施例中，首先在一基板上沉积一第一金属层并蚀刻形成一栅极；然后该基板上沉积一栅极绝缘层，该栅极绝缘层覆盖该栅极；续而该栅极绝缘层上沉积一半导体层，在该半导体层上形成一掺杂半导体层，并对该掺杂半导体层的表面进行等离子体氮化处理；然后在基板上沉积一第二金属层；而后涂布光致抗蚀刻剂层，并图案化该光致抗蚀刻剂层；利用该图案化该光致抗蚀刻剂层以及图案化后的第二金属层为掩膜最终形成薄膜晶体管结构。

在本发明的一实施例中，制造该薄膜晶体管之后，再依序形成一保护层和一像素电极，以构成薄膜晶体管阵列基板。

【附图说明】

图1A-1E是现有技术薄膜晶体管的制作方法的流程剖视图。

图2是本发明第一实施例薄膜晶体管的制作方法的流程图。

图3A-3I是本发明第一实施例薄膜晶体管基板的制作方法的流程剖视图。

图4A-4J是本发明第二实施例薄膜晶体管基板的制作方法的流程剖视图。

主要元件符号说明

500、700：基板

510、710：栅极

520、720：栅极绝缘层

530、730：沟道层

540、740：欧姆接触层

550、750：源极

560、760：漏极

570、770：保护层

571、771：接触孔

580、780：透明电极层

630、730：半导体层

640、740：掺杂半导体层

650、750：第二金属层

S10～S60：步骤

【具体实施方式】

为让本发明更明显易懂，下文特举较佳实施例详细介绍。本发明之较佳实施例均配以对应的图示标号。另外，说明书中如“第一”和“第二”等用语是来区分不同的元件或制程，而非用以限制其顺序。

下面结合附图和实施例对本发明进行详细说明。

请参照图2，图2是本发明第一实施例薄膜晶体管基板的制作方法的流程图。首先，进行步骤S10，在基板上形成沉积一第一金属层并蚀刻形成栅极。具体为，先提供一基板，并在该基板上沉积第一金属层，之后再利用第一道掩膜配合光刻蚀刻工艺以图案化该第一金属层令其形成为栅极；接着再进行步骤S20，其在该栅极和该基板上沉积一栅极绝缘层，而后进行步骤S30，在该绝缘层上依序沉积一半导体层以及一掺杂半导体层，再对该掺杂半导体层进行等离子体氮化处理，该等离子等氮化处理的气体可以为氨气、氮气或者氧化氮，以在掺杂半导体层表面形成硅原子与氮原子的硅-氮(以下简称Si-N)弱键结，然后进行步骤S40，利用第二道掩膜配合光刻蚀刻工艺以同时图案化该掺杂半导体层和该半导体层令其分别形成为欧姆接触层以及沟道层，为了区别定义，这里定义掺杂半导体层蚀刻后为欧姆接触层，而半导体层蚀刻后为沟道层，该欧姆接触层与该沟道层重叠，并位于该栅极上方；接着进行步骤S50，于该基板和该欧姆接触层上方上沉积第二金属层之后，再利用第三道掩膜配合光刻蚀刻工艺以图案化该第二金属层形成互相分离的源极以及漏极，并曝露出栅极上方的部分欧姆接触层；最后进行步骤S60，以该源极和该漏极为掩膜配合光刻蚀刻工艺以图案化该欧姆接触层，以曝露出位于该源极和该漏极之间的沟道层。

图3A-3F是本发明第一实施例薄膜晶体管基板的制作方法的流程剖视图。

请参照图3A，先提供基板500，基板500的材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷)或其它可适用材料。而后，在基板500上形成栅极510。形成栅极510的方法例如是先在基板500上沉积一层整层的第一金属层(未绘制)，之后再利用第一道掩膜(未绘制)配合光刻蚀刻工艺来去除多余的第一金属层，以图案化第一金属层以定义出栅极510的位置。

另外，在形成栅极510的同时，也可同时定义出与栅极510电性连接的扫描线(未绘制)。基于导电性的考虑，栅极510一般是使用金属材料。然，本发明不限于此，栅极510也可使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它材料的堆栈层。

接着，请参照图3B，沉积一栅极绝缘层520以覆盖基板500和栅极510。栅极绝缘层520的材料包含无机材料(例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料、或者上述至少二种材料的堆栈层)、有机材料、或者其他合适的材料、或上述的组合。其形成方法例如是进行等离子体化学气相沉积工艺。

而后，请参照图3C，在栅极绝缘层520上依序沉积半导体层630和掺杂半导体层640。半导体层630的材料例如是非晶硅，其形成方法例如是进行化学气相沉积工艺。掺杂半导体层640的材料例如是n+掺杂非晶硅，其形成方法例如是以化学气相沉积法沉积非晶硅并同步进行n型掺杂。

特别的是，在掺杂半导体层640形成之后，对该掺杂半导体层640进行等离子体氮化处理。该等离子体氮化处理制程是向掺杂半导体层640的表面导入含氮的气体，例如氮气(N₂)、氨气(NH₃)或氧化氮(N₂O)，该等离子体氮化处理的功率较低，较好的为800W～1500W，以防止高功率使得掺杂半导体层640的表面形成氮化硅。该等离子体氮化处理制程所通入气体的流量为6000sccm～15000sccm。通过该等离子体氮化处理的制程，可在该掺杂半导体层640的表面形成硅原子与氮原子的Si-N弱键结。

随后，请参照图3D，利用第二道掩膜(未绘制)配合光刻蚀刻工艺以图案化图3C所示的半导体层630和掺杂半导体层640形成沟道层530以及欧姆接触层540，该沟道层530与该欧姆接触层540重叠，并位于栅极的上方，其蚀刻方法例如是干法蚀刻。由于先前的该掺杂半导体层640的表面具有硅原子与氮原子的硅-氮(Si-N)弱键结，即该欧姆接触层的表面具有硅原子与氮原子的硅-氮(Si-N)弱键结。

然后请参照图3E，在欧姆接触层540上形成第二金属层650，该第二金属层的材料例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它材料的堆栈层。由于该欧姆接触层540上的硅原子已与氮原子形成Si-N弱键结，所以硅原子就不会再与第二金属层650中的金属原子形成键结，从而避免增加欧姆接触层540与第二金属层650之间的接触阻抗。接着利用第三道掩膜配合光刻蚀刻工艺以图案化图3E所示的第二金属层650形成如图3F所示的彼此分离的源极550以及漏极560，并曝露出源极550和漏极560之间的欧姆接触层540。另外，在形成源极550以及漏极560的同时，也可同时定义出与源极550电性连接的数据线(未绘示)。

接续请参照图3G，在图3G中，以源极550以及漏极560为掩膜配合光刻蚀刻工艺进一步蚀刻欧姆接触层540，使得位于源极550以及漏极560之间的欧姆接触层540被蚀刻掉并曝露出沟道层530。

依照上述方法制成的薄膜晶体管，包含一栅极510；一栅极绝缘层520，覆盖该栅极510；一沟道层530，设置于该栅极绝缘层520上，并与栅极510重叠；一欧姆接触层540，设置于该沟道层530上，且该欧姆接触层540含有氮元素，其上表面形成Si-N弱键结；一源极550及一漏极560，分别设置于该欧姆接触层540的两侧并与该欧姆接触层540部分重叠。

依照上述方法，通过该等离子体氮化处理的制程，可避免自然中的氧与欧姆接触层540中的硅原子结合，避免形成氧化硅，从而避免了增加接触阻抗。此外，由于在第二金属层650沉积之前，该薄膜晶体管的欧姆接触层540的上表面已具有硅原子和氮原子的Si-N弱键结，第二金属层650中的金属原子就不易与欧姆接触层540中的硅原子结合，从而避免了增加接触阻抗，克服了先前技术中薄膜晶体管的截止电流Ioff和阈值电压Vth增加的问题，并且不会影响第二金属层650的蚀刻速率，防止产生蚀刻残留。

如图3H所示，在该薄膜晶体管制作完成之后，在源/漏极550、560及基板500上方沉积一层绝缘的保护层580，保护层580为无机材质，比如说氮化硅，或者是有机材料，比如说丙烯酸脂，接着利用第四道掩膜(未绘制)配合光刻蚀刻工艺以图案化保护层570，并蚀刻出一个接触孔571暴露出部分漏极560。

随后，如图3I所示，形成透明电极层580在保护层570上，并填满漏极560上的接触孔571。透明电极层580的材料例如是铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡等。接着利用第五道掩膜(未绘制)配合光刻蚀刻工艺以定义出像素电极，如此一来，即可完成薄膜晶体管与像素电极的电性连接。至此，完成该薄膜晶体管阵列基板的制作。

请参照图4A～4I，图4A～4I是本发明第二实施例薄膜晶体管基板的制作方法的流程剖视图。

首先，请参照图4A，先提供基板700，基板700的材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷)或其它可适用材料。而后，在基板700上形成栅极710。形成栅极710的方法例如是先在基板700上沉积一层整层的第一金属层(未绘制)，之后再利用第一道掩膜(未绘制)配合光刻蚀刻工艺来去除多余的第一金属层，以图案化第一金属层以定义出栅极710的位置。另外，在形成栅极710的同时，也可同时定义出与栅极510电性连接的扫描线(未绘制)。基于导电性的考虑，栅极710一般是使用金属材料。然，本发明不限于此，栅极710也可使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它材料的堆栈层。

接着请参照图4B，于基板700与栅极710上方依序沉积栅极绝缘层720、半导体层830、掺杂半导体层840。其中，栅极绝缘层720的材料包含无机材料(例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料、或者上述至少二种材料的堆栈层)、有机材料、或者其他合适的材料、或上述的组合。半导体层830的材料例如是非晶硅，其形成方法例如是进行化学气相沉积工艺。掺杂半导体层840的材料例如是n+掺杂非晶硅，其形成方法例如是以化学气相沉积法沉积非晶硅并同步进行n型掺杂。

特别的是，本发明在形成掺杂半导体层840之后，对该掺杂半导体层840进行等离子体氮化处理。该等离子体氮化处理制程是向掺杂半导体层840的表面导入含氮的气体，例如氮气(N₂)、氨气(NH₃)或氧化氮(N₂O)，该等离子体氮化处理的功率较低，较好的为800W～1500W，以防止高功率使得掺杂半导体层840的表面形成氮化硅。该等离子体氮化处理制程所通入气体的流量为6000sccm～15000sccm。通过该等离子体氮化处理的制程，可在该掺杂半导体层840的表面形成硅原子与氮原子的Si-N弱键结。

然后如图4C所示，直接在该掺杂半导体层840的上面沉积第二金属层850。

请参照图4D，在涂布光致抗蚀剂层(未绘示)于第二金属层850上之后，利用半透掩膜(half-tone mask)、灰阶掩膜(gray level mask)或栅状图案掩膜(slitpattern mask)对光致抗蚀剂层(未绘示)曝光显影，以形成图案化光致抗蚀剂层910。该图案化光致抗蚀剂层910在不同的区域具有不同的厚度，其中位于预定形成通道区上方的图案化光致抗蚀剂层910的厚度为n1，位于预定形成源极以及漏极上方的图案化光致抗蚀剂层910的厚度为n2，且n2大于n1。

接着，请参照图4E，在图4E中，进行一过蚀刻工艺，以移除未被图案化光致抗蚀剂层910所覆盖的第二金属层850。其中，上述的过蚀刻工艺优选为湿式蚀刻工艺。由于对第二金属层850所进行的过蚀刻工艺为一各项同性蚀刻工艺，所以在图案化光致抗蚀剂层910下方的第二金属层850会被蚀刻掉，而产生底切(undercut)。此时，蚀刻后的第二金属层850的侧壁会呈现近似垂直的轮廓(profile)且退至图案化光致抗蚀剂层910下方内侧。

然后请参照图4F，在图4F中，借由一灰化工艺(Ashing Process)移除部分的图案化光致抗蚀剂层910，直至通道区上方的第二金属层850暴露出为止。由于图案化光致抗蚀剂层910具有不同厚度，所以在此步骤中，厚度较小的位于预定形成通道区上方的图案化光致抗蚀剂层910会先被移除掉，而具有较大厚度的位于预定形成源极以及漏极上方的图案化光致抗蚀剂层910还未被完全蚀刻掉而形成图案化光致抗蚀剂层920。在本优选实施例中，是以氧气为蚀刻剂的蚀刻工艺来移除部分的图案化光致抗蚀剂层910，但亦不以此为限。

接着，如图4G所示，以第二金属层850为掩膜，利用干蚀刻工艺来移除未被第二金属层850所覆盖的掺杂半导体层840与半导体层830，以形成欧姆接触层740以及沟道层730，直至栅极绝缘层720暴露出来为止。其中，上述的干蚀刻工艺优选是以SF6/Cl2为蚀刻剂的等离子体蚀刻工艺。

随后，如图4H所示，蚀刻未被图案化光致抗蚀剂层920所覆盖的第二金属层850、欧姆接触层740以及沟道层730，以定义出源极750以及漏极760。接着，剥除残留的图案化光致抗蚀剂层920，以形成如图4I所示的薄膜晶体管结构。

依照上述方法制成的薄膜晶体管，包含一栅极710；一栅极绝缘层720，覆盖该栅极710；一沟道层730，设置于该栅极绝缘层720上；一欧姆接触层740，设置于该沟道层730上，且该欧姆接触层740含有氮元素，其上表面形成有Si-N弱键结；一源极750及一漏极760，设置于该欧姆接触层740的两侧并与该欧姆接触层740部分重叠。

依照上述方法，通过该等离子体氮化处理，可避免自然中的氧与欧姆接触层740中的硅原子结合，避免形成氧化硅，从而避免了增加接触阻抗。此外，由于该薄膜晶体管的欧姆接触层740上表面具有硅原子和氮原子的Si-N弱键结，第二金属层中的850中的金属原子就不易与欧姆接触层740中的硅原子结合，从而避免了增加接触阻抗，避免薄膜晶体管的截止电流I_off和阈值电压Vth增加，并且不会影响第二金属层850的蚀刻速率，防止产生蚀刻残留。

如图4J所示，在该薄膜晶体管制作完成之后，先于源/漏极750、760与基板710上方形成绝缘的保护层770，保护层770为无机材质，比如说氮化硅，或者是有机材料，比如说丙烯酸脂，再以第三道掩膜(未绘制)配合光刻蚀刻工艺图案化保护层780，以于漏极760上方形成接触孔771；随后，形成透明导电层780于保护层780上，并填满漏极760上方的接触孔771，透明电极层780的材料例如是铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡等，再以第四道掩膜(未绘制)配合光刻蚀刻工艺以定义出像素电极。如此一来，即可完成薄膜晶体管与像素电极的电性连接。至此，完成该薄膜晶体管阵列基板的制作。

本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (19)

1.一种薄膜晶体管包含：

一栅极，配置于一基板上；

一栅极绝缘层，配置于该基板上，并覆盖该栅极；

一沟道层，设置于该栅极绝缘层上；

一欧姆接触层，设置于该沟道层上，且该欧姆接触层的表面具有Si-N弱键结；

一源极及一漏极，分别设置于该欧姆接触层的两侧并与该欧姆接触层部分重叠。

2.如权利要求1所述的薄膜晶体管，其中该Si-N弱键结是通过等离子氮化处理形成的。

3.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氨气。

4.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氮气。

5.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氧化氮。

6.如权利要求2所述的薄膜晶体管，其中该等离子体氮化处理的功率为800W至1500W。

7.如权利要求2所述的薄膜晶体管，其中该等离子体氮化处理的气体流量为6000sccm至15000sccm。

8.如权利要求2所述的薄膜晶体管，其中该沟道层与该欧姆接触层是同时形成的。

9.如权利要求8所述的薄膜晶体管，其中该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。

10.一种薄膜晶体管的制造方法包含：

在一基板上先后形成一栅极及一栅极绝缘层；

接着再形成一半导体层和一掺杂半导体层，其中该掺杂半导体形成之后，对该掺杂半导体层的表面进行等离子体氮化处理；

接续再形成一源极以及一漏极，以构成该薄膜晶体管。

11.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理的气体为氨气。

12.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理的气体为氮气。

13.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理的气体为氧化氮。

14.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理在该掺杂半导体层上形成Si-N弱键结。

15.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理的功率为800W至1500W。

16.如权利要求10所述的薄膜晶体管的制造方法，其中该等离子体氮化处理的气体流量为6000sccm至15000sccm。

17.如权利要求10所述的薄膜晶体管的制造方法，其中在等离子体氮化处理后，蚀刻该半导体层与该掺杂半导体层分别形成沟道层与欧姆接触层。

18.如权利要求17所述的薄膜晶体管的制造方法，其中该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。

19.如权利要求10所述的薄膜晶体管的制造方法，其中制造该薄膜晶体管之后，再依序形成一保护层和一像素电极，以构成薄膜晶体管阵列基板。

Images