TW201351659A - 薄膜電晶體及其製造方法 - Google Patents

Abstract

本發明提供一種薄膜電晶體及其製造方法。此方法為在基板上形成閘極、閘極絕緣層、半導體層與摻雜半導體層，然後用等離子體氮化處理，使其在摻雜半導體層的表面形成Si-N弱鍵結，接著沉積第二金屬層，並蝕刻形成源極、汲極並曝露出源極和汲極之間的半導體層。由於在第二金屬層沉積之前，摻雜半導體層上已經形成Si-N弱鍵結，這種方法避免了第二金屬層與摻雜半導體層中的矽原子形成鍵結，並因此減小了接觸阻抗同時防止蝕刻速率變慢造成蝕刻殘留。

Description

薄膜電晶體及其製造方法

本發明涉及一種薄膜電晶體基板及其製造方法。

液晶顯示器因其功耗低、製造成本低和無輻射等特點，近年來得到了廣泛的應用。液晶顯示器一般包括一薄膜電晶體陣列基板、一彩色濾光基板和夾於該薄膜電晶體陣列基板與該彩色濾光基板之間的液晶層，其中薄膜電晶體主要是用來控制液晶顯示器的資料寫入，其主要包括閘極、通道區以及源極與汲極等元件。

在現今薄膜電晶體陣列基板的工藝中，掩膜的使用數目已可縮減到五道或四道掩膜工藝甚至三道掩膜，以一般五道掩膜工藝為例，其中薄膜電晶體的製造占了該五道掩膜工藝的前三道。請參照圖1A至圖1E，圖1A至圖1E是一種現有技術薄膜電晶體基板的製作方法的流程剖視圖。如圖1A所示，首先在基板100上形成導體層，然後利用第一道掩膜(未繪示)配合光刻蝕刻工藝以圖案化該導體層形成閘極110。

而後，請參照如1B，在基板100上形成閘極絕緣層120以覆蓋閘極110。然後，在閘極絕緣層120上形成半導體層230與n+摻雜半導體層240。

之後，請參照圖1C，利用第二道掩膜(未繪示)配合光刻蝕刻工藝以圖案化半導體層230以及n+摻雜半導體層240，形成溝道層130與歐姆接觸層140。而後，在基板100上形成金屬層250。

續而，請參照圖1D，利用第三道掩膜(未繪示)配合光刻蝕刻工藝以圖案化金屬層250，形成源極150與汲極160。

而後，請參照圖1E，以源極150與汲極160為掩膜，對摻雜半導體層140進行幹法蝕刻工藝，將閘極110上方的歐姆接觸層140移除，以暴露出溝道層130。

但是，在該制程中，形成通道層130與摻雜半導體層140後，緊接著就沉積金屬層250，而金屬層250中的金屬原子易與歐姆接觸層140的矽原子結合從而增加了接觸阻抗，導致薄膜電晶體的截止電流Ioff和閾值電壓Vth增加；另外，還會使後續蝕刻金屬層的速率變慢，甚至會造成金屬層的蝕刻殘留，影響薄膜電晶體的生產良率。

本發明的目的在於提供一種薄膜電晶體及其製造方法，以解決上述問題。

本發明的目的在於提供一種薄膜電晶體及其製造方法，可減小金屬層與歐姆接觸層之間的接觸阻抗，並避免薄膜電晶體的截止電流和閾值電壓增加。

本發明的目的在於提供一種薄膜電晶體及其製造方法，可避免金屬層的蝕刻殘留。

本發明的目的在於提供一種薄膜電晶體及其製造方法，可提高薄膜電晶體的生產良率。

本發明提出的一種薄膜電晶體，包括一閘極，一閘極絕緣層覆蓋於該閘極上；一溝道層，設置於該閘極絕緣層上並與該閘極重疊；一歐姆接觸層，設置於該溝道 層上，且該歐姆接觸層的表面具有Si-N弱鍵結；一源極及一汲極，設置於該歐姆接觸層的兩側並與該歐姆接觸層部分重疊。

在本發明的一實施例中，該Si-N弱鍵結是通過等離子氮化處理形成的。

在本發明的一實施例中，該等離子氮化處理的氣體是氨氣。

在本發明的一實施例中，該等離子氮化處理的氣體是氮氣。

在本發明的一實施例中，該等離子氮化處理的氣體是氧化氮。

在本發明的一實施例中，該等離子體氮化處理的功率為800W至1500W。

在本發明的一實施例中，該等離子體氮化處理的氣體流量為6000 sccm至15000sccm。

在本發明的一實施例中，該溝道層與該歐姆接觸層是同時形成的。

在本發明的一實施例中，該源極以及該汲極之間的歐姆接觸層被蝕刻並曝露出該溝道層。

本發明提出的一種薄膜電晶體的製造方法，在一基板上先後形成一閘極及一閘極絕緣層；接著再形成一半導體層和一摻雜半導體層，其中該摻雜半導體形成之後，對該摻雜半導體層的表面進行等離子體氮化處理；接續再形成一源極以及一汲極，以構成該薄膜電晶體。

在本發明的一實施例中，在等離子體氮化處理後，蝕刻該半導體層與該摻雜半導體層分別形成溝道層與歐 姆接觸層。

在本發明的一實施例中，該源極以及該汲極之間的歐姆接觸層被蝕刻並曝露出該溝道層。

在本發明的一實施例中，首先在一基板上沉積一第一金屬層並蝕刻形成一閘極；然後該基板上沉積一閘極絕緣層，該閘極絕緣層覆蓋該閘極；續而該閘極絕緣層上沉積一半導體層，在該半導體層上形成一摻雜半導體層，並對該摻雜半導體層的表面進行等離子體氮化處理；而後同時蝕刻該半導體層以及該摻雜半導體層形成溝道層以及歐姆接觸層；然後在基板上沉積一第二金屬層並蝕刻形成一源極以及一汲極，該源極以及該汲極位於該歐姆接觸層的兩側並與該歐姆接觸層部分重疊，最後以該源極以及該汲極為掩膜蝕刻該歐姆接觸層曝露出該源極以及該汲極之間的溝道層。

在本發明的一實施例中，首先在一基板上沉積一第一金屬層並蝕刻形成一閘極；然後該基板上沉積一閘極絕緣層，該閘極絕緣層覆蓋該閘極；續而該閘極絕緣層上沉積一半導體層，在該半導體層上形成一摻雜半導體層，並對該摻雜半導體層的表面進行等離子體氮化處理；然後在基板上沉積一第二金屬層；而後塗布光致抗蝕刻劑層，並圖案化該光致抗蝕刻劑層；利用該圖案化該光致抗蝕刻劑層以及圖案化後的第二金屬層為掩膜最終形成薄膜電晶體結構。

在本發明的一實施例中，製造該薄膜電晶體之後，再依序形成一保護層和一像素電極，以構成薄膜電晶體陣列基板。

為讓本發明更明顯易懂，下文特舉較佳實施例詳細介紹。本發明之較佳實施例均配以對應的圖示標號。另外，說明書中如“第一”和“第二”等用語是來區分不同的元件或制程，而非用以限制其順序。

下麵結合附圖和實施例對本發明進行詳細說明。

請參照圖2，圖2是本發明第一實施例薄膜電晶體基板的製作方法的流程圖。首先，進行步驟S10，在基板上形成沉積一第一金屬層並蝕刻形成閘極。具體為，先提供一基板，並在該基板上沉積第一金屬層，之後再利用第一道掩膜配合光刻蝕刻工藝以圖案化該第一金屬層令其形成為閘極；接著再進行步驟S20，其在該閘極和該基板上沉積一閘極絕緣層，而後進行步驟S30，在該絕緣層上依序沉積一半導體層以及一摻雜半導體層，再對該摻雜半導體層進行等離子體氮化處理，該等離子等氮化處理的氣體可以為氨氣、氮氣或者氧化氮，以在摻雜半導體層表面形成矽原子與氮原子的矽-氮(以下簡稱Si-N)弱鍵結，然後進行步驟S40，利用第二道掩膜配合光刻蝕刻工藝以同時圖案化該摻雜半導體層和該半導體層令其分別形成為歐姆接觸層以及溝道層，為了區別定義，這裏定義摻雜半導體層蝕刻後為歐姆接觸層，而半導體層蝕刻後為溝道層，該歐姆接觸層與該溝道層重疊，並位於該閘極上方；接著進行步驟S50，於該基板和該歐姆接觸層上方上沉積第二金屬層之後，再利用第三道掩膜配合光刻蝕刻工藝以圖案化該第二金屬層形成互相分離的源極以及汲極，並曝露出閘極上方的部分歐姆接觸層； 最後進行步驟S60，以該源極和該汲極為掩膜配合光刻蝕刻工藝以圖案化該歐姆接觸層，以曝露出位於該源極和該汲極之間的溝道層。

圖3A-3F是本發明第一實施例薄膜電晶體基板的製作方法的流程剖視圖。

請參照圖3A，先提供基板500，基板500的材質可為玻璃、石英、有機聚合物、不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷)或其他可適用材料。而後，在基板500上形成閘極510。形成閘極510的方法例如是先在基板500上沉積一層整層的第一金屬層(未繪製)，之後再利用第一道掩膜(未繪製)配合光刻蝕刻工藝來去除多餘的第一金屬層，以圖案化第一金屬層以定義出閘極510的位置。

另外，在形成閘極510的同時，也可同時定義出與閘極510電性連接的掃描線(未繪製)。基於導電性的考慮，閘極510一般是使用金屬材料。然，本發明不限於此，閘極510也可使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其他材料的堆疊層。

接著，請參照圖3B，沉積一閘極絕緣層520以覆蓋基板500和閘極510。閘極絕緣層520的材料包含無機材料(例如是氧化矽、氮化矽、氮氧化矽、其他合適的材料、或者上述至少二種材料的堆疊層)、有機材料、或者其他合適的材料、或上述的組合。其形成方法例如是進行等離子體化學氣相沉積工藝。

而後，請參照圖3C，在閘極絕緣層520上依序沉積 半導體層630和摻雜半導體層640。半導體層630的材料例如是非晶矽，其形成方法例如是進行化學氣相沉積工藝。摻雜半導體層640的材料例如是n+摻雜非晶矽，其形成方法例如是以化學氣相沉積法沉積非晶矽並同步進行n型摻雜。

特別的是，在摻雜半導體層640形成之後，對該摻雜半導體層640進行等離子體氮化處理。該等離子體氮化處理制程是向摻雜半導體層640的表面導入含氮的氣體，例如氮氣(N2)、氨氣(NH3)或氧化氮(N2O)，該等離子體氮化處理的功率較低，較好的為800W~1500W，以防止高功率使得摻雜半導體層640的表面形成氮化矽。該等離子體氮化處理制程所通入氣體的流量為6000sccm~15000 sccm。通過該等離子體氮化處理的制程，可在該摻雜半導體層640的表面形成矽原子與氮原子的Si-N弱鍵結。

隨後，請參照圖3D，利用第二道掩膜(未繪製)配合光刻蝕刻工藝以圖案化圖3C所示的半導體層630和摻雜半導體層640形成溝道層530以及歐姆接觸層540，該溝道層530與該歐姆接觸層540重疊，並位於閘極的上方，其蝕刻方法例如是幹法蝕刻。由於先前的該摻雜半導體層640的表面具有矽原子與氮原子的矽-氮(Si-N)弱鍵結，即該歐姆接觸層的表面具有矽原子與氮原子的矽-氮(Si-N)弱鍵結。

然後請參照圖3E，在歐姆接觸層540上形成第二金屬層650，該第二金屬層的材料例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是 金屬材料與其他材料的堆疊層。由於該歐姆接觸層540上的矽原子已與氮原子形成Si-N弱鍵結，所以矽原子就不會再與第二金屬層650中的金屬原子形成鍵結，從而避免增加歐姆接觸層540與第二金屬層650之間的接觸阻抗。接著利用第三道掩膜配合光刻蝕刻工藝以圖案化圖3E所示的第二金屬層650形成如圖3F所示的彼此分離的源極550以及汲極560，並曝露出源極550和汲極560之間的歐姆接觸層540。另外，在形成源極550以及汲極560的同時，也可同時定義出與源極550電性連接的資料線(未繪示)。

接續請參照圖3G，在圖3G中，以源極550以及汲極560為掩膜配合光刻蝕刻工藝進一步蝕刻歐姆接觸層540，使得位於源極550以及汲極560之間的歐姆接觸層540被蝕刻掉並曝露出溝道層530。

依照上述方法製成的薄膜電晶體，包含一閘極510；一閘極絕緣層520，覆蓋該閘極510；一溝道層530，設置於該閘極絕緣層520上，並與閘極510重疊；一歐姆接觸層540，設置於該溝道層530上，且該歐姆接觸層540含有氮元素，其上表面形成Si-N弱鍵結；一源極550及一汲極560，分別設置於該歐姆接觸層540的兩側並與該歐姆接觸層540部分重疊。

依照上述方法，通過該等離子體氮化處理的制程，可避免自然中的氧與歐姆接觸層540中的矽原子結合，避免形成氧化矽，從而避免了增加接觸阻抗。此外，由於在第二金屬層650沉積之前，該薄膜電晶體的歐姆接觸層540的上表面已具有矽原子和氮原子的Si-N弱鍵 結，第二金屬層650中的金屬原子就不易與歐姆接觸層540中的矽原子結合，從而避免了增加接觸阻抗，克服了先前技術中薄膜電晶體的截止電流Ioff和閾值電壓Vth增加的問題，並且不會影響第二金屬層650的蝕刻速率，防止產生蝕刻殘留。

如圖3H所示，在該薄膜電晶體制作完成之後，在源/汲極550、560及基板500上方沉積一層絕緣的保護層580，保護層580為無機材質，比如說氮化矽，或者是有機材料，比如說丙烯酸脂，接著利用第四道掩膜(未繪製)配合光刻蝕刻工藝以圖案化保護層570，並蝕刻出一個接觸孔571暴露出部分汲極560。

隨後，如圖3I所示，形成透明電極層580在保護層570上，並填滿汲極560上的接觸孔571。透明電極層580的材料例如是銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、氧化銦或是氧化錫等。接著利用第五道掩膜(未繪製)配合光刻蝕刻工藝以定義出像素電極，如此一來，即可完成薄膜電晶體與像素電極的電性連接。至此，完成該薄膜電晶體陣列基板的製作。

請參照圖4A~4I，圖4A~4I是本發明第二實施例薄膜電晶體基板的製作方法的流程剖視圖。

首先，請參照圖4A，先提供基板700，基板700的材質可為玻璃、石英、有機聚合物、不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷)或其他可適用材料。而後，在基板700上形成閘極710。形成閘極710的方法例如是先在基板700上沉積一層整層的第一金屬層(未繪製)，之後再利用第一道掩膜(未繪製)配合光刻蝕 刻工藝來去除多餘的第一金屬層，以圖案化第一金屬層以定義出閘極710的位置。另外，在形成閘極710的同時，也可同時定義出與閘極510電性連接的掃描線(未繪製)。基於導電性的考慮，閘極710一般是使用金屬材料。然，本發明不限於此，閘極710也可使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其他材料的堆疊層。

接著請參照圖4B，於基板700與閘極710上方依序沉積閘極絕緣層720、半導體層830、摻雜半導體層840。其中，閘極絕緣層720的材料包含無機材料(例如是氧化矽、氮化矽、氮氧化矽、其他合適的材料、或者上述至少二種材料的堆疊層)、有機材料、或者其他合適的材料、或上述的組合。半導體層830的材料例如是非晶矽，其形成方法例如是進行化學氣相沉積工藝。摻雜半導體層840的材料例如是n+摻雜非晶矽，其形成方法例如是以化學氣相沉積法沉積非晶矽並同步進行n型摻雜。

特別的是，本發明在形成摻雜半導體層840之後，對該摻雜半導體層840進行等離子體氮化處理。該等離子體氮化處理制程是向摻雜半導體層840的表面導入含氮的氣體，例如氮氣(N2)、氨氣(NH3)或氧化氮(N2O)，該等離子體氮化處理的功率較低，較好的為800W~1500W，以防止高功率使得摻雜半導體層840的表面形成氮化矽。該等離子體氮化處理制程所通入氣體的流量為6000sccm~15000 sccm。通過該等離子體氮化處理的制程，可在該摻雜半導體層840的表面形成矽原子與 氮原子的Si-N弱鍵結。

然後如圖4C所示，直接在該摻雜半導體層840的上面沉積第二金屬層850。

請參照圖4D，在塗布光致抗蝕劑層(未繪示)於第二金屬層850上之後，利用半透掩膜(half-tone mask)、灰階掩膜(gray level mask)或柵狀圖案掩膜(slit pattern mask)對光致抗蝕劑層(未繪示)曝光顯影，以形成圖案化光致抗蝕劑層910。該圖案化光致抗蝕劑層910在不同的區域具有不同的厚度，其中位於預定形成通道區上方的圖案化光致抗蝕劑層910的厚度為n1，位於預定形成源極以及汲極上方的圖案化光致抗蝕劑層910的厚度為n2，且n2大於n1。

接著，請參照圖4E，在圖4E中，進行一過蝕刻工藝，以移除未被圖案化光致抗蝕劑層910所覆蓋的第二金屬層850。其中，上述的過蝕刻工藝優選為濕式蝕刻工藝。由於對第二金屬層850所進行的過蝕刻工藝為一各項同性蝕刻工藝，所以在圖案化光致抗蝕劑層910下方的第二金屬層850會被蝕刻掉，而產生底切(undercut)。此時，蝕刻後的第二金屬層850的側壁會呈現近似垂直的輪廓(profile)且退至圖案化光致抗蝕劑層910下方內側。

然後請參照圖4F，在圖4F中，借由一灰化工藝(Ashing Process)移除部分的圖案化光致抗蝕劑層910，直至通道區上方的第二金屬層850暴露出為止。由於圖案化光致抗蝕劑層910具有不同厚度，所以在此步驟中，厚度較小的位於預定形成通道區上方的圖案化光致抗蝕 劑層910會先被移除掉，而具有較大厚度的位於預定形成源極以及汲極上方的圖案化光致抗蝕劑層910還未被完全蝕刻掉而形成圖案化光致抗蝕劑層920。在本優選實施例中，是以氧氣為蝕刻劑的蝕刻工藝來移除部分的圖案化光致抗蝕劑層910，但亦不以此為限。

接著，如圖4G所示，以第二金屬層850為掩膜，利用幹蝕刻工藝來移除未被第二金屬層850所覆蓋的摻雜半導體層840與半導體層830，以形成歐姆接觸層740以及溝道層730，直至閘極絕緣層720暴露出來為止。其中，上述的幹蝕刻工藝優選是以SF6/Cl2為蝕刻劑的等離子體蝕刻工藝。

隨後，如圖4H所示，蝕刻未被圖案化光致抗蝕劑層920所覆蓋的第二金屬層850、歐姆接觸層740以及溝道層730，以定義出源極750以及汲極760。接著，剝除殘留的圖案化光致抗蝕劑層920，以形成如圖4I所示的薄膜電晶體結構。

依照上述方法製成的薄膜電晶體，包含一閘極710；一閘極絕緣層720，覆蓋該閘極710；一溝道層730，設置於該閘極絕緣層720上；一歐姆接觸層740，設置於該溝道層730上，且該歐姆接觸層740含有氮元素，其上表面形成有Si-N弱鍵結；一源極750及一汲極760，設置於該歐姆接觸層740的兩側並與該歐姆接觸層740部分重疊。

依照上述方法，通過該等離子體氮化處理，可避免自然中的氧與歐姆接觸層740中的矽原子結合，避免形成氧化矽，從而避免了增加接觸阻抗。此外，由於該薄 膜電晶體的歐姆接觸層740上表面具有矽原子和氮原子的Si-N弱鍵結，第二金屬層中的850中的金屬原子就不易與歐姆接觸層740中的矽原子結合，從而避免了增加接觸阻抗，避免薄膜電晶體的截止電流Ioff和閾值電壓Vth增加，並且不會影響第二金屬層850的蝕刻速率，防止產生蝕刻殘留。

如圖4J所示，在該薄膜電晶體制作完成之後，先於源/汲極750、760與基板710上方形成絕緣的保護層770，保護層770為無機材質，比如說氮化矽，或者是有機材料，比如說丙烯酸脂，再以第三道掩膜(未繪製)配合光刻蝕刻工藝圖案化保護層780，以於汲極760上方形成接觸孔771；隨後，形成透明導電層780於保護層780上，並填滿汲極760上方的接觸孔771，透明電極層780的材料例如是銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、氧化銦或是氧化錫等，再以第四道掩膜(未繪製)配合光刻蝕刻工藝以定義出像素電極。如此一來，即可完成薄膜電晶體與像素電極的電性連接。至此，完成該薄膜電晶體陣列基板的製作。

本領域的普通技術人員應當理解，其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。

500、700‧‧‧基板

510、710‧‧‧閘極

520、720‧‧‧閘極絕緣層

530、730‧‧‧溝道層

540、740‧‧‧歐姆接觸層

550、750‧‧‧源極

560、760‧‧‧汲極

570、770‧‧‧保護層

571、771‧‧‧接觸孔

580、780‧‧‧透明電極層

630、730‧‧‧半導體層

640、740‧‧‧摻雜半導體層

650、750‧‧‧第二金屬層

S10~S60‧‧‧步驟

第1A-1E圖是現有技術薄膜電晶體的製作方法的流程剖視圖。

第2圖是本發明第一實施例薄膜電晶體的製作方法的流程圖。

第3A-3I圖是本發明第一實施例薄膜電晶體基板的製作方法的流程剖視圖。

第4A-4J圖是本發明第二實施例薄膜電晶體基板的製作方法的流程剖視圖。

500‧‧‧基板

510‧‧‧閘極

520‧‧‧閘極絕緣層

630‧‧‧半導體層

640‧‧‧摻雜半導體層

Claims (19)

1. 一種薄膜電晶體包含：一閘極，配置於一基板上；一閘極絕緣層，配置於該基板上，並覆蓋該閘極；一溝道層，設置於該閘極絕緣層上；一歐姆接觸層，設置於該溝道層上，且該歐姆接觸層的表面具有Si-N弱鍵結；一源極及一汲極，分別設置於該歐姆接觸層的兩側並與該歐姆接觸層部分重疊。
2. 如權利要求1所述的薄膜電晶體，其中該Si-N弱鍵結是通過等離子氮化處理形成的。
3. 如權利要求2所述的薄膜電晶體，其中該等離子氮化處理的氣體是氨氣。
4. 如權利要求2所述的薄膜電晶體，其中該等離子氮化處理的氣體是氮氣。
5. 如權利要求2所述的薄膜電晶體，其中該等離子氮化處理的氣體是氧化氮。
6. 如權利要求2所述的薄膜電晶體，其中該等離子體氮化處理的功率為800W至1500W。
7. 如權利要求2所述的薄膜電晶體，其中該等離子體氮化處理的氣體流量為6000 sccm至15000 sccm。
8. 如權利要求2所述的薄膜電晶體，其中該溝道層與該歐姆接觸層是同時形成的。
9. 如權利要求8所述的薄膜電晶體，其中該源極以及該汲極之間的歐姆接觸層被蝕刻並曝露出該溝道層。
10. 一種薄膜電晶體的製造方法包含： 在一基板上先後形成一閘極及一閘極絕緣層；接著再形成一半導體層和一摻雜半導體層，其中該摻雜半導體形成之後，對該摻雜半導體層的表面進行等離子體氮化處理；接續再形成一源極以及一汲極，以構成該薄膜電晶體。
11. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理的氣體為氮氣。
12. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理的氣體為氮氣。
13. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理的氣體為氧化氮。
14. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理在該摻雜半導體層上形成Si-N弱鍵結。
15. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理的功率為800W至1500W。
16. 如權利要求10所述的薄膜電晶體的製造方法，其中該等離子體氮化處理的氣體流量為6000 sccm至15000 sccm。
17. 如權利要求10所述的薄膜電晶體的製造方法，其中在等離子體氮化處理後，蝕刻該半導體層與該摻雜半導體層分別形成溝道層與歐姆接觸層。
18. 如權利要求17所述的薄膜電晶體的製造方法，其中該源極以及該汲極之間的歐姆接觸層被蝕刻並曝露出該溝道層。
19. 如權利要求10所述的薄膜電晶體的製造方法，其中 製造該薄膜電晶體之後，再依序形成一保護層和一像素電極，以構成薄膜電晶體陣列基板。