CN104091782B - 一种阵列基板及其制作方法、以及显示装置 - Google Patents

一种阵列基板及其制作方法、以及显示装置 Download PDF

Info

Publication number
CN104091782B
CN104091782B CN201410283614.5A CN201410283614A CN104091782B CN 104091782 B CN104091782 B CN 104091782B CN 201410283614 A CN201410283614 A CN 201410283614A CN 104091782 B CN104091782 B CN 104091782B
Authority
CN
China
Prior art keywords
conductive film
area
film
region
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410283614.5A
Other languages
English (en)
Other versions
CN104091782A (zh
Inventor
李旭远
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410283614.5A priority Critical patent/CN104091782B/zh
Priority to PCT/CN2014/087020 priority patent/WO2015196593A1/zh
Publication of CN104091782A publication Critical patent/CN104091782A/zh
Application granted granted Critical
Publication of CN104091782B publication Critical patent/CN104091782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、以及显示装置，用以解决为了避免在对导电薄膜进行刻蚀处理时刻蚀液接触到有源层，需要在有源层和导电薄膜之间设置刻蚀阻挡层，从而增大了阵列基板的厚度的问题。本发明实施例提供一种阵列基板的制作方法，包括：在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜；将导电薄膜的表面划分为源极对应的第一区域，漏极对应的第二区域，数据线对应的第三区域，以及除第一区域、第二区域和第三区域以外的第四区域；将第四区域的导电薄膜转化为不导电的薄膜；以及，将第一区域的导电薄膜作为源极，将第二区域的导电薄膜作为漏极，将第三区域的导电薄膜作为数据线。

Description

一种阵列基板及其制作方法、以及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、以及显示装置。
背景技术
显示装置中需要在阵列基板上设置TFT(Thin Film Transistor，薄膜晶体管)来驱动实现画面显示。目前，对于高解析度、大尺寸和高帧频的显示装置，其包含的阵列基板上设置的TFT一般为具有迁移率高和在大尺寸范围内具有较好均一性等优点的氧化物TFT，即，有源层的材料为氧化物的TFT。
目前，包含氧化物TFT的阵列基板的制作方法，包括：步骤一、在基板上形成TFT的有源层，其中，所述有源层的材料为氧化物；步骤二、在所述有源层上沉积用于形成数据线、以及TFT的源极和漏极的导电薄膜；步骤三、采用刻蚀液，对所述导电薄膜进行刻蚀处理，以形成所述数据线、以及TFT的源极和漏极。
由于所述有源层和导电薄膜邻层设置，因此，在对所述导电薄膜进行刻蚀处理时，刻蚀液会接触到材料为氧化物的所述有源层，而由于氧化物对刻蚀液敏感，因此，制作出的TFT的性能比较差。目前，在所述有源层上沉积导电薄膜之前，一般会在所述有源层上形成刻蚀阻挡层，这样，所述刻蚀阻挡层和导电薄膜邻层设置，在对所述导电薄膜进行刻蚀处理时，刻蚀液只会接触到所述刻蚀阻挡层，而不会接触到所述有源层，从而可以保证制作出的TFT具有较好的性能。
综上所述，目前，为了避免在对所述导电薄膜进行刻蚀处理时刻蚀液接触到所述有源层，需要在所述有源层和导电薄膜之间设置刻蚀阻挡层，从而增大了阵列基板的厚度，进而增大了包含所述阵列基板的显示装置的体积。
发明内容
本发明提供了一种阵列基板及其制作方法、以及显示装置，用以解决现有技术中存在的为了避免在对所述导电薄膜进行刻蚀处理时刻蚀液接触到所述有源层，需要在所述有源层和导电薄膜之间设置刻蚀阻挡层，从而增大了阵列基板的厚度的问题。
第一方面，本发明提供一种阵列基板的制作方法，包括：
在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜；
将所述导电薄膜的表面划分为所述源极对应的第一区域，所述漏极对应的第二区域，所述数据线对应的第三区域，以及除所述第一区域、第二区域和第三区域以外的第四区域；将所述第四区域的导电薄膜转化为不导电的薄膜；以及，将所述第一区域的导电薄膜作为所述源极，将所述第二区域的导电薄膜作为所述漏极，将所述第三区域的导电薄膜作为所述数据线。
较佳地，所述将第四区域的导电薄膜转化为不导电的薄膜，包括：
在所述导电薄膜上涂布光刻胶，并对所述光刻胶进行曝光和显影处理，以保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶；
对所述第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜。
较佳地，所述导电薄膜为金属薄膜，所述对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜，包括：
在形成有所述光刻胶的基板表面上产生氧化气体的等离子体，使所述氧化气体的等离子体与所述第四区域的导电薄膜发生化学反应，生成不导电的金属化合物薄膜；其中，所述氧化气体包括氧气、一氧化氮和一氧化二氮中的一种。
较佳地，所述导电薄膜为铝薄膜，所述氧化气体还包括氮气。
较佳地，所述对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜之后，还包括：
去除所述第一区域、第二区域和第三区域的光刻胶。
较佳地，在表层为有源层的基板上沉积所述导电薄膜，包括：
采用溅射的方法，在表层为有源层的基板上沉积所述导电薄膜。
较佳地，所述有源层的材料为氧化物。
较佳地，所述有源层的材料包括氧化锌、氧化铟镓锌、氧化铟锡锌和氧化铟锌铪中的一种。
第二方面，本发明提供一种阵列基板，其中：所述阵列基板是采用本发明实施例提供的所述的制作阵列基板的方法制作的。
第三方面，本发明提供一种显示装置，其中：所述显示装置包括本发明实施例提供的所述阵列基板。
在本发明中，在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜；将所述导电薄膜的表面划分为所述源极对应的第一区域，所述漏极对应的第二区域，所述数据线对应的第三区域，以及除所述第一区域、第二区域和第三区域以外的第四区域；将所述第四区域的导电薄膜转化为不导电的薄膜；以及，将所述第一区域的导电薄膜作为所述源极，将所述第二区域的导电薄膜作为所述漏极，将所述第三区域的导电薄膜作为所述数据线；
与现有技术相比，在本发明中，通过将所述第四区域的导电薄膜转化为不导电的薄膜，实现所述源极、漏极和数据线的图形化；即，不需要对所述导电薄膜进行湿法刻蚀处理，即可实现所述源极、漏极和数据线的图形化，从而无需在所述有源层和导电薄膜之间设置刻蚀阻挡层，进而减小了制作出的阵列基板的厚度，进一步地，减小了包含所述阵列基板的显示装置的体积。
附图说明
图1为本发明实施例制作阵列基板的方法流程示意图；
图2A～图2F为本发明实施例中的阵列基板的结构示意图。
具体实施方式
为了清楚说明本发明实施例的方案，下面结合说明书附图对本发明实施例作进一步详细描述。
需要说明的是，本发明所提到的方向用语，如表示方向的“上”、“下”，仅是参考附图的方向以说明及理解本发明，而不用于限制本发明实施例；而且，附图中各层膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
较佳地，如图1所示，本发明实施例提供的一种阵列基板的制作方法，包括：
步骤101、在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜；
步骤102、将所述导电薄膜的表面划分为所述源极对应的第一区域，所述漏极对应的第二区域，所述数据线对应的第三区域，以及除所述第一区域、第二区域和第三区域以外的第四区域；将所述第四区域的导电薄膜转化为不导电的薄膜；以及，将所述第一区域的导电薄膜作为所述源极，将所述第二区域的导电薄膜作为所述漏极，将所述第三区域的导电薄膜作为所述数据线。
实施中，与现有技术相比，在本发明实施例中，通过将所述第四区域的导电薄膜转化为不导电的薄膜，实现所述源极、漏极和数据线的图形化；即，不需要对所述导电薄膜进行湿法刻蚀处理，即可实现所述源极、漏极和数据线的图形化，从而无需在所述有源层和导电薄膜之间设置刻蚀阻挡层；
因此，减小了制作出的阵列基板的厚度，进一步地，减小了包含所述阵列基板的显示装置的体积；另外，由于节省了工艺步骤，可以提高阵列基板的生产效率、以及降低阵列基板的制作成本。
较佳地，在步骤101之前，还包括：
在衬底基板上形成栅极和栅线；
在栅极和栅线所在膜层上形成栅极绝缘层；
在所述栅极绝缘层上形成有源层。
具体实施中，本发明实施例的在衬底基板上形成栅极和栅线的实施方式与现有技术中在衬底基板上形成栅极和栅线的实施方式类似。
较佳地，在衬底基板上形成栅极和栅线，包括：
采用溅射或者热蒸发的方法，在衬底基板上沉积栅金属层；
通过对栅金属层进行刻蚀，在衬底基板上形成栅极和栅线。
具体实施中，本发明实施例的衬底基板的实施方式与现有技术中衬底基板的实施方式类似，较佳地，衬底基板为透明玻璃基板或者石英。
具体实施中，本发明实施例的栅金属层的实施方式与现有技术中栅金属层的实施方式类似。
较佳地，栅金属层的厚度范围为
较佳地，栅金属层的材料包括Cr(铬)、W(钨)、Ti(钛)、Ta(钽)、Mo(钼)、Al(铝)、Nd(钕)和Cu(铜)的金属或合金中的一种。
较佳地，栅金属层可以为一层或多层。
具体实施中，本发明实施例的在栅极和栅线所在膜层上形成栅极绝缘层的实施方式与现有技术中在栅极和栅线所在膜层上形成栅极绝缘层的实施方式类似。
较佳地，在栅极和栅线所在膜层上形成栅极绝缘层，包括：
通过PECVD(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积)方法，在栅极和栅线所在膜层上形成栅极绝缘层。
具体实施中，本发明实施例的栅绝缘层的实施方式与现有技术中栅极绝缘层的实施方式类似。
较佳地，栅极绝缘层的厚度范围为
较佳地，栅极绝缘层对应的反应气体可以为SiH4(硅烷)、NH3(氨气)和N2的混合气体，或者为SiH2Cl2(二氯硅烷)、NH3和N2的混合气体，栅极绝缘层的材料包括氧化物(比如，二氧化硅)、氮化物(比如，硅的氮化物)和氧氮化合物中的一种。
具体实施中，本发明实施例的在所述栅极绝缘层上形成有源层的实施方式与现有技术中在所述栅极绝缘层上形成有源层的实施方式类似。
较佳地，在所述栅极绝缘层上形成有源层，包括：
采用溅射或者热蒸发的方法，在所述栅极绝缘层上沉积有源薄膜；
通过对所述有源薄膜进行刻蚀，形成所述有源层。
具体实施中，本发明实施例的有源薄膜的实施方式与现有技术中用于形成有源层的有源薄膜的实施方式类似。
较佳地，有源薄膜的材料包括半导体材料和氧化物中的一种。
较佳地，所述半导体材料包括非晶硅、多晶硅和单晶硅中的一种。
较佳地，所述氧化物为金属氧化物，比如，ZnO(氧化锌)，IGZO(氧化铟镓锌)，ITZO(氧化铟锡锌)，或者HIZO(氧化铟锌铪)。
较佳地，有源薄膜可以为一层或多层。
具体实施中，本发明实施例的在表层为有源层的基板上沉积导电薄膜的实施方式与现有技术中在有源层上沉积导电薄膜的实施方式类似。
较佳地，在步骤101中，在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜，包括：
采用溅射的方法，在表层为有源层的基板上沉积所述导电薄膜。
较佳地，所述导电薄膜可以为现有技术中任一种能够导电的薄膜。
较佳地，所述导电薄膜的材料包括Cr、W、Ti、Ta、Nd、Mo、Al和Cu的金属或合金中的一种。
较佳地，所述导电薄膜的材料还包括非金属材料，比如，石墨烯。
较佳地，所述导电薄膜可以是单层，也可以是多层。
需要说明的是，任一种能够实现将所述第四区域的导电薄膜转化为不导电的薄膜的实施方式均适用于本发明实施例。
较佳地，在步骤102中，需要对所述第四区域的导电薄膜进行处理，以使其转化为不导电的薄膜；另外，为了实现仅对所述第四区域的导电薄膜进行处理，可以在遮挡住所述第一区域、第二区域和第三区域的导电薄膜，并露出所述第四区域的导电薄膜后，对所述第四区域的导电薄膜进行处理。
需要说明的是，任一种能够实现遮挡住所述第一区域、第二区域和第三区域的导电薄膜，并露出所述第四区域的导电薄膜的实施方式均适用于本发明实施例；比如，将制作所述源极、漏极和数据线的掩膜版放置在所述导电薄膜上，其中，所述掩膜版的透光区域与所述第四区域对应；或者，在所述导电薄膜上制作位于所述第一区域、第二区域和第三区域的遮挡部件，其中，所述遮挡部件可以为任一种起到遮挡作用的部件，比如，光刻胶。
较佳地，在步骤102中，将第四区域的导电薄膜转化为不导电的薄膜，包括：
在所述导电薄膜上涂布光刻胶，并对所述光刻胶进行曝光和显影处理，以保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶；
对所述第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜。
实施中，通过对所述光刻胶进行曝光和显影处理后，即可实现遮挡住所述第一区域、第二区域和第三区域的导电薄膜，并露出所述第四区域的导电薄膜；与其他遮挡部件相比，不需要进行刻蚀处理，从而降低了将第四区域的导电薄膜转化为不导电的薄膜的复杂度。
实施中，在所述导电薄膜上制作的位于所述第一区域、第二区域和第三区域的光刻胶与所述第一区域、第二区域和第三区域的导电薄膜紧密接触，能够在对所述第四区域的导电薄膜进行处理时，最大程度地避免影响所述第一区域、第二区域和第三区域的导电薄膜。
较佳地，对所述光刻胶进行曝光和显影处理，以保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶，包括：
采用掩膜版，对所述光刻胶进行曝光处理；其中，在所述光刻胶为正性光刻胶时，所述掩膜版的透光区域与所述第四区域对应；在所述光刻胶为负性光刻胶时，所述掩膜版的不透光区域与所述第四区域对应；
对经过曝光处理的所述光刻胶进行显影处理，保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶。
需要说明的是，在所述导电薄膜的材料不同时，对所述第四区域的导电薄膜进行处理以使其转化为不导电的薄膜的方法也不同；比如，在所述导电薄膜的材料为石墨烯时，可以通过使所述第四区域的导电薄膜在发生物理反应后，转化为不导电的薄膜。
较佳地，所述导电薄膜为金属薄膜；对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜，包括：
在形成有所述光刻胶的基板表面上产生氧化气体的等离子体，使所述氧化气体的等离子体与所述第四区域的导电薄膜发生化学反应，生成不导电的金属化合物薄膜；其中，所述氧化气体包括氧气、一氧化氮和一氧化二氮中的一种。
实施中，氧化气体的等离子体会与暴露出的所述第四区域的导电薄膜发生化学反应，生成不导电的金属化合物薄膜，以实现将所述第四区域的导电薄膜转化为不导电的薄膜，以节省在所述有源层和导电薄膜之间设置刻蚀阻挡层的工艺步骤。
需要说明的是，任一种能够实现在形成有所述光刻胶的基板表面上产生氧化气体的等离子体的实施方式均适用于本发明实施例；比如，将形成有所述光刻胶的基板放置于干刻设备或者PECVD设备的腔体内，由所述干刻设备或者PECVD设备在形成有所述光刻胶的基板表面上产生氧化气体的等离子体。
较佳地，可以通过控制氧化气体的等离子体的沉积功率、浓度、以及温度，以控制所述氧化气体的等离子体与所述第四区域的导电薄膜发生化学反应的速度和充分程度。
较佳地，产生氧化气体的等离子体的设备的腔体内的温度不大于200℃。
较佳地，产生氧化气体的等离子体的设备的腔体内的温度为室温。
较佳地，所述导电薄膜可以为任一种金属薄膜。
较佳地，所述导电薄膜为铝薄膜，所述氧化气体还包括氮气。
实施中，金属铝的导电性比较强，在所述导电薄膜为铝薄膜时，可以增强制作出的源极、漏极和数据线的导电性。
较佳地，对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜之后，还包括：
去除所述第一区域、第二区域和第三区域的光刻胶。
实施中，去除所述第一区域、第二区域和第三区域的光刻胶，可以减小制作出的阵列基板的厚度，进一步地，减小了包含所述阵列基板的显示装置的体积。
较佳地，在步骤102之后，还包括：
形成覆盖源极、漏极和数据线的钝化层；
刻蚀掉漏极对应位置的钝化层，以形成暴露出漏极的过孔；
在钝化层上形成通过过孔与漏极进行电性连接的像素电极。
具体实施中，本发明实施例的形成覆盖源极、漏极和数据线的钝化层的实施方式与现有技术中形成覆盖源极、漏极和数据线的钝化层的实施方式类似。
较佳地，形成覆盖源极、漏极和数据线的钝化层，包括：
通过PECVD方法，形成覆盖源极、漏极和数据线的钝化层。
具体实施中，本发明实施例的钝化层的实施方式与现有技术中钝化层的实施方式类似。
较佳地，钝化层的厚度范围为
较佳地，钝化层对应的反应气体可以为SiH4、NH3和N2的混合气体，或者为SiH2Cl2、NH3和N2的混合气体，钝化层的材料包括氧化物(比如，二氧化硅)、氮化物(比如，硅的氮化物)或者氧氮化合物中的一种。
较佳地，钝化层可以为一层，也可以为多层。
具体实施中，本发明实施例的在钝化层上形成像素电极的实施方式与现有技术中在钝化层上形成像素电极的实施方式类似。
较佳地，通过溅射或者热蒸发方法，在钝化层上沉积透明导电层；
对透明导电层进行刻蚀，在像素区域形成通过过孔与漏极进行电性连接的像素电极。
具体实施中，本发明实施例的透明导电层的实施方式与现有技术中透明导电层的实施方式类似。
较佳地，透明导电层的厚度范围为
较佳地，透明导电层的材料包括氧化铟锡、氧化铟锌和氧化铝锌中的一种或多种。
实施例一
在本发明实施例一中，将以阵列基板包括的TFT为底栅结构的氧化物TFT为例，对本发明实施例中的阵列基板的制作方法进行详细介绍。
较佳地，本发明实施例的阵列基板的制作方法，包括：
步骤一、如图2A所示，在衬底基板(图2A中未示出)上形成栅极11和栅线12；
步骤二、在栅极和栅线所在膜层上形成栅极绝缘层；
步骤三、如图2B所示，在所述栅极绝缘层(图2B中未示出)上形成有源层20；
步骤四、如图2C所示，在有源层20上沉积用于形成源极、漏极和数据线的Al金属薄膜100；
步骤五、将所述Al金属薄膜的表面划分为所述源极对应的第一区域，所述漏极对应的第二区域，所述数据线对应的第三区域，以及除所述第一区域、第二区域和第三区域以外的第四区域；
步骤六、在所述Al金属薄膜上涂布光刻胶，并对所述光刻胶进行曝光和显影处理，以保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶；
步骤七、在形成有所述光刻胶的基板表面上产生氧气(O2)等离子体，使所述O2等离子体与所述第四区域的Al金属薄膜发生化学反应，生成不导电的Al2O3(氧化铝)薄膜；
步骤八、去除所述第一区域、第二区域和第三区域的光刻胶；
步骤九、如图2D所示，将所述第一区域的Al金属薄膜100作为所述源极31，将所述第二区域的Al金属薄膜100作为所述漏极32，将所述第三区域的Al金属薄膜100作为所述数据线33；
其中，如图2D所示，所述第四区域的不导电的Al2O3薄膜200实现了所述源极31、漏极32和数据线33的图形化。
步骤十、形成覆盖源极、漏极和数据线的钝化层；
步骤十一、如图2E所示，刻蚀掉漏极对应位置的钝化层(图2E中未示出)，以形成暴露出漏极的过孔40；
步骤十二、如图2F所示，在钝化层(图2F中未示出)上形成通过过孔40与漏极32进行电性连接的像素电极50。
较佳地，本发明实施例提供一种阵列基板，其中：所述阵列基板是采用本发明实施例提供的所述的制作阵列基板的方法制作的。
实施中，采用本发明实施例提供的所述制作阵列基板的方法制作出的阵列基板不包括位于所述有源层和源极、漏极和数据线所在膜层之间的刻蚀阻挡层，因此，减小了阵列基板的厚度，进一步地，减小了包含所述阵列基板的显示装置的体积。
较佳地，本发明实施例提供一种显示装置，包括所述的阵列基板。
实施中，由于本发明实施例的阵列基板的厚度减小了，因而包括本发明实施例的阵列基板的显示装置的体积减小了。
较佳地，所述显示装置可以为：液晶面板、电子纸、OLED(Organic Light EmittingDiode，有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在表层为有源层的基板上沉积用于形成源极、漏极和数据线的导电薄膜；
将所述导电薄膜的表面划分为所述源极对应的第一区域，所述漏极对应的第二区域，所述数据线对应的第三区域，以及除所述第一区域、第二区域和第三区域以外的第四区域；将所述第四区域的导电薄膜转化为不导电的薄膜；以及，将所述第一区域的导电薄膜作为所述源极，将所述第二区域的导电薄膜作为所述漏极，将所述第三区域的导电薄膜作为所述数据线。
2.如权利要求1所述的方法，其特征在于，所述将第四区域的导电薄膜转化为不导电的薄膜，包括：
在所述导电薄膜上涂布光刻胶，并对所述光刻胶进行曝光和显影处理，以保留所述第一区域、第二区域和第三区域的光刻胶，并去除所述第四区域的光刻胶；
对所述第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜。
3.如权利要求2所述的方法，其特征在于，所述导电薄膜为金属薄膜，所述对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜，包括：
在形成有所述光刻胶的基板表面上产生氧化气体的等离子体，使所述氧化气体的等离子体与所述第四区域的导电薄膜发生化学反应，生成不导电的金属化合物薄膜；其中，所述氧化气体包括氧气、一氧化氮和一氧化二氮中的一种。
4.如权利要求3所述的方法，其特征在于，所述导电薄膜为铝薄膜，所述氧化气体还包括氮气。
5.如权利要求2所述的方法，其特征在于，所述对第四区域的导电薄膜进行处理，使所述第四区域的导电薄膜转化为不导电的薄膜之后，还包括：
去除所述第一区域、第二区域和第三区域的光刻胶。
6.如权利要求1所述的方法，其特征在于，在表层为有源层的基板上沉积所述导电薄膜，包括：
采用溅射的方法，在表层为有源层的基板上沉积所述导电薄膜。
7.如权利要求1～6任一项所述的方法，其特征在于，所述有源层的材料为氧化物。
8.如权利要求7所述的方法，其特征在于，所述有源层的材料包括氧化锌、氧化铟镓锌、氧化铟锡锌和氧化铟锌铪中的一种。
9.一种阵列基板，其特征在于，采用如权利要求1～8任一项所述的方法制作。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN201410283614.5A 2014-06-23 2014-06-23 一种阵列基板及其制作方法、以及显示装置 Active CN104091782B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410283614.5A CN104091782B (zh) 2014-06-23 2014-06-23 一种阵列基板及其制作方法、以及显示装置
PCT/CN2014/087020 WO2015196593A1 (zh) 2014-06-23 2014-09-22 阵列基板及其制作方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410283614.5A CN104091782B (zh) 2014-06-23 2014-06-23 一种阵列基板及其制作方法、以及显示装置

Publications (2)

Publication Number Publication Date
CN104091782A CN104091782A (zh) 2014-10-08
CN104091782B true CN104091782B (zh) 2017-03-15

Family

ID=51639485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410283614.5A Active CN104091782B (zh) 2014-06-23 2014-06-23 一种阵列基板及其制作方法、以及显示装置

Country Status (2)

Country Link
CN (1) CN104091782B (zh)
WO (1) WO2015196593A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935545B (zh) * 2017-03-24 2019-12-06 合肥京东方光电科技有限公司 阵列基板及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028446A (ja) * 2000-01-01 2001-01-30 Semiconductor Energy Lab Co Ltd 半導体装置
KR100344777B1 (ko) * 2000-02-28 2002-07-20 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 소자 제조방법
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5209146B2 (ja) * 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102709329A (zh) * 2012-06-14 2012-10-03 深超光电（深圳）有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN104091782A (zh) 2014-10-08
WO2015196593A1 (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
CN102646676B (zh) 一种tft阵列基板
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20150021592A1 (en) Display substrate including a thin film transistor and method of manufacturing the same
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN102646717A (zh) 阵列基板和其制造方法以及显示装置
CN102890378A (zh) 一种阵列基板及其制造方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
CN101807586A (zh) Tft-lcd阵列基板及其制造方法
WO2016206315A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
CN107946322A (zh) 阵列基板及其制造方法、显示装置
CN210272363U (zh) 阵列基板及显示面板
WO2017128633A1 (zh) 制造薄膜晶体管的方法
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN104091782B (zh) 一种阵列基板及其制作方法、以及显示装置
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
CN202977421U (zh) 阵列基板及显示装置
CN105514122A (zh) Tft阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant