CN103928397B - 一种tft阵列基板及其制备方法和显示装置 - Google Patents

一种tft阵列基板及其制备方法和显示装置 Download PDF

Info

Publication number
CN103928397B
CN103928397B CN201310465183.XA CN201310465183A CN103928397B CN 103928397 B CN103928397 B CN 103928397B CN 201310465183 A CN201310465183 A CN 201310465183A CN 103928397 B CN103928397 B CN 103928397B
Authority
CN
China
Prior art keywords
layer
electrode
tft array
array substrate
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310465183.XA
Other languages
English (en)
Other versions
CN103928397A (zh
Inventor
翟应腾
吴勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310465183.XA priority Critical patent/CN103928397B/zh
Publication of CN103928397A publication Critical patent/CN103928397A/zh
Application granted granted Critical
Publication of CN103928397B publication Critical patent/CN103928397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

本发明公开了一种TFT阵列基板及其制备方法和显示装置，包括：在基板之上形成数据线和阻挡层，在阻挡层之上形成介质层，利用一道光罩刻蚀介质层和阻挡层而形成阻挡层图形，在介质层之上形成像素电极，数据线和像素电极至少部分重叠。本发明通过仅利用一道光罩就完成了对阻挡层和介质层的刻蚀（图案化），可以达到以下至少一个效果：节省一道光罩工艺，简化工艺流程，提高基板制备良率，减少寄生电容的干扰，增大开口率和降低功耗。

Description

一种TFT阵列基板及其制备方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制备方法和显示装置。
背景技术
目前，平板显示器，如液晶显示器(Liquid Crystal Display，LCD)和有机发光显示器(Organic Light Emit Display，OLED)等，由于其具有体积小、重量轻、厚度薄、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。在成像过程中，平板显示器中每一像素点都由集成在阵列基板中的薄膜晶体管(Thin Film Transistor，简称TFT)来驱动，再配合外围驱动电路，实现图像显示，TFT是控制发光的开关，是实现液晶显示器LCD和有机发光显示器OLED大尺寸化的关键，直接关系到高性能平板显示器的发展方向。随着对产品边框窄化和显示效果的要求越来越高，如何在减少像素电极与数据线之间的寄生电容，从而达到增大开口率，减小数据线负载，降低功耗的效果的同时，又达到减少工艺步骤，简化工艺流程，提高基板制备的良率的效果，成为了本领域技术人员亟待解决的问题。
发明内容
有鉴于此，本发明提供一种TFT阵列基板及其制备方法和显示装置。
一种TFT阵列基板的制备方法，包括：
在基板之上形成阻挡层；
在所述基板和所述阻挡层之上形成数据线；
在所述阻挡层和所述数据线之上形成介质层，利用一道光罩刻蚀所述介质层和所述阻挡层，形成阻挡层图形；
在所述介质层之上形成像素电极，所述介质层位于所述像素电极和所述数据线之间。
一种利用上述的TFT阵列基板的制备方法制备的TFT阵列基板，所述介质层位于所述数据线和所述像素电极之间。
一种显示装置，包括上述的TFT阵列基板。
本发明通过在同一道光罩里，刻蚀阻挡层和介质层，而形成阻挡层图案，并且介质层位于数据线和像素电极之间，可以达到以下至少一个效果：减少数据线和像素电极之间的寄生电容，减小数据线负载，降低功耗，增大开口率，减少工艺步骤，降低制备工艺的复杂度，提高基板制备的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1(a)、图1(b)和图1(c)为现有技术的利用8道光罩制备得到的TFT阵列基板的结构示意图；
图2(a)、图2(b)和图2(c)为现有技术的利用9道光罩制备得到的TFT阵列基板的结构示意图；
图3为现有技术中9光罩制备TFT阵列基板的方法步骤流程图；
图4为本发明实施例一中的方法步骤流程图；
图5(a)、图5(b)和图5(c)为本发明实施例一中第一道光罩后形成的TFT阵列基板结构示意图；
图6(a)、图6(b)和图6(c)为本发明实施例一中第二道光罩后形成的TFT阵列基板结构示意图；
图7(a)、图7(b)和图7(c)为本发明实施例一中第三道光罩后形成的TFT阵列基板结构示意图；
图8(a)、图8(b)和图8(c)为本发明实施例一中第四道光罩后形成的TFT阵列基板结构示意图；
图9(a)、图9(b)和图9(c)为本发明实施例一中第五道光罩后形成的TFT阵列基板结构示意图；
图10(a)、图10(b)和图10(c)为本发明实施例一中第六道光罩后形成的TFT阵列基板结构示意图；
图11(a)、图11(b)和图11(c)为本发明实施例一中第七道光罩后形成的TFT阵列基板结构示意图；
图12(a)、图12(b)和图12(c)为本发明实施例一中第八道光罩后形成的TFT阵列基板结构示意图；
图13为本发明实施例一中制备而成的TFT阵列基板的平面俯视图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1(a)、图1(b)和图1(c)为现有技术中(传统的)利用8道光罩制备得到的薄膜晶体管(Thin Film Transistor，TFT)阵列基板的结构示意图，结合图1(a)、图1(b)和图1(c)所示，TFT阵列基板包括：源/漏极101、栅极102、半导体层103、阻挡层104、钝化层105，栅极绝缘层106，数据线107、像素电极108和公共电极109，栅极绝缘层过孔110和钝化层过孔111，其中，像素电极108和数据线107位于同一层，在此情况下，数据线107与像素电极108之间会出现寄生电容，对数据线107与像素电极108产生干扰，造成数据线负载大，功耗大的问题。
随着TFT工艺逐步提高，业界提出了一种经过9道光罩制备得到的TFT阵列基板，如图2(a)、图2(b)和图2(c)所示，TFT阵列基板包括：栅极201、栅极绝缘层202、半导体层203、阻挡层204、源/漏极205、有机膜206，钝化层207、数据线208、有机膜206、像素电极209、公共电极210，栅极绝缘层过孔211和钝化层过孔212。与传统的8光罩TFT阵列基板不同的是：数据线208和像素电极209不同层，在数据线208和像素电极209之间增加一层有机膜206，这就使得增加了一道工艺(光罩)，图3为现有技术中9光罩制备TFT阵列基板的方法步骤流程图，如图3所示，现有技术中9光罩制备TFT阵列基板的方法步骤包括：
步骤101：在基板上形成第一金属层，利用第一道光罩形成栅极；
步骤102：在所述基板和栅极之上形成栅极绝缘层；
步骤103：在所述栅极绝缘层之上，利用第二道光罩形成位于所述栅极之上的半导体层；
步骤104：在所述半导体层和所述栅极绝缘层之上形成阻挡层,并利用第三道光罩形成阻挡层图形；
步骤105：利用第四道光罩，形成一贯穿所述栅极绝缘层的第一过孔；
步骤106：在所述阻挡层之上形成第二金属层，利用第五道光罩形成数据线以及位于半导体层之上的源极和漏极；
步骤107：在所述阻挡层、半导体层和数据线之上形成有机膜，并利用第六道光罩形成有机膜图形；
步骤108：在有机膜之上形成第一透明导电层，利用第七道光罩形成像素电极，以使得有机膜位于像素电极和数据线之间；
步骤109：在所述有机膜和像素电极之上形成覆盖整个基板的钝化层，利用第八道光罩形成一贯穿所述钝化层的第二过孔；
步骤110：在所述钝化层之上形成第二透明导电层，利用第九道光罩形成位于像素电极上方的公共电极。
虽然现有技术中的利用9光罩制备的TFT阵列基板，由于数据线208和像素电极209之间有有机膜206，可以减少数据线208和像素电极209之间的寄生电容，同时，数据线208与像素电极209可以有部分重叠，从而增大开口率。
但是，图2(a)、图2(b)和图2(c)所示的9道光罩制备得到的TFT阵列基板对于图1(a)、图1(b)和图1(c)所示的8道光罩制备得到的TFT阵列基板而言，增加了一道光罩。然而，增加一道光罩就意味着增加制作工艺的复杂度，就可能会面临基板制作良率降低的风险，因此，图2(a)、图2(b)和图2(c)所示的9光罩制备TFT阵列基板的工艺存在复杂度高且良率低的问题。
在本发明实施例中，为了避免现有技术中存在的寄生电容(影响数据线负载)、开口率低、制作工艺复杂度高的问题，本发明提供了一种TFT阵列基板及其制备方法和显示装置。以下通过具体实施例对本发明方案进行详细说明，当然本发明并不局限于以下实施例。
实施例一：
本发明的一种TFT阵列基板的制备方法，包括：
在基板之上形成阻挡层；
在基板和阻挡层之上形成数据线；
在阻挡层和数据线之上形成介质层，利用一道光罩刻蚀介质层和阻挡层，从而形成阻挡层图形；
在介质层之上形成像素电极，所述介质层位于所述像素电极和所述数据线之间。
具体地，如图4所示，本发明所提供的TFT阵列基板的制备方法的步骤包括：
步骤201：在基板上形成第一金属层，利用第一道光罩形成栅极，其中，基板的材料包括但不限于玻璃或石英。在本步骤201中，可以通过物理气相沉积、金属有机化合物化学气相淀积或化学气相沉积等方法，在所述基板上形成第一金属层。
进一步的，结合图5(a)、图5(b)和图5(c)，利用第一道光罩以及相应的光刻工艺，图案化第一金属层，形成栅极301，和与栅极301同层的第一电极302。所述栅极301的厚度可以为栅极301可以为单层合金结构，也可以为多层合金结构，其中，合金可以是钼、铝、钛组合而成，本发明实施例并不对合金中每种金属的占比做具体限定。
所述光刻工艺的作用是将掩模板上的图形转移到基板表面上，形成所需图形。具体包括涂胶、图形曝光和显影。其中，涂胶是指在基板表面涂布一层光刻胶，对于小的基板而言，一般使用旋转涂布的方式；对于大的基板而言，可以使用狭缝涂布的方式。涂胶后的基板经过干燥、前烘后可以作图形曝光。而经过图形曝光后，掩模板上的图形转移到基板上，被光阻以潜影的方式记录下来，然后，经过显影液将潜影显露出来。若使用的光刻胶为正性光刻胶，则在曝光后，经紫外线照射到的光刻胶会在显影过程中被溶掉，剩下没有被照射的部分；负性光刻胶则反之。
后续步骤中所涉及的光刻工艺与上述光刻工艺类似，将不再赘述。
步骤202：在所述基板和栅极之上形成栅极绝缘层。
进一步的，结合图6(a)、图6(b)和图6(c)，在步骤201的基础上，在整个基板区域，通过化学气相沉积的方式直接沉积形成栅极绝缘层303，覆盖栅极301、第一电极302和基板。所述栅极绝缘层303可以由硅化物材料形成，具体地，所述栅极绝缘层303可以是由氧化硅、氮氧化硅和氮化硅中的任意两种或两种以上化合物组合而成的复合层结构，当然，所述栅极绝缘层303也不限于由其他硅化物材料形成，本发明实施例并不对所述栅极绝缘层303的材料做具体限定。所述栅极绝缘层303的厚度可以为
步骤203：在所述栅极绝缘层之上，利用第二道光罩形成位于所述栅极之上的半导体层。
进一步的，继续结合图6(a)、图6(b)和图6(c)，在本步骤203中，可以通过化学气相沉积方法，在所述栅极绝缘层303之上沉积一半导体层，并利用第二道光罩以及相应的光刻工艺，形成位于所述栅极301之上的半导体层304。所述半导体层304可以由氧化物、单晶硅(A-Si)或低温多晶硅(LTPS)等材料构成，本发明实施例并不对半导体层304的材料做具体限定。半导体层304的厚度可以为
步骤204：在所述半导体层和所述栅极绝缘层之上形成阻挡层。
进一步的，结合图7(a)、图7(b)和图7(c)，在本步骤204中，通过化学气相沉积或物理气相沉积的方式，在所述半导体层304和所述栅极绝缘层303之上形成阻挡层305。所述阻挡层305是由氧化硅、氮氧化硅等硅氧化物材料中的一种或多种组合而成。所述阻挡层305的厚度可以为
步骤205：利用第三道光罩，形成一贯穿所述栅极绝缘层和所述阻挡层的第一过孔。
进一步的，结合图7(a)、图7(b)和图7(c)，利用第三道光罩以及相应的光刻工艺，形成第一过孔306，第一过孔306贯穿所述栅极绝缘层303和阻挡层305，而暴露出第一电极302。
步骤206：在所述阻挡层之上形成第二金属层，利用第四道光罩形成数据线。
进一步的，结合图8(a)、图8(b)和图8(c)，在本步骤206中，可以通过物理气相沉积的方式，在所述阻挡层305之上沉积第二金属层，并利用第四道光罩以及相应光刻工艺，形成数据线307和与数据线307同层的第二电极308和第三电极309，所述第二电极308通过第一过孔306与第一电极302接触连接。
数据线307可以为单层合金结构，也可以为多层合金结构，其中，所述合金可以是钼、铝、钛组合而成，本发明实施例并不对所述合金中每种金属的占比做具体限定。数据线307的厚度可以为
步骤207：在所述阻挡层、半导体层和数据线之上形成介质层，利用第五道光罩刻蚀介质层和阻挡层而形成阻挡层图形。
进一步的，结合图9(a)、图9(b)和图9(c)，在本步骤207中，通过物理气相沉积方式在所述阻挡层305、半导体层304和数据线307之上形成一层介质层310，并利用第五道光罩，在同一道光罩里刻蚀介质层310和数据线307，形成阻挡层305图形。
第五道光罩的具体过程为：首先刻蚀介质层310，形成介质层310图案，再通过刻蚀后的介质层310图案和数据线307的阻挡，干刻阻挡层305形成阻挡层305图形，因此，通过本发明的TFT阵列基板的制备方法制备的TFT阵列基板中，阻挡层305除了有一部分位于介质层310和半导体层304之间外，还有一部分阻挡层305位于数据线307和栅绝缘层303之间。
介质层310一般为低介电常数材料，介质层310可以是具有光感性的材料，比如光感有机膜，当然，本发明实施例也不限于选用其他材料，如正性感光树脂绝缘材料、负性感光树脂绝缘材料或非感光树脂绝缘材料等。介质层310的厚度为
步骤208：在所述介质层之上形成第一透明导电层，利用第六道光罩形成位于所述半导体层之上的源极和漏极，以及位于介质层之上的像素电极，以使得所述介质层位于所述像素电极和所述数据线之间。
进一步的，结合图10(a)、图10(b)和图10(c)，在本步骤208中，可以通过物理气相沉积或化学气相沉积在介质层310之上形成第一透明导电层。利用第六道光罩以及相应光刻工艺，图案化第一透明导电层，形成位于所述半导体层上方的源极311和漏极312，以及位于介质层310之上的像素电极313。因此，低介电常数材料(介质层310)位于数据线307和像素电极313之间，亦即，数据线307和像素电极313不同层，数据线307和像素电极313之间,介质层310，如此，可以通过进一步增大所述数据线307和像素电极313之间的距离(即介质层310的厚度)，来减少寄生电容对两者的干扰，从而提高显示品质。
同时，为了增大开口率，还可以使得数据线307与像素电极313至少有部分重叠，更进一步提高了现实品质。当然，若形成的像素电极313的面积足够大，也可以使数据线307与像素电极313完全重叠，也可使数据线307和像素电极313部分重叠。
步骤209：在所述源极、漏极、像素电极之上形成覆盖整个基板的钝化层，利用第七道光罩形成一贯穿所述钝化层的第二过孔。
进一步的，结合图11(a)、图11(b)和图11(c)，在步骤208的基础上，在源极311、漏极312、像素电极313之上，通过化学气相沉积形成覆盖整个基板的钝化层314，并利用第七道光罩以及相应光刻工艺，形成贯穿钝化层314的第二过孔315，第二过孔315暴露出第三电极309。钝化层314可以由硅化物材料形成，所述钝化层314可以是由氧化硅、氮氧化硅和氮化硅中的任意两种或两种以上硅化物材料组合而成的复合层结构，所述钝化层314的厚度为
步骤210：在所述钝化层之上形成第二透明导电层，利用第八道光罩形成位于像素电极上方的公共电极。
进一步的，结合图12(a)、图12(b)和图12(c)，在本步骤210中，与第一透明导电层的形成方式相同，可以通过物理气相沉积或化学气相沉积，在所述钝化层314之上形成第二透明导电层；并利用第八道光罩以及相应光刻工艺形成位于像素电极313上方的公共电极316和与所述公共电极313同层的导线317，导线317通过第二过孔315与第三电极309接触连接。
其中，像素电极313、源极311、漏极312和公共电极316、以及导线317的材料为氧化铟锡、氧化铝锌、氧化铟锌、氧化锡、氧化铟、氧化铟镓、或氧化锌。像素电极313、源极311、漏极312和公共电极316、以及导线317的厚度均可以为
此外，图13为利用本发明的TFT制备方法制备而成的TFT阵列基板的平面俯视图，如图13所示，TFT阵列基板包括：栅极301，数据线307，像素电极313，介质层(未图示)，源极311，漏极312。其中，图12(a)所示的TFT阵列基板结构示意图是在图13中沿a-a线的剖视图，图12(b)所示的TFT阵列基板结构示意图是在图13中沿b-b线的剖视图；图12(c)所示的TFT阵列基板结构示意图为外围走线(未图示)的剖面示意图。
本发明仅利用一道光罩(即第五道光罩)就完成对介质层和阻挡层的刻蚀而形成阻挡层图形，至少可以达到节省一道光罩的效果，与现有技术的9光罩方法(即图2(a)、图2(b)和图2(c)所示的结构)相比，本发明制备得到的TFT阵列基板，数据线和像素电极之间也有介质层，也可以减少数据线和像素电极之间的寄生电容，并减少寄生电容的干扰，降低功耗，数据线与像素电极至少部分重叠，可达到增大开口率的目的；同时，本发明只需8道光罩，相比现有技术，减少了一道光罩，简化了工艺流程，降低了制备工艺的复杂度，提高了基板制备良率，亦即，本发明在减少像素电极与数据线之间的寄生电容、增大开口率、减小数据线负载、降低功耗的同时，可以减少工艺步骤、简化工艺流程、提高基板制备的良率。
实施例二：
本发明实施例二提供了一种利用实施例一所述的FTF阵列基板的制备方法所制备的TFT阵列基板，如图12(a)、图12(b)和图12(c)所示，包括：栅极301、覆盖整个基板且位于栅极301之上的栅极绝缘层303、位于栅极301和栅极绝缘层303上方的半导体层304、位于半导体层304之上阻挡层305、位于阻挡层305之上的数据线307、介质层310、源极311、漏极312、钝化层314、像素电极313、公共电极316、第一过孔306、第一电极302、第二电极308、第三电极309、第二过孔315和导线317，其中：介质层310位于数据线307和像素电极313之间，数据线307与像素电极313至少有部分重叠。
实施例三：
本发明实施例三还提供了一种显示装置(未图示)，该显示装置包括一种TFT阵列基板，该TFT阵列基板采用上述实施例二所提供的TFT阵列基板，通常，该显示装置为液晶显示装置，还可以包括与TFT阵列基板相对设置的彩膜基板，以及位于TFT阵列基板和彩膜基板之间的液晶层，当然该TFT阵列基板也可以应用于OLED装置。
具体地，本发明实施例三提供的显示装置不限于：电子纸、液晶电视机、液晶显示器、数码相框、手机、平板电脑等产品或装置。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种TFT阵列基板的制备方法，其特征在于，包括：
在基板之上形成阻挡层；
在基板和阻挡层之上形成数据线；
在阻挡层和数据线之上形成介质层，刻蚀所述介质层，形成介质层图案，再通过刻蚀后的介质层图案和数据线的阻挡，干刻阻挡层形成阻挡层图形；
在介质层之上形成像素电极，所述介质层位于所述像素电极和所述数据线之间。
2.如权利要求1所述的TFT阵列基板的制备方法，其特征在于，还包括
在基板上形成栅极；
在所述基板和栅极之上形成栅极绝缘层；
在所述栅极绝缘层之上，形成位于所述栅极上方的半导体层，所述栅极、栅极绝缘层和半导体层位于基板和阻挡层之间；
形成一贯穿所述栅极绝缘层和所述阻挡层的第一过孔；
在介质层之上形成源极和漏极，所述源极、漏极与像素电极位于同一层；
在所述源极、漏极、像素电极之上形成覆盖整个基板的钝化层，并刻蚀所述钝化层形成一贯穿所述钝化层的第二过孔；
在所述钝化层之上形成公共电极，位于所述像素电极的上方。
3.如权利要求2所述的TFT阵列基板的制备方法，其特征在于，还包括形成第一电极、第二电极、第三电极和导线；
所述第一电极与所述栅极同层，所述第一过孔暴露出所述第一电极；
所述第二电极通过所述第一过孔与所述第一电极接触连接；
所述第三电极、所述第二电极和所述数据线同层，所述第二过孔暴露出所述第三电极；
所述导线与所述公共电极同层，并通过所述第二过孔与所述第三电极接触连接。
4.如权利要求1所述的TFT阵列基板的制备方法，其特征在于，所述数据线与所述像素电极至少有部分重叠。
5.如权利要求2所述的TFT阵列基板的制备方法，其特征在于，
所述栅极和数据线为单层合金结构或多层合金结构，所述合金是钼、铝、肽组合形成的，所述栅极和数据线的的厚度均为
6.如权利要求2所述的TFT阵列基板的制备方法，其特征在于，
所述栅极绝缘层和所述钝化层均由硅化物材料形成，其中，所述栅极绝缘层的厚度为所述钝化层的厚度为
所述阻挡层由硅氧化物材料形成，其中，所述阻挡层的厚度为
7.如权利要求1所述的TFT阵列基板的制备方法，其特征在于，所述介质层的材料为低介电常数材料，所述介质层具有光感性，所述介质层的厚度为
8.一种利用权利要求1-7任一项所述的TFT阵列基板的制备方法制备的TFT阵列基板，其特征在于，所述介质层位于数据线和像素电极之间。
9.如权利要求8所述的TFT阵列基板，其特征在于，所述数据线与所述像素电极至少有部分重叠。
10.一种显示装置，其特征在于，包括权利要求8-9任一项所述的TFT阵列基板。
CN201310465183.XA 2013-10-08 2013-10-08 一种tft阵列基板及其制备方法和显示装置 Active CN103928397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310465183.XA CN103928397B (zh) 2013-10-08 2013-10-08 一种tft阵列基板及其制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310465183.XA CN103928397B (zh) 2013-10-08 2013-10-08 一种tft阵列基板及其制备方法和显示装置

Publications (2)

Publication Number Publication Date
CN103928397A CN103928397A (zh) 2014-07-16
CN103928397B true CN103928397B (zh) 2017-10-13

Family

ID=51146573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310465183.XA Active CN103928397B (zh) 2013-10-08 2013-10-08 一种tft阵列基板及其制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN103928397B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935915B2 (ja) * 2017-10-27 2021-09-15 株式会社Ｊｏｌｅｄ 電子デバイス
CN110767714B (zh) * 2019-03-25 2022-03-08 昆山国显光电有限公司 透明阵列基板、透明显示面板、显示面板及显示终端
CN112768405A (zh) * 2021-01-15 2021-05-07 信利（惠州）智能显示有限公司 一种薄膜晶体管阵列基板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN101127357B (zh) * 2006-08-18 2010-11-03 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
KR20080018496A (ko) * 2006-08-24 2008-02-28 삼성전자주식회사 표시 기판의 제조 방법
US8174636B2 (en) * 2007-08-10 2012-05-08 Chimei Innolux Corporation Thin film transistor substrate and liquid crystal display having the same comprising a coupling capacitor as a voltage divider between a TFT and a data line
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
CN103928397A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN103309108B (zh) 阵列基板及其制造方法、显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN105895581A (zh) Tft基板的制作方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
WO2013127201A1 (zh) 阵列基板和其制造方法以及显示装置
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN105679714A (zh) 阵列基板及其制作方法
CN109524419A (zh) Tft阵列基板的制作方法
CN106653774A (zh) 阵列基板及其制造方法、掩膜版、显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN107799466A (zh) Tft基板及其制作方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN103560114B (zh) 一种tft阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant