CN106783737A - 阵列基板及其制造方法、显示面板、显示装置 - Google Patents

阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN106783737A
CN106783737A CN201710224259.8A CN201710224259A CN106783737A CN 106783737 A CN106783737 A CN 106783737A CN 201710224259 A CN201710224259 A CN 201710224259A CN 106783737 A CN106783737 A CN 106783737A
Authority
CN
China
Prior art keywords
passivation layer
source
layer
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710224259.8A
Other languages
English (en)
Other versions
CN106783737B (zh
Inventor
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710224259.8A priority Critical patent/CN106783737B/zh
Publication of CN106783737A publication Critical patent/CN106783737A/zh
Priority to US15/822,623 priority patent/US20180292696A1/en
Application granted granted Critical
Publication of CN106783737B publication Critical patent/CN106783737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制造方法、显示面板、显示装置。制备方法包括：在基底上依次沉积有源层薄膜、源漏金属薄膜和钝化层薄膜，通过构图工艺形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。阵列基板包括基底，有源层、源漏电极和第一钝化层设置在所述基底上，所述第一钝化层的图案与源漏电极的图案相同。本发明通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中，避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。

Description

阵列基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示面板、显示装置。
背景技术
近年来，显示技术得到快速发展，薄膜晶体管(Thin Film Transistor，TFT)技术由原来的非晶硅(a-Si)薄膜晶体管发展到低温多晶硅(LTPS)薄膜晶体管和氧化物(Oxide)薄膜晶体管等。氧化物，如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)，作为有源层，载流子迁移率是非晶硅的20～30倍，具有迁移率大、开态电流高、开关特性更优、均匀性更好的特点，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，可以适用于需要快速响应和较大电流的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。
现有氧化物薄膜晶体管可以采用不同的工艺实现，如刻蚀阻挡(Etch StopLayer，ESL)和背沟道刻蚀(Back Channel Etch Type，BCE)两种工艺。目前，ESL类型工艺比较成熟，但ESL类型的结构是在氧化物半导体层上制作刻蚀阻挡层，并刻蚀过孔连接源漏电极和有源层，增加了一次构图工艺，使得薄膜晶体管的制作工艺复杂、成本提高。BCE类型工艺虽然省去了刻蚀阻挡层的构图工艺，但对刻蚀工艺要求比较高，且背沟道刻蚀工艺存在刻蚀过度甚至光刻剥落等问题，造成图案异常，影响TFT性能的可靠性。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制造方法、显示面板、显示装置，以解决现有背沟道刻蚀工艺存在刻蚀过度甚至光刻剥落等问题。
为了解决上述技术问题，本发明实施例提供了一种阵列基板的制备方法，包括：
在基底上依次沉积有源层薄膜、源漏金属薄膜和钝化层薄膜，通过构图工艺形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。
可选地，所述通过构图工艺形成有源层、源漏电极和第一钝化层图案，包括：
在钝化层薄膜上涂覆一层光刻胶，通过半色调掩膜或灰色调掩膜的构图工艺，形成有源层、源漏电极和第一钝化层图案。
可选地，所述通过半色调掩膜或灰色调掩膜的构图工艺，形成有源层、源漏电极和第一钝化层图案，包括：
采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在源漏电极和数据线位置形成未曝光区域，在沟道位置形成部分曝光区域，在其余位置形成完全曝光区域；
依次刻蚀掉完全曝光区域的钝化层薄膜、源漏金属薄膜和有源层薄膜；
灰化处理，去除部分曝光区域的光刻胶；
依次刻蚀掉部分曝光区域的钝化层薄膜和源漏金属薄膜；
剥离剩余的光刻胶，形成有源层、源漏电极和第一钝化层图案。
可选地，在形成有源层、源漏电极和第一钝化层图案之前，还包括形成栅结构层的步骤，所述形成栅结构层包括：
通过单色调掩膜的构图工艺在基底上形成栅电极和栅线图案，沉积栅绝缘层；或者，
通过半色调掩膜或灰色调掩膜的构图工艺在基底上形成栅电极、栅线和公共电极图案，沉积栅绝缘层。
可选地，在形成有源层、源漏电极和第一钝化层图案之后，还包括形成透明电极结构层的步骤，所述形成透明电极结构层包括：
沉积第二钝化层，通过构图工艺形成像素电极，像素电极通过过孔与源漏电极中的漏电极连接，沉积第三钝化层，通过构图工艺形成公共电极；或者，
沉积第二钝化层，通过构图工艺形成像素电极，像素电极通过过孔与源漏电极中的漏电极连接。
可选地，所述有源层的材料包括铟镓锌氧化物或铟锡锌氧化物，所述第一钝化层的材料包括氮化硅，所述源漏电极包括依次叠加的三层材料，第一、第三层包括钼铌合金，第二层包括铜。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板，包括基底，有源层、源漏电极和第一钝化层设置在所述基底上，所述第一钝化层的图案与源漏电极的图案相同。
可选地，所述第一钝化层和源漏电极在基板上的正投影位于所述有源层在基板上的正投影内。
可选地，还包括栅结构层，所述栅结构层包括：
设置在基底上的栅电极，覆盖所述栅电极的栅绝缘层；或者，设置在基底上的栅电极和公共电极，覆盖所述栅电极和公共电极的栅绝缘层；
所述有源层、源漏电极和第一钝化层设置在所述栅绝缘层上。
可选地，还包括透明电极结构层，所述透明电极结构层包括：
覆盖有源层、源漏电极和第一钝化层图案的第二钝化层；设置在第二钝化层上的像素电极，像素电极通过过孔与源漏电极中的漏电极连接；覆盖像素电极和第二钝化层的第三钝化层；设置在第三钝化层上的公共电极；或者，
覆盖有源层、源漏电极和第一钝化层图案的第二钝化层；设置在第二钝化层上的像素电极，像素电极通过过孔与源漏电极中的漏电极连接。
可选地，所述有源层的材料包括铟镓锌氧化物或铟锡锌氧化物，所述有源层的材料包括铟镓锌氧化物或铟锡锌氧化物，所述第一钝化层的材料包括氮化硅，所述源漏电极包括依次叠加的三层材料，第一、第三层包括钼铌合金，第二层包括铜。
本发明实施例还提供了一种显示面板，包括相对设置的第一基板和第二基板，所述第一基板采用前述的阵列基板。
本发明实施例还提供了一种显示装置，包括前述的显示面板。
本发明实施例所提供的阵列基板及其制备方法、显示面板、显示装置，通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中，避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明实施例阵列基板的制备方法的流程图；
图2为本发明第一实施例形成栅电极的示意图；
图3为本发明第一实施例沉积有源层薄膜、源漏金属薄膜和钝化层薄膜后的示意图；
图4为本发明第一实施例涂覆光刻胶后的示意图；
图5为本发明第一实施例光刻胶曝光显影后的示意图；
图6为本发明第一实施例第一次刻蚀后的示意图；
图7为本发明第一实施例灰化工艺后的示意图；
图8为本发明第一实施例第二次刻蚀后的示意图；
图9为本发明第一实施例剥离光刻胶后的示意图；
图10为本发明第一实施例形成像素电极和公共电极后的示意图；
图11为本发明第二实施例栅电极和公共电极后的示意图；
图12为本发明第二实施例光刻胶曝光显影后的示意图；
图13为本发明第二实施例第一次刻蚀后的示意图；
图14为本发明第二实施例灰化工艺后的示意图；
图15为本发明第二实施例第二次刻蚀并剥离光刻胶后的示意图；
图16为本发明第二实施例形成像素电极后的示意图。
附图标记说明:
10—基底； 11—栅电极； 12—栅绝缘层；
13—有源层； 14—源漏电极； 15—第一钝化层；
16—第二钝化层； 17—像素电极； 18—第三钝化层；
19—公共电极； 20—数据线； 30—有源层薄膜；
40—源漏金属薄膜； 50—钝化层薄膜； 100—光刻胶。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
随着液晶显示器(Liquid Crystal Display，LCD)尺寸的不断扩大，如果信号传输线和电极的电阻较大，就会因为电阻压降而导致显示不均匀，因此显示领域通常采用电阻率较低的铜(Cu)来制作信号传输线和电极。但由于铜原子容易发生扩散，铜原子可能会进入到绝缘层或氧化物中，因此需要设置金属阻挡层来防止铜原子的扩散。现有技术一般采用钛Ti、钼Mo、钽Ta或钼铌合金MoNb来制作金属阻挡层。例如，采用铜制备源漏电极时，源漏电极是依次叠加的三层结构，第一层是作为金属阻挡层的MoNb，第二层是Cu，第三层是作为金属阻挡层的MoNb，即源漏电极是MoNb/Cu/MoNb三层结构。
氧化物薄膜晶体管阵列基板的制备通常需要采用多次构图工艺。例如，对于超高级维场转换(High Advanced Dimension Switch，HADS)模式阵列基板，有八次构图工艺和六次构图工艺。其中，八次构图工艺包括栅电极构图、有源层构图、源漏电极构图、树脂构图、第一钝化层构图、像素电极构图、第二钝化层构图和公共电极构图。六次构图工艺包括栅电极构图、有源层和源漏电极构图、第一钝化层构图、像素电极构图、第二钝化层构图和公共电极构图，其主要特点是通过一次构图工艺形成有源层和源漏电极图案。经本申请发明人研究发现，现有六次构图工艺中形成有源层和源漏电极图案时，存在刻蚀过度甚至光刻剥落等不良，这是由于现有形成有源层和源漏电极图案工艺中，通常采用第一次源漏电极湿刻、有源层湿刻和第二次源漏电极刻蚀的顺序进行刻蚀，由于在进行第二次源漏电极刻蚀之前需要进行两次湿刻，两次湿刻过程降低了光刻胶与作为金属阻挡层的MoNb的粘附性(adhesion)，导致光刻胶与MoNb粘附不佳甚至出现缝隙，因此在进行第二次源漏电极刻蚀时，蚀刻剂会进入光刻胶与MoNb之间的缝隙，对MoNb进行腐蚀，造成刻蚀过度甚至使光刻剥落。
为了克服现有工艺存在刻蚀过度甚至光刻剥落等问题，本发明实施例提供了一种阵列基板的制备方法。图1为本发明实施例阵列基板的制备方法的流程图，如图1所示，阵列基板的制备方法包括：
在基底上依次沉积有源层薄膜、源漏金属薄膜和钝化层薄膜，通过构图工艺形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。
本发明实施例所提供的阵列基板的制备方法，通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
其中，制备方法具体包括：
步骤S1、在基底上依次沉积有源层薄膜、源漏电极薄膜和钝化层薄膜；
步骤S2、在钝化层薄膜上涂覆一层光刻胶，通过半色调掩膜或灰色调掩膜的构图工艺，形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。
其中，步骤S2包括：
步骤S21、在钝化层薄膜上涂覆一层光刻胶；
步骤S22、采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在源漏电极和数据线位置形成未曝光区域，在沟道位置形成部分曝光区域，在其余位置形成完全曝光区域；
步骤S23、依次刻蚀掉完全曝光区域的钝化层薄膜、源漏金属薄膜和有源层薄膜；
步骤S24、灰化处理，去除部分曝光区域的光刻胶；
步骤S25、依次刻蚀掉部分曝光区域的钝化层薄膜和源漏金属薄膜；
步骤S26、剥离剩余的光刻胶，形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。
其中，步骤S23包括：采用干刻方式刻蚀掉完全曝光区域的钝化层薄膜，采用湿刻方式依次刻蚀掉完全曝光区域的源漏金属薄膜和有源层薄膜。
实际实施时，在形成有源层、源漏电极和第一钝化层图案之前，还可以包括形成栅结构层的步骤，在形成有源层、源漏电极和第一钝化层图案之后，还可以包括形成透明电极结构层。
下面通过阵列基板的制备过程进一步说明本发明实施例的技术方案。
第一实施例
图2～10为本发明第一实施例制备阵列基板的示意图。本实施例提供一种HADS模式的阵列基板。HADS模式是基于ADS模式发展而来的具有高开口率和宽视角的显示模式，其视角可达到178度。下面将结合图2～10对本实施例实施例阵列基板的制备方法进行详细说明，其中，图中左侧为阵列基板的薄膜晶体管区域，右侧为阵列基板的数据线区域。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
第一次构图工艺中，在基底上通过构图工艺形成栅结构层。本实施例中，栅结构层包括栅电极、栅线(未示出)和栅绝缘层。形成栅结构层包括：在基底10上沉积栅金属薄膜，涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对栅金属薄膜进行刻蚀并剥离剩余的光刻胶，形成栅电极11和栅线(未示出)图案，随后沉积栅绝缘层12，如图2所示。其中，栅金属薄膜可以采用铜、铝、钼等金属，栅绝缘层可以采用氧化硅、氧化硅/氮氧化硅/氮化硅中任意两个膜层的复合层或氧化硅/氮氧化硅/氮化硅三个膜层的复合层。
第二次构图工艺中，在形成有栅结构层的基底上，通过半色调掩膜或灰色调掩膜的构图工艺形成有源层和源漏电极图案，包括：
在形成有栅结构层的基底10上依次沉积有源层薄膜30、源漏金属薄膜40和钝化层薄膜50，如图3所示。其中，有源层薄膜30可以采用铟镓锌氧化物IGZO、铟锡锌氧化物ITZO或其它具有半导体性质的金属氧化物，源漏金属薄膜40可以采用MoNb/Cu/MoNb三层结构，钝化层薄膜50可以采用氮化硅SiNx或氧化硅SiOx。考虑到钝化层薄膜与光刻胶的粘附性，且钝化层薄膜不与有源层薄膜直接接触，本实施例钝化层薄膜优选采用SiNx，厚度为
在钝化层薄膜50上涂覆一层光刻胶100，如图4所示。
采用半色调掩膜版或灰色调掩膜版对光刻胶100进行阶梯曝光并显影，在源漏电极和数据线位置形成未曝光区域C，具有第一厚度的光刻胶，在沟道位置形成部分曝光区域B，具有第二厚度的光刻胶，在其余位置形成完全曝光区域A，无光刻胶，第一厚度大于第二厚度，如图5所示。
先采用干刻方式刻蚀掉完全曝光区域A的钝化层薄膜50，然后采用湿刻方式依次刻蚀掉完全曝光区域A的源漏金属薄膜40和有源层薄膜30，如图6所示。
通过光刻胶灰化工艺，使光刻胶100在整体上去除第二厚度，即去除部分曝光区域B的光刻胶，暴露出沟道位置，未曝光区域C的光刻胶厚度减小，如图7所示。
依次刻蚀掉部分曝光区域B的钝化层薄膜50和源漏金属薄膜40，形成沟道区域，如图8所示。剥离未曝光区域C的光刻胶，形成有源层13、源漏电极14和数据线20图案，且源漏电极14上覆盖第一钝化层15，第一钝化层15的图案与源漏电极14的图案相同，如图9所示。
通过后续构图工艺，形成透明电极结构层。本实施例透明电极结构层包括第二钝化层、像素电极、第三钝化层和公共电极。形成透明电极结构层包括：先沉积第二钝化层16，第二钝化层16覆盖整个基底10；然后通过单色调掩膜的构图工艺形成像素电极17，像素电极17通过过孔与源漏电极14中的漏电极连接；随后沉积第三钝化层18，第三钝化层18覆盖整个基底10；最后通过单色调掩膜的构图工艺形成狭缝状公共电极19，如图10所示。
实际实施时，第二钝化层和第三钝化层可以采用SiNx、SiOx、氧化硅和氮氧化硅两个膜层的复合层或氧化硅层、氮氧化硅层和氮化硅层三个膜层的复合层，像素电极和公共电极采用透明且导电的材料，如氧化铟锡ITO或氧化铟锌IZO。
采用本实施例阵列基板的制备方法，通过在源漏电极上设置第一钝化层，使得形成有源层和源漏电极的构图工艺中，光刻胶与第一钝化层直接接触，增加了光刻胶的粘附性，避免了构图工艺中刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
第二实施例
图11～16为本发明第二实施例制备阵列基板的示意图。本实施例提供一种ADS模式的阵列基板。高级超维场转换(Advanced Super Dimension Switch，ADS)模式主要是通过同一平面内狭缝像素电极边缘所产生的电场以及狭缝像素电极与板状公共电极层间产生的电场形成多维电场，使液晶盒内狭缝像素电极间、像素电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高显示装置的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(Push Mura)等优点。下面将结合图11～16对本实施例实施例阵列基板的制备方法进行详细说明。
第一次构图工艺中，在基底上通过构图工艺形成栅结构层。本实施例中，栅结构层包括栅电极、栅线(未示出)、公共电极和栅绝缘层。形成栅结构层包括：在基底10上依次沉积栅金属薄膜和透明导电薄膜，涂覆一层光刻胶，采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在栅电极和栅线位置形成未曝光区域，在公共电极位置形成部分曝光区域，在其余位置形成完全曝光区域，刻蚀掉完全曝光区域的栅金属薄膜和透明导电薄膜，灰化处理去除部分曝光区域的光刻胶，暴露出公共电极上方的栅金属薄膜，刻蚀掉部分曝光区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极11、栅线(未示出)和公共电极19图案，其中栅电极11下方留有透明导电薄膜。随后，沉积栅绝缘层12，栅绝缘层12覆盖整个基底10，如图11所示。
第二次构图工艺中，在形成有栅结构层的基底上，通过半色调掩膜或灰色调掩膜的构图工艺形成有源层和源漏电极图案。具体包括：在形成有栅结构层的基底10上依次沉积有源层薄膜30、源漏金属薄膜40和钝化层薄膜50。在钝化层薄膜50上涂覆一层光刻胶100。采用半色调掩膜版或灰色调掩膜版对光刻胶100进行阶梯曝光并显影，在源漏电极和数据线位置形成未曝光区域C，具有第一厚度的光刻胶，在沟道位置形成部分曝光区域B，具有第二厚度的光刻胶，在其余位置形成完全曝光区域A，无光刻胶，第一厚度大于第二厚度，如图12所示。先采用干刻方式刻蚀掉完全曝光区域A的钝化层薄膜50，然后采用湿刻方式依次刻蚀掉完全曝光区域A的源漏金属薄膜40和有源层薄膜30，如图13所示。通过光刻胶100灰化处理，去除部分曝光区域B的光刻胶，暴露出沟道位置，如图14所示。依次刻蚀掉部分曝光区域B的钝化层薄膜50和源漏金属薄膜40。剥离未曝光区域C的光刻胶，形成有源层13、源漏电极14和第一钝化层15图案，如图15所示。
通过后续构图工艺，形成透明电极结构层。本实施例透明电极结构层包括第二钝化层和像素电极。形成透明电极结构层包括：先沉积第二钝化层16，第二钝化层16覆盖整个基底10；然后通过单色调掩膜的构图工艺形成狭缝状像素电极17，像素电极17通过过孔与源漏电极14中的漏电极连接，如图16所示。
本实例中，各膜层的材料、厚度以及避免刻蚀过度缺陷的原理，与第一实施例相同，这里不再赘述。
第三实施例
基于第一实施例的发明构思，本实施例提供了一种HADS模式阵列基板。如图10所示，本实施例HADS模式阵列基板包括：
基底10；
设置在基底10上的栅电极11；
覆盖栅电极11的栅绝缘层12；
设置在栅绝缘层上的有源层13、源漏电极14和第一钝化层15，第一钝化层的图案与源漏电极的图案相同；
覆盖有源层13、源漏电极14和第一钝化层15的第二钝化层16；
设置在第二钝化层16上的像素电极17，像素电极17通过过孔与源漏电极14中的漏电极连接；
覆盖像素电极16的第三钝化层18；
设置在第三钝化层18上的狭缝状公共电极19。
其中，第一钝化层和源漏电极的图案，在基板上的正投影位于有源层在基板上的正投影内，即有源层、源漏电极和第一钝化层图案是通过一次半色调掩膜或灰色调掩膜的构图工艺形成的。
其中，有源层的材料可以采用IGZO、ITZO或其它具有半导体性质的金属氧化物，源漏电极的材料可以采用MoNb/Cu/MoNb三层结构，第一钝化层薄膜的材料可以采用SiNx或SiOx，优选为SiNx，厚度为栅电极的材料可以采用铜、铝、钼等金属，栅绝缘层、第二钝化层、第三钝化层的材料可以采用氧化硅、氧化硅/氮氧化硅/氮化硅中任意两个膜层的复合层或氧化硅/氮氧化硅/氮化硅三个膜层的复合层，像素电极和公共电极的材料可以采用ITO或IZO。
本实施例HADS模式阵列基板，通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
第四实施例
基于第二实施例的发明构思，本实施例提供了一种ADS模式阵列基板。如图16所示，本实施例ADS模式阵列基板包括：
基底10；
设置在基底10上的栅电极11和板状的公共电极19；
覆盖栅电极11和公共电极19的栅绝缘层12；
设置在栅绝缘层上的有源层13、源漏电极14和第一钝化层15，第一钝化层的图案与源漏电极的图案相同；
覆盖有源层13、源漏电极14和第一钝化层15的第二钝化层16；
设置在第二钝化层16上的狭缝状像素电极17，像素电极17通过过孔与源漏电极14中的漏电极连接。
其中，第一钝化层和源漏电极的图案，在基板上的正投影位于有源层在基板上的正投影内，即有源层、源漏电极和第一钝化层图案是通过一次半色调掩膜或灰色调掩膜的构图工艺形成的。
其中，有源层的材料可以采用IGZO、ITZO或其它具有半导体性质的金属氧化物，源漏电极的材料可以采用MoNb/Cu/MoNb三层结构，第一钝化层薄膜的材料可以采用SiNx或SiOx，优选为SiNx，厚度为栅电极的材料可以采用铜、铝、钼等金属，栅绝缘层、第二钝化层、第三钝化层的材料可以采用氧化硅、氧化硅/氮氧化硅/氮化硅中任意两个膜层的复合层或氧化硅/氮氧化硅/氮化硅三个膜层的复合层，像素电极和公共电极的材料可以采用ITO或IZO。
本实施例ADS模式阵列基板，通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
第五实施例
基于前述实施例的发明构思，本实施例提供了一种背沟道刻蚀BCE氧化物Oxide薄膜晶体管。本实施例氧化物薄膜晶体管包括：
基底；
设置在基底上的栅电极；
覆盖栅电极的栅绝缘层；
设置在栅绝缘层上的有源层；
设置在有源层上的源电极和漏电极，且源电极与漏电极之间形成沟道；
设置在源电极和漏电极上的第一钝化层，第一钝化层的图案与源电极和漏电极的图案相同；
其中，第一钝化层和源漏电极的图案，在基板上的正投影位于有源层在基板上的正投影内，即有源层、源漏电极和第一钝化层图案是通过一次半色调掩膜或灰色调掩膜的构图工艺形成的。
其中，有源层的材料可以采用IGZO、ITZO或其它具有半导体性质的金属氧化物，源漏电极的材料可以采用MoNb/Cu/MoNb三层结构，第一钝化层薄膜的材料可以采用SiNx或SiOx，优选为SiNx，厚度为栅电极的材料可以采用铜、铝、钼等金属，栅绝缘层的材料可以采用氧化硅、氧化硅/氮氧化硅/氮化硅中任意两个膜层的复合层或氧化硅/氮氧化硅/氮化硅三个膜层的复合层。
本实施例氧化物薄膜晶体管，通过在源漏电极上设置第一钝化层，在形成有源层和源漏电极图案的构图工艺中避免了刻蚀过度甚至光刻胶剥落的缺陷，增加了图案准确性，提高了TFT性能的可靠性。
第六实施例
本发明实施例还提供了一种显示面板，包括相对设置的第一基板和第二基板，其中第一基板采用前述第三实施例或第四实施例的阵列基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供了一种显示装置，包括前述第五实施例的氧化物薄膜晶体管。显示装置可以是LCD显示面板，也可以是有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板等。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (13)

1.一种阵列基板的制备方法，其特征在于，包括：
在基底上依次沉积有源层薄膜、源漏金属薄膜和钝化层薄膜，通过构图工艺形成有源层、源漏电极和第一钝化层图案，第一钝化层的图案与源漏电极的图案相同。
2.根据权利要求1所述的制备方法，其特征在于，所述通过构图工艺形成有源层、源漏电极和第一钝化层图案，包括：
在钝化层薄膜上涂覆一层光刻胶，通过半色调掩膜或灰色调掩膜的构图工艺，形成有源层、源漏电极和第一钝化层图案。
3.根据权利要求2所述的制备方法，其特征在于，所述通过半色调掩膜或灰色调掩膜的构图工艺，形成有源层、源漏电极和第一钝化层图案，包括：
采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在源漏电极和数据线位置形成未曝光区域，在沟道位置形成部分曝光区域，在其余位置形成完全曝光区域；
依次刻蚀掉完全曝光区域的钝化层薄膜、源漏金属薄膜和有源层薄膜；
灰化处理，去除部分曝光区域的光刻胶；
依次刻蚀掉部分曝光区域的钝化层薄膜和源漏金属薄膜；
剥离剩余的光刻胶，形成有源层、源漏电极和第一钝化层图案。
4.根据权利要求1所述的制备方法，其特征在于，在形成有源层、源漏电极和第一钝化层图案之前，还包括形成栅结构层的步骤，所述形成栅结构层包括：
通过单色调掩膜的构图工艺在基底上形成栅电极和栅线图案，沉积栅绝缘层；或者，
通过半色调掩膜或灰色调掩膜的构图工艺在基底上形成栅电极、栅线和公共电极图案，沉积栅绝缘层。
5.根据权利要求1所述的制备方法，其特征在于，在形成有源层、源漏电极和第一钝化层图案之后，还包括形成透明电极结构层的步骤，所述形成透明电极结构层包括：
沉积第二钝化层，通过构图工艺形成像素电极，像素电极通过过孔与源漏电极中的漏电极连接，沉积第三钝化层，通过构图工艺形成公共电极；或者，
沉积第二钝化层，通过构图工艺形成像素电极，像素电极通过过孔与源漏电极中的漏电极连接。
6.根据权利要求1～5任一所述的制备方法，其特征在于，所述有源层的材料包括铟镓锌氧化物或铟锡锌氧化物，所述第一钝化层的材料包括氮化硅，所述源漏电极包括依次叠加的三层材料，第一、第三层包括钼铌合金，第二层包括铜。
7.一种阵列基板，包括基底，其特征在于，有源层、源漏电极和第一钝化层设置在所述基底上，所述第一钝化层的图案与源漏电极的图案相同。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一钝化层和源漏电极在基板上的正投影位于所述有源层在基板上的正投影内。
9.根据权利要求7所述的阵列基板，其特征在于，还包括栅结构层，所述栅结构层包括：
设置在基底上的栅电极，覆盖所述栅电极的栅绝缘层；或者，设置在基底上的栅电极和公共电极，覆盖所述栅电极和公共电极的栅绝缘层；
所述有源层、源漏电极和第一钝化层设置在所述栅绝缘层上。
10.根据权利要求7所述的阵列基板，其特征在于，还包括透明电极结构层，所述透明电极结构层包括：
覆盖有源层、源漏电极和第一钝化层图案的第二钝化层；设置在第二钝化层上的像素电极，像素电极通过过孔与源漏电极中的漏电极连接；覆盖像素电极和第二钝化层的第三钝化层；设置在第三钝化层上的公共电极；或者，
覆盖有源层、源漏电极和第一钝化层图案的第二钝化层；设置在第二钝化层上的像素电极，像素电极通过过孔与源漏电极中的漏电极连接。
11.根据权利要求7～10任一所述的阵列基板，其特征在于，所述有源层的材料包括铟镓锌氧化物或铟锡锌氧化物，所述第一钝化层的材料包括氮化硅，所述源漏电极包括依次叠加的三层材料，第一、第三层包括钼铌合金，第二层包括铜。
12.一种显示面板，其特征在于，包括相对设置的第一基板和第二基板，所述第一基板采用如权利要求7～11任一所述的阵列基板。
13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。
CN201710224259.8A 2017-04-07 2017-04-07 阵列基板及其制造方法、显示面板、显示装置 Active CN106783737B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710224259.8A CN106783737B (zh) 2017-04-07 2017-04-07 阵列基板及其制造方法、显示面板、显示装置
US15/822,623 US20180292696A1 (en) 2017-04-07 2017-11-27 Array substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710224259.8A CN106783737B (zh) 2017-04-07 2017-04-07 阵列基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN106783737A true CN106783737A (zh) 2017-05-31
CN106783737B CN106783737B (zh) 2020-02-21

Family

ID=58965895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710224259.8A Active CN106783737B (zh) 2017-04-07 2017-04-07 阵列基板及其制造方法、显示面板、显示装置

Country Status (2)

Country Link
US (1) US20180292696A1 (zh)
CN (1) CN106783737B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579005A (zh) * 2017-09-11 2018-01-12 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
WO2019127793A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN110707105A (zh) * 2019-10-23 2020-01-17 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN111540755A (zh) * 2020-04-24 2020-08-14 昆山国显光电有限公司 阵列基板、显示面板及制备方法
CN112310121A (zh) * 2020-10-22 2021-02-02 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN113009722A (zh) * 2019-12-20 2021-06-22 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN113782493A (zh) * 2021-08-24 2021-12-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法及阵列基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591415B (zh) * 2017-08-29 2021-08-06 惠科股份有限公司 一种阵列基板及其制造方法
CN115312546A (zh) * 2022-10-10 2022-11-08 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081546A1 (en) * 2006-09-29 2008-04-03 3M Innovative Properties Company Dust vacuuming abrasive tool
US20080081534A1 (en) * 2006-09-29 2008-04-03 Samsung Electronics Co., Ltd. Method for forming metal line and method for manufacturing display substrate by using the same
US20120107982A1 (en) * 2010-04-26 2012-05-03 Beijing Boe Optoelectronics Technology Co., Ltd. Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN105870136A (zh) * 2016-06-27 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106449519A (zh) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
JP2013092613A (ja) * 2011-10-25 2013-05-16 Japan Display East Co Ltd 液晶表示装置及びその製造方法
KR20130129008A (ko) * 2012-05-18 2013-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102370474B1 (ko) * 2015-07-15 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081546A1 (en) * 2006-09-29 2008-04-03 3M Innovative Properties Company Dust vacuuming abrasive tool
US20080081534A1 (en) * 2006-09-29 2008-04-03 Samsung Electronics Co., Ltd. Method for forming metal line and method for manufacturing display substrate by using the same
US20120107982A1 (en) * 2010-04-26 2012-05-03 Beijing Boe Optoelectronics Technology Co., Ltd. Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN105870136A (zh) * 2016-06-27 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106449519A (zh) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579005A (zh) * 2017-09-11 2018-01-12 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
CN107579005B (zh) * 2017-09-11 2020-03-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
WO2019127793A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN110707105A (zh) * 2019-10-23 2020-01-17 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN113009722A (zh) * 2019-12-20 2021-06-22 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111540755A (zh) * 2020-04-24 2020-08-14 昆山国显光电有限公司 阵列基板、显示面板及制备方法
CN111540755B (zh) * 2020-04-24 2022-12-13 昆山国显光电有限公司 阵列基板、显示面板及制备方法
CN112310121A (zh) * 2020-10-22 2021-02-02 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN113782493A (zh) * 2021-08-24 2021-12-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法及阵列基板
CN113782493B (zh) * 2021-08-24 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
US20180292696A1 (en) 2018-10-11
CN106783737B (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102646717B (zh) 阵列基板和其制造方法以及显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN101630098A (zh) Tft-lcd阵列基板及其制造方法
CN102842587B (zh) 阵列基板及其制作方法、显示装置
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN106960881A (zh) 薄膜晶体管及其制备方法
CN103441100B (zh) 显示基板及其制造方法、显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN104157695A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104617042A (zh) 阵列基板及其制备方法
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant