CN107579005B - 薄膜晶体管及制备方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN107579005B
CN107579005B CN201710813421.XA CN201710813421A CN107579005B CN 107579005 B CN107579005 B CN 107579005B CN 201710813421 A CN201710813421 A CN 201710813421A CN 107579005 B CN107579005 B CN 107579005B
Authority
CN
China
Prior art keywords
layer pattern
pattern
active layer
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710813421.XA
Other languages
English (en)
Other versions
CN107579005A (zh
Inventor
汪建国
李海旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710813421.XA priority Critical patent/CN107579005B/zh
Publication of CN107579005A publication Critical patent/CN107579005A/zh
Priority to US16/123,299 priority patent/US20190081179A1/en
Application granted granted Critical
Publication of CN107579005B publication Critical patent/CN107579005B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及制备方法、阵列基板及显示装置，该薄膜晶体管的制备方法包括在衬底基板上通过构图工艺形成遮光层图案和有源层图案，其中，有源层图案位于遮光层图案背离衬底基板的一侧，遮光层图案的材料为树脂；在有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极。该方式不仅减少了工艺步骤，节省了成本，而且减少了遮光层图案与源漏电极之间的电容和感应电荷，从而提高了使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。

Description

薄膜晶体管及制备方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及阵列基板及制备方法、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)的结构主要包括顶栅结构和底栅结构。对于顶栅结构的TFT液晶显示器阵列基板，在半导体层的下方形成有作为半导体层的光学保护层的遮光层图形，以防止因背光源发出的光照射到半导体层、产生光生载流子从而破坏半导体层的电学特性。
而且，现在采用直接在基板上沉积遮光层来阻止背光源发出的光照射到半导体层上，这样会增加一次构图工艺，增加成本。
发明内容
本发明提供了薄膜晶体管及制备方法、阵列基板及显示装置，上述薄膜晶体管的制备方法通过改进工艺方案，减少了工艺步骤，利于增强使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。
为达到上述目的，本发明提供以下技术方案：
一种薄膜晶体管的制备方法，包括：
在衬底基板上通过构图工艺形成遮光层图案和有源层图案，其中，所述有源层图案位于所述遮光层图案背离所述衬底基板的一侧，所述遮光层图案的材料为树脂；
在所述有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极。
上述薄膜晶体管的制备方法中，在衬底基板上通过构图工艺形成遮光层图案和有源层图案，且在有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极。由于有源层图案位于遮光层图案背离衬底基板的一侧，且遮光层图案的材料为树脂，即遮光层图案的材料不是导体，从而并不需要在遮光层图案和有源层图案间设置缓冲层使二者分隔。该方式不仅减少了工艺步骤，节省了成本，而且减少了遮光层图案与源漏电极之间的电容和感应电荷，从而提高了使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。
因此，上述薄膜晶体管的制备方法通过改进工艺方案，减少了工艺步骤，利于增强使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。
优选地，在所述衬底基板上形成遮光层图案和有源层图案的构图工艺为一次构图工艺。
优选地，所述遮光层图案的材料为感光型树脂，所述在所述衬底基板上形成遮光层图案和有源层图案的构图工艺，包括：
在所述衬底基板上涂覆感光型树脂材料，经过软烘工艺形成遮光薄膜；
在所述遮光薄膜上形成有源层前驱体薄膜；
对所述遮光层薄膜以及所述有源层前驱体薄膜进行曝光显影、烧结固化，形成所述遮光层图案和有源层图案。
优选地，所述在所述遮光薄膜上形成有源层前驱体薄膜，包括:
在所述遮光薄膜表面涂布乙酰丙酮铟溶液，形成乙酰丙酮铟薄膜；
将水合硝酸镓、氯化锌化学活性组分在有机溶剂中溶解形成溶液、涂覆于所述乙酰丙酮铟薄膜，并通过曝光形成进行铟镓锌氧化物前驱体的薄膜。
优选地，所述在所述有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极，包括：
在所述栅绝缘层上形成栅极金属层，采用光刻工艺对所述栅极金属层进行刻蚀，形成所述栅极图案，通过等离子刻蚀处理，使没有被所述栅极图案覆盖的所述有源层图案部分导体化形成导体区；
在所述栅极图案上形成层间绝缘层，在所述层间绝缘层上形成过孔；
在所述层间绝缘层上形成源漏电极金属层，并通过构图工艺形成源漏电极图案，所述源漏电极图案通过所述过孔与所述有源层图案电连接。
本发明还提供一种薄膜晶体管，包括：
设置在衬底基板上的遮光层图案和有源层图案，其中，所述有源层图案位于所述遮光层图案背离所述衬底基板的一侧，所述遮光层图案的材料为树脂。
优选地，还包括设于所述有源层图案背离所述衬底基板一侧的栅绝缘层、栅极图案、层间绝缘层和源漏电极，其中：
所述有源层图案的材料为铟镓锌氧化物或铟锡锌氧化物；和/或,
所述层间绝缘层的制备材料为氮化锡，且所述层间绝缘层的厚度为300-400nm；和/或,
所述源漏电极的制备材料为金属钼、金属铝或金属铜，且所述源漏电极的厚度为200-300nm。
本发明还提供一种阵列基板，包括上述技术方案中提供的任意一种薄膜晶体管。
本发明还提供一种显示装置，包括上述技术方案中提供的任意一种阵列基板。
附图说明
图1为本发明实施例提供的薄膜晶体管的制备方法的流程示意图；
图2a-图2d为本发明实施例提供的薄膜晶体管的制备方法在制备薄膜晶体管过程中各层膜变化示意图；
图3为本发明实施例提供的结构二中结构示意图；
图4为本发明实施例提供的结构三中结构示意图。
图标：1-衬底基板；2-遮光层图案；3-有源层图案；31、32、33-导体区；34、35-可控区；4-栅绝缘层；5-栅极图案；6-层间绝缘层；7-源漏电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1以及图2a-图2d，本发明提供一种薄膜晶体管的制备方法，包括：
步骤S101，请参考图2a，在衬底基板1上通过构图工艺形成遮光层图案2和有源层图案3，其中，有源层图案3位于遮光层图案2背离衬底基板1的一侧，遮光层图案2的材料为树脂；
步骤S102，请参考图2b-图2d，在有源层图案3上形成栅绝缘层4，栅极图案5，层间绝缘层6和源漏电极7。
上述薄膜晶体管的制备方法中，在衬底基板1上通过构图工艺形成遮光层图案2和有源层图案3，且在有源层图案3上形成栅绝缘层4，栅极图案5，层间绝缘层6和源漏电极7。由于有源层图案3位于遮光层图案2背离衬底基板1的一侧，且遮光层图案2的材料为树脂，即遮光层图案2的材料不是金属等导体，不需要溅射、曝光显影和刻蚀等工艺，也不需要在遮光层图案2和有源层图案3间设置缓冲层使二者分隔，同时避免了遮光层图案2与源漏电极7间形成电容，影响TFT的稳定性及偏压信赖性等。该方式不仅减少了工艺步骤，节省了成本，而且减少了遮光层图案2与源漏电极7之间的电容和感应电荷，从而提高了使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。
可以理解的是，如图3和图4所示，栅极图案5可以包括两个区域，这种结构下制作的薄膜晶体管在工作时载流子迁移率高；当然，栅极图案5也可以只包括一个区域。
因此，上述薄膜晶体管的制备方法通过改进工艺方案，减少了工艺步骤，利于增强使用该方法制成的阵列基板的薄膜晶体管的稳定性和偏压信赖性。
在上述技术方案的基础上，优选的，在衬底基板1上形成遮光层图案2和有源层图案3的构图工艺为一次构图工艺。
具体的，遮光层图案2的材料为感光型树脂，在衬底基板1上形成遮光层图案2和有源层图案3的构图工艺，包括：
在衬底基板1上涂覆感光型树脂材料，经过软烘工艺形成遮光薄膜；
在遮光薄膜上形成有源层前驱体薄膜；
对遮光层薄膜以及有源层前驱体薄膜进行曝光显影、烧结固化，形成遮光层图案2和有源层图案3。
需要说明的是，由于遮光薄膜的材料为感光型树脂材料，则在衬底基板1上形成遮光层图案2和有源层图案3的构图过程中，曝光时部分遮光薄膜中的感光成份发生光化学反应，产生分解，遮光薄膜及其上部的有源层前驱体薄膜在显影液中溶解出去，而其余感光成份未发生光化学反应部分的遮光薄膜及有源层前驱体薄膜留下，之后经过烧结固化即可制备遮光层图案2以及有源层图案3。
可以理解的是，由于有源层前驱体薄膜中的分子通过范德华力结合在一起，而在曝光区域的遮光薄膜中的感光成分发生光化学反应会释放出氮气，即产生气泡，会把有源层前驱体薄膜中对应曝光区域的部分顶开，使之断裂。在显影过程中，显影液使遮光薄膜中经过曝光后的区域溶解，同时将有源层前驱体薄膜发生断裂的部分一起剥离，而未曝光部分则不会受到影响，进而形成遮光层图案2以及有源层图案3。
值得注意的是，有源层前驱体薄膜厚度为
Figure BDA0001404517340000051
基本透明，不会对遮光层薄膜的曝光过程产生影响。
因此，本发明提供的薄膜晶体管的制备方法通过感光型树脂本身的感光成像特性进行曝光显影工艺来图形化后即可形成遮光层图案2及有源层图案3，而不需要在通过构图工艺形成遮光层图案2后，单独经过使用光刻胶进行曝光显影、刻蚀以及剥离光刻胶后形成所需有源层图案3的步骤，节省了多步工序，提高了产能，降低了成本。
在上述技术方案的基础上，需要说明的是，感光型树脂优选的为正性光阻树脂。优选的，上述感光型树脂为可以吸收550nm以下波长的感光型树脂，例如可以为黑色或深色感光型树脂。
在上述技术方案的基础上，优选的，遮光层图案2的厚度在
Figure BDA0001404517340000061
范围内。
在上述技术方案的基础上，在遮光薄膜上形成有源层前驱体薄膜，包括:
在遮光薄膜表面涂布乙酰丙酮铟溶液，形成乙酰丙酮铟薄膜；
将水合硝酸镓、氯化锌化学活性组分在有机溶剂中溶解形成溶液、涂覆于乙酰丙酮铟薄膜，并通过曝光形成进行铟镓锌氧化物前驱体的薄膜。
在上述技术方案的基础上，在有源层图案3上形成栅绝缘层4，栅极图案5，层间绝缘层6和源漏电极7，包括：
请参考图2b，在栅绝缘层4上形成栅极金属层，采用光刻工艺对栅极金属层进行刻蚀，形成栅极图案5，通过等离子刻蚀处理，使没有被栅极图案5覆盖的有源层图案3部分导体化形成导体区，如图2b中导体区31、导体区32、导体区33。
此外，需要说明的是，位于导体区31与导体区32之间的部分为可控区34，位于导体区32与导体区33之间的部分可控区35；
请参考图2c，在栅极图案5上形成层间绝缘层6，在层间绝缘层6上形成过孔；
请参考图2d，在层间绝缘层6上形成源漏电极7金属层，并通过构图工艺形成源漏电极7图案，源漏电极7图案通过过孔与有源层图案3电连接。
需要说明的是，为了确保栅极图案5和栅绝缘层4间无曝光偏差值差别以消除非受控区，栅极金属层刻蚀后暂不进行栅绝缘层4刻蚀。非受控区域为不受栅极图案5控制的非导体区域，上述非受控区域位于栅极图案5在有源层图案3正投影之外的部分。
通过光刻工艺对栅极金属层刻蚀后，将形成的栅极图案5上方的光刻胶进行灰化处理，使得该光刻胶的特征尺寸与栅极图案5的特征尺寸无偏差，以消除栅极图案5和栅绝缘层4间曝光偏差值差别；之后再进行等离子刻蚀处理，使没有被栅极图案5覆盖的有源层图案3部分导体化形成导体区，从而消除非受控区区域，即使得非受控区域导体化后形成导体区，更好地提高使用本发明提供的薄膜晶体管的制备方法制成的阵列基板的稳定性。
具体地，如图2d中，导体区31连接源极(或漏极)与可控区34，导体区32连接可控区34与可控区35，导体区33连接可控区35与漏极(或源极)，当栅极图案5处于低电位状态时，位于栅极图案5在有源层正投影区域的可控区34与可控区35为绝缘状态，则源极与漏极之间无法电连接；当栅极图案5处于高电位时，图2d中位于栅极图案5在有源层正投影区域的可控区34与可控区35由非导体状态变为导体状态，此时导体区31、可控区34、导体区32、可控区35与导体区33之间连通，则源极与漏极间实现电连接。
本发明还提供一种薄膜晶体管，包括：
设置在衬底基板1上的遮光层图案2和有源层图案3，其中，有源层图案3位于遮光层图案2背离衬底基板1的一侧，遮光层图案2的材料为树脂。
需要说明的是，上述薄膜晶体管中遮光层图案2的材料为树脂材料，由于树脂材料并不是导体，则不需要在遮光层图案2和有源层图案3间设置缓冲层使二者分隔。该结构不仅节省了整个阵列基板的制造成本，而且减少了遮光层与源漏电极7之间的电容和感应电荷，从而提高了薄膜晶体管的稳定性和偏压信赖性，消除了双薄膜晶体管效应。
在上述技术方案的基础上，上述薄膜晶体管还包括设于有源层图案3背离衬底基板1一侧的栅绝缘层4、栅极图案5图案、层间绝缘层6和源漏电极7，其中：
有源层图案3的材料为铟镓锌氧化物或铟锡锌氧化物；和/或,
层间绝缘层6的制备材料为氮化锡，且层间绝缘层6的厚度为300-400nm；和/或,
源漏电极7的制备材料为金属钼、金属铝或金属铜，且源漏电极7的厚度为200-300nm。
需要说明的是，层间绝缘层6与源漏电极7的材料不限于此。
在上述技术方案的基础上，需要说明的是，根据薄膜晶体管中栅绝缘层4、栅极图案5图案、层间绝缘层6和源漏电极7的设置位置，本发明提供的薄膜晶体管的结构存在多种可能，至少为以下几种结构中的一种：
结构一：请参考图2d，本发明提供的薄膜晶体管，包括：
设置在衬底基板1上的遮光层图案2和有源层图案3，其中，有源层图案3位于遮光层图案2背离衬底基板1的一侧，遮光层图案2的材料为树脂；
还包括形成于有源层图案3背离衬底基板1一侧的栅绝缘层4；
形成于栅绝缘层4背离衬底基板1一侧的栅极图案5；
形成于栅极图案5背离衬底基板1一侧的层间绝缘层6；
形成于层间绝缘层6背离衬底基板1一侧的源漏电极7，源漏电极7与有源层图案3之间过孔连接。
结构二：请参考图3，本发明提供的薄膜晶体管，包括：
设置在衬底基板1上的遮光层图案2和有源层图案3，其中，有源层图案3位于遮光层图案2背离衬底基板1的一侧，遮光层图案2的材料为树脂；
还包括搭接于有源层图案3背离衬底基板1一侧的源漏电极7；
形成于源漏电极7背离衬底基板1一侧的栅绝缘层4；
形成于栅绝缘层4背离衬底基板1一侧的栅极图案5；
形成于栅极图案5背离衬底基板1一侧的层间绝缘层6。
结构三：请参考图3，本发明提供的薄膜晶体管，包括：
设置在衬底基板1上的遮光层图案2和有源层图案3，其中，有源层图案3位于遮光层图案2背离衬底基板1的一侧，遮光层图案2的材料为树脂；
还包括设置于有源层图案3与遮光层图案2之间的源漏电极7；
形成于有源层图案3背离衬底基板1一侧的栅绝缘层4；
形成于栅绝缘层4背离衬底基板1一侧的栅极图案5；
形成于栅极图案5背离衬底基板1一侧的层间绝缘层6。
需要说明的是，在结构一、结构二以及结构三中技术方案内，栅极图案5正投影于有源层图案3的区域之外的部分的有源层图案3导体化，形成导体区。
本发明还提供一种阵列基板，包括上述技术方案中提供的任意一种薄膜晶体管。
本发明还提供一种显示装置，包括上述技术方案中提供的任意一种阵列基板。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上通过构图工艺形成遮光层图案和有源层图案，其中，所述有源层图案位于所述遮光层图案背离所述衬底基板的一侧，所述遮光层图案的材料为树脂；
在所述有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极；
在所述衬底基板上形成遮光层图案和有源层图案的构图工艺为一次构图工艺；
所述遮光层图案的材料为感光型树脂，所述在所述衬底基板上形成遮光层图案和有源层图案的构图工艺，包括：
在所述衬底基板上涂覆感光型树脂材料，经过软烘工艺形成遮光薄膜；
在所述遮光薄膜上形成有源层前驱体薄膜；
对所述遮光层薄膜以及所述有源层前驱体薄膜进行曝光显影、烧结固化，形成所述遮光层图案和有源层图案。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述遮光薄膜上形成有源层前驱体薄膜，包括:
在所述遮光薄膜表面涂布乙酰丙酮铟溶液，形成乙酰丙酮铟薄膜；
将水合硝酸镓、氯化锌化学活性组分在有机溶剂中溶解形成溶液、涂覆于所述乙酰丙酮铟薄膜，并通过曝光形成进行铟镓锌氧化物前驱体的薄膜。
3.根据权利要求1或2所述的制备方法，其特征在于，所述在所述有源层图案上形成栅绝缘层，栅极图案，层间绝缘层和源漏电极，包括：
在所述栅绝缘层上形成栅极金属层，采用光刻工艺对所述栅极金属层进行刻蚀，形成所述栅极图案，通过等离子刻蚀处理，使没有被所述栅极图案覆盖的所述有源层图案部分导体化形成导体区；
在所述栅极图案上形成层间绝缘层，在所述层间绝缘层上形成过孔；
在所述层间绝缘层上形成源漏电极金属层，并通过构图工艺形成源漏电极图案，所述源漏电极图案通过所述过孔与所述有源层图案电连接。
4.一种薄膜晶体管，其特征在于，包括：
设置在衬底基板上的遮光层图案和有源层图案，其中，所述有源层图案位于所述遮光层图案背离所述衬底基板的一侧，所述遮光层图案的材料为树脂；
所述薄膜晶体管还包括设于所述有源层图案背离所述衬底基板一侧的栅绝缘层、栅极图案、层间绝缘层和源漏电极，其中：
所述有源层图案的材料为铟镓锌氧化物或铟锡锌氧化物；和/或,
所述层间绝缘层的制备材料为氮化锡，且所述层间绝缘层的厚度为300-400nm；和/或,
所述源漏电极的制备材料为金属钼、金属铝或金属铜，且所述源漏电极的厚度为200-300nm。
5.一种阵列基板，其特征在于，包括如权利要求4所述的薄膜晶体管。
6.一种显示装置，其特征在于，包括如权利要求5所述的阵列基板。
CN201710813421.XA 2017-09-11 2017-09-11 薄膜晶体管及制备方法、阵列基板及显示装置 Expired - Fee Related CN107579005B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710813421.XA CN107579005B (zh) 2017-09-11 2017-09-11 薄膜晶体管及制备方法、阵列基板及显示装置
US16/123,299 US20190081179A1 (en) 2017-09-11 2018-09-06 Thin film transistor, method for fabricating the same, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710813421.XA CN107579005B (zh) 2017-09-11 2017-09-11 薄膜晶体管及制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN107579005A CN107579005A (zh) 2018-01-12
CN107579005B true CN107579005B (zh) 2020-03-17

Family

ID=61033515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710813421.XA Expired - Fee Related CN107579005B (zh) 2017-09-11 2017-09-11 薄膜晶体管及制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US20190081179A1 (zh)
CN (1) CN107579005B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635332A (zh) * 2019-10-08 2021-04-09 东南大学 Igzo薄膜晶体管及其制造方法
CN112599568A (zh) * 2020-12-03 2021-04-02 福建华佳彩有限公司 一种激光切割的面板结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275676A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置及びそれを用いた電子機器
CN101079428A (zh) * 2006-05-25 2007-11-28 中华映管股份有限公司 薄膜晶体管数组基板及其制造方法
CN103474430A (zh) * 2012-06-07 2013-12-25 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法以及显示器
US9252241B2 (en) * 2012-11-23 2016-02-02 Electronics And Telecommunications Research Institute Self-aligned thin film transistor and fabrication method thereof
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
US20120146038A1 (en) * 2009-08-28 2012-06-14 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
US10199507B2 (en) * 2012-12-03 2019-02-05 Lg Display Co., Ltd. Thin film transistor, display device and method of manufacturing the same
CN105097880A (zh) * 2015-07-24 2015-11-25 上海和辉光电有限公司 一种透明显示器
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275676A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置及びそれを用いた電子機器
CN101079428A (zh) * 2006-05-25 2007-11-28 中华映管股份有限公司 薄膜晶体管数组基板及其制造方法
CN103474430A (zh) * 2012-06-07 2013-12-25 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法以及显示器
US9252241B2 (en) * 2012-11-23 2016-02-02 Electronics And Telecommunications Research Institute Self-aligned thin film transistor and fabrication method thereof
CN106783737A (zh) * 2017-04-07 2017-05-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN107579005A (zh) 2018-01-12
US20190081179A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US10658612B2 (en) Display panel having passivation layer with protruding portions in peripheral area for sealant
US9412760B1 (en) Array substrate and manufacturing method thereof, and display device
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
CN109300840B (zh) 显示基板及其制造方法、显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US10333002B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2018201770A1 (zh) 阵列基板及其制备方法、显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
KR20100126228A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법
CN109887976B (zh) 一种阵列基板及其制备方法及显示面板和显示装置
CN106653774B (zh) 阵列基板及其制造方法、掩膜版、显示装置
CN107799466B (zh) Tft基板及其制作方法
US8017460B2 (en) Method of manufacturing flat panel display
US20140206139A1 (en) Methods for fabricating a thin film transistor and an array substrate
CN107579005B (zh) 薄膜晶体管及制备方法、阵列基板及显示装置
CN109728003B (zh) 显示基板、显示装置和显示基板的制造方法
CN111276499B (zh) 显示用基板及其制备方法、显示装置
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
US20210066504A1 (en) Thin film transistor and manufacturing method thereof and display device
US8263447B2 (en) Pixel structure and manufacturing method thereof and display panel
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN111584604A (zh) Oled显示基板及其制作方法、显示装置
CN106783887B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200317

Termination date: 20210911