JP5796760B2 - トランジスタ回路 - Google Patents
トランジスタ回路 Download PDFInfo
- Publication number
- JP5796760B2 JP5796760B2 JP2010142280A JP2010142280A JP5796760B2 JP 5796760 B2 JP5796760 B2 JP 5796760B2 JP 2010142280 A JP2010142280 A JP 2010142280A JP 2010142280 A JP2010142280 A JP 2010142280A JP 5796760 B2 JP5796760 B2 JP 5796760B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- film transistor
- top gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims description 236
- 239000004065 semiconductor Substances 0.000 claims description 118
- 239000000758 substrate Substances 0.000 claims description 52
- 230000015556 catabolic process Effects 0.000 claims description 26
- 239000010410 layer Substances 0.000 description 216
- 239000010408 film Substances 0.000 description 108
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 21
- 238000007667 floating Methods 0.000 description 20
- 239000004020 conductor Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
VF=[(CA/(CA+CB)]×VSi+[(CB/(CA+CB)]×VM (式1)
となる。
VF=[(CB/(CA+CB)]×VM (式2)
と近似しても定性的には問題とならない。式2から明らかなように、CAに比べてCBが十分に大きければ、フローティング状態の金属配線5の電位VFは、金属配線1の電位VMとほとんど同じになる。
まず、耐圧特性の異なる第1および第2の薄膜トランジスタのうち、トップゲート電極で駆動される第1の薄膜トランジスタ(すなわち、その耐圧が第2の薄膜トランジスタの耐圧より低い方)と、それより耐圧が高くなるようにボトムゲート電極で駆動される第2の薄膜トランジスタ(すなわち、その耐圧が第1の薄膜トランジスタの耐圧より高い方)とを同一基板上に形成した本発明によるトランジスタ回路に関して図2(a)および(b)を参照して説明する。
すなわち、ボトムゲートとトップゲートとの間において、チャネルが挟まれている領域に比べてチャネルが挟まれていない領域が十分に大きければ、ボトムゲートの電位とフローティングのトップゲートの電位はほとんど等価になり、ボトムゲート駆動によってデュアルゲート駆動と同等の性能を得ることができる。
上述した第1の実施形態においては、ソース、ドレイン電極配線70がトップゲートより上層に位置する場合を示したが、第2の実施形態では、図7に示すように、ソース、ドレイン電極配線70がトップゲートより下層に位置する構造である。すなわち、第2の実施形態では、第2のゲート絶縁膜31を形成する前に、ソース、ドレイン電極配線70を形成している。この方法によって、図2の構造で必要としたコンタクトホール60を形成する工程をなくすことができる。また、ボトムゲート電極20と同層の電極21と接続するコンタクトホール160を図2におけるコンタクトホール61の代わりに形成する。すなわち、トップゲート電極50を形成する前に、コンタクトホール160用の開口を第1のゲート絶縁膜30および第2のゲート絶縁膜31に形成しておく。これにより、トップゲート電極50とこのトップゲート電極50と同層の電極51を形成する。他の製造方法、構造に関する制約条件は第1の実施形態と同じであり、得られる効果も第1の実施形態と同じである。
第3の実施形態ではオフセット構造を有する薄膜トランジスタに本発明を適用した構造に関して記載する。図9乃至図13に示すように、低電圧用薄膜トランジスタと高電圧用薄膜トランジスタとの両者の薄膜トランジスタを容易に同一基板に同時に作りこむことができる。図9および図10において、高電流駆動薄膜トランジスタと高耐圧薄膜トランジスタそれぞれに対して第1の実施形態に沿った例と第2の実施形態に沿った例の2つの例を示しており、いずれか一方の構造をとればよい。同様に図11および図12においても、第1の実施形態に沿った例と第2の実施形態に沿った例の2つの例を示している。
ことが望ましい。
第4の実施形態は、シリコンなどの半導体アイランド形成時の下地掘り込み構造に関して記述する。第1から第3の実施形態で記述したいずれの形態においても、図1で示したように、金属配線5と金属配線1間の容量CBをできるだけ大きくすることが望ましい。これを実現するには、既に記述したボトムゲートとトップゲートの間にシリコン層などの半導体層がない領域をできるだけ大きくする方法以外にも、図5に示した構造とすることが効果的である。つまり、半導体層がない領域のボトムゲートとトップゲート間の絶縁膜の厚さを、半導体層がある領域のボトムゲート1とトップゲート5間の絶縁膜の厚さより薄くすることで、金属配線5と半導体層3間の容量CAに対するCBの大きさの比を相対的に大きくすることができるため、ボトムゲートとトップゲートの間に半導体層がない領域の面積を大きくすることと同等の効果が得られるためである。
(第5の実施形態)
第5の実施形態につき図17を用いて説明する。図17(a)は平面図、(b)は(a)の断面線II−IIに沿った断面図、(c)は(a)の断面線III−IIIに沿った断面図をそれぞれ示す。絶縁性基板10上に半導体層3、半導体層3中にまたは半導体層に隣接して形成されたソース領域41、ドレイン領域42、半導体層を挟むように形成された第1の絶縁層2と第2の絶縁層4、第1の絶縁層2を介して半導体層の反対側(絶縁性基板10側)に形成されたゲート端子層101としての金属配線と、第2の絶縁層4を介して半導体層とは反対の側に形成されたトップゲート電極50を有し、少なくともトップゲート電極50は半導体層3と重なった領域を有し、さらに少なくとも半導体層(ソース・ドレイン領域を含む)と重ならない領域で、トップゲート電極50とゲート端子層101とが重なっている。このトランジスタを駆動するゲート信号はゲート端子層101とトップゲート電極50と重なった領域を介して供給される。ソース・ドレイン配線はソース41、ドレイン42領域にコンタクトホール(図示しない)を介して接続された導電性層(図2の70に相当する)からなり、所望の信号/電圧が供給される。本実施例の薄膜トランジスタはトップゲート電極50により駆動され、上側のゲート絶縁膜4の厚さやチャネル長の設定により、高電圧用薄膜トランジスタまたは低電圧用薄膜トランジスタとして用いられる。半導体層をトップゲート電極とボトムゲート電極とで挟み込む構造に比べると、半導体層(ソースドレイン領域を含む)が平坦な面に形成されるため、ボトムゲート電極上に半導体層を形成する構造に比べ、レーザー結晶化や、リソグラフィといった製造プロセス上の制御が容易になる。製造上の不具合により、デバイスの一部でゲートリークが生じても、トップゲート電極50はゲート端子層101に直接接触せず絶縁層を介して分離されているため、過電流がシステム全体に流れることが防止され、致命的な不具合を回避することが可能になる。
(第6の実施形態)
第6の実施形態について図18を用いて説明する。図18(a)は平面図、(b)は(a)の断面線IV−IVに沿った断面図、(c)は(a)の断面線V−Vに沿った断面図をそれぞれ示す。透明な絶縁性基板10上に半導体層3としてInGaZnO(インジウム、ガリウム、亜鉛それぞれの酸化物からなる透明半導体)、半導体層に隣接して形成されたソース領域41およびドレイン領域42用のITO層、半導体層を挟むように形成された第1の絶縁層2としてSiO2層と第2の絶縁層4としてSiO2層を有し、第1の絶縁層を介して半導体層の反対側に形成された金属配線のゲート端子層101に、透明導電体であるITO(インジウム、スズそれぞれの酸化物からなる導電体)と、第2の半導体層を介して半導体層とは反対の側に形成されたゲート電極層としてのトップゲート電極50に、透明導電体であるITOを有し、少なくともトップゲート電極50は半導体層3と重なった領域を有し、さらに少なくとも半導体層(ソース・ドレイン領域を含む)、と重ならない領域で、トップゲート電極50とゲート端子層101とが重なっている。上記実施形態では半導体層としてInGaZnOを例示したが他の酸化物半導体、例えばZnO、AlZnSnO、InHfZnO,ZnSnO、等の結晶性あるいは非結晶性酸化物半導体を用いることもできる。また、透明導電体としてITOを例示したがInZnOなどの透明導電体であってもよい。
(付記1)
絶縁性基板上に形成された第1の絶縁層と、前記第1の絶縁層上に形成された第1の半導体層と、前記第1の半導体層上に形成された第2の絶縁層と、前記絶縁性基板と前記第1の絶縁層との間に形成された第1の導電体層と、前記第2の絶縁層上に形成されたフローティング状態の第2の導電体層とを備え、前記第2の導電体層は前記第1の半導体層とオーバーラップするトップゲート電極領域と、前記第1の半導体層とオーバーラップしない領域で前記第1の導電体層とオーバーラップしている容量結合領域とを有し、前記トップゲート電極領域の電位が前記第1の導電体層の電位の近傍となるように前記容量結合領域の面積が前記トップゲート電極領域よりも広いことを特徴とする薄膜トランジスタ。
(付記2) 前記トップゲート電極領域と前記容量結合領域との面積比が8以上であることを特徴とする付記1に記載の薄膜トランジスタ。
(付記3)
前記第1の導電体層が前記第1の半導体層とオーバーラップするボトムゲート電極領域を有することを特徴とする付記1または2に記載の薄膜トランジスタ。
(付記4)
前記第1の導電体層が前記第1の半導体層と重なる領域には形成されていないことを特徴とする付記1または2に記載の薄膜トランジスタ。
(付記5)
前記絶縁性基板と前記第1の絶縁層と前記第2の絶縁層はそれぞれ透明な材料で構成されていることを特徴とする付記4に記載の薄膜トランジスタ。
(付記6)
付記3に記載の薄膜トランジスタを第1の薄膜トランジスタ領域として具備するとともに、前記第1の薄膜トランジスタ領域の前記絶縁性基板と同一基板上に形成された第2の薄膜トランジスタ領域を具備し、前記第2の薄膜トランジスタ領域では前記絶縁性基板上に形成された前記第1の絶縁層と、前記第1の絶縁層上に形成された第2の半導体層と、前記第2の半導体層上に形成された前記第2の絶縁層と、前記絶縁性基板と前記第1の絶縁層との間に形成されて前記第2の半導体層とオーバーラップする第2のボトムゲート電極層を有するとともに、前記第2の絶縁層上で第2の半導体層とオーバーラップする領域には前記第1の導電体層が存在しないことを特徴とするトランジスタ回路。
(付記7)
前記第1および第2の半導体層とオーバーラップする領域において前記第2の絶縁層の厚さが前記第1の絶縁層の厚さより薄いことを特徴とする付記6に記載のトランジスタ回路。
(付記8)
前記トップゲート電極領域と前記第1の半導体層との間の前記第2の絶縁層の単位面積あたりの絶縁層容量が、前記ボトムゲート電極領域と前記第1の半導体層との間の前記第1の絶縁層の単位面積あたりの絶縁層容量より大きいことを特徴とする付記6に記載のトランジスタ回路。
(付記9)
前記第1の絶縁層の厚さが200nm以上であることを特徴とする付記6乃至8のいずれか1項に記載のトランジスタ回路。
(付記10)
前記第1および第2の半導体層はその中にまたは半導体層に隣接して形成されたソース領域およびドレイン領域を備えており、前記第1の薄膜トランジスタ領域では前記ボトムゲート電極領域が前記ソース領域および前記ドレイン領域の一部とオーバーラップするとともに前記トップゲート電極領域が前記ソース領域及び前記ドレイン領域とオーバーラップしていないことを特徴とする付記6乃至9のいずれか1項に記載のトランジスタ回路。
(付記11)
前記第1の薄膜トランジスタ領域では前記第2の導電体層のすべての領域が前記第1の導電体層とオーバーラップしていることを特徴とする付記6乃至10のいずれか1項に記載のトランジスタ回路。
(付記12)
前記第1の薄膜トランジスタ領域では、前記第2の導電体層が前記第1の半導体層と重ならない領域での前記第2の導電体層と前記第1の導電体層との間の絶縁膜の厚さを、前記第2の導電体層が前記第1の半導体層と重なる領域での前記トップゲート電極領域と前記ボトムゲート電極領域と間の絶縁膜の厚さより薄くしたことを特徴とする付記6乃至11のいずれか1項に記載のトランジスタ回路。
(付記13)
絶縁性基板上に半導体層、半導体層中にまたは半導体層に隣接して形成されたソース・ドレイン領域、半導体層を挟むように形成された第1の絶縁層と第2の絶縁層、第1の絶縁層を介して半導体層の反対側に形成されたゲート端子層と、第2の半導体層を介して半導体層とは反対の側に形成されたゲート電極層を有し、少なくともゲート電極層は半導体層と重なった領域を有し、さらに少なくとも半導体層と重ならない領域でゲート電極層とゲート端子層とが重なっていることを特徴とする薄膜トランジスタ。
(付記14)
透明な絶縁性基板上に半導体層、半導体層中にまたは半導体層に隣接して形成されたソース・ドレイン領域、半導体層を挟むように形成された第1の絶縁層と第2の絶縁層、第1の絶縁層を介して半導体層の反対側に形成された透明なゲート端子層と、第2の半導体層を介して半導体層とは反対の側に形成された透明なゲート電極層を有し、少なくともゲート電極層は半導体層と重なった領域を有し、さらに少なくとも半導体層と重ならない領域でゲート電極層とゲート端子層とが重なっていることを特徴とする薄膜トランジスタ。
2 下側のゲート絶縁膜
3 半導体層
4 上側のゲート絶縁膜
5 金属配線
10 絶縁性基板
20 ボトムゲート電極
21 ボトムゲート電極と同層の電極
30 第1のゲート絶縁膜
31 第2のゲート絶縁膜
32 第1の層間絶縁膜
33 第2の層間絶縁膜
40 半導体層(シリコン層)
41 ソース領域
42 ドレイン領域
41(n) n型ソース領域
42(n) n型ドレイン領域
41(p) p型ソース領域
42(p) p型ドレイン領域
50 トップゲート電極
51 トップゲート電極と同層の電極
60、61、62,63、80、160 コンタクトホール
70 ソース、ドレイン電極配線
72 データ線
90 透明画素電極
101 ゲート端子層
Claims (10)
- 絶縁性基板上に形成され、半導体層、ソース領域、ドレイン領域で構成される薄膜トランジスタを備えるトランジスタ回路において、前記半導体層の下側に第1の絶縁層を介してボトムゲート層があり、前記半導体層を挟んで前記ボトムゲート層と対向する側に第2の絶縁層を介してトップゲート層を具備した少なくとも一つの第1の薄膜トランジスタと、前記半導体層の下側に前記第1の絶縁層を介して前記ボトムゲート層のみを具備する少なくとも一つの第2の薄膜トランジスタと、を同一基板上に形成したことを特徴とするトランジスタ回路であって、
前記トップゲート層が、前記ボトムゲート層と短絡されないことを特徴とする前記第1の薄膜トランジスタを具備し、
前記トップゲート層が前記半導体層との構造的重なりに比べて、前記ボトムゲート層と構造的に重なる面積が大きく、
前記第1の薄膜トランジスタの方が、前記第2の薄膜トランジスタよりも耐圧が低く形成されることを特徴とするトランジスタ回路。 - 前記トップゲート層と前記ボトムゲート層とが前記半導体層を介さずに重畳する面積が、前記半導体層を介して重畳する面積の8倍より大きい請求項1記載のトランジスタ回路。
- 前記トップゲート層と前記ボトムゲート層とが前記半導体層を介さずに重畳する面積が、前記半導体層を介して重畳する面積の20倍より大きい請求項1記載のトランジスタ回路。
- 前記トップゲート層と前記半導体層との間の前記第2の絶縁層の厚さが、前記ボトムゲート層と前記半導体層との間の前記第1の絶縁層の厚さより薄いことを特徴とする前記第1の薄膜トランジスタを具備した、請求項1乃至3いずれか一つに記載のトランジスタ回路。
- 前記トップゲート層と前記半導体層との間の前記第2の絶縁層の単位面積あたりの絶縁層容量が、前記ボトムゲート層と前記半導体層との間の前記第1の絶縁層 の単位面積あたりの絶縁層容量より大きいことを特徴とする前記第1の薄膜トランジスタを具備した、請求項1乃至4いずれか一つに記載のトランジスタ回路。
- 前記第1の絶縁層の厚さが200nm以上であることを特徴とする前記第1および第2の薄膜トランジスタを具備した、請求項1乃至5のいずれか1項に記載のトランジスタ回路。
- 前記ソース領域及び前記ドレイン領域の一部と前記第1の絶縁層を挟んでオーバーラップする前記ボトムゲート層を持つ前記第1および第2の薄膜トランジスタを具備し、か つ、前記トップゲート層が前記ソース領域及び前記ドレイン領域とオーバーラップしていないことを特徴とする前記第1の薄膜トランジスタを具備した、請求項 1乃至6のいずれか1項に記載のトランジスタ回路。
- 前記ソース領域及び前記ドレイン領域とチャネル領域の一部とが、前記ボトムゲート層とオーバーラップし、かつ、前記トップゲート層とオーバーラップしていないことを特徴とする前記第1の薄膜トランジスタを具備した、請求項1乃至7のいずれか1項に記載のトランジスタ回路。
- 前記トップゲート層のすべての領域が、絶縁層あるいは前記半導体層を介して前記ボトムゲート層とオーバーラップしていることを特徴とする前記第1の薄膜トランジスタを具備した、請求項1乃至8のいずれか1項に記載のトランジスタ回路。
- 前記トップゲート層が前記半導体層と重ならない領域の、前記トップゲート層と前記ボトムゲート層との間の前記第1の絶縁層の厚さと前記第2の絶縁層の厚さの和を、前記トップゲート層が前記半導体 層と重なる領域の、前記トップゲート層と前記ボトムゲート層と間の前記第1の絶縁層の厚さと前記第2の絶縁層の厚さの和より薄くしたことを特徴とする前記第1の薄膜トランジスタを具備した、請求 項1乃至9のいずれか1項に記載のトランジスタ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142280A JP5796760B2 (ja) | 2009-07-29 | 2010-06-23 | トランジスタ回路 |
US12/838,954 US8242553B2 (en) | 2009-07-29 | 2010-07-19 | Thin film transistor substrate and thin film transistor used for the same |
CN201010241990.XA CN101989619B (zh) | 2009-07-29 | 2010-07-29 | 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管 |
CN201410720654.1A CN104409517B (zh) | 2009-07-29 | 2010-07-29 | 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176951 | 2009-07-29 | ||
JP2009176951 | 2009-07-29 | ||
JP2010142280A JP5796760B2 (ja) | 2009-07-29 | 2010-06-23 | トランジスタ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117055A Division JP2015181194A (ja) | 2009-07-29 | 2015-06-09 | トランジスタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049529A JP2011049529A (ja) | 2011-03-10 |
JP5796760B2 true JP5796760B2 (ja) | 2015-10-21 |
Family
ID=43526148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010142280A Active JP5796760B2 (ja) | 2009-07-29 | 2010-06-23 | トランジスタ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8242553B2 (ja) |
JP (1) | JP5796760B2 (ja) |
CN (2) | CN101989619B (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102180761B1 (ko) * | 2009-09-24 | 2020-11-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101343293B1 (ko) | 2010-04-30 | 2013-12-18 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
KR20140012693A (ko) * | 2011-03-01 | 2014-02-03 | 샤프 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법과 표시 장치 |
KR101995682B1 (ko) * | 2011-03-18 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법 |
JP6104522B2 (ja) * | 2011-06-10 | 2017-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102546888B1 (ko) * | 2011-06-17 | 2023-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
KR101887564B1 (ko) * | 2011-08-12 | 2018-08-10 | 엘지디스플레이 주식회사 | 트랜지스터 제조방법 |
US9029863B2 (en) * | 2012-04-20 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN102916051B (zh) * | 2012-10-11 | 2015-09-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN102956649A (zh) * | 2012-11-26 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制作方法及显示装置 |
CN102969311B (zh) * | 2012-11-27 | 2015-02-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
TWI690085B (zh) | 2013-05-16 | 2020-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
TWI624936B (zh) | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
KR20210079411A (ko) | 2013-06-27 | 2021-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2015023079A (ja) * | 2013-07-17 | 2015-02-02 | ソニー株式会社 | 放射線撮像装置および放射線撮像表示システム |
US10529740B2 (en) * | 2013-07-25 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer and conductive layer |
KR102194235B1 (ko) * | 2013-09-05 | 2020-12-22 | 삼성전자주식회사 | 박막 트랜지스터 및 그 구동 방법 |
KR102258374B1 (ko) * | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
TWI658597B (zh) * | 2014-02-07 | 2019-05-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
KR102319478B1 (ko) * | 2014-03-18 | 2021-10-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
JP2015210374A (ja) * | 2014-04-25 | 2015-11-24 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
US10062680B2 (en) * | 2014-05-08 | 2018-08-28 | Qualcomm Incorporated | Silicon-on-insulator (SOI) complementary metal oxide semiconductor (CMOS) standard library cell circuits having a gate back-bias rail(s), and related systems and methods |
CN204391121U (zh) * | 2014-12-22 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及薄膜晶体管 |
KR102294113B1 (ko) * | 2015-01-09 | 2021-08-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
KR20160087024A (ko) * | 2015-01-12 | 2016-07-21 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 그의 제조방법 |
US10186618B2 (en) * | 2015-03-18 | 2019-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN104900654B (zh) * | 2015-04-14 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
CN104867870B (zh) * | 2015-04-14 | 2017-09-01 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
CN104752343B (zh) * | 2015-04-14 | 2017-07-28 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
CN104900653B (zh) * | 2015-04-14 | 2017-12-29 | 深圳市华星光电技术有限公司 | Tft布局结构 |
KR102392007B1 (ko) * | 2015-05-04 | 2022-05-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 포함하는 표시 장치 |
CN105161516B (zh) * | 2015-08-13 | 2018-10-30 | 深圳市华星光电技术有限公司 | 有机发光显示器及其制造方法 |
US9634697B2 (en) | 2015-09-09 | 2017-04-25 | Qualcomm Incorporated | Antenna selection and tuning |
KR102518726B1 (ko) * | 2015-10-19 | 2023-04-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102558900B1 (ko) * | 2015-10-23 | 2023-07-25 | 엘지디스플레이 주식회사 | 표시장치와 이의 제조방법 |
JP6758884B2 (ja) | 2016-04-01 | 2020-09-23 | 株式会社ジャパンディスプレイ | 表示装置 |
US20200185527A1 (en) * | 2016-04-27 | 2020-06-11 | Sharp Kabushiki Kaisha | Thin-film transistor and method of producing thin-film transistor |
KR102675912B1 (ko) * | 2016-06-30 | 2024-06-17 | 엘지디스플레이 주식회사 | 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치 |
JP2016213508A (ja) * | 2016-09-07 | 2016-12-15 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板 |
KR102618350B1 (ko) * | 2016-12-14 | 2023-12-28 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
WO2018189965A1 (ja) * | 2017-04-13 | 2018-10-18 | 株式会社アルバック | 液晶表示装置、有機el表示装置、半導体素子、配線膜、配線基板、ターゲット |
WO2018212100A1 (ja) | 2017-05-18 | 2018-11-22 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN107579005B (zh) * | 2017-09-11 | 2020-03-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及显示装置 |
KR102532088B1 (ko) * | 2017-12-21 | 2023-05-12 | 엘지디스플레이 주식회사 | 듀얼 게이트 박막 트랜지스터 및 이를 포함하는 자체 발광 표시장치 |
US11342362B2 (en) | 2018-03-30 | 2022-05-24 | Sharp Kabushiki Kaisha | Display device |
CN110061034B (zh) * | 2019-04-23 | 2021-12-03 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板的制备方法及oled显示面板 |
KR102698880B1 (ko) * | 2019-05-13 | 2024-08-28 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조방법 |
CN110690228B (zh) * | 2019-09-06 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
JP2021007152A (ja) * | 2020-09-02 | 2021-01-21 | 株式会社ジャパンディスプレイ | 半導体装置 |
CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
CN113345967B (zh) * | 2021-05-21 | 2022-09-09 | Tcl华星光电技术有限公司 | 薄膜晶体管及led背板 |
JP7437359B2 (ja) * | 2021-08-30 | 2024-02-22 | シャープディスプレイテクノロジー株式会社 | アクティブマトリクス基板およびその製造方法 |
TWI828551B (zh) * | 2023-03-01 | 2024-01-01 | 友達光電股份有限公司 | 薄膜電晶體 |
CN116666440B (zh) * | 2023-07-26 | 2023-12-26 | 浙江朗德电子科技有限公司 | 一种底栅极mos管及制作方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0763077B2 (ja) * | 1992-07-06 | 1995-07-05 | カシオ計算機株式会社 | 薄膜半導体素子 |
US5627392A (en) * | 1995-03-07 | 1997-05-06 | California Institute Of Technology | Semiconductor structure for long term learning |
JPH10144926A (ja) * | 1996-11-13 | 1998-05-29 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
JPH11112000A (ja) * | 1997-10-06 | 1999-04-23 | Denso Corp | 半導体装置 |
US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
JP3702096B2 (ja) * | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
JP4439766B2 (ja) | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
JP2003101029A (ja) * | 2001-09-20 | 2003-04-04 | Casio Comput Co Ltd | 薄膜トランジスタ、フォトセンサ及びその製造方法 |
JP2003209256A (ja) * | 2002-01-15 | 2003-07-25 | Casio Comput Co Ltd | 半導体素子及び撮像装置 |
JP2003243658A (ja) * | 2002-02-12 | 2003-08-29 | Seiko Epson Corp | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 |
KR20030093519A (ko) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
KR100801961B1 (ko) * | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
KR101415561B1 (ko) * | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
JP2009016462A (ja) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009094267A (ja) * | 2007-10-09 | 2009-04-30 | Seiko Epson Corp | 電子回路、画素回路および光検出回路 |
US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2010182760A (ja) * | 2009-02-04 | 2010-08-19 | Sharp Corp | 薄膜トランジスタ、その製造方法、半導体装置および表示装置 |
-
2010
- 2010-06-23 JP JP2010142280A patent/JP5796760B2/ja active Active
- 2010-07-19 US US12/838,954 patent/US8242553B2/en active Active
- 2010-07-29 CN CN201010241990.XA patent/CN101989619B/zh active Active
- 2010-07-29 CN CN201410720654.1A patent/CN104409517B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104409517B (zh) | 2017-05-24 |
CN104409517A (zh) | 2015-03-11 |
US8242553B2 (en) | 2012-08-14 |
CN101989619B (zh) | 2014-12-31 |
JP2011049529A (ja) | 2011-03-10 |
US20110024755A1 (en) | 2011-02-03 |
CN101989619A (zh) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5796760B2 (ja) | トランジスタ回路 | |
KR102103373B1 (ko) | 반도체 장치 | |
JP6215053B2 (ja) | 表示装置及びその製造方法 | |
JP4179393B2 (ja) | 表示装置及びその製造方法 | |
US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
US9214533B2 (en) | Semiconductor device having transparent electrodes | |
US9583510B2 (en) | Semiconductor device, display device, and method for manufacturing semiconductor device | |
WO2013137045A1 (ja) | 半導体装置およびその製造方法 | |
CN103299431A (zh) | 半导体装置 | |
KR20140075937A (ko) | 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치 | |
US9276126B2 (en) | Semiconductor device and method for producing same | |
US10283645B2 (en) | Semiconductor device and method for manufacturing same | |
KR20170126535A (ko) | 박막 트랜지스터 표시판 | |
US20190296050A1 (en) | Active matrix substrate and method for manufacturing same | |
WO2018043643A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置 | |
WO2016104253A1 (ja) | 半導体装置 | |
US9305939B2 (en) | Semiconductor device with oxide layer as transparent electrode | |
US12066731B2 (en) | Thin film transistor | |
US9373648B2 (en) | Semiconductor device and method of manufacture thereof | |
JP2015181194A (ja) | トランジスタ回路 | |
JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
JP2006178235A (ja) | 薄膜トランジスタアレイ基板及び液晶表示装置 | |
US20200301182A1 (en) | Active matrix substrate and liquid crystal display panel comprising same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150609 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150616 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150617 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20150618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5796760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |