JP4439766B2 - 薄膜トランジスタ装置及びその製造方法 - Google Patents
薄膜トランジスタ装置及びその製造方法 Download PDFInfo
- Publication number
- JP4439766B2 JP4439766B2 JP2001235283A JP2001235283A JP4439766B2 JP 4439766 B2 JP4439766 B2 JP 4439766B2 JP 2001235283 A JP2001235283 A JP 2001235283A JP 2001235283 A JP2001235283 A JP 2001235283A JP 4439766 B2 JP4439766 B2 JP 4439766B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- region
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 178
- 238000004519 manufacturing process Methods 0.000 title description 71
- 239000010408 film Substances 0.000 claims description 908
- 239000012535 impurity Substances 0.000 claims description 224
- 239000004065 semiconductor Substances 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 90
- 230000015572 biosynthetic process Effects 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 238000002513 implantation Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 177
- 229910052814 silicon oxide Inorganic materials 0.000 description 177
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 119
- 229920005591 polysilicon Polymers 0.000 description 119
- 238000000034 method Methods 0.000 description 70
- 239000004973 liquid crystal related substance Substances 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 47
- 239000010410 layer Substances 0.000 description 36
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- 239000011521 glass Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 22
- 229910052698 phosphorus Inorganic materials 0.000 description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 21
- 239000011574 phosphorus Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 230000001133 acceleration Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000000969 carrier Substances 0.000 description 9
- 239000002784 hot electron Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 3
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000003702 image correction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ゲート絶縁膜の膜厚が異なる少なくとも２種類の薄膜トランジスタを有する薄膜トランジスタ装置及びその製造方法に関し、特に周辺回路一体型液晶表示装置及び有機ＥＬ表示装置に適用できる薄膜トランジスタ装置及びその製造方法に関する。
【０００２】
【従来の技術】
ノートパソコン及び携帯端末等の電子機器の表示装置として、液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネルが使用されている。これらの表示パネルでは水平方向及び垂直方向に複数の画素が配列されており、各画素に供給する電圧を制御することによって、所望の画像を表示している。アクティブマトリクス型液晶表示パネルでは、各画素毎に１又は複数のＴＦＴ（薄膜トランジスタ：Thin Film Transistor）が設けられている。
【０００３】
近年、ドライバ（駆動回路）等の周辺回路を表示パネルの基板上に形成する周辺回路一体型表示パネルの開発が進められており、一部の製品には実用化されている。また、メモリ及び画像補正用演算回路や、高度のデータ処理機能を有する演算回路を表示パネル上に形成する、いわゆるシステムオングラスの開発が進められている。
【０００４】
図５６は、従来の周辺回路一体型液晶表示装置に用いられているＴＦＴ（ｎ型）の一例を示す断面図である。
基板１０上にはシリコン酸化膜等からなる下地絶縁膜１１が形成されており、この下地絶縁膜１１上にはＴＦＴの動作層となるポリシリコン膜１２が選択的に形成されている。このポリシリコン膜１２には、ｎ型不純物を高濃度に導入して形成された一対の高濃度不純物領域（ソース・ドレイン）１３がチャネル領域を挟んで形成されており、これらの高濃度不純物領域１３のチャネル領域側の先端部には、ｎ型不純物を低濃度に導入して形成された低濃度不純物領域（Lightly Doped Drain ：以下、ＬＤＤ領域ともいう）１４がそれぞれ形成されている。
【０００５】
下地絶縁膜１１及びポリシリコン膜１２の上には、シリコン酸化膜等からなるゲート絶縁膜１５が形成されており、ゲート絶縁膜１５の上にはゲート電極１６が形成されている。また、ゲート絶縁膜１５及びゲート電極１６の上にはシリコン酸化膜等からなる層間絶縁膜１７が形成されている。
層間絶縁膜１７の上には電極（ソース電極及びドレイン電極）１８が形成されている。これらの電極１８は、層間絶縁膜１７及びゲート絶縁膜１５に形成されたコンタクトホールを介して、高純度不純物領域１３に電気的に接続されている。
【０００６】
図５６に示すように、周辺回路一体型液晶表示装置のＴＦＴは、一般的に、ホットキャリアによるオン特性の劣化を抑制し、かつオフ電流を低減するために、高濃度不純物領域１３のチャネル領域側の先端部に低濃度不純物領域１４が設けられたＬＤＤ構造を有している。上から見たときに、低濃度不純物領域１４のエッジは、ゲート電極１４のエッジのほぼ真下に位置している。なお、低濃度不純物領域１４に対応する位置に不純物を導入しないで、オフセット領域とすることもある。
【０００７】
図５７（ａ），（ｂ）は、いずれも従来のＴＦＴの他の例を示す図である。図５７（ａ）は低電圧駆動用ＴＦＴの構造を示し、図５７（ｂ）は高電圧駆動用ＴＦＴの構造を示している。これらの低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴは同一の基板２０上に形成されている。
基板２０の上には下地絶縁膜２１が形成されており、下地絶縁膜２１の上にはＴＦＴの動作層となるポリシリコン膜２２が形成されている。下地絶縁膜２１は例えばシリコン酸化膜（ＳｉＯ2 ）からなり、厚さは約８０ｎｍである。また、ポリシリコン膜２２の厚さは約５０ｎｍである。
【０００８】
図５７（ａ）に示すように、低電圧駆動用ＴＦＴのポリシリコン膜２２には、チャネル領域を挟んで、ソース・ドレインとなる一対の高濃度不純物領域２３が形成されている。低電圧駆動用ＴＦＴのポリシリコン膜２２のチャネル領域の上には薄いゲート絶縁膜２５ａが形成されており、このゲート絶縁膜２５ａの上にゲート電極２６ａが形成されている。ゲート絶縁膜２５ａは例えばシリコン酸化膜からなり、厚さは約３０ｎｍである。
【０００９】
一方、図５７（ｂ）に示すように、高電圧駆動用ＴＦＴのポリシリコン膜２２には、チャネル領域を挟んで形成された一対の高濃度不純物領域２３と、これらの高濃度不純物領域２３とチャネル領域との間に形成された低濃度不運物領域（ＬＤＤ領域）２４とが形成されている。高電圧駆動用ＴＦＴのポリシリコン膜のチャネル領域及び低濃度不純物領域２４の上には厚いゲート絶縁膜２５ｂが形成されており、このゲート絶縁膜２５ｂの上にはゲート電極２６ｂが形成されている。ゲート絶縁膜２５ｂは例えばシリコン酸化膜からなり、厚さは約１３０ｎｍである。また、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのゲート電極２６ａ，２６ｂは例えばＣｒ（クロム）からなり、厚さは約４００ｎｍである。
【００１０】
これらのポリシリコン膜２２、ゲート電極２６ａ，２６ｂは、シリコン窒化膜（ＳｉＮ）等からなる層間絶縁膜２７に覆われている。層間絶縁膜の厚さは例えば３００ｎｍである。層間絶縁膜２７上には、層間絶縁膜２７に形成されたコンタクトホールを介して高濃度不純物領域２３に電気的に接続された電極（ソース電極及びドレイン電極）２８が形成されている。
【００１１】
図５７（ａ）に示す低電圧駆動用ＴＦＴは、ゲート絶縁膜が薄く、且つ抵抗値が高いＬＤＤ領域がないので、低電圧でも高速動作が可能である。また、図５７（ｂ）に示す高電圧駆動用ＴＦＴは、ゲート絶縁膜が厚く、且つホットキャリアの発生を防止する低濃度不運物領域（ＬＤＤ領域）２４が設けられているので、高電圧で駆動しても特性劣化が防止される。
【００１２】
なお、特開平１０−２７９０９号、特開平１０−１７０９５３号、特開平５−１４２５７１号及び特開平７−２４９７５５号には、ゲート絶縁膜の膜厚が異なるトランジスタを同一半導体基板上に形成する技術が記載されている。
また、特開平８−２２０５０５号には、液晶表示装置に使用される駆動電圧の高いトランジスタ及び駆動電圧の低いトランジスタのうち、駆動電圧の高いトランジスタのみをＬＤＤ構造とすることが提案されている。
【００１３】
【発明が解決しようとする課題】
図５６に示すＴＦＴでは、ＬＤＤ構造を有しているため、ホットキャリアによる特性劣化は抑制されるものの、オン特性が低濃度不純物領域（ＬＤＤ層）１２ｂの抵抗により制限される。このため、トランジスタの高速化が妨げられ、高速動作が要求される画像データ用メモリや、画像処理用演算回路などの高機能回路を表示パネルに一体化する際の障害となっている。
【００１４】
図５７（ａ）に示すＴＦＴでは、ゲート絶縁膜２５ａが薄く、且つ電極２６ａと同じ幅で形成されているため、ゲート電極２５ａとソース・ドレイン（高濃度不純物領域２３）との間隔が極めて小さい。ゲート絶縁膜２５ａの側壁部にはエッチング等の工程で不純物や汚染イオン等が付着しており、ゲート電極２５ａとソース・ドレインとの間隔が小さいとリーク電流が発生しやすい。
【００１５】
また、図５７（ａ），（ｂ）に示す低電圧駆動用ＴＦＴと高電圧駆動用ＴＦＴとを同じ基板上に形成する場合、従来は、低電圧駆動用ＴＦＴのゲート絶縁膜２５ａ及びゲート電極２６ａを形成した後、高電圧駆動用ＴＦＴのゲート絶縁膜２５ｂ及びゲート電極２６ｂを形成していた。この場合、ポリシリコン膜２２とゲート絶縁膜２５ｂの界面を清浄化するためにフッ酸を含む溶液でポリシリコン膜２２の表面を処理する。このとき、低電圧駆動用ＴＦＴのゲート絶縁膜２５ａがフッ酸溶液に侵食され、リーク電流がより一層発生しやすくなる。
【００１６】
本発明の目的は、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴを備えた液晶表示装置及び有機ＥＬ表示装置等に適用でき、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴがいずれも良好な特性を有する薄膜トランジスタ装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ装置は、基板上に形成された第１、第２及び第３の半導体膜と、第１及び第２の絶縁膜と、第１、第２及び第３のゲート電極とにより構成される第１，第２及び第３の薄膜トランジスタを有し、前記第１の薄膜トランジスタ形成領域では、前記第１の半導体膜の上に前記第１の絶縁膜が前記第１の半導体膜を被覆するように形成され、前記第１の絶縁膜の上に前記第１のゲート電極が形成され、前記第１の絶縁膜及び前記第１のゲート電極の上に前記第２の絶縁膜が形成され、前記第１の半導体膜にはチャネル領域側の先端が前記第１のゲート電極のエッジの下方に位置する一対の高濃度不純物領域が形成されて前記第１の薄膜トランジスタを構成し、前記第２の薄膜トランジスタ形成領域では、前記第２の半導体膜の上に前記第１及び第２の絶縁膜が前記第２の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第２のゲート電極が形成され、前記第２の半導体膜には、上から見たときに少なくとも一方のチャネル領域側先端部分が前記第２のゲート電極のエッジ部分に重なる一対の高濃度不純物領域が形成されて前記第２の薄膜トランジスタを構成し、前記第３の薄膜トランジスタ形成領域では、前記第３の半導体膜の上に前記第１及び第２の絶縁膜が前記第３の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第３のゲート電極が形成され、前記第３の半導体膜には一対の高濃度不純物領域と、該高濃度不純物領域とチャネル領域との間に配置され、チャネル領域側の先端が前記第３のゲート電極のエッジの下方に位置する一対の低濃度不純物領域が形成されて前記第３の薄膜トランジスタを構成することを特徴とする。
【００１８】
本発明においては、第１の絶縁膜を第１の薄膜トランジスタのゲート絶縁膜とし、第１の絶縁膜と第２の絶縁膜とを積層して第２及び第３の薄膜トランジスタのゲート絶縁膜としている。すなわち、本発明の薄膜トランジスタ装置では、同一基板上に、ゲート絶縁膜が薄い第１の薄膜トランジスタとゲート絶縁膜が厚い第２及び第３の薄膜トランジスタとが形成されている。ゲート絶縁膜が薄い薄膜トランジスタは、例えば５Ｖ以下の低電圧でも高速に動作することができる。また、ゲート絶縁膜が厚いトランジスタは、耐圧が高くなるので、高電圧で駆動することができる。
【００１９】
従って、本発明の薄膜トランジスタ装置のように、ゲート絶縁膜が薄い薄膜トランジスタで構成されて低電圧で高速に動作する回路と、ゲート絶縁膜が厚い薄膜トランジスタで構成されて高電圧で動作する回路とを同一の基板上に設けることにより、液晶表示装置及び有機ＥＬ表示装置などの電子機器の高性能化が達成される。
【００２０】
例えば液晶表示装置の場合、高速動作する論理回路用トランジスタと、高電圧で動作する駆動回路用トランジスタ（高電圧駆動用ＴＦＴ）と、画素毎に配置される画素トランジスタ（画素ＴＦＴ）との３種類の薄膜トランジスタが必要である。
薄膜トランジスタを高速動作させるためには、駆動電圧を低くすることが重要である。前述したように、ゲート絶縁膜を薄くすることにより、駆動電圧を低くすることができる。また、駆動電圧を低くすることにより、ホットエレクトロンが発生しにくくなるので、ＬＤＤ領域やオフセット領域を設ける必要がなくなる。これにより、ゲート電極のエッジのほぼ真下に不純物領域（ソース・ドレイン）のチャネル側エッジを配置することができる。また、ゲート電極に対し不純物領域を自己整合的に形成することが可能になり、素子の微細化が可能になる。更に、ＬＤＤ領域を有していないので、オン特性が向上し、回路の高速化が実現される。更に、駆動回路を低電圧で駆動する薄膜トランジスタで構成することにより、消費電力を低減することができる。
【００２１】
高電圧駆動用ＴＦＴのうちのｎ型ＴＦＴでは、ソース電位がドレイン電位よりも高くなることはなく、ホットエレクトロンが発生する可能性があるのはドレイン側のみである。従って、ｎ型高電圧駆動用ＴＦＴでは、ドレイン側のみにＬＤＤ領域又はオフセット領域を設ければよい。このような構造とすることにより、ＬＤＤ抵抗によるオン特性の低下を最小限に抑えることができる。
【００２２】
また、高電圧駆動用ＴＦＴのうちのｐ型ＴＦＴでは、キャリアがホールであるので、ホットエレクトロンが発生する可能性が少ない。従って、ｐ型高電圧駆動用ＴＦＴでは、ＬＤＤ領域又はオフセット領域を設ける必要がない。
画素ＴＦＴでは、表示信号として正及び負の信号が供給される。従って、画素ＴＦＴでは、ソース側及びドレイン側の両方にＬＤＤ領域又はオフセット領域を設ける必要がある。
【００２３】
本発明に係る薄膜トランジスタ装置の製造方法は、基板上に半導体膜を形成し、この半導体膜をパターニングして、第１、第２及び第３の半導体膜を形成する工程と、前記基板上に前記第１、第２及び第３の半導体膜を被覆する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成し、前記第２及び第３の半導体膜の上方の前記第１の絶縁膜の上に第１及び第２の金属パターンを形成する工程と、前記第１のゲート電極、前記第１及び第２の金属パターンをマスクにして前記第１、第２及び第３の半導体膜に不純物を注入する第１の不純物注入工程と、前記第１及び第２の金属パターンを除去する工程と、前記第１、第２及び第３の半導体膜の上方の前記第１の絶縁膜及び前記第１のゲート電極の上に第２の絶縁膜を形成する工程と、前記第２の半導体膜の上方に、上から見たときに少なくとも一方の側が前記第１の不純物が注入された領域に重なるように第２のゲート電極を形成するとともに、前記第３の半導体膜の上方に、上から見たときに前記第１の不純物が注入された領域との間に隙間が生じるように前記第２の金属パターンよりも狭い幅で第３のゲート電極を形成する工程と、前記第３のゲート電極をマスクにして前記第３の半導体膜に不純物を注入する第２の不純物注入工程とを有することを特徴とする。
【００２４】
本発明においては、第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、第１の薄膜トランジスタのゲート電極（第１のゲート電極）を形成するとともに、第１及び第２の金属パターンを形成する。そして、この第１のゲート電極、第１及び第２の金属パターンをマスクにして第１、第２及び第３の半導体膜に不純物を注入する。これにより、第１、第２及び第３の薄膜トランジスタのソース・ドレインとなる不純物領域が形成される。
【００２５】
その後、第１のゲート電極を残し、第１及び第２の金属パターンを除去する。そして、第１の絶縁膜及び第１のゲート電極上に第２の絶縁膜を形成し、この第２の絶縁膜上に第２及び第３の薄膜トランジスタのゲート電極（第２及び第３のゲート電極）を形成する。
本発明では、第１の薄膜トランジスタのゲート絶縁膜を第１の絶縁膜のみで構成し、第２及び第３の薄膜トランジスタのゲート絶縁膜を第１及び第２の絶縁膜を積層して構成している。従って、ゲート絶縁膜の厚さが異なる薄膜トランジスタを、同一の工程で製造することができる。また、第１の薄膜トランジスタはゲート電極（第１のゲート電極）に対し自己整合的に不純物領域を形成するので、素子の微細化が可能であるともに、ＬＤＤ領域又はオフセット領域を有しないので、オン特性が優れ、オフ電流も低減される。
【００２６】
第２及び第３の薄膜トランジスタ形成領域では、ソース・ドレインとなる不純物領域を形成した後に第２の絶縁膜を形成し、その上にゲート電極（第２及び第３のゲート電極）が形成される。このとき、ゲート電極形成用レジストの幅及び位置を調整することにより、ＬＤＤ領域を設けたり、上から見たときに高濃度不純物領域のチャネル領域側の先端部分がゲート電極のエッジ部分に重なるようにすることができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態の薄膜トランジスタ装置（透過型液晶表示装置）の構成を示すブロック図である。但し、以下の例ではＸＧＡ（１０２４×７６８ピクセル）モードの液晶表示装置について説明する。１個のピクセルはＲ（赤色）、Ｇ（緑色）及びＢ（青色）の３個の画素により構成される。
【００４７】
本実施の形態の液晶表示装置は、制御回路１０１、データドライバ１０２、ゲートドライバ１０３及び表示部１０４により構成されている。この液晶表示装置には、コンピュータ等の外部装置（図示せず）から表示信号ＲＧＢ（Ｒ（赤）信号、Ｇ（緑）信号及びＢ（青）信号）、水平同期信号Ｈsync及び垂直同期信号Ｖsync等の信号が供給され、電源（図示せず）から高電圧（１８Ｖ）ＶH 、低電圧ＶL （３．３Ｖ又は５Ｖ）及び接地電位Ｖgnd が供給される。
【００４８】
表示部１０４には、水平方向に３０７２（１０２４×ＲＧＢ）個、垂直方向に７６８個の画素が配列されている。各画素は、ｎ型ＴＦＴ１０５と、このｎ型ＴＦＴ１０５のソース電極に接続された表示セル（液晶セル）１０６及び蓄積容量１０７とにより構成されている。表示セル１０６は、一対の電極と、それらの電極間の液晶とにより構成される。
【００４９】
また、表示部１０４には、垂直方向に延びる３０７２本のデータバスライン１０８と、水平方向に延びる７６８本のゲートバスライン１０９とが設けられている。水平方向に並ぶ画素の各ＴＦＴ１０５のゲート電極は同一のゲートバスライン１０９に接続され、垂直方向に並ぶ画素の各ＴＦＴ１０５のドレイン電極は同一のデータバスライン１０８に接続されている。
【００５０】
制御回路１０１は、水平同期信号Ｈsync及び垂直同期信号Ｖsyncを入力し、１水平同期期間の開始時にアクティブになるデータスタート信号DSI と，１水平期間を一定の間隔に分割するデータクロックDCLKと、１垂直同期期間の開始時にアクティブになるゲートスタート信号GSI と、１垂直同期期間を一定の間隔に分割するゲートクロックGCLKとを出力する。この制御回路１０１は、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５１】
データドライバ１０２は、シフトレジスタ１０２ａ、レベルシフタ１０２ｂ及びアナログスイッチ１０２ｃにより構成されている。
シフトレジスタ１０２ａは、３０７２個の出力端子を有している。このシフトレジスタ１０２ａはデータスタート信号DSI により初期化され、データクロックDCLKに同期したタイミングで各出力端子から順番に低電圧（３．３Ｖ又は５Ｖ）のアクティブ信号を出力する。このシフトレジスタ１０２ａは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５２】
レベルシフタ１０２ｂは、３０７２個の入力端子と３０７２個の出力端子を備えている。そして、シフトレジスタ１０２ａから出力された低電圧のアクティブ信号を、高電圧（１８Ｖ）に変換して出力する。このレベルシフタ１０２ｂは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴと、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５３】
アナログスイッチ１０２ｃも、３０７２個の入力端子と３０７２個の出力端子とを有している。アナログスイッチ１０２ｃの各出力端子は、それぞれ対応するデータバスライン１０８に接続されている。アナログスイッチ１０２ｃは、レベルシフタ１０２ｂからアクティブ信号を入力すると、アクティブ信号を入力した入力端子に対応する出力端子に表示信号ＲＧＢ（Ｒ信号、Ｇ信号及びＢ信号のいずれか１つ）を出力する。このアナログスイッチ１０２ｃは、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５４】
すなわち、データドライバ１０２は、１水平期間内にデータクロックDCLKに同期したタイミングで、表示部１０４の３０７２本のデータバスライン１０８にＲ信号、Ｇ信号及びＢ信号を順番に出力する。
ゲートドライバ１０３は、シフトレジスタ１０３ａ、レベルシフタ１０３ｂ及び出力バッファ１０３ｃにより構成されている。
【００５５】
シフトレジスタ１０３ａは、７６８個の出力端子を有している。このシフトレジスタ１０３ａはゲートスタート信号GSI により初期化され、ゲートクロックGCLKに同期したタイミングで各出力端子から順番に低電圧（３．３Ｖ又は５Ｖ）の走査信号を出力する。このシフトレジスタ１０３ａは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５６】
レベルシフタ１０３ｂは、７６８個の入力端子と７６８個の出力端子とを備えている。そして、シフトレジスタ１０３ａから入力された低電圧の走査信号を、高電圧（１８Ｖ）に変換して出力する。このレベルシフタ１０３ｂは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴと、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５７】
出力バッファ１０３ｃも、７６８個の入力端子と７６８個の出力端子とを有している。出力バッファ１０３ｃの各出力端子は、それぞれ対応するゲートバスライン１０９に接続されている。出力バッファ１０３ｃは、レベルシフタ１０３ｂから入力された走査信号を、入力端子に対応する出力端子を介してゲートバスライン１０９に供給する。この出力バッファ１０３ｃは、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５８】
すなわち、ゲートドライバ１０３からは、１垂直同期期間内にゲートクロックGCLKに同期したタイミングで、表示部１０４の７６８本のゲートバスライン１０９に走査信号を順番に供給する。
表示部１０４のＴＦＴ１０５は、ゲートバスライン１０９に走査信号が供給されるとオンとなる。このとき、データバスライン１０８に表示信号ＲＧＢ（Ｒ信号、Ｇ信号及びＢ信号のいずれか１つ）が供給されると、表示セル１０６及び蓄積容量１０７に表示信号ＲＧＢが書き込まれる。表示セル１０６では、書き込まれた表示信号ＲＧＢにより液晶分子の傾きが変化し、その結果表示セル１０６の光透過率が変化する。各画素毎に表示セル１０６の光透過率を制御することによって、所望の画像が表示される。
【００５９】
以下、本実施の形態では、表示部１０４内に設けられたＴＦＴを画素ＴＦＴという。また、データドライバ１０２及びゲートドライバ１０３内のＴＦＴのうち高電圧（１８Ｖ）で駆動するＴＦＴを、高電圧駆動用ＴＦＴという。更に、制御回路１０１、データドライバ１０２及びゲートドライバ１０３内のＴＦＴのうち低電圧（３．３Ｖ又は５Ｖ）で駆動するＴＦＴを、低電圧駆動用ＴＦＴという。
【００６０】
図２（ａ）は、低電圧駆動用ＴＦＴの構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されており、この下地絶縁膜１１１の上にＴＦＴの動作層となるポリシリコン膜１１２が形成されている。このポリシリコン膜１１２には、ＴＦＴのソース及びドレインである一対の高濃度不純物領域（オーミックコンタクト領域）１１５がチャネル領域を挟んで形成されている。
【００６１】
下地絶縁膜１１１及びポリシリコン膜１１２の上には、厚さが３０ｎｍのシリコン酸化膜（ＳｉＯ2 ）１１３が形成されている。また、このシリコン酸化膜１１３の上には、ゲート電極１１４が形成されている。低電圧駆動用ＴＦＴでは、高濃度不純物領域１１５のチャネル領域側のエッジが、いずれもゲート電極１１４のエッジのほぼ真下に位置している。
【００６２】
シリコン酸化膜１１３及びゲート電極１１４の上には、厚さが９０ｎｍのシリコン酸化膜１１８と、厚さが３５０ｎｍのシリコン窒化膜（ＳｉＮ）１２１とが積層されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面から高濃度不純物領域１１５に通じるコンタクトホール内に埋め込まれた金属により、高濃度不純物領域１１５に電気的に接続されている。
【００６３】
低電圧駆動用ＴＦＴは、ゲート絶縁膜が厚さ３０ｎｍのシリコン酸化膜１１３のみで構成されており、更にＬＤＤ領域が設けられていないので、低電圧での高速動作が可能である。また、不純物領域１１５がゲート電極１１４に対し自己整合的に形成できるので、素子の微細化が容易である。なお、この低電圧駆動用ＴＦＴにはＬＤＤ領域が設けれていないが、低電圧で駆動するのでホットエレクトロンの発生が少なく、ホットエレクトロンに起因するオン特性の劣化とオフ電流の増大が回避される。
【００６４】
図２（ｂ）は高電圧駆動用ｎ型ＴＦＴの構造を示す断面図、図２（ｃ）は高電圧駆動用ｐ型ＴＦＴの構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されている。この下地絶縁膜１１１の上には、ＴＦＴの動作層となるポリシリコン膜１１２が形成されている。
ｎ型ＴＦＴ形成領域では、ポリシリコン膜１１２に、ＴＦＴのソース及びドレインである一対のｎ型高濃度不純物領域（オーミックコンタクト領域）１１５ｎがチャネル領域を挟んで形成されている。また、ドレインであるｎ型高濃度不純物領域（図２（ｂ）では右側の高濃度不純物領域）１１５ｎのチャネル領域側には、ＬＤＤ領域（ｎ型低濃度不純物領域）１２０が不純物領域１１５ｎに接して形成されている。
【００６５】
一方、ｐ型ＴＦＴ形成領域では、ポリシリコン膜１１２に、ＴＦＴのソース及びドレインである一対のｐ型高濃度不純物領域１１５ｐがチャネル領域を挟んで形成されている。この高電圧駆動用ｐ型ＴＦＴ形成領域では、高電圧駆動用ｎ型ＴＦＴと異なり、ＬＤＤ領域は設けられていない。
下地絶縁膜１１１及びポリシリコン膜１１２の上には、厚さが３０ｎｍのシリコン酸化膜１１３と厚さが９０ｎｍのシリコン酸化膜１１８とが積層して形成されている。そして、シリコン酸化膜１１８の上には、ゲート電極１１９が形成されている。
【００６６】
ｎ型ＴＦＴ形成領域では、上から見たときに、ソース側不純物領域１１５ｎのチャネル領域側の先端部分はゲート電極１１９のエッジ部分に重なっている。また、ゲート電極１１９のドレイン側エッジのほぼ真下に、ＬＤＤ領域１２０のチャネル領域側エッジが配置されている。
一方、ｐ型ＴＦＴ形成領域では、上から見たときに、一対の不純物領域１１５ｐのそれぞれチャネル領域側の先端部分が、ゲート電極１１９のエッジ部分に重なっている。
【００６７】
ゲート電極１１９及びシリコン酸化膜１１８の上には、厚さが３５０ｎｍのシリコン窒化膜１２１が形成されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面から高濃度不純物領域１１５ｎ，１１５ｐに通じるコンタクトホール内に埋め込まれた金属により、高濃度不純物領域１１５ｎ，１１５ｐに電気的に接続されている。
【００６８】
これらの高電圧駆動用ＴＦＴでは、ゲート絶縁膜が１２０ｎｍと厚いシリコン酸化膜（シリコン酸化膜１１３＋シリコン酸化膜１１８）で形成されているので、耐圧が高く、高電圧で駆動することができる。
また、ｎ型ＴＦＴでは、ドレイン側にのみＬＤＤ領域１２０を有し、ソース側にはＬＤＤ領域を有していない。液晶表示装置のレベルシフタ１０２ｂ，１０３ｂ、アナログスイッチ１０２ｃ及び出力バッファ１０３ｃに使用されるｎ型ＴＦＴでは、ソース電圧がドレイン電圧よりも高くなることはなく、ホットエレクトロンはドレイン側に発生しても、ソース側には発生しない。このため、ソース側にＬＤＤ領域を設けなくても、ホットエレクトロンによるトランジスタ特性の劣化はない。
【００６９】
一方、高電圧駆動用ｐ型ＴＦＴ形成領域のポリシリコン膜１１２にはｐ型不純物領域１１５ｐのみが設けられ、ＬＤＤ領域は設けられていない。そして、上から見たときに、これらの不純物領域１１５ｐのチャネル領域側の先端部分は、いずれもゲート電極１１９のエッジ部分に重なっている。ｐ型ＴＦＴの場合は、キャリアが正孔であるのでホットキャリアの発生が殆どなく、ＬＤＤ領域を設けなくてもトランジスタ特性に支障はない。
【００７０】
図２（ｄ）は画素ＴＦＴ（ｎ型）の構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されており、この下地絶縁膜１１１の上にＴＦＴの動作層となるポリシリコン膜１１２が形成されている。このポリシリコン膜１１２にはＴＦＴのソース及びドレインである一対のｎ型高濃度不純物領域（オーミックコンタクト領域）１１５ｎがチャネル領域を挟んで形成されており、これらのｎ型高濃度不純物領域１１５ｎのチャネル側の端部にはＬＤＤ領域１２０がそれぞれｎ型高濃度不純物領域１１５ｎに接して形成されている。
【００７１】
下地絶縁膜１１１及びポリシリコン膜１１２の上には、図２（ｂ），（ｃ）に示す高電圧駆動用ＴＦＴと同様に、厚さが３０ｎｍのシリコン酸化膜１１３と厚さが９０ｎｍのシリコン酸化膜１１８とが積層して形成されている。そして、シリコン酸化膜１１８の上には、ゲート電極１１９が形成されている。
この画素ＴＦＴでは、ゲート電極１１９の両側のエッジのほぼ真下に、ＬＤＤ領域１２０のチャネル領域側エッジが配置されている。
【００７２】
ゲート電極１１９及びシリコン酸化膜１１８の上には、厚さが３５０ｎｍのシリコン窒化膜１２１が形成されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面からｎ型高濃度不純物領域１１５ｎに通じるコンタクトホール内に埋め込まれた金属により、ｎ型高濃度不純物領域１１５ｎに電気的に接続されている。
【００７３】
画素ＴＦＴには、表示信号として正及び負の信号が与えられるので、この図２（ｄ）に示すようにソース及びドレインの両方にＬＤＤ領域１２０を設けないと、ホットエレクトロンによるトランジスタ特性の劣化が発生する。
以下、本実施の形態の液晶表示装置の製造方法について、図３〜図１１を参照して説明する。なお、これらの図３〜図１１において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図、（ｃ）は画素ＴＦＴの形成領域における断面図を示している。
【００７４】
まず、図３（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上に、下地絶縁膜としてシリコン窒化膜１１１ａを約５０ｎｍ、シリコン酸化膜１１１ｂを２００ｎｍの厚さに形成する。続けて、シリコン酸化膜１１１ｂの上にアモルファスシリコン膜１１２ａを約５０ｎｍの厚さに形成する。
次に、アモルファスシリコン膜１１２ａ中の水素を低減するために、４５０℃の温度でアニールする。そして、アモルファスシリコン膜１１２ａにエキシマレーザを照射して、アモルファスシリコン膜１１２ａをポリシリコン膜に変化させる。
【００７５】
次に、ポリシリコン膜の上にフォトレジストを塗布し、選択露光及び現像工程を経て、所定のレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクにして、ポリシリコン膜をドライエッチングし、図４（ａ）〜（ｃ）に示すように、所定の領域にのみポリシリコン膜１１２を残す。その後レジストパターンを除去する。
【００７６】
次に、図５（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上側全面にシリコン酸化膜１１３を３０ｎｍの厚さに成膜する。そして、スパッタ法により、シリコン酸化膜１１３の上にＡｌ−Ｎｄ（アルミニウム−ネオジム：Ｎｄ含有量は２at.%）膜を約３００ｎｍの厚さに成膜する。その後、フォトレジストを使用して、Ａｌ−Ｎｄ膜の上に所定のレジストパターンを形成し、このレジストパターンをマスクにしてＡｌ−Ｎｄ膜をドライエッチングして、低電圧駆動用ＴＦＴのゲート電極１１４と、高電圧駆動用ＴＦＴ及び画素ＴＦＴのソース及びドレイン形成時のマスクとなる金属パターン１１４ｂとを形成する。その後、レジストパターンを除去する。そして、ゲート電極１１４及び金属パターン１１４ｂをマスクとし、加速電圧が２５ｋＶ、注入量が７×１０14ｃｍ-2の条件でポリシリコン膜１１２にＰ（リン）をイオン注入して、ｎ型ＴＦＴのソース及びドレインとなるｎ型不純物領域１１５ｎを形成する。このとき、ｐ型ＴＦＴのポリシリコン膜１１２にもＰ（リン）が注入される。
【００７７】
次に、図６（ａ）〜（ｃ）に示すように、フォトレジストを使用して、ｎ型ＴＦＴ形成領域を覆うレジストパターン１１６を形成する。そして、加速電圧が１５ｋＶ、注入量が２×１０15ｃｍ-2の条件で、ｐ型ＴＦＴ形成領域のポリシリコン膜１１２にＢ（ボロン）をイオン注入し、ｐ型ＴＦＴのソース及びドレインとなるｐ型不純物領域１１５ｐを形成する。これらの領域には、前の工程でＰ（リン）が注入されているが、Ｐ（リン）よりも多量のＢ（ボロン）を注入することにより、ｎ型不純物領域１１５ｎがｐ型不純物領域１１５ｐに変化する。
【００７８】
次に、レジストパターン１１６を除去した後、エキシマレーザでＴＦＴ基板１１０の上側全面を照射し、注入された不純物（Ｐ及びＢ）を電気的に活性化する。
次に、図７（ａ）〜（ｃ）に示すように、フォトレジストを使用して、低電圧駆動用ＴＦＴの形成領域を覆うレジストパターン１１７を形成し、金属パターン１１４ｂをウェットエッチングで除去する。その後、レジストパターン１１７を除去する．
次に、図８（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、シリコン酸化膜１１３及びゲート電極１１４の上にシリコン酸化膜１１８を９０ｎｍの厚さに成膜する。そして、スパッタ法により、シリコン酸化膜１１８の上に厚さが３００ｎｍのＡｌ−Ｎｄ（Ｎｄ含有量が２at.%）膜を成膜する。その後、フォトレジストを使用してＡｌ−Ｎｄ膜の上に所定の形状のレジストパターンを形成する。そして、このレジストパターンをマスクにしてＡｌ−Ｎｄ膜をドライエッチングして、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９を形成する。
【００７９】
このとき、ｎ型高電圧駆動用ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９のエッジ部分とソース側不純物領域１１５ｎのチャネル領域側の先端部分とが重なり、ゲート電極１１９とドレイン側不純物領域１１５ｎとの間にはＬＤＤ領域１２０となる空間が設けられるようにする。また、ｐ型高電圧駆動用ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９のエッジ部分とソース側及びドレイン側の不純物領域１１５ｐのチャネル領域側先端部分とが重なるようにする。（図８（ｂ）参照）
更に、画素ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９とソース側及びドレイン側の不純物領域１１５ｎとの間にはＬＤＤ領域１２０となる空間が設けられるようにする。（図８（ｃ）参照）
なお、表示部１０４では、ゲート電極１１９の形成と同時に、ゲートバスライン１０９及び蓄積容量バスライン（蓄積容量１０７の電極）を形成する。
【００８０】
次に、レジストパターンを除去した後、加速電圧が７０ｋＶ、注入量が２×１０13ｃｍ-2の条件で、基板全面にわたってＰ（リン）をイオン注入し、ｎ型高電圧駆動用ＴＦＴのドレイン側不純物領域１１５ｎの隣にＬＤＤ領域１２０を形成するとともに、画素ＴＦＴのソース側及びドレイン側の不純物領域１１５ｎの隣にもＬＤＤ領域１２０を形成する。このとき、ｐ型ＴＦＴの不純物領域１１５ｐにもＰ（リン）が注入されるが、先に注入されたＢ（ボロン）に比べて注入量が少ないので、導電型は変化しない。その後、４００℃の温度でアニールして、注入されたＰ（リン）を電気的に活性化する。
【００８１】
次に、図９（ａ）〜（ｃ）に示すように、プラズマＣＶＤにより、シリコン酸化膜１１８及びゲート電極１１９の上にシリコン窒化膜１２１を３５０ｎｍの厚さに形成する。その後、４００℃の温度でアニールして、ＬＤＤ領域１２０に注入されたＰ（リン）を電気的に活性化するとともに、シリコン窒化膜１２１中の水素により、チャネル領域とゲート酸化膜との界面などにある欠陥を水素化し、ＴＦＴ特性を改善する。
【００８２】
次に、フォトレジストを使用して、シリコン窒化膜１２１上にコンタクトホール形成用開口部を有するレジスト膜を形成する。そして、このレジスト膜をマスクにしてシリコン窒化膜１２１、シリコン酸化膜１１８，１１３をドライエッチングして、各ＴＦＴの不純物領域１１５ｎ，１１５ｐに通じるコンタクトホールを形成する。
【００８３】
続いて、スパッタ法により、基板１１０の上側全面に、Ｔｉを１００ｎｍ、Ａｌを２００ｎｍ、Ｔｉを５０ｎｍの厚さに順次堆積し、これらの金属でコンタクトホールを埋め込むとともに、シリコン窒化膜１２１上に金属膜を形成する。その後、フォトリソグラフィによりマスクパターンを形成し、金属膜をドライエッチングして、図１０（ａ）〜（ｃ）に示すように、ＴＦＴのソース及びドレインに電気的に接続した電極（ソース電極及びドレイン電極）１２２を形成する。
【００８４】
なお、表示部１０４では、電極１２２の形成と同時に、データバスライン１０８を形成する。また、制御回路１０１、データドライバ１０２及びゲートドライバ１０３の形成領域では、電極１２２の形成と同時に、所定の配線パターンを形成する。
次に、図１１（ａ）〜（ｃ）に示すように、感光性樹脂を塗布して厚さが３．０μｍの樹脂膜１２３を形成する。そして、この樹脂膜１２３の所定領域に、配線１２２に連絡するコンタクトホールを形成する。その後、スパッタ法により、基板１１０の上側全面に厚さが７０ｎｍのＩＴＯ（indium-tin oxide：インジウム酸化スズ）膜を成膜した後、通常のフォトリソグラフ工程によりＩＴＯ膜をパターニングして、画素ＴＦＴのソース側不純物領域１１５ｎに電気的に接続した画素電極１２４を形成する。その後、ガラス基板１１０の上側全面に、液晶分子の初期状態（電圧無印加時）の配向方向を決める配向膜（図示せず）を形成する。
【００８５】
このようにして、液晶表示装置のＴＦＴ基板が完成する。
液晶表示装置の対向基板は、公知の方法で形成する。すなわち、ガラス基板上に、例えばＣｒ（クロム）により、画素間の領域を遮光するためのブラックマトリクスを形成する。また、ガラス基板上に赤色、緑色及び青色のカラーフィルタを形成し、各画素毎に赤色、緑色及び青色のいずれか１色のカラーフィルタを配置する。その後、ガラス基板の上側全面にＩＴＯからなる透明電極を形成し、透明電極の上に配向膜を形成する。
【００８６】
このようにして製造されたＴＦＴ基板と対向基板とを貼合わせ、両者の間に液晶を封入して液晶パネルとする。この液晶パネルの両面に偏光板を配置し、裏面側にバックライトを配置すると、液晶表示装置が完成する。
本実施の形態によれば、ゲート絶縁膜が薄く低電圧での高速動作が可能な低電圧駆動用ＴＦＴと、ゲート絶縁膜が厚くホットエレクトロンによる特性劣化が少ない高電圧駆動用ＴＦＴ及び画素ＴＦＴとを同一の工程で製造することができる。これにより、駆動回路一体型液晶表示装置の性能が向上し、製造コストが低減される。また、低電圧駆動用ＴＦＴの不純物領域（ソース・ドレイン）１１５ｎ，１１５ｐは、ゲート電極１１４に対し自己整合で形成するので、低電圧駆動用ＴＦＴの微細化及び高速化が図れる。
【００８７】
なお、上記の実施の形態において、画素毎に樹脂膜１２３の色を赤色、緑色及び青色のいずれか１色とし、対向基板側にカラーフィルタを設けない構造としてもよい。また、ガラス基板１１０上に、画像の補正や記憶等を行う回路（補正回路、加算回路、減算回路及びメモリ等）を形成してもよい。
また、上記の実施の形態では、ｎ型高電圧駆動用ＴＦＴのドレイン側並びに画素ＴＦＴのソース及びドレイン側にＬＤＤ領域１２０を設けた場合について説明したが、この部分に不純物を導入しないでオフセット領域としてもよい。
【００８８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施の形態は、反射型液晶表示装置に本発明を適用した例を示す。本実施の形態の反射型液晶表示装置は、液晶セルの構造が異なることを除けば基本的に第１の実施の形態で説明した液晶表示装置と同様の構造を有するので、本実施の形態においても図１を参照して説明する。
【００８９】
図１２，図１３は本実施の形態の液晶表示装置の製造方法を示す断面図、図１４（ａ）は本実施の形態の液晶表示装置のデータバスライン１０８とゲートバスライン１０９との交差部を示す平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ線による断面図である。また、図１２，図１３において、（ａ）は低電圧駆動用ＴＦＴ形成部の断面図、（ｂ）は高電圧駆動用ＴＦＴ形成部の断面図、（ｃ）が画素ＴＦＴ形成部の断面図である。
【００９０】
本実施の形態では、図７に示す工程までは基本的に第１の実施の形態と同様にして、低電圧駆動用ＴＦＴのゲート電極１１４及び不純物領域１１５ｎ，１１５ｐを形成する。
但し、低電圧駆動用ＴＦＴのゲート電極１１４の形成と同時に、表示部１０４のゲートバスライン１０９とデータバスライン１０８とが交差する部分のシリコン酸化膜１１３上に、図１４（ａ）に平面図、図１４（ｂ）に断面図を示すように、繋ぎ配線１１４ｃを形成しておく。この場合、低電圧駆動用ＴＦＴのゲート電極１１４及び繋ぎ配線１１４ｃの厚さは、１５０ｎｍ程度に薄くすることが好ましい。また、図６，図７に示す工程でマスクパターン１１４ｂを除去する際には、繋ぎ配線１１４ｃもレジストパターン１１７で被覆しておく。
【００９１】
図７に示す工程を終えた後、レジストパターン１１７を除去する。そして、図１２（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上側全面に厚さが９０ｎｍのシリコン酸化膜１１８を形成する。その後、このシリコン酸化膜１１８上にフォトレジスト膜（図示せず）を形成し、選択露光及び現像処理を施して、コンタクトホール形成用開口部を形成する。そして、この開口部を介してシリコン酸化膜１１８，１１３をドライエッチングし、シリコン酸化膜１１８の上面から不純物領域１１５ｎ，１１５ｐ及び繋ぎ配線１１４ｃにそれぞれ到達するコンタクトホール１１８ａを形成する。その後、レジスト膜を除去する。
【００９２】
次に、スパッタ法により、基板１１０の上側全面にＴｉを１００ｎｍ、Ａｌ−Ｎｄ（Ｎｄ含有量が２at.%）を２００ｎｍの厚さに堆積させて、コンタクトホールをこれらの金属で埋め込むとともに、シリコン酸化膜１１８の上に２層構造の金属膜を形成する。
次いで、金属膜の上にフォトレジスト膜を形成し、選択露光及び現像処理を行って、所定の形状のレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクにして金属膜をドライエッチングし、図１３（ａ）〜（ｃ）に示すように、電極（ソース電極及びドレイン電極）１３０を形成する。このとき、制御回路１０１、データドライバ１０２及びゲートドライバ１０３の形成領域では、所定の配線パターンを形成する。また、表示部１０４では、データバスライン１０８、ゲートバスライン１０９及び反射電極１３１を形成する。図１４（ａ）に示すようにゲートバスライン１０９はデータバスライン１０８との交差部で分断されるが、コンタクトホール１１８ａ内の金属と繋ぎ配線１１４ｃとを介して、これらのゲートバスライン１０９は電気的に接続される。
【００９３】
次に、レジストパターンを除去した後、基板１１０の上側から全体に、加速電圧が７０ｋＶ、注入量が２×１０13ｃｍ-2の条件でＰ（リン）をイオン注入し、ｎ型高電圧駆動用ＴＦＴ及び画素ＴＦＴのＬＤＤ領域１２０を形成する。ｎ型高電圧駆動用ＴＦＴでは、ＬＤＤ領域１２０をドレイン側にのみ形成し、画素ＴＦＴではソース側及びドレイン側の両方にＬＤＤ領域１２０を形成する。この工程ではｐ型ＴＦＴの不純物領域１１５ｐにもＰ（リン）が注入されるが、Ｂ（ボロン）に比べて注入量が少ないので、導電型は変化しない。
【００９４】
その後、４００℃の温度でアニールして、注入されたＰ（リン）を電気的に活性化する。このアニール工程の雰囲気を水素とすることにより、チャネルとゲート絶縁膜との界面などにある欠陥の水素化を同時に行うことができる。
このようにして、反射型液晶表示装置を形成することができる。。
第１の実施の形態の液晶表示装置では、低電圧駆動用ＴＦＴのゲート電極１１４が形成された第１の配線層と、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９が形成された第２の配線層と、配線１２２が形成された第３の配線層との３つの配線層を有している。一方、本実施の形態では、２つの配線層で低電圧駆動用ＴＦＴのゲート電極１１４、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９及び電極１３０を形成する。従って、第１の実施の形態に比べて製造工程数が少ないという利点がある。
【００９５】
図１３（ａ）〜（ｃ）に示すような低電圧駆動用ＴＦＴ、高電圧駆動用ＴＦＴ及び画素ＴＦＴを有する反射型液晶表示装置の場合、６枚のマスク（６回のフォトリソグラフィ工程）で製造することができる。
（第１及び第２の実施の形態の変形例）
第１及び第２の実施の形態では、蓄積容量１０７を、蓄積容量バスライン、画素電極及びそれらの間のシリコン酸化膜で構成しているものとした。しかし、図１５に示すように、画素ＴＦＴのポリシリコン膜１１２を、画素中央部近傍まで延び出して形成し、このポリシリコン膜１１２と、その上のシリコン酸化膜１１３及び蓄積容量バスライン１４１とにより蓄積容量を形成してもよい。微小な面積で大きな容量を確保するために、図１６に示すように、蓄積容量バスライン１４２の上に、シリコン酸化膜１１８を挟んで容量電極１４３を形成し、この容量電極１４３をシリコン窒化膜１２１上の配線１４４を介して画素ＴＦＴのソース電極１２２と接続してもよい。
【００９６】
また、第２の実施の形態の液晶表示装置の場合は、図１７に示すように、画素ＴＦＴのポリシリコン膜１１２を、画素中央部近傍まで延び出して形成し、このポリシリコン膜１１２とその上のシリコン酸化膜１１３及び蓄積容量バスライン１４２とにより蓄積容量を形成してもよい。
（第３の実施の形態）
以下、本発明の第３の実施の形態について説明する。
【００９７】
図１８（ａ）は本発明の第３の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図１８（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。なお、以下の実施の形態では、画素ＴＦＴを高電圧駆動用ＴＦＴと同じ構造としている。
ガラス基板２０１上には、下地絶縁膜（バッファ層）２０２が形成されており、下地絶縁膜２０２の上にはＴＦＴの動作層となるポリシリコン膜２０３が所定のパターンで形成されている。このポリシリコン膜２０３には、ソース・ドレインとなる一対の高濃度不純物領域２０３ａが、チャネル領域を挟んで形成されている。また、高電圧駆動用ＴＦＴ形成領域では、高濃度不純物領域２０３ａのチャネル領域側の端部に、それぞれＬＤＤ領域（低濃度不純物領域）２０３ｂが形成されている。
【００９８】
高電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜２０３のチャネル領域及びＬＤＤ領域２０３ｂの上に、シリコン酸化膜（ＳｉＯ2 ）２０４が約１００ｎｍの厚さに形成されている。また、下地絶縁膜２０２、ポリシリコン膜２０３及びシリコン酸化膜２０４の上には、シリコン酸化膜２０５が約３０ｎｍの厚さに形成されている。このシリコン酸化膜２０５の上に、低電圧駆動用ＴＦＴのゲート電極２０６ａ及び高電圧駆動用ＴＦＴのゲート電極２０６ｂがそれぞれ形成されている。
【００９９】
シリコン酸化膜２０５及びゲート電極２０６ａ，２０６ｂの上には、層間絶縁膜として、シリコン酸化膜２０８が形成されている。このシリコン酸化膜２０８には不純物領域２０３ａに通じるコンタクトホールが形成され、シリコン酸化膜２０８の上にはコンタクトホールを介して不純物領域２０３ａに電気的に接続された電極（ソース電極及びドレイン電極）２０９が形成されている。
【０１００】
この図１８（ａ），（ｂ）に示すように、本実施の形態では、ポリシリコン膜２０３全体がシリコン酸化膜２０５又はシリコン酸化膜２０４に覆われていること、低電圧駆動用ＴＦＴではゲート絶縁膜がシリコン酸化膜２０５の一層からなり、高電圧駆動用ＴＦＴではゲート絶縁膜がシリコン酸化膜２０４，２０５の２層からなること、低電圧駆動用ＴＦＴにはＬＤＤ領域がなく、高電圧駆動用ＴＦＴにはＬＤＤ領域２０３ｂが設けられていることを特徴としている。
【０１０１】
すなわち、ゲート電極２０６ａと高濃度不純物領域２０３ａとの間がシリコン酸化膜２０５により確実に分離されているので、リーク電流の発生が防止される。また、低電圧駆動用ＴＦＴではゲート絶縁膜をシリコン酸化膜２０５の１層のみで構成し、高電圧駆動用ＴＦＴではゲート絶縁膜をシリコン酸化膜２０４，２０５の２層構造としている。厚さが異なる２種類のゲート絶縁膜を形成する場合、厚いゲート絶縁膜を形成し、このゲート絶縁膜の一部をエッチバックして薄いゲート絶縁膜を形成することが考えられる。しかし、この方法ではエッチバック量の制御が難しいという難点がある。本実施の形態のように、薄いゲート絶縁膜を１層のシリコン酸化膜２０５のみで構成し、厚い絶縁膜を２層のシリコン酸化膜２０４，２０５の積層体で構成するほうが、厚さの制御が容易である。
【０１０２】
本実施の形態において、低電圧駆動用ＴＦＴでは、ゲート絶縁膜が薄く且つＬＤＤ領域を有していないので、低電圧でも高速動作が可能である。また、高電圧駆動用ＴＦＴでは、ゲート絶縁膜が厚く且つＬＤＤ領域２０３ｂを有しているので、耐圧が高く、高電圧で駆動してもホットキャリアによる特性劣化が回避される。
【０１０３】
以下、本実施の形態の液晶表示装置の製造方法について、図１９〜図２３を参照して説明する。これらの図１９〜図２３において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図を示している。
まず、図１９（ａ），（ｂ）に示すように、ガラス基板２０１の上に、下地絶縁膜として、厚さが約４０ｎｍのシリコン窒化膜２０２ａと厚さが約２０ｎｍのシリコン酸化膜２０２ｂとを順次形成する。
【０１０４】
次に、ＣＶＤ法により、シリコン酸化膜２０２ｂの上に厚さが５０ｎｍのアモルファスシリコン膜を形成する。その後、アモルファスシリコン膜の全面にエキシマレーザを照射して、アモルファスシリコン膜をポリシリコン膜に変化させ、このポリシリコン膜をフォトリソグラフィ技術を使用してパターニングする。このようにして、図１９（ａ），（ｂ）に示すように、下地絶縁膜（シリコン酸化膜２０２ｂ）の上にＴＦＴの動作層となるポリシリコン膜２０３を形成する。
【０１０５】
次に、ＣＶＤ法により、基板２０１の上側全面にシリコン酸化物を約１００ｎｍの厚さに堆積させて、シリコン酸化膜を形成する。その後、このシリコン酸化膜をフォトリソグラフィ技術を使用してパターニングする。このようにして、図２０（ａ），（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３のチャネル領域となる領域上にシリコン酸化膜２０４を形成する。
【０１０６】
通常、シリコン酸化膜のパターニングは、ＣＨＦ3 ガスを用いたドライエッチングで行う。このとき、下地絶縁膜であるシリコン酸化膜２０２ｂもエッチングされるが、基板２０１はシリコン窒化膜２０２ａにより保護される。また、このドライエッチング時に、レジストとＣＨＦ3 ガスとによる反応生成物等により、ポリシリコン膜２０３の表面に汚染層が生成される。この汚染層を除去又は酸化するために、酸素を含むガス雰囲気中でプラズマ処理する。その後、フッ酸を含む溶液でポリシリコン膜２０３を処理して、ポリシリコン膜２０３の表面の酸化層を除去する。
【０１０７】
次に、図２１（ａ），（ｂ）に示すように、ＣＶＤ法により、基板２０１の上側全面にシリコン酸化膜２０５を約３０ｎｍの厚さに形成し、このシリコン酸化膜２０５により、シリコン窒化膜２０２ａ、ポリシリコン膜２０３及びシリコン酸化膜２０４を被覆する。その後、スパッタ法により、シリコン酸化膜２０５の上に、Ｃｒ（クロム）からなる金属膜を約４００ｎｍの厚さに形成した後、この金属膜をパターニングしてゲート電極２０６ａ，２０６ｂを形成する。この場合、図２１（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域では、ゲート電極２０６ｂの幅がシリコン酸化膜２０４の幅よりも小さく、且つ上から見たときにシリコン酸化膜２０４のエッジとゲート電極２０６ｂのエッジとの間にＬＤＤ領域に相当する間隔が設けられるようにマスクを位置決めする必要がある。なお、ゲート電極２０６ａ，２０６ｂの材料はＣｒに限定されるものではなく、他の導電材料を使用してもよい。
【０１０８】
次に、図２２（ａ），（ｂ）に示すように、ゲート電極２０６ａ，２０６ｂ及びシリコン酸化膜２０４をマスクとし、例えば加速エネルギーが３０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件で低電圧駆動用ＴＦＴ形成領域及び高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３にＰ（リン）をイオン注入して、ソース・ドレインとなる高濃度不純物領域２０３ａを形成する。その後、続けて、例えば加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件で高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３にＰ（リン）をイオン注入して、ＬＤＤ領域（低濃度不純物領域）２０３ｂを形成する。
【０１０９】
なお、ここでは説明を省略したが、ドライバ等の周辺回路は通常ＣＭＯＳ構成なので、ｎ型ＴＦＴのソース・ドレインを形成するときにはｐ型ＴＦＴ形成領域をフォトレジスト等のマスクで覆った後、上記のようにリン等の不純物をポリシリコン膜２０３にイオン注入する。また、ｐ型ＴＦＴのソース・ドレインを形成するときにはｎ型ＴＦＴ形成領域をマスクで覆った後、ｐ型ＴＦＴ形成領域のポリシリコン膜にＢ（ボロン）等の不純物をイオン注入する。
【０１１０】
次に、図２３（ａ），（ｂ）に示すように、ＣＶＤ法により、基板２０１の上側全面に、層間絶縁膜としてシリコン酸化膜２０８を約３００ｎｍの厚さに形成する。その後、フォトリソグラフィ技術を使用して、シリコン酸化膜２０８に、高濃度不純物領域２０３ａに通じるコンタクトホールを形成する。次いで、基板２０１の上側全面にモリブデン（Ｍｏ）等の金属を堆積させて、シリコン酸化膜２０８の上に厚さが約３００ｎｍの金属膜を形成する。そして、この金属膜をパターニングし、コンタクトホールを介して高濃度不純物領域２０３ａに電気的に接続した電極２０９を形成する。このようにして、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴが完成する。
【０１１１】
なお、上記の方法では、ゲート絶縁膜及び層間絶縁膜をいずれもシリコン酸化膜により形成するものとしたが、ゲート絶縁膜及び層間絶縁膜を他の絶縁材料により形成してもよい。また、基板２０１の材料はガラスに限定されるものではなく、プラスチックやその他の透明材料により形成された板材を用いることができる。
【０１１２】
以下，本発明の効果について説明する。
従来技術の図５７（ａ）に示す低電圧駆動用ＴＦＴでは、ゲート絶縁膜を例えば３０ｎｍ程度に薄くすることで、低電圧での高速動作を可能としている。この場合、図５７（ａ）に示すように、ゲート絶縁膜の幅とゲート電極の幅とが同じであると、パターニング等の工程でゲート絶縁膜の側部に不可避的に残留したわずかな不純物や汚染イオンのために、リーク電流が発生しやすくなる。また、低電圧駆動用ＴＦＴのゲート電極を形成した後、高電圧駆動用ＴＦＴのゲート絶縁膜を形成する場合、半導体膜とゲート絶縁膜との界面を清浄にするために、通常フッ酸を含む液で処理する。ところが、既に形成したゲート絶縁膜がシリコン酸化膜の場合、その側部がフッ酸に侵食されてしまい、リーク電流がより一層発生しやすくなったり、チャネルとソース・ドレインとの間にオフセット構造ができる。なお、高電圧駆動用ＴＦＴでは、図５７（ｂ）に示すように、ＬＤＤ層の分だけ（例えば１μｍ）ゲート絶縁膜の側部とゲート電極とが離れ、且つ、ゲート絶縁膜の厚さが厚いため、リーク電流の可能性が低い。
【０１１３】
本実施の形態では、ＴＦＴのソース・ドレインである高濃度不純物領域の上にもゲート絶縁膜（シリコン酸化膜２０５）が形成されているので、このゲート絶縁膜によりゲート電極２０６ａと高濃度不純物領域２０３ａとの間を確実に分離することができる。
また、本実施の形態では、厚く形成したシリコン酸化膜２０４を介してポリシリコン膜に不純物をイオンを注入することでＬＤＤ領域を形成するので、図５７（ａ），（ｂ）に示す薄膜トランジスタ装置に比べて、マスク工程を簡略化することができる。
【０１１４】
上記第３の実施の形態では、ゲート絶縁膜を構成する絶縁膜２０４，２０５をいずれもシリコン酸化物（ＳｉＯ2 ）で形成する場合のように、２つの絶縁膜の相互のエッチング比がとれない場合に有効である。
一方の絶縁膜をシリコン酸化物（ＳｉＯ2 ）で形成し、他方の絶縁膜をシリコン窒化物（ＳｉＮ）で形成することも考えられる。例えば、ポリシリコン膜２０３を形成した後、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜の上にのみ厚さが１００ｎｍのシリコン窒化膜を形成する。その後、基板２０１の上側沿面にシリコン酸化膜を３０ｎｍの厚さ形成する。このようにしても、低電圧駆動用ＴＦＴ形成領域にシリコン酸化膜のみからなる薄いゲート絶縁膜を形成し、高電圧駆動用ＴＦＴ形成領域にシリコン窒化膜とシリコン酸化膜との２層構造の厚いゲート絶縁膜を形成することができる。
【０１１５】
しかし、シリコン酸化膜と、それ以外の絶縁膜とは界面準位を形成して、ＴＦＴの信頼性を低下させるおそれがあるので、上記第３の実施の形態で説明したように、ゲート絶縁膜を構成する２つの絶縁膜はいずれもシリコン酸化物であることが好ましい。
また、エッチバックにより薄いゲート絶縁膜と厚いゲート絶縁膜とを形成してもよい。すなわち、図１９に示すようにポリシリコン膜２０３を形成した後、基板２０１の上側全面に絶縁膜を１３０ｎｍの厚さに形成し、その上にレジストパターンを形成する。そして、絶縁膜を１００ｎｍの厚さだけエッチバックすることによって、図２４に示すように、低電圧駆動用ＴＦＴ形成領域では薄く、高電圧駆動用ＴＦＴ形成領域では厚いゲート絶縁膜２１０を形成することができる。
【０１１６】
本実施の形態では、図２０に示す工程で、フッ酸を含む溶液で処理することによってポリシリコン膜２０３の表面の酸化層を除去する際に、シリコン酸化膜２０４の上部及び側部がエッチングされる。従って、シリコン酸化膜２０４は、予め所望のサイズよりも若干大きめに形成することが好ましい。なお、フッ酸を含む溶液でポリシリコン膜２０３の表面を処理した後にソース・ドレインとなる高濃度不純物領域を形成するので、この工程でシリコン酸化膜２０４がエッチングされても、チャネル領域とソース・ドレインとの間にオフセット領域が形成されることはない。
【０１１７】
更に、本実施の形態では、下地絶縁膜をシリコン窒化膜２０２ａとシリコン酸化膜２０２ｂとの２層構造にしている。上述したようにシリコン酸化膜２０４を形成する際には下地絶縁膜のシリコン酸化膜２０２ｂがエッチングされるが、シリコン酸化膜２０２ｂの厚さは約２０ｎｍと薄いので、ポリシリコン膜２０３のエッジ部分でシリコン酸化膜（ゲート絶縁膜）２０５の被覆性が損なわれることはない。
【０１１８】
（第４の実施の形態）
図２５（ａ）は本発明の第４の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図２５（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。本実施の形態においても、画素ＴＦＴを高電圧駆動用ＴＦＴと同じ構造としている。
【０１１９】
まず、低電圧駆動用ＴＦＴの構造について説明する。図２５（ａ）に示すように、ガラス基板２２１上には、下地絶縁膜（バッファ層）２２２が形成されており、下地絶縁膜２２２の上にはポリシリコン膜２２３が選択的に形成されている。このポリシリコン膜２２３には、ソース・ドレインとなる一対の高濃度不純物領域２２３ａと、高濃度不純物領域２２３ａのチャネル領域側の端部に配置された一対の擬似ＬＤＤ領域２２３ｃとが設けられている。擬似ＬＤＤ領域２２３ｃは、後述する高電圧駆動用ＴＦＴのＬＤＤ領域２２３ｂとは異なり、高濃度不純物領域２２３ａとほぼ同じ濃度で不純物が注入されている。
【０１２０】
ポリシリコン膜２２３のチャネル領域及び擬似ＬＤＤ領域２２３ｃの上には、ゲート絶縁膜として、厚さが３０ｎｍのシリコン酸化膜２２５が形成されている。また、シリコン酸化膜２２５の上には、ゲート電極２２６ａが形成されている。上から見たときに、擬似ＬＤＤ領域２２３ｃのチャネル領域側のエッジは、ゲート電極２２６ａのエッジとほぼ同じ位置にある。
【０１２１】
下地絶縁膜２２２、ポリシリコン膜２２３、シリコン酸化膜２２５及びゲート電極２２６ａの上には、層間絶縁膜としてシリコン窒化膜２２８が形成されている。このシリコン窒化膜２２８の上には電極（ソース電極及びドレイン電極）２２９が形成されており、これらの電極２２９はシリコン窒化膜２２８に形成されたコンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続されている。
【０１２２】
次に、高電圧駆動用ＴＦＴの構成について説明する。図２５（ｂ）に示すように、ガラス基板２２１上には下地絶縁膜２２２が形成されており、下地絶縁膜２２２の上にはポリシリコン膜２２３が選択的に形成されている。このポリシリコン膜２２３には、ソース・ドレインとなる一対の高濃度不純物領域２２３ａと、高濃度不純物領域２２３ａのチャネル領域側の端部に配置された一対のＬＤＤ領域（低濃度不純物領域）２２３ｂとが設けられている。
【０１２３】
ポリシリコン膜２２３のチャネル領域及びＬＤＤ領域２２３ｂの上には、厚さが１００ｎｍのシリコン酸化膜２２４と、厚さが３０ｎｍのシリコン酸化膜２２５とが積層されている。これらのシリコン酸化膜２２４，２２５により、高電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。シリコン酸化膜２２５の上には、ゲート電極２２６ｂが形成されている。上から見たときに、ＬＤＤ領域２２３ｂのチャネル領域側のエッジは、ゲート電極２２６ｂのエッジとほぼ同じ位置にある。
【０１２４】
下地絶縁膜２２２、ポリシリコン膜２２３、シリコン酸化膜２２５及びゲート電極２２６ｂの上には、層間絶縁膜としてシリコン窒化膜２２８が形成されている。このシリコン窒化膜２２８の上には電極（ソース電極及びドレイン電極）２２９が形成されており、これらの電極２２９はシリコン窒化膜２２８に形成されたコンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続されている。
【０１２５】
以下、本実施の形態の液晶表示装置の製造方法について、図２６〜図３０を参照して説明する。これらの図２６〜図３０において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図を示している。
まず、図２６（ａ），（ｂ）に示すように、ガラス基板２２１上に、下地絶縁膜として、厚さが４０ｎｍのシリコン窒化膜２２２ａと、厚さが約２０ｎｍのシリコン酸化膜２２２ｂとを順次形成する。
【０１２６】
次に、ＣＶＤ法により、下地絶縁膜の上にアモルファスシリコン膜を約５０ｎｍの厚さに形成する。そして、アモルファスシリコン膜にエキシマレーザを照射して、ポリシリコン膜に変化させる。次に、フォトリソグラフィ技術を使用してポリシリコン膜をパターニングする。このようにして、所定の領域の下地絶縁膜（シリコン酸化膜２２ｂ）上にポリシリコン膜２２３を形成する。
【０１２７】
次に、ＣＶＤ法により、基板２２１の上側全面に厚さが約１００ｎｍのシリコン酸化膜（ＳｉＯ2 ）を形成する。その後、フォトリソグラフィ技術を使用して、このシリコン酸化膜をパターニングする。このようにして、図２６（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３を覆うシリコン酸化膜２２４を形成する。
【０１２８】
このシリコン酸化膜２２４の形成工程において、下地絶縁膜のシリコン酸化膜２２２ｂも必然的にエッチングされて、シリコン窒化膜２２２ａが露出する。このシリコン酸化膜２２４のパターニングはＣＨＦ3 ガスを用いたドライエッチングで行う。その後、酸素を含むガス雰囲気中でプラズマ処理して、エッチング時のレジストとＣＨＦ3 ガスによる反応生成物等のポリシリコン膜２２３の表面の汚染層を除去又は酸化を行う。更に、ポリシリコン膜２２３を、フッ酸を含む溶液で処理することで、ポリシリコン膜２２３の表面の酸化層を除去する。
【０１２９】
次に、図２７（ａ），（ｂ）に示すように、基板２２１の上側全面にシリコン酸化膜２２５を約３０ｎｍの厚さに形成し、このシリコン酸化膜２２５の上にＣｒ等の金属からなる金属膜２２６を約４００ｎｍの厚さに形成する。そして、フォトレジストを使用し、金属膜２２６の上に、ゲート電極形成用レジストパターン２２７ａ、２２７ｂを形成する。
【０１３０】
次に、図２８（ａ），（ｂ）に示すように、金属膜２２６をエッチングしてゲート電極２２６ａ，２２６ｂを形成する。このとき、エッチング時間を調整して、ゲート電極２２６ａ，２２６ｂの幅がレジストパターン２２７ａ、２２７ｂの幅よりも２μｍ程度狭くなるようにサイドエッチングを行う。続けて、プラズマ中でシリコン酸化膜２２５，２２４を異方性エッチングして，レジストパターン２２７ａ，２２７ｂの下方にのみシリコン酸化膜２２５，２２４を残し、他の領域のシリコン酸化膜２２５，２２４を除去する。その後、レジストパターン２２７ａ，２２７ｂを除去する。このようにして、ゲート絶縁膜（絶縁膜２２４，２２５）と、ゲート絶縁膜よりも幅が狭いゲート電極２２６ａ，２２６ｂとを形成することができる。
【０１３１】
次に、図２９（ａ），（ｂ）に示すように、ゲート電極２２６ａ，２２６ｂ及びゲート絶縁膜２２４，２２５をマスクとして、加速エネルギーが１０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件でポリシリコン膜２２３にＰ（リン）をイオン注入し、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのソース・ドレインとなる高濃度不純物領域２２３ａを形成する。
【０１３２】
続けて、加速エネルギーが３０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件で、シリコン酸化膜２２５を介して低電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３にＰ（リン）をイオン注入し、擬似ＬＤＤ領域２２３ｃを形成する。
更に、加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件で、シリコン酸化膜２２５，２２４を介して高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３にＰ（リン）をイオン注入し、ＬＤＤ領域（低濃度不純物領域）２２３ｂを形成する。このように、本実施の形態では、ゲート絶縁膜の有無、及びゲート絶縁膜の厚さに応じて不純物の加速エネルギーを調整し、高濃度不純物領域２２３ａ、低電圧駆動用ＴＦＴの擬似ＬＤＤ領域２２３ｃ及び高電圧駆動用ＴＦＴのＬＤＤ領域２２３ｂを形成する。
【０１３３】
次いで、図３０（ａ），（ｂ）に示すように、基板２２１の上側全面に、層間絶縁膜として、厚さが３００ｎｍのシリコン窒化膜２２８を形成する。そして、このシリコン窒化膜２２８に、高濃度不純物領域２２３ａに通じるコンタクトホールを形成する。その後、基板２２１の上側全面にＭｏ等の金属を堆積させて厚さが３００ｎｍの金属膜を形成し、この金属膜をパターニングすることにより、コンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続された電極２２９を形成する。
【０１３４】
このようにして、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴを備えた液晶表示装置が完成する。なお、上記の例ではｎ型ＴＦＴの製造方法について説明したが、ｐ型ＴＦＴを形成するときにはｎ型ＴＦＴ形成領域をレジストでマスクし、ポリシリコン膜２２３にＢ（ボロン）等の不純物を注入すればよい。
本実施の形態においても、ゲート電極とゲート絶縁膜の側部との距離が離れているので、第３の実施の形態と同様に、ゲート電極と高濃度不純物領域との間のリーク電流が低減される。また、ゲート絶縁膜が薄く、低電圧で高速動作が可能な低電圧駆動用ＴＦＴと、ゲート絶縁膜が厚い高電圧駆動用ＴＦＴとを比較的簡単な工程で製造することができる。
【０１３５】
本実施の形態においては、３種類の条件でポリシリコン膜２２３に不純物を注入するので、第３の実施の形態に比べてイオン注入工程が多くなる。しかし、サイドエッチングによりＬＤＤ領域及び擬似ＬＤＤ領域の形成時のマスクとなるゲート電極２２６ａ，２２６ｂを形成するため、第３の実施の形態では必要であった絶縁膜２０４とゲート電極２２６ａ，２２６ｂとの１〜３μｍ程度の高精度なマスク合わせ（図２１に示す工程）が不要になるという利点がある。
【０１３６】
上記第３及び第４の実施の形態において、低電圧駆動用ＴＦＴのチャネル長を高電圧駆動用ＴＦＴのチャネルよりも短くすることで、更に高速動作が可能になる。また、液晶表示装置に使用する高電圧駆動用ＴＦＴでは高速動作はそれほど必要でないので、ホットキャリア劣化やオフリーク特性を考慮して、チャネル長を長めにすることが好ましい。
【０１３７】
（第５の実施の形態）
図３１は本発明の第５の実施の形態の薄膜トランジスタ装置の高電圧駆動用ＴＦＴの構造を示す断面図、図３２は同じくその低電圧駆動用ＴＦＴの構成を示す断面図である。図３１（ａ）は高電圧駆動用ＴＦＴのゲート電極に直交する方向の断面を示し、図３１（ｂ）は高電圧駆動用ＴＦＴのゲート電極に平行な方向の断面を示している。また、図３２（ａ）は低電圧駆動用ＴＦＴのゲート電極に直交する方向の断面を示し、図３２（ｂ）は低電圧駆動用ＴＦＴのゲート電極に平行な方向の断面を示している。
【０１３８】
まず、高電圧駆動用ＴＦＴの構造について説明する。図３１（ａ），（ｂ）に示すように、ガラス等の透明材料からなる基板３０１の上には、下地絶縁膜として、シリコン窒化膜３０２ａ及びシリコン酸化膜膜３０２ｂが積層して形成されている。
シリコン酸化膜３０２ｂ上の所定領域には、ポリシリコン膜３０３が形成されている。このポリシリコン膜３０３には、ＴＦＴのソース・ドレインとなる一対の高濃度不純物領域３０３ａがチャネル領域を挟んで形成されており、更に高濃度不純物領域３０３ａとチャネル領域との間にはＬＤＤ領域（低濃度不純物領域）３０３ｂが形成されている。
【０１３９】
ポリシリコン膜３０３のチャネル領域及びＬＤＤ領域３０３ｂの上には、厚さが１００ｎｍのシリコン酸化膜３０４と、厚さが３０ｎｍのシリコン酸化膜３０５とが積層されている。これらのシリコン酸化膜３０４，３０５により、高電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。
シリコン酸化膜３０５の上には、ゲート電極３０６ａが形成されている。このゲート電極３０６ａの幅は、ゲート絶縁膜（シリコン酸化膜３０４，３０５）の幅よりも狭くなっている。また、上から見たときに、ＬＤＤ領域３０３ａのチャネル領域側のエッジは、ゲート電極３０６ａのエッジとほぼ同じ位置にある。
【０１４０】
次に、低電圧駆動用ＴＦＴの構成について説明する。図３２（ａ），（ｂ）に示すように、基板３０１の上には、下地絶縁膜として、シリコン窒化膜３０２ａ及びシリコン酸化膜３０２ｂが積層して形成されている。
シリコン酸化膜３０２ｂの上には、ポリシリコン膜３０３が選択的に形成されている。このポリシリコン膜３０３には、ＴＦＴのソース・ドレインとなる一対の高濃度不純物領域３０３ａがチャネル領域を挟んで形成されている。
【０１４１】
ポリシリコン膜３０３のチャネル領域及び高濃度不純物領域３０３ａのチャネル側先端部分の上には、厚さが３０ｎｍのシリコン酸化膜３０５が形成されている。このシリコン酸化膜３０５により、低電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。また、図３２（ｂ）に示すように、ポリシリコン膜３０３のエッジ部分のうちゲート電極３０６ｂに交差する部分の上には、厚さが１００ｎｍのシリコン酸化膜３０４が形成されている。
【０１４２】
シリコン酸化膜３０５の上には、ゲート電極３０６ｂが形成されている。このゲート電極３０６ｂの幅は、ゲート絶縁膜（シリコン酸化膜３０５）の幅よりも狭くなっている。また、上から見たときに、高濃度不純物領域３０３ａのチャネル領域側の先端部分は、ゲート電極３０６ａのエッジ部分と重なっている。
以下、上述した２種類のＴＦＴを用いた本実施の形態の薄膜トランジスタ装置（液晶表示装置）の製造方法について、図３３〜図４１を参照して説明する。これらの図３２〜図４１において、（ａ）は高電圧駆動用ＴＦＴ形成領域における断面図、（ｂ）は低電圧駆動用ＴＦＴ形成領域における断面図を示している。また、これらの図は、いずれもゲート電極３０６ａ，３０６ｂに直交する方向における断面を示している。
【０１４３】
まず、図３３（ａ），（ｂ）に示すように、ＣＶＤ法により、ガラス基板３０１の上に下地絶縁膜として、厚さが約５０ｎｍのシリコン窒化膜３０２ａと、厚さが約２００ｎｍのシリコン酸化膜３０２ｂを順次形成する。その後、プラズマＣＶＤ法により、シリコン酸化膜３０２ｂの上にアモルファスシリコン膜を約５０ｎｍの厚さに形成する。そして、このアモルファスシリコン膜にエキシマレーザを照射し、アモルファスシリコン膜をポリシリコン膜に変化させる。その後、ポリシリコン膜の上に所定のパターンのレジスト膜を形成し、このレジスト膜をマスクにしてポリシリコン膜をエッチングする。その後、レジスト膜を除去する。このようにして、図３３（ａ），（ｂ）に示すように、シリコン酸化膜３０２ｂ上の所定の領域にポリシリコン膜３０３を形成する。
【０１４４】
次に、基板３０１の上側全面にシリコン酸化膜３０４を約１００ｎｍの厚さに形成し、このシリコン酸化膜３０４の上に、例えば図４２に示すようなパターンのレジスト膜（低電圧駆動用トランジスタの中央部が露出する開口部３４１が設けられたレジスト膜）３４０を形成する。なお、図４２において、（ａ）は高電圧駆動用ＴＦＴ形成領域のレジスト膜（開口部なし）３４０を示し、（ｂ）は低電圧駆動用ＴＦＴ形成領域のレジスト膜（開口部あり）３４０を示す。また、図中の破線はポリシリコン膜３０３の形状を示している。
【０１４５】
このレジスト膜３４０をマスクにしてシリコン酸化膜３０４をウェットエッチングし、図３４（ｂ）に示すように、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜３０３の中央部を露出させる。この場合、ポリシリコン膜３０３のエッジ部分の上にはシリコン酸化膜３０４を残しておく。シリコン酸化膜３０４のエッチング液としては、例えば希フッ酸溶液を使用することができる。高電圧駆動用ＴＦＴ形成領域では、図３４（ｂ）に示すように、ポリシリコン膜３０３全体がシリコン酸化膜３０４に覆われたままとなる。
【０１４６】
次に、図３５（ａ），（ｂ）に示すように、基板３０１の上側全面に、ＣＶＤ法によりシリコン酸化膜３０５を例えば３０ｎｍの厚さに形成し、更にスパッタ法によりＡｌ−Ｎｄ膜３０６を例えば３００ｎｍの厚さに形成する。その後、Ａｌ−Ｎｄ膜３０６の上に所定のゲート電極形状のレジストパターン３１５を形成する。
【０１４７】
次に、図３６（ａ），（ｂ）に示すように、レジストパターン３１５をマスクにしてＡｌ−Ｎｄ膜３０６をエッチングして、ゲート電極３０６ａ，３０６ｂ、ゲートバスライン（図示せず）、蓄積容量バスライン（図示せず）及び下層配線を形成する。このとき、Ａｌ−Ｎｄ膜３０６はサイドエッチングして、レジスト膜３１５よりも狭い幅とする。また、シリコン酸化膜３０４，３０５は、レジスト膜３１５をマスクとして垂直方向にドライエッチングして、レジスト膜３１５とほぼ同じ幅とする。このようにして、ゲート電極３０６ａ，３０６ｂとゲート絶縁膜であるシリコン酸化膜３０５との間に段差を設ける。
【０１４８】
このとき、高電圧駆動用ＴＦＴ形成領域では、ゲート電極３０６ａの下方にシリコン酸化膜３０４，３０５が残り（図３１（ｂ）参照）、低電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜３０３のエッジ部分のうち、ゲート電極３０６ｂと交差する部分の上に、シリコン酸化膜３０４，３０５が残る（図３２（ｂ）参照）。
【０１４９】
次に、図３７（ａ），（ｂ）に示すように、シリコン酸化膜３０５（低電圧駆動用ＴＦＴ形成領域）又はシリコン酸化膜３０５，３０４を介してポリシリコン膜３０３に不純物をイオン注入する。ｎ型ＴＦＴの場合はＰ（リン）をイオン注入し、ｎ型ＴＦＴの場合はＢ（ボロン）をイオン注入する。
このとき、イオン注入条件を適切に設定することにより、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜３０３には、その先端がゲート電極３０６ｂのエッジのほぼ真下に位置する高濃度不純物領域（ソース・ドレイン）３０３ａを形成し、高電圧駆動用ＴＦＴ形成領域では、その先端がゲート絶縁膜のエッジの真下に位置する高濃度不純物領域（ソース・ドレイン）３０３ａを形成する。また、ゲート電極３０６ａのエッジの真下とゲート絶縁膜３０５のエッジの真下との間の領域に低濃度不純物領域（ＬＤＤ層）３０３ｂを形成する。
【０１５０】
次に、図３８（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板３０１の上側全面に、層間絶縁膜として、シリコン酸化膜３０７及びシリコン窒化膜３０８の積層膜を形成する。そして、フォトリソグラフィ技術を使用して、この層間絶縁膜に、高濃度不純物領域３０３ａに通じるコンタクトホールを３０８ａを形成する。層間絶縁膜のエッチングは、フッ素系ガスを用いたドライエッチングにより行う。
【０１５１】
次に、スパッタ法により、基板３０１の上側全面に、Ｔｉを１００ｎｍ、Ａｌを２００ｎｍ、Ｔｉを５０ｎｍの厚さに順次堆積させて、３層構造の導電体膜を形成する。そして、フォトリソグラフィ技術を使用してこの導電膜をパターニングし、図３９（ａ），（ｂ）に示すように、コンタクトホール３０８ａを介して高濃度不純物領域３０３ａに電気的に接続された電極（ソース電極及びドレイン電極）３０９、データバスライン（図示せず）及び上層配線（図示せず）を形成する。
【０１５２】
次に、図４０（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板３０１の上側全面に第２の層間絶縁膜としてシリコン窒化膜３１０を例えば３００ｎｍの厚さに形成する。そして、フォトリソグラフィ技術を使用して、高電圧駆動用ＴＦＴのソース電極３０９（図３９（ａ）の右側の電極）が露出するように、シリコン窒化膜３１０をエッチングする。シリコン窒化膜３１０のエッチングにはフッ素系ガスを用いたドライエッチングにより行う。
【０１５３】
次いで、図４１（ａ），（ｂ）に示すように、スパッタ法により、基板３０１の上側全面にＩＴＯ膜を例えば７０ｎｍの厚さに成膜し、フォトリソグラフィ技術を使用して、ＩＴＯ膜をパターニングして、画素電極３１１を形成する。このようにして、液晶表示装置が形成される。
本実施の形態では、ウエットエッチングによりシリコン酸化膜３０４をエッチングして、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜の上のシリコン酸化膜３０４を除去する。これにより、プラズマエッチングでシリコン酸化膜３０４を除去する方法に比べ、ポリシリコン膜３０３に与えるダメージが少なく、ＴＦＴの特性劣化が回避される。また、このとき、低電圧駆動用ＴＦＴのポリシリコン膜３０３のエッジ部分のうちゲート電極３０６ｂと交差する部分の上にシリコン酸化膜３０４が存在する（図３１参照）ので、絶縁膜３０４，３０５をエッチングするときに、ゲート電極３０６ｂとポリシリコン膜３０３のエッジとゲート電極３０６ｂとが交差する部分の下地絶縁膜（シリコン酸化膜３０２ｂ）がエッチングされてえぐれ（凹部）が生じることが回避される。従って、リーク電流の発生が回避され、ＴＦＴの特性が向上する。また、本実施の形態では、高電圧駆動用ＴＦのＬＤＤ構造をゲート電極３０６ａをマスクとして自己整合的に形成するため、ＬＤＤ長のばらつきを低減できる。これにより、薄膜トランジスタ特性のばらつきも低減できる。
【０１５４】
（第６の実施の形態）
図４３〜図４５は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図である。
まず、図４３（ａ），（ｂ）に示すように、ガラス基板３２１の上に下地絶縁膜としてシリコン窒化膜３２２ａ及びシリコン酸化膜３２２ｂを形成する。その後、プラズマＣＶＤ法により、シリコン酸化膜３２２ｂ上の所定領域にポリシリコン膜３２３を形成する。
【０１５５】
次に、図４４（ａ），（ｂ）に示すように、基板３２１の上側全面にシリコン酸化膜３２４を例えば１００ｎｍの厚さに形成する。そして、このシリコン酸化膜３２４を選択的にエッチングして、ポリシリコン膜３２３が露出する開口部を形成する。この場合、図４６に示すように開口部３４２が設けられたマスク３４０を使用し、高電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜３２３のエッジ部分と、チャネル領域及び低濃度不純物領域の上にシリコン酸化膜３２４を残し、低電圧駆動用ＴＦＴ形成領域ではポリシリコン膜３２３のエッジ部分の上にシリコン酸化膜３２４が残るようにする。なお、図４６（ａ）は高電圧駆動用ＴＦＴ形成領域のレジスト膜３４０の開口部３４２の形状を示し、図４６（ｂ）は低電圧駆動用ＴＦＴ形成領域のレジスト膜３４０の開口部３４２の形状を示す。また、図中破線はポリシリコン膜３２３の形状を示している。
【０１５６】
次に、図４５（ａ），（ｂ）に示すように、基板３２１の上側全面にシリコン酸化膜３２５を形成する。そして、このシリコン酸化膜３２５の上に金属膜を形成し、この金属膜をパターニングして、ゲート電極３２６ａ，３２６ｂを形成する。
その後、第５の実施の形態と同様に、ポリシリコン膜３２３に不純物を導入して高濃度不純物領域（ソース・ドレイン）及びＬＤＤ領域（低濃度不純物領域）を形成する。その後、絶縁膜及び画素電極を形成する。このようにして、本実施の形態の液晶表示装置が製造される。
【０１５７】
本実施の形態では、シリコン酸化膜３２４をエッチングするときのレジストマスクを用いてゲート絶縁膜とゲート電極との間に段差を形成できるので、サイドエッチングを用いず、且つマスク数を増やすことなく、高電圧駆動用ＴＦＴのＬＤＤ領域を形成することができる。
また、本実施の形態においても、ポリシリコン膜３２３のエッジ部分の上に厚いシリコン酸化膜３２４が形成されているため、下地絶縁膜のえぐれ（凹部の形成）が防止され、リーク電流が抑制される。
【０１５８】
また、図４７に示すような開口部３４３を有するレジスト膜３４０をマスクにしてシリコン酸化膜３２４をエッチングし、ポリシリコン膜３２３を露出させるようにしてもよい。このレジスト膜３４０では、ポリシリコン膜３２３のエッジ部分のうちゲート電極３２６ｂと交差する部分の上にはシリコン酸化膜３２４が形成されているので、下地絶縁膜であるシリコン酸化膜３２２ｂのエッチングが防止され、ゲート耐圧の劣化が回避される。また、高濃度不純物領域のエッジ部分の上のシリコン酸化膜３２４は除去するので、ポリシリコン膜３２３の面積を縮小することができる。
【０１５９】
（第７の実施の形態）
図４８〜図５５は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図である。
まず、図４８（ａ），（ｂ）に示すように、ＣＶＤ法により、絶縁性ガラス等からなる基板４０１の上に、下地絶縁膜としてシリコン窒化膜４０２ａを５０ｎｍ、シリコン酸化膜４０２ｂを２００ｎｍの厚さに形成する。
【０１６０】
次に、シリコン酸化膜４０２ｂ上の所定の領域にポリシリコン膜４０３を５０ｎｍの厚さに形成する。すなわち、プラズマＣＶＤ法により、シリコン酸化膜４０２ｂの上にアモルファスシリコン膜を形成する。その後、窒素雰囲気中で４５０℃の温度で２時間アニールして、アモルファスシリコン膜中の水素を低減させる。
【０１６１】
次に、パワーが４００ｍＪ／ｃｍ2 の条件でアモルファスシリコン膜にレーザを照射して、アモルファスシリコン膜をポリシリコンに変化させる。その後、フォトリソグラフィ技術を使用して、ポリシリコン膜をパターニングする。
このようにしてポリシリコン膜４０３を形成した後、プラズマＣＶＤ法により基板４０１の上側全面にシリコン酸化膜４０４を６０ｎｍの厚さに形成する。その後、窒素雰囲気中で４５０℃の温度で２時間アニールする。
【０１６２】
次に、スパッタ法により、基板４０１の上側全面にＡｌ（アルミニウム）膜を３００ｎｍの厚さに形成する。そして、Ａｌ膜の上に所定のゲート電極形状でレジストパターンを形成し、このレジストパターンをマスクとしてＡｌ膜をウェットエッチングして、図４９（ａ）に示すように、低電圧駆動用ＴＦＴのゲート電極４０６を形成する。Ａｌ膜のエッチングにはＨ3 ＰＯ4 ＋ＣＨ3 ＣＯＯＨ＋ＨＮＯ3 水溶液を使用する。また、高電圧駆動用ＴＦＴ形成部では、図４９（ｂ）に示すように、Ａｌ膜を全て除去する。
【０１６３】
次に、図５０（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板４０１の上側全面にシリコン酸化膜４０７を６０ｎｍの厚さに形成する。また、スパッタ法により、シリコン酸化膜４０７の上にＡｌ膜４０８を３００ｎｍの厚さに形成する。
その後、Ａｌ膜４０８の上に所定のゲート電極形状のレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクとし、Ａｌ膜４０８をウエットエッチングし、図５１（ｂ）に示すように、高電圧駆動用ＴＦＴのゲート電極４０９を形成する。エッチング液としてＨ3 ＰＯ4 ＋ＣＨ3 ＣＯＯＨ＋ＨＮＯ3 水溶液を使用する。この場合、ゲート電極４０９がレジストパターンの幅よりもＬＤＤ領域の分だけ狭くなるように、サイドエッチングする。また、図５１（ａ）に示すように、低電圧駆動用ＴＦＴ形成領域では、シリコン酸化膜４０７上のＡｌ膜４０８を全て除去する。
【０１６４】
次に、図５２（ａ），（ｂ）に示すように、レジストパターンをマスクとし、ＣＨＦ3 ガスを用いてシリコン酸化膜４０４，４０７を異方性ドライエッチングする。これにより、高電圧駆動用ＴＦＴ形成領域では、ゲート電極４０９とゲート絶縁膜（シリコン酸化膜４０４，４０７との間に段差が形成される。その後、レジストパターンを除去する。
【０１６５】
次に、図５３（ａ），（ｂ）に示すように、ポリシリコン膜４０３に不純物を注入し、ソース・ドレインとなる高濃度不純物領域４０３ａ及びＬＤＤ領域（高濃度不純物領域）４０３ｂを形成する。ｎ型低電圧駆動用ＴＦＴの場合は、ＰＨ3 ／Ｈ2 ガスを用い、加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入して、高濃度不純物領域４０３ａを形成する。また、ｐ型低電圧駆動用ＴＦＴの場合は、Ｂ2 Ｈ6 ／Ｈ2 ガスを用い、加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＢ（ボロン）をイオン注入して、高濃度不純物領域４０３ａを形成する。
【０１６６】
ｎ型高電圧駆動用ＴＦＴの場合は、ＰＨ3 ／Ｈ2 ガスを用い、加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入した後、続けて加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入して、高濃度不純物領域４０３ａ及びＬＤＤ領域４０３ｂを形成する。その後、基板４０１の上側全面に２８０ｍＪ／ｃｍ2 のパワーでレーザ照射を行って不純物を活性化させる。
【０１６７】
次に、図５４（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板４０１の上側全面に、層間絶縁膜４１０として、シリコン酸化膜を３０ｎｍ、シリコン窒化膜を３７０ｎｍの厚さに順次形成する。その後、層間絶縁膜４１０の上に、コンタクトホール形成用開口部が設けられたレジスト膜（図示せず）を形成し、ＣＦ4 ＋Ｏ2 及びＨＦ＋ＮＨ4 Ｆ＋Ｈ2 Ｏ溶液を用いて層間絶縁膜４１０をエッチングして、高濃度不純物領域４０３ａ及びゲート電極４０６，４０９に通じるコンタクトホールをそれぞれ形成する。その後、レジスト膜を除去する。
【０１６８】
次いで、スパッタ法により、基板４０１の上側全面にＴｉ膜を１００ｎｍ、Ａｌ膜を２００ｎｍ、Ｔｉ膜を１００ｎｍの厚さに順次形成して、３層構造の導電体膜を形成する。そして、この導電体膜上に所定のパターンのレジスト膜（図示せず）を形成し、Ｃｌ2 ＋ＢＣｌ3 ＋ＣＣｌ4 ガスを用いて導電体膜をパターニングする。これにより、図５５（ａ），（ｂ）に示すように、高濃度不純物領域４０３ａ及びゲート電極５０６，４０９に電気的に接続した電極４１１を形成する。
【０１６９】
このようにして、本実施の形態の薄膜トランジスタ装置が製造される。本実施の形態では、上記の方法により、ゲート絶縁膜が薄く、低電圧で高速動作が可能な薄膜トランジスタと、ゲート絶縁膜が厚く、高電圧で動作可能な薄膜トランジスタとを比較的簡単な工程で形成することができる。この場合、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのゲート絶縁膜の厚さを精度よく制御することができるので、特性のばらつきが回避される。また、ポリシリコン膜とゲート絶縁膜との界面に影響を及ぼさないので、特性劣化が回避される。
【０１７０】
（付記１）基板上に形成された第１、第２及び第３の半導体膜と、第１及び第２の絶縁膜と、第１、第２及び第３のゲート電極とにより構成される第１，第２及び第３の薄膜トランジスタを有し、前記第１の薄膜トランジスタ形成領域では、前記第１の半導体膜の上に前記第１の絶縁膜が形成され、前記第１の絶縁膜の上に前記第１のゲート電極が形成され、前記第１の絶縁膜及び前記第１のゲート電極の上に前記第２の絶縁膜が形成され、前記第１の半導体膜にはチャネル領域側の先端が前記第１のゲート電極のエッジの下方に位置する一対の高濃度不純物領域が形成されて前記第１の薄膜トランジスタを構成し、前記第２の薄膜トランジスタ形成領域では、前記第２の半導体膜の上に前記第１及び第２の絶縁膜が積層され、前記第２の絶縁膜の上に前記第２のゲート電極が形成され、前記第２の半導体膜には、上から見たときに少なくとも一方のチャネル領域側先端部分が前記第２のゲート電極のエッジ部分に重なる一対の高濃度不純物領域が形成されて前記第２の薄膜トランジスタを構成し、前記第３の薄膜トランジスタ形成領域では、前記第３の半導体膜の上に前記第１及び第２の絶縁膜が積層され、前記第２の絶縁膜の上に前記第３のゲート電極が形成され、前記第３の半導体膜には一対の高濃度不純物領域と、該高濃度不純物領域とチャネル領域との間に配置され、チャネル領域側の先端が前記第３のゲート電極のエッジの下方に位置する一対の低濃度不純物領域が形成されて前記第３の薄膜トランジスタを構成することを特徴とする薄膜トランジスタ装置。
【０１７１】
（付記２）前記第２の薄膜トランジスタのうちｎ型薄膜トランジスタは、一対の高濃度不純物領域のうちソース側の高濃度不純物領域の先端部分のみが前記第２のゲート電極のエッジ部分に重なり、ドレイン側の高濃度不純物領域とチャネル領域との間には低濃度不純物領域が設けられ、前記第２の薄膜トランジスタのうちｐ型薄膜トランジスタは、一対の高濃度不純物領域のチャネル領域側の先端部分がいずれも前記第２のゲート電極のエッジ部分に重なることを特徴とする付記１に記載の薄膜トランジスタ装置。
【０１７２】
（付記３）前記第１のゲート電極と同じ配線層に、蓄積容量を構成する蓄積容量電極が形成されていることを特徴とする付記１に記載の薄膜トランジスタ装置。
（付記４）前記第２及び第３のゲート電極と同じ配線層に、前記第１、第２及び第３の薄膜トランジスタのソース電極及びドレイン電極が形成されていることを特徴とする付記１に記載の薄膜トランジスタ装置。
【０１７３】
（付記５）基板上に半導体膜を形成し、この半導体膜をパターニングして、第１、第２及び第３の半導体膜を形成する工程と、前記基板上に前記第１、第２及び第３の半導体膜を被覆する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成し、前記第２及び第３の半導体膜の上方の前記第１の絶縁膜の上に第１及び第２の金属パターンを形成する工程と、前記第１のゲート電極、前記第１及び第２の金属パターンをマスクにして前記第１、第２及び第３の半導体膜に不純物を注入する第１の不純物注入工程と、前記第１及び第２の金属パターンを除去する工程と、前記第１、第２及び第３の半導体膜の上方の前記第１の絶縁膜及び前記第１のゲート電極の上に第２の絶縁膜を形成する工程と、前記第２及び第３の半導体膜の上方の前記第２の絶縁膜の上に第２及び第３のゲート電極を形成する工程と、前記第３のゲート電極をマスクにして前記第３の半導体膜に不純物を注入する第２の不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１７４】
（付記６）前記第２のゲート電極を、前記第１の金属パターンの位置から幅方向にずらして形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記７）前記第２の不純物注入工程では、前記第１の不純物注入工程よりも少ない注入量で前記第２のゲート電極の側部にも不純物を注入することを特徴とする付記６に記載の薄膜トランジスタ装置の製造方法。
【０１７５】
（付記８）前記第２のゲート電極を、前記第１の金属パターンの幅よりも広く形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記９）前記第３のゲート電極を、前記第２の金属パターンよりも狭い幅で形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記１０）基板上に形成された第１及び第２の薄膜トランジスタを有し、前記第１の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域を有する第１の半導体膜と、前記第１の半導体膜のチャネル領域及び前記一対の高濃度不純物領域の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とにより構成され、前記第２の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に形成された一対の低濃度不純物領域とを有する第２の半導体膜と、前記第２の半導体膜の前記チャネル領域及び前記低濃度不純物領域の上を覆う厚膜部と前記高濃度不純物領域の上を覆う薄膜部とにより構成される第２のゲート絶縁膜と、前記第２のゲート絶縁膜の前記厚膜部の上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１７６】
（付記１１）前記第２のゲート絶縁膜は、前記第２の半導体膜の前記チャネル領域及び前記低濃度不順物領域上に形成された第１の絶縁膜と、前記第２の半導体膜の前記高濃度不純物領域上及び前記第２の半導体膜上の前記第１の絶縁膜の上に形成された第２の絶縁膜とにより構成され、前記第１のゲート絶縁膜は、前記第２の絶縁膜のみで構成されていることを特徴とする付記１０に記載の薄膜トランジスタ装置。
【０１７７】
（付記１２）基板上に形成された第１及び第２の薄膜トランジスタを有し、前記第１の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に不純物を導入して形成された一対の擬似ＬＤＤ領域とを有する第１の半導体膜と、前記第１の半導体膜のチャネル領域及び前記擬似ＬＤＤ領域の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とにより構成され、前記第２の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの不純物領域と前記チャネル領域との間に配置されて前記第１の薄膜トランジスタの前記擬似ＬＤＤ領域よりも不純物濃度が低い低濃度不純物領域とを有する第２の半導体膜と、前記第２の半導体膜の前記チャネル領域及び前記低濃度不純物領域の上に前記第１のゲート絶縁膜よりも厚く形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１７８】
（付記１３）前記第１のゲート絶縁膜は単層の第１の絶縁膜により構成され、前記第２のゲート絶縁膜は前記第１の絶縁膜と、前記第１の絶縁膜よりも厚い第２の絶縁膜とを積層して構成されていることを特徴とする付記１２に記載の薄膜トランジスタ装置。
（付記１４）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜のうち第２の半導体膜の上にのみ第１の絶縁膜を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第１の半導体膜の上方の前記第２の絶縁膜の上に第１のゲート電極を形成し、前記第２の半導体膜の上方の前記第２の絶縁膜の上に前記第１の絶縁膜よりも狭い幅で第２のゲート電極を形成する工程と、前記第２の絶縁膜を透過する条件で前記第１及び第２の半導体膜に不純物をイオン注入して第１のゲート電極を挟む位置及び前記第１の絶縁膜を挟む位置にそれぞれ高濃度不純物領域を形成し、前記第２の半導体膜上に積層した前記第１及び第２の絶縁膜を透過する条件で前記第２の半導体膜に不純物をイオン注入して前記第２のゲート電極を挟む位置に低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１７９】
（付記１５） 前記第１の絶縁膜を、前記第２の絶縁膜よりも厚く形成することを特徴とする付記１４に記載の薄膜トランジスタ装置の製造方法。
（付記１６）前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程との間に、酸素を含むガス雰囲気中で前記第１及び第２の半導体膜をプラズマ処理する工程と、フッ酸を含む溶液で前記第１及び第２の半導体膜を処理する工程とを有することを特徴とする付記１４に記載の薄膜トランジスタ装置の製造方法。
【０１８０】
（付記１７）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜のうち第２の半導体膜の上にのみ第１の絶縁膜を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記第１の半導体膜の上方の前記導電体膜の上に第１のマスクパターンを形成するとともに、前記第２の半導体膜の上方の前記導電体膜の上に第２のマスクパターンを形成する工程と、前記第１及び第２のマスクパターンをマスクとして前記導電体膜をサイドエッチングし、前記第１及び第２のマスクパターンよりも幅が狭い第１及び第２のゲート電極を形成する工程と、前記第１及び第２のマスクパターンをマスクとして前記第１及び第２の絶縁膜を異方性エッチングして前記第１の半導体膜上に第１のゲート絶縁膜を形成し、前記第２の半導体膜上に第２のゲート絶縁膜を形成する工程と、前記マスクパターンを除去する工程と、前記第１の半導体膜の前記第１のゲート電極の両側にそれぞれ不純物をイオン注入して一対の高濃度不純物領域を形成し、前記第２の半導体膜の前記第２のゲート電極の両側にそれぞれ不純物をイオン注入して一対の高濃度不純物領域を形成し、更に前記第２のゲート電極をマスクとし、前記第２のゲート絶縁膜を透過する条件で前記第２の半導体膜に不純物をイオン注入して前記第２のゲート電極の両側に一対の低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８１】
（付記１８）前記第１の絶縁膜を、前記第２の絶縁膜よりも厚く形成することを特徴とする付記１７に記載の薄膜トランジスタ装置の製造方法。
（付記１９）前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程との間に、酸素を含むガス雰囲気中で前記第１の半導体膜をプラズマ処理する工程と、フッ酸を含む溶液で前記第１の半導体膜を処理する工程とを有することを特徴とする付記１７に記載の薄膜トランジスタ装置の製造方法。
【０１８２】
（付記２０）基板上に形成された高電圧駆動用薄膜トランジスタと低電圧駆動用薄膜トランジスタとを有し、前記高電圧駆動用薄膜トランジスタのゲート絶縁膜は、第１及び第２の絶縁膜を積層して構成され、前記低電圧駆動用トランジスタのゲート電極の下方のゲート絶縁膜のうち、前記低電圧駆動用トランジスタの半導体膜のエッジ部分と前記ゲート電極とが交差する部分が前記第１及び第２の絶縁膜を積層して構成され、他の部分が第２の絶縁膜の単層で構成されていることを特徴とする薄膜トランジスタ装置。
【０１８３】
（付記２１）前記高電圧駆動用薄膜トランジスタの半導体膜には、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に配置された一対の低濃度不純物領域とが形成され、前記低電圧駆動用薄膜トランジスタの半導体膜には、チャネル領域を挟んで配置された一対の高濃度不純物領域のみが形成されていることを特徴とする付記２０に記載の薄膜トランジスタ装置。
【０１８４】
（付記２２）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の中央部上の前記第１の絶縁膜をウェットエッチングで除去する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記導電体膜上に所定のゲート電極形状のレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記導電体膜をサイドエッチングし、前記第１の半導体膜の上方に第１のゲート電極を形成し、前記第２の半導体膜の上方に第２のゲート電極を形成する工程と、前記レジストパターンをマスクとして前記第１及び第２の絶縁膜を異方性エッチングする工程と、前記第１及び第２の半導体膜に不純物を注入する不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８５】
（付記２３）前記不純物注入工程において、前記低電圧駆動用薄膜トランジスタ形成領域では、前記第１のゲート電極の両側の前記第１の半導体膜に不純物を注入して一対の高濃度不純物領域を形成し、前記低電圧駆動用薄膜トランジスタ形成領域では、前記第２の半導体膜上に残存する第１及び第２の絶縁膜をマスクとして前記第２の半導体膜に不純物を注入して一対の高濃度不純物を形成し、更に前記第１及び第２の絶縁膜を透過する条件で前記第２の半導体膜に不純物を注入して前記高濃度不純物領域とチャネル領域との間に低濃度不純物領域を形成することを特徴とする付記２２に記載の薄膜トランジスタ装置の製造方法。
【０１８６】
（付記２４）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の中央部上、及び前記第２の半導体膜の高濃度不純物領域となる領域上の前記第１の絶縁膜をウェットエッチングで除去する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記導電体膜上に所定のゲート電極形状のレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記導電体膜をエッチングし、前記第１の半導体膜の上方に第１のゲート電極を形成し、前記第２の半導体膜の上方に第２のゲート電極を形成する工程と、前記第１及び第２の半導体膜に不純物を注入する不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８７】
（付記２５）基板上に形成された高電圧駆動用薄膜トランジスタと低電圧駆動用薄膜トランジスタとを有し、前記低電圧駆動用薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域を有する第１の半導体膜と、前記第１の半導体膜の前記チャネル領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上に形成された第１のゲート電極とにより構成され、前記高電圧駆動用薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に形成された低濃度不純物領域とを有する第２の半導体膜と、前記チャネル領域及び前記低濃度不純物領域の上に前記第１のゲート絶縁膜よりも厚く形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１８８】
（付記２６）前記第１のゲート絶縁膜は、第１の絶縁膜のみで構成され、前記第２のゲート絶縁膜は前記第１の絶縁膜と第２の絶縁膜とを積層して構成されていることを特徴とする付記２５に記載の薄膜トランジスタ装置。
（付記２７）前記第１及び第２の絶縁膜はいずれもシリコン酸化膜からなることを特徴とする付記２６に記載の薄膜トランジスタ装置。
【０１８９】
（付記２８）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の半導体膜の上方の前記第２の絶縁膜の上に第２のゲート電極を形成する工程と、前記第１及び第２の絶縁膜をエッチングして、前記第１のゲート電極の下方に第１のゲート絶縁膜を形成し、前記第２のゲート電極の下方に第２のゲート電極よりも幅が広い第２のゲート絶縁膜を形成する工程と、前記第１の半導体膜の前記第１のゲート電極の両側部に不純物を注入して一対の高濃度不純物領域を形成するとともに、前記第２の半導体膜の前記第２のゲート絶縁膜の両側部に不純物を注入して一対の高濃度不純物領域を形成し、更に前記第２のゲート絶縁膜を透過する条件で前記第２の半導体膜に不純物を導入して前記第２のゲート電極の両側部に一対の低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１９０】
（付記２９）付記１，１０，１２，２０，２５のいずれか１項に記載された薄膜トランジスタ装置と、前記基板上に形成された液晶セルとを有することを特徴とする液晶表示装置。
【０１９１】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタ装置によれば、低電圧駆動用薄膜トランジスタのリーク電流が低減される。低電圧駆動用薄膜トランジスタは、ゲート絶縁膜が薄く、且つＬＤＤ領域（低濃度不純物領域）を有していないので、低電圧での高速動作が可能である。また、低電圧駆動用薄膜トランジスタは、ゲート絶縁膜が厚く、少なくとも一方の高濃度不純物領域側にＬＤＤ領域を有しているので、耐圧が高く、高電圧で使用してもホットキャリアの発生が回避される。
【０１９２】
また、本発明の薄膜トランジスタ装置の製造方法によれば、ゲート絶縁膜が薄く、低電圧で高速動作する低電圧駆動用薄膜トランジスタと、ゲート絶縁膜が厚く、高電圧での駆動が可能であり、ホットキャリアによる特性の劣化が少ない高電圧駆動用薄膜トランジスタとを容易に形成することができる。
本発明によれば、液晶表示装置や有機ＥＬ表示装置等の薄膜トランジスタ装置の性能を向上させることができ、且つ製造コストを低減することができる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の薄膜トランジスタ装置（透過型液晶表示装置）の構成を示すブロック図である。
【図２】図２（ａ）は、第１の実施の形態の薄膜トランジスタ装置の低電圧駆動用ＴＦＴの構造を示す断面図、図２（ｂ）は高電圧駆動用ｎ型ＴＦＴの構造を示す断面図、図２（ｃ）は高電圧駆動用ｐ型ＴＦＴの構造を示す断面図、図２（ｄ）は画素ＴＦＴ（ｎ型）の構造を示す断面図である。
【図３】図３は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その１）である。
【図４】図４は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その２）である。
【図５】図５は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その３）である。
【図６】図６は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その４）である。
【図７】図７は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その５）である。
【図８】図８は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その６）である。
【図９】図９は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その７）である。
【図１０】図１０は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その８）である。
【図１１】図１１は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その９）である。
【図１２】図１２は本発明の第２の実施の形態の液晶表示装置の製造方法を示す断面図（その１）である。
【図１３】図１３は本発明の第２の実施の形態の液晶表示装置の製造方法を示す断面図（その２）である。
【図１４】図１４（ａ）は第２の実施の形態の液晶表示装置のデータバスラインとゲートバスラインとの交差部を示す平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ線による断面図である。
【図１５】図１５は第１及び第２の実施の形態の変形例を示す図（その１）である。
【図１６】図１６は第１及び第２の実施の形態の変形例を示す図（その２）である。
【図１７】図１７は第２の実施の形態の変形例を示す図である。
【図１８】図１８（ａ）は本発明の第３の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図１８（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【図１９】図１９は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図２０】図２０は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図２１】図２１は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図２２】図２２は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図２３】図２３は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図２４】図２４は第３の実施の形態の薄膜トランジスタ装置の変形例を示す断面図である。
【図２５】図２５（ａ）は本発明の第４の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図２５（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【図２６】図２６は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図２７】図２７は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図２８】図２８は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図２９】図２９は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図３０】図３０は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図３１】図３１（ａ）は本発明第５の実施の形態の薄膜トランジスタ装置の高電圧駆動用ＴＦＴの構造のゲート電極に直交する方向の断面図、図３１（ｂ）は同じくその高電圧駆動用ＴＦＴのゲート電極に平行な方向の断面図である。方向の断面を示している。
【図３２】図３２（ａ）は第５の実施の形態の薄膜トランジスタ装置の低電圧駆動用ＴＦＴのゲート電極に直交する方向の断面図、図３２（ｂ）は同じくその低電圧駆動用ＴＦＴのゲート電極に平行な方向の断面図である。
【図３３】図３３は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図３４】図３４は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図３５】図３５は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図３６】図３６は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図３７】図３７は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図３８】図３８は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その６）である。
【図３９】図３９は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その７）である。
【図４０】図４０は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その８）である。
【図４１】図４１は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その９）である。
【図４２】図４２は第５の実施の形態で使用するレジストパターンの例を示す図である。
【図４３】図４３は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その１）である。
【図４４】図４４は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その２）である。
【図４５】図４５は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その３）である。
【図４６】図４６は第６の実施の形態で使用するレジストパターンの例を示す図である。
【図４７】図４７は第６の実施の形態で使用するレジストパターンの他の例を示す図である。
【図４８】図４８は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図４９】図４９は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図５０】図５０は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図５１】図５１は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図５２】図５２は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図５３】図５３は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その６）である。
【図５４】図５４は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その７）である。
【図５５】図５５は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その８）である。
【図５６】図５６は、従来の周辺回路一体型液晶表示装置に用いられているＴＦＴ（ｎ型）の一例を示す断面図である。
【図５７】図５７（ａ）は、従来の薄膜トランジスタ装置の低電圧駆動用ＴＦＴの構造を示す断面図、図５７（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【符号の説明】
１０，２０，１１０，２０１，２２１，３０１，３２１，４０１…基板、
１１，２１，１１１，２０２，２２２…下地絶縁膜、
１２，２２，１１２，２０３，２２３，３０３，３２３，４３…ポリシリコン膜、
１３，２３，１１５．２０３ａ，２２３ａ，３０３ａ，４０３ａ…高濃度不純物領域、
１４，２４，１２０，２０３ｂ，２２３ｂ，３０３ｂ，４０３ｂ…低濃度不純物領域（ＬＤＤ領域）、
１５，２５ａ，２５ｂ…ゲート絶縁膜、
１６，２６ａ，２６ｂ，１１４，１１９，２０６ａ，２０６ｂ，２２６ａ，２２６ｂ，３０６ａ，３０６ｂ，３２６ａ，３２６ｂ，４０６，４０９…ゲート電極、
１７，２７、４１０…層間絶縁膜、
１８，２８，１３０，２０９，２２９，３０９，４１１…電極（ソース・ドレイン電極）、
１０１…制御回路、
１０２…データドライバ、
１０３…ゲートドライバ、
１０４…表示部、
１０５…ＴＦＴ、
１０６…表示セル、
１０７…蓄積容量、
１０８…データバスライン、
１０９…ゲートバスライン、
１１３，１１８，２０２ｂ，２０４，２０５，２０８，２２２ｂ，２２４，２２５，３０２ａ，３０４，３０５，３０７，３２２ｂ，３２４，３４５，４０２ｂ，４０４，４０７…シリコン酸化膜、
１２１，２０２ａ，２２２ａ，２２８，３０２ｂ，３０８，３１０，３２２ａ，４０２ａ…シリコン窒化膜、
２２３ｃ…擬似ＬＤＤ領域。
【発明の属する技術分野】
本発明は、ゲート絶縁膜の膜厚が異なる少なくとも２種類の薄膜トランジスタを有する薄膜トランジスタ装置及びその製造方法に関し、特に周辺回路一体型液晶表示装置及び有機ＥＬ表示装置に適用できる薄膜トランジスタ装置及びその製造方法に関する。
【０００２】
【従来の技術】
ノートパソコン及び携帯端末等の電子機器の表示装置として、液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネルが使用されている。これらの表示パネルでは水平方向及び垂直方向に複数の画素が配列されており、各画素に供給する電圧を制御することによって、所望の画像を表示している。アクティブマトリクス型液晶表示パネルでは、各画素毎に１又は複数のＴＦＴ（薄膜トランジスタ：Thin Film Transistor）が設けられている。
【０００３】
近年、ドライバ（駆動回路）等の周辺回路を表示パネルの基板上に形成する周辺回路一体型表示パネルの開発が進められており、一部の製品には実用化されている。また、メモリ及び画像補正用演算回路や、高度のデータ処理機能を有する演算回路を表示パネル上に形成する、いわゆるシステムオングラスの開発が進められている。
【０００４】
図５６は、従来の周辺回路一体型液晶表示装置に用いられているＴＦＴ（ｎ型）の一例を示す断面図である。
基板１０上にはシリコン酸化膜等からなる下地絶縁膜１１が形成されており、この下地絶縁膜１１上にはＴＦＴの動作層となるポリシリコン膜１２が選択的に形成されている。このポリシリコン膜１２には、ｎ型不純物を高濃度に導入して形成された一対の高濃度不純物領域（ソース・ドレイン）１３がチャネル領域を挟んで形成されており、これらの高濃度不純物領域１３のチャネル領域側の先端部には、ｎ型不純物を低濃度に導入して形成された低濃度不純物領域（Lightly Doped Drain ：以下、ＬＤＤ領域ともいう）１４がそれぞれ形成されている。
【０００５】
下地絶縁膜１１及びポリシリコン膜１２の上には、シリコン酸化膜等からなるゲート絶縁膜１５が形成されており、ゲート絶縁膜１５の上にはゲート電極１６が形成されている。また、ゲート絶縁膜１５及びゲート電極１６の上にはシリコン酸化膜等からなる層間絶縁膜１７が形成されている。
層間絶縁膜１７の上には電極（ソース電極及びドレイン電極）１８が形成されている。これらの電極１８は、層間絶縁膜１７及びゲート絶縁膜１５に形成されたコンタクトホールを介して、高純度不純物領域１３に電気的に接続されている。
【０００６】
図５６に示すように、周辺回路一体型液晶表示装置のＴＦＴは、一般的に、ホットキャリアによるオン特性の劣化を抑制し、かつオフ電流を低減するために、高濃度不純物領域１３のチャネル領域側の先端部に低濃度不純物領域１４が設けられたＬＤＤ構造を有している。上から見たときに、低濃度不純物領域１４のエッジは、ゲート電極１４のエッジのほぼ真下に位置している。なお、低濃度不純物領域１４に対応する位置に不純物を導入しないで、オフセット領域とすることもある。
【０００７】
図５７（ａ），（ｂ）は、いずれも従来のＴＦＴの他の例を示す図である。図５７（ａ）は低電圧駆動用ＴＦＴの構造を示し、図５７（ｂ）は高電圧駆動用ＴＦＴの構造を示している。これらの低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴは同一の基板２０上に形成されている。
基板２０の上には下地絶縁膜２１が形成されており、下地絶縁膜２１の上にはＴＦＴの動作層となるポリシリコン膜２２が形成されている。下地絶縁膜２１は例えばシリコン酸化膜（ＳｉＯ2 ）からなり、厚さは約８０ｎｍである。また、ポリシリコン膜２２の厚さは約５０ｎｍである。
【０００８】
図５７（ａ）に示すように、低電圧駆動用ＴＦＴのポリシリコン膜２２には、チャネル領域を挟んで、ソース・ドレインとなる一対の高濃度不純物領域２３が形成されている。低電圧駆動用ＴＦＴのポリシリコン膜２２のチャネル領域の上には薄いゲート絶縁膜２５ａが形成されており、このゲート絶縁膜２５ａの上にゲート電極２６ａが形成されている。ゲート絶縁膜２５ａは例えばシリコン酸化膜からなり、厚さは約３０ｎｍである。
【０００９】
一方、図５７（ｂ）に示すように、高電圧駆動用ＴＦＴのポリシリコン膜２２には、チャネル領域を挟んで形成された一対の高濃度不純物領域２３と、これらの高濃度不純物領域２３とチャネル領域との間に形成された低濃度不運物領域（ＬＤＤ領域）２４とが形成されている。高電圧駆動用ＴＦＴのポリシリコン膜のチャネル領域及び低濃度不純物領域２４の上には厚いゲート絶縁膜２５ｂが形成されており、このゲート絶縁膜２５ｂの上にはゲート電極２６ｂが形成されている。ゲート絶縁膜２５ｂは例えばシリコン酸化膜からなり、厚さは約１３０ｎｍである。また、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのゲート電極２６ａ，２６ｂは例えばＣｒ（クロム）からなり、厚さは約４００ｎｍである。
【００１０】
これらのポリシリコン膜２２、ゲート電極２６ａ，２６ｂは、シリコン窒化膜（ＳｉＮ）等からなる層間絶縁膜２７に覆われている。層間絶縁膜の厚さは例えば３００ｎｍである。層間絶縁膜２７上には、層間絶縁膜２７に形成されたコンタクトホールを介して高濃度不純物領域２３に電気的に接続された電極（ソース電極及びドレイン電極）２８が形成されている。
【００１１】
図５７（ａ）に示す低電圧駆動用ＴＦＴは、ゲート絶縁膜が薄く、且つ抵抗値が高いＬＤＤ領域がないので、低電圧でも高速動作が可能である。また、図５７（ｂ）に示す高電圧駆動用ＴＦＴは、ゲート絶縁膜が厚く、且つホットキャリアの発生を防止する低濃度不運物領域（ＬＤＤ領域）２４が設けられているので、高電圧で駆動しても特性劣化が防止される。
【００１２】
なお、特開平１０−２７９０９号、特開平１０−１７０９５３号、特開平５−１４２５７１号及び特開平７−２４９７５５号には、ゲート絶縁膜の膜厚が異なるトランジスタを同一半導体基板上に形成する技術が記載されている。
また、特開平８−２２０５０５号には、液晶表示装置に使用される駆動電圧の高いトランジスタ及び駆動電圧の低いトランジスタのうち、駆動電圧の高いトランジスタのみをＬＤＤ構造とすることが提案されている。
【００１３】
【発明が解決しようとする課題】
図５６に示すＴＦＴでは、ＬＤＤ構造を有しているため、ホットキャリアによる特性劣化は抑制されるものの、オン特性が低濃度不純物領域（ＬＤＤ層）１２ｂの抵抗により制限される。このため、トランジスタの高速化が妨げられ、高速動作が要求される画像データ用メモリや、画像処理用演算回路などの高機能回路を表示パネルに一体化する際の障害となっている。
【００１４】
図５７（ａ）に示すＴＦＴでは、ゲート絶縁膜２５ａが薄く、且つ電極２６ａと同じ幅で形成されているため、ゲート電極２５ａとソース・ドレイン（高濃度不純物領域２３）との間隔が極めて小さい。ゲート絶縁膜２５ａの側壁部にはエッチング等の工程で不純物や汚染イオン等が付着しており、ゲート電極２５ａとソース・ドレインとの間隔が小さいとリーク電流が発生しやすい。
【００１５】
また、図５７（ａ），（ｂ）に示す低電圧駆動用ＴＦＴと高電圧駆動用ＴＦＴとを同じ基板上に形成する場合、従来は、低電圧駆動用ＴＦＴのゲート絶縁膜２５ａ及びゲート電極２６ａを形成した後、高電圧駆動用ＴＦＴのゲート絶縁膜２５ｂ及びゲート電極２６ｂを形成していた。この場合、ポリシリコン膜２２とゲート絶縁膜２５ｂの界面を清浄化するためにフッ酸を含む溶液でポリシリコン膜２２の表面を処理する。このとき、低電圧駆動用ＴＦＴのゲート絶縁膜２５ａがフッ酸溶液に侵食され、リーク電流がより一層発生しやすくなる。
【００１６】
本発明の目的は、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴを備えた液晶表示装置及び有機ＥＬ表示装置等に適用でき、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴがいずれも良好な特性を有する薄膜トランジスタ装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ装置は、基板上に形成された第１、第２及び第３の半導体膜と、第１及び第２の絶縁膜と、第１、第２及び第３のゲート電極とにより構成される第１，第２及び第３の薄膜トランジスタを有し、前記第１の薄膜トランジスタ形成領域では、前記第１の半導体膜の上に前記第１の絶縁膜が前記第１の半導体膜を被覆するように形成され、前記第１の絶縁膜の上に前記第１のゲート電極が形成され、前記第１の絶縁膜及び前記第１のゲート電極の上に前記第２の絶縁膜が形成され、前記第１の半導体膜にはチャネル領域側の先端が前記第１のゲート電極のエッジの下方に位置する一対の高濃度不純物領域が形成されて前記第１の薄膜トランジスタを構成し、前記第２の薄膜トランジスタ形成領域では、前記第２の半導体膜の上に前記第１及び第２の絶縁膜が前記第２の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第２のゲート電極が形成され、前記第２の半導体膜には、上から見たときに少なくとも一方のチャネル領域側先端部分が前記第２のゲート電極のエッジ部分に重なる一対の高濃度不純物領域が形成されて前記第２の薄膜トランジスタを構成し、前記第３の薄膜トランジスタ形成領域では、前記第３の半導体膜の上に前記第１及び第２の絶縁膜が前記第３の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第３のゲート電極が形成され、前記第３の半導体膜には一対の高濃度不純物領域と、該高濃度不純物領域とチャネル領域との間に配置され、チャネル領域側の先端が前記第３のゲート電極のエッジの下方に位置する一対の低濃度不純物領域が形成されて前記第３の薄膜トランジスタを構成することを特徴とする。
【００１８】
本発明においては、第１の絶縁膜を第１の薄膜トランジスタのゲート絶縁膜とし、第１の絶縁膜と第２の絶縁膜とを積層して第２及び第３の薄膜トランジスタのゲート絶縁膜としている。すなわち、本発明の薄膜トランジスタ装置では、同一基板上に、ゲート絶縁膜が薄い第１の薄膜トランジスタとゲート絶縁膜が厚い第２及び第３の薄膜トランジスタとが形成されている。ゲート絶縁膜が薄い薄膜トランジスタは、例えば５Ｖ以下の低電圧でも高速に動作することができる。また、ゲート絶縁膜が厚いトランジスタは、耐圧が高くなるので、高電圧で駆動することができる。
【００１９】
従って、本発明の薄膜トランジスタ装置のように、ゲート絶縁膜が薄い薄膜トランジスタで構成されて低電圧で高速に動作する回路と、ゲート絶縁膜が厚い薄膜トランジスタで構成されて高電圧で動作する回路とを同一の基板上に設けることにより、液晶表示装置及び有機ＥＬ表示装置などの電子機器の高性能化が達成される。
【００２０】
例えば液晶表示装置の場合、高速動作する論理回路用トランジスタと、高電圧で動作する駆動回路用トランジスタ（高電圧駆動用ＴＦＴ）と、画素毎に配置される画素トランジスタ（画素ＴＦＴ）との３種類の薄膜トランジスタが必要である。
薄膜トランジスタを高速動作させるためには、駆動電圧を低くすることが重要である。前述したように、ゲート絶縁膜を薄くすることにより、駆動電圧を低くすることができる。また、駆動電圧を低くすることにより、ホットエレクトロンが発生しにくくなるので、ＬＤＤ領域やオフセット領域を設ける必要がなくなる。これにより、ゲート電極のエッジのほぼ真下に不純物領域（ソース・ドレイン）のチャネル側エッジを配置することができる。また、ゲート電極に対し不純物領域を自己整合的に形成することが可能になり、素子の微細化が可能になる。更に、ＬＤＤ領域を有していないので、オン特性が向上し、回路の高速化が実現される。更に、駆動回路を低電圧で駆動する薄膜トランジスタで構成することにより、消費電力を低減することができる。
【００２１】
高電圧駆動用ＴＦＴのうちのｎ型ＴＦＴでは、ソース電位がドレイン電位よりも高くなることはなく、ホットエレクトロンが発生する可能性があるのはドレイン側のみである。従って、ｎ型高電圧駆動用ＴＦＴでは、ドレイン側のみにＬＤＤ領域又はオフセット領域を設ければよい。このような構造とすることにより、ＬＤＤ抵抗によるオン特性の低下を最小限に抑えることができる。
【００２２】
また、高電圧駆動用ＴＦＴのうちのｐ型ＴＦＴでは、キャリアがホールであるので、ホットエレクトロンが発生する可能性が少ない。従って、ｐ型高電圧駆動用ＴＦＴでは、ＬＤＤ領域又はオフセット領域を設ける必要がない。
画素ＴＦＴでは、表示信号として正及び負の信号が供給される。従って、画素ＴＦＴでは、ソース側及びドレイン側の両方にＬＤＤ領域又はオフセット領域を設ける必要がある。
【００２３】
本発明に係る薄膜トランジスタ装置の製造方法は、基板上に半導体膜を形成し、この半導体膜をパターニングして、第１、第２及び第３の半導体膜を形成する工程と、前記基板上に前記第１、第２及び第３の半導体膜を被覆する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成し、前記第２及び第３の半導体膜の上方の前記第１の絶縁膜の上に第１及び第２の金属パターンを形成する工程と、前記第１のゲート電極、前記第１及び第２の金属パターンをマスクにして前記第１、第２及び第３の半導体膜に不純物を注入する第１の不純物注入工程と、前記第１及び第２の金属パターンを除去する工程と、前記第１、第２及び第３の半導体膜の上方の前記第１の絶縁膜及び前記第１のゲート電極の上に第２の絶縁膜を形成する工程と、前記第２の半導体膜の上方に、上から見たときに少なくとも一方の側が前記第１の不純物が注入された領域に重なるように第２のゲート電極を形成するとともに、前記第３の半導体膜の上方に、上から見たときに前記第１の不純物が注入された領域との間に隙間が生じるように前記第２の金属パターンよりも狭い幅で第３のゲート電極を形成する工程と、前記第３のゲート電極をマスクにして前記第３の半導体膜に不純物を注入する第２の不純物注入工程とを有することを特徴とする。
【００２４】
本発明においては、第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、第１の薄膜トランジスタのゲート電極（第１のゲート電極）を形成するとともに、第１及び第２の金属パターンを形成する。そして、この第１のゲート電極、第１及び第２の金属パターンをマスクにして第１、第２及び第３の半導体膜に不純物を注入する。これにより、第１、第２及び第３の薄膜トランジスタのソース・ドレインとなる不純物領域が形成される。
【００２５】
その後、第１のゲート電極を残し、第１及び第２の金属パターンを除去する。そして、第１の絶縁膜及び第１のゲート電極上に第２の絶縁膜を形成し、この第２の絶縁膜上に第２及び第３の薄膜トランジスタのゲート電極（第２及び第３のゲート電極）を形成する。
本発明では、第１の薄膜トランジスタのゲート絶縁膜を第１の絶縁膜のみで構成し、第２及び第３の薄膜トランジスタのゲート絶縁膜を第１及び第２の絶縁膜を積層して構成している。従って、ゲート絶縁膜の厚さが異なる薄膜トランジスタを、同一の工程で製造することができる。また、第１の薄膜トランジスタはゲート電極（第１のゲート電極）に対し自己整合的に不純物領域を形成するので、素子の微細化が可能であるともに、ＬＤＤ領域又はオフセット領域を有しないので、オン特性が優れ、オフ電流も低減される。
【００２６】
第２及び第３の薄膜トランジスタ形成領域では、ソース・ドレインとなる不純物領域を形成した後に第２の絶縁膜を形成し、その上にゲート電極（第２及び第３のゲート電極）が形成される。このとき、ゲート電極形成用レジストの幅及び位置を調整することにより、ＬＤＤ領域を設けたり、上から見たときに高濃度不純物領域のチャネル領域側の先端部分がゲート電極のエッジ部分に重なるようにすることができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態の薄膜トランジスタ装置（透過型液晶表示装置）の構成を示すブロック図である。但し、以下の例ではＸＧＡ（１０２４×７６８ピクセル）モードの液晶表示装置について説明する。１個のピクセルはＲ（赤色）、Ｇ（緑色）及びＢ（青色）の３個の画素により構成される。
【００４７】
本実施の形態の液晶表示装置は、制御回路１０１、データドライバ１０２、ゲートドライバ１０３及び表示部１０４により構成されている。この液晶表示装置には、コンピュータ等の外部装置（図示せず）から表示信号ＲＧＢ（Ｒ（赤）信号、Ｇ（緑）信号及びＢ（青）信号）、水平同期信号Ｈsync及び垂直同期信号Ｖsync等の信号が供給され、電源（図示せず）から高電圧（１８Ｖ）ＶH 、低電圧ＶL （３．３Ｖ又は５Ｖ）及び接地電位Ｖgnd が供給される。
【００４８】
表示部１０４には、水平方向に３０７２（１０２４×ＲＧＢ）個、垂直方向に７６８個の画素が配列されている。各画素は、ｎ型ＴＦＴ１０５と、このｎ型ＴＦＴ１０５のソース電極に接続された表示セル（液晶セル）１０６及び蓄積容量１０７とにより構成されている。表示セル１０６は、一対の電極と、それらの電極間の液晶とにより構成される。
【００４９】
また、表示部１０４には、垂直方向に延びる３０７２本のデータバスライン１０８と、水平方向に延びる７６８本のゲートバスライン１０９とが設けられている。水平方向に並ぶ画素の各ＴＦＴ１０５のゲート電極は同一のゲートバスライン１０９に接続され、垂直方向に並ぶ画素の各ＴＦＴ１０５のドレイン電極は同一のデータバスライン１０８に接続されている。
【００５０】
制御回路１０１は、水平同期信号Ｈsync及び垂直同期信号Ｖsyncを入力し、１水平同期期間の開始時にアクティブになるデータスタート信号DSI と，１水平期間を一定の間隔に分割するデータクロックDCLKと、１垂直同期期間の開始時にアクティブになるゲートスタート信号GSI と、１垂直同期期間を一定の間隔に分割するゲートクロックGCLKとを出力する。この制御回路１０１は、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５１】
データドライバ１０２は、シフトレジスタ１０２ａ、レベルシフタ１０２ｂ及びアナログスイッチ１０２ｃにより構成されている。
シフトレジスタ１０２ａは、３０７２個の出力端子を有している。このシフトレジスタ１０２ａはデータスタート信号DSI により初期化され、データクロックDCLKに同期したタイミングで各出力端子から順番に低電圧（３．３Ｖ又は５Ｖ）のアクティブ信号を出力する。このシフトレジスタ１０２ａは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５２】
レベルシフタ１０２ｂは、３０７２個の入力端子と３０７２個の出力端子を備えている。そして、シフトレジスタ１０２ａから出力された低電圧のアクティブ信号を、高電圧（１８Ｖ）に変換して出力する。このレベルシフタ１０２ｂは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴと、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５３】
アナログスイッチ１０２ｃも、３０７２個の入力端子と３０７２個の出力端子とを有している。アナログスイッチ１０２ｃの各出力端子は、それぞれ対応するデータバスライン１０８に接続されている。アナログスイッチ１０２ｃは、レベルシフタ１０２ｂからアクティブ信号を入力すると、アクティブ信号を入力した入力端子に対応する出力端子に表示信号ＲＧＢ（Ｒ信号、Ｇ信号及びＢ信号のいずれか１つ）を出力する。このアナログスイッチ１０２ｃは、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５４】
すなわち、データドライバ１０２は、１水平期間内にデータクロックDCLKに同期したタイミングで、表示部１０４の３０７２本のデータバスライン１０８にＲ信号、Ｇ信号及びＢ信号を順番に出力する。
ゲートドライバ１０３は、シフトレジスタ１０３ａ、レベルシフタ１０３ｂ及び出力バッファ１０３ｃにより構成されている。
【００５５】
シフトレジスタ１０３ａは、７６８個の出力端子を有している。このシフトレジスタ１０３ａはゲートスタート信号GSI により初期化され、ゲートクロックGCLKに同期したタイミングで各出力端子から順番に低電圧（３．３Ｖ又は５Ｖ）の走査信号を出力する。このシフトレジスタ１０３ａは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴにより構成されている。
【００５６】
レベルシフタ１０３ｂは、７６８個の入力端子と７６８個の出力端子とを備えている。そして、シフトレジスタ１０３ａから入力された低電圧の走査信号を、高電圧（１８Ｖ）に変換して出力する。このレベルシフタ１０３ｂは、低電圧ＶL で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴと、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５７】
出力バッファ１０３ｃも、７６８個の入力端子と７６８個の出力端子とを有している。出力バッファ１０３ｃの各出力端子は、それぞれ対応するゲートバスライン１０９に接続されている。出力バッファ１０３ｃは、レベルシフタ１０３ｂから入力された走査信号を、入力端子に対応する出力端子を介してゲートバスライン１０９に供給する。この出力バッファ１０３ｃは、高電圧ＶH で駆動するｎ型ＴＦＴ及びｐ型ＴＦＴとにより構成されている。
【００５８】
すなわち、ゲートドライバ１０３からは、１垂直同期期間内にゲートクロックGCLKに同期したタイミングで、表示部１０４の７６８本のゲートバスライン１０９に走査信号を順番に供給する。
表示部１０４のＴＦＴ１０５は、ゲートバスライン１０９に走査信号が供給されるとオンとなる。このとき、データバスライン１０８に表示信号ＲＧＢ（Ｒ信号、Ｇ信号及びＢ信号のいずれか１つ）が供給されると、表示セル１０６及び蓄積容量１０７に表示信号ＲＧＢが書き込まれる。表示セル１０６では、書き込まれた表示信号ＲＧＢにより液晶分子の傾きが変化し、その結果表示セル１０６の光透過率が変化する。各画素毎に表示セル１０６の光透過率を制御することによって、所望の画像が表示される。
【００５９】
以下、本実施の形態では、表示部１０４内に設けられたＴＦＴを画素ＴＦＴという。また、データドライバ１０２及びゲートドライバ１０３内のＴＦＴのうち高電圧（１８Ｖ）で駆動するＴＦＴを、高電圧駆動用ＴＦＴという。更に、制御回路１０１、データドライバ１０２及びゲートドライバ１０３内のＴＦＴのうち低電圧（３．３Ｖ又は５Ｖ）で駆動するＴＦＴを、低電圧駆動用ＴＦＴという。
【００６０】
図２（ａ）は、低電圧駆動用ＴＦＴの構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されており、この下地絶縁膜１１１の上にＴＦＴの動作層となるポリシリコン膜１１２が形成されている。このポリシリコン膜１１２には、ＴＦＴのソース及びドレインである一対の高濃度不純物領域（オーミックコンタクト領域）１１５がチャネル領域を挟んで形成されている。
【００６１】
下地絶縁膜１１１及びポリシリコン膜１１２の上には、厚さが３０ｎｍのシリコン酸化膜（ＳｉＯ2 ）１１３が形成されている。また、このシリコン酸化膜１１３の上には、ゲート電極１１４が形成されている。低電圧駆動用ＴＦＴでは、高濃度不純物領域１１５のチャネル領域側のエッジが、いずれもゲート電極１１４のエッジのほぼ真下に位置している。
【００６２】
シリコン酸化膜１１３及びゲート電極１１４の上には、厚さが９０ｎｍのシリコン酸化膜１１８と、厚さが３５０ｎｍのシリコン窒化膜（ＳｉＮ）１２１とが積層されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面から高濃度不純物領域１１５に通じるコンタクトホール内に埋め込まれた金属により、高濃度不純物領域１１５に電気的に接続されている。
【００６３】
低電圧駆動用ＴＦＴは、ゲート絶縁膜が厚さ３０ｎｍのシリコン酸化膜１１３のみで構成されており、更にＬＤＤ領域が設けられていないので、低電圧での高速動作が可能である。また、不純物領域１１５がゲート電極１１４に対し自己整合的に形成できるので、素子の微細化が容易である。なお、この低電圧駆動用ＴＦＴにはＬＤＤ領域が設けれていないが、低電圧で駆動するのでホットエレクトロンの発生が少なく、ホットエレクトロンに起因するオン特性の劣化とオフ電流の増大が回避される。
【００６４】
図２（ｂ）は高電圧駆動用ｎ型ＴＦＴの構造を示す断面図、図２（ｃ）は高電圧駆動用ｐ型ＴＦＴの構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されている。この下地絶縁膜１１１の上には、ＴＦＴの動作層となるポリシリコン膜１１２が形成されている。
ｎ型ＴＦＴ形成領域では、ポリシリコン膜１１２に、ＴＦＴのソース及びドレインである一対のｎ型高濃度不純物領域（オーミックコンタクト領域）１１５ｎがチャネル領域を挟んで形成されている。また、ドレインであるｎ型高濃度不純物領域（図２（ｂ）では右側の高濃度不純物領域）１１５ｎのチャネル領域側には、ＬＤＤ領域（ｎ型低濃度不純物領域）１２０が不純物領域１１５ｎに接して形成されている。
【００６５】
一方、ｐ型ＴＦＴ形成領域では、ポリシリコン膜１１２に、ＴＦＴのソース及びドレインである一対のｐ型高濃度不純物領域１１５ｐがチャネル領域を挟んで形成されている。この高電圧駆動用ｐ型ＴＦＴ形成領域では、高電圧駆動用ｎ型ＴＦＴと異なり、ＬＤＤ領域は設けられていない。
下地絶縁膜１１１及びポリシリコン膜１１２の上には、厚さが３０ｎｍのシリコン酸化膜１１３と厚さが９０ｎｍのシリコン酸化膜１１８とが積層して形成されている。そして、シリコン酸化膜１１８の上には、ゲート電極１１９が形成されている。
【００６６】
ｎ型ＴＦＴ形成領域では、上から見たときに、ソース側不純物領域１１５ｎのチャネル領域側の先端部分はゲート電極１１９のエッジ部分に重なっている。また、ゲート電極１１９のドレイン側エッジのほぼ真下に、ＬＤＤ領域１２０のチャネル領域側エッジが配置されている。
一方、ｐ型ＴＦＴ形成領域では、上から見たときに、一対の不純物領域１１５ｐのそれぞれチャネル領域側の先端部分が、ゲート電極１１９のエッジ部分に重なっている。
【００６７】
ゲート電極１１９及びシリコン酸化膜１１８の上には、厚さが３５０ｎｍのシリコン窒化膜１２１が形成されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面から高濃度不純物領域１１５ｎ，１１５ｐに通じるコンタクトホール内に埋め込まれた金属により、高濃度不純物領域１１５ｎ，１１５ｐに電気的に接続されている。
【００６８】
これらの高電圧駆動用ＴＦＴでは、ゲート絶縁膜が１２０ｎｍと厚いシリコン酸化膜（シリコン酸化膜１１３＋シリコン酸化膜１１８）で形成されているので、耐圧が高く、高電圧で駆動することができる。
また、ｎ型ＴＦＴでは、ドレイン側にのみＬＤＤ領域１２０を有し、ソース側にはＬＤＤ領域を有していない。液晶表示装置のレベルシフタ１０２ｂ，１０３ｂ、アナログスイッチ１０２ｃ及び出力バッファ１０３ｃに使用されるｎ型ＴＦＴでは、ソース電圧がドレイン電圧よりも高くなることはなく、ホットエレクトロンはドレイン側に発生しても、ソース側には発生しない。このため、ソース側にＬＤＤ領域を設けなくても、ホットエレクトロンによるトランジスタ特性の劣化はない。
【００６９】
一方、高電圧駆動用ｐ型ＴＦＴ形成領域のポリシリコン膜１１２にはｐ型不純物領域１１５ｐのみが設けられ、ＬＤＤ領域は設けられていない。そして、上から見たときに、これらの不純物領域１１５ｐのチャネル領域側の先端部分は、いずれもゲート電極１１９のエッジ部分に重なっている。ｐ型ＴＦＴの場合は、キャリアが正孔であるのでホットキャリアの発生が殆どなく、ＬＤＤ領域を設けなくてもトランジスタ特性に支障はない。
【００７０】
図２（ｄ）は画素ＴＦＴ（ｎ型）の構造を示す断面図である。ガラス基板１１０の上には下地絶縁膜１１１が形成されており、この下地絶縁膜１１１の上にＴＦＴの動作層となるポリシリコン膜１１２が形成されている。このポリシリコン膜１１２にはＴＦＴのソース及びドレインである一対のｎ型高濃度不純物領域（オーミックコンタクト領域）１１５ｎがチャネル領域を挟んで形成されており、これらのｎ型高濃度不純物領域１１５ｎのチャネル側の端部にはＬＤＤ領域１２０がそれぞれｎ型高濃度不純物領域１１５ｎに接して形成されている。
【００７１】
下地絶縁膜１１１及びポリシリコン膜１１２の上には、図２（ｂ），（ｃ）に示す高電圧駆動用ＴＦＴと同様に、厚さが３０ｎｍのシリコン酸化膜１１３と厚さが９０ｎｍのシリコン酸化膜１１８とが積層して形成されている。そして、シリコン酸化膜１１８の上には、ゲート電極１１９が形成されている。
この画素ＴＦＴでは、ゲート電極１１９の両側のエッジのほぼ真下に、ＬＤＤ領域１２０のチャネル領域側エッジが配置されている。
【００７２】
ゲート電極１１９及びシリコン酸化膜１１８の上には、厚さが３５０ｎｍのシリコン窒化膜１２１が形成されている。シリコン窒化膜１２１の上には電極（ソース電極及びドレイン電極）１２２が形成されている。これらの電極１２２は、シリコン窒化膜１２１の上面からｎ型高濃度不純物領域１１５ｎに通じるコンタクトホール内に埋め込まれた金属により、ｎ型高濃度不純物領域１１５ｎに電気的に接続されている。
【００７３】
画素ＴＦＴには、表示信号として正及び負の信号が与えられるので、この図２（ｄ）に示すようにソース及びドレインの両方にＬＤＤ領域１２０を設けないと、ホットエレクトロンによるトランジスタ特性の劣化が発生する。
以下、本実施の形態の液晶表示装置の製造方法について、図３〜図１１を参照して説明する。なお、これらの図３〜図１１において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図、（ｃ）は画素ＴＦＴの形成領域における断面図を示している。
【００７４】
まず、図３（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上に、下地絶縁膜としてシリコン窒化膜１１１ａを約５０ｎｍ、シリコン酸化膜１１１ｂを２００ｎｍの厚さに形成する。続けて、シリコン酸化膜１１１ｂの上にアモルファスシリコン膜１１２ａを約５０ｎｍの厚さに形成する。
次に、アモルファスシリコン膜１１２ａ中の水素を低減するために、４５０℃の温度でアニールする。そして、アモルファスシリコン膜１１２ａにエキシマレーザを照射して、アモルファスシリコン膜１１２ａをポリシリコン膜に変化させる。
【００７５】
次に、ポリシリコン膜の上にフォトレジストを塗布し、選択露光及び現像工程を経て、所定のレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクにして、ポリシリコン膜をドライエッチングし、図４（ａ）〜（ｃ）に示すように、所定の領域にのみポリシリコン膜１１２を残す。その後レジストパターンを除去する。
【００７６】
次に、図５（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上側全面にシリコン酸化膜１１３を３０ｎｍの厚さに成膜する。そして、スパッタ法により、シリコン酸化膜１１３の上にＡｌ−Ｎｄ（アルミニウム−ネオジム：Ｎｄ含有量は２at.%）膜を約３００ｎｍの厚さに成膜する。その後、フォトレジストを使用して、Ａｌ−Ｎｄ膜の上に所定のレジストパターンを形成し、このレジストパターンをマスクにしてＡｌ−Ｎｄ膜をドライエッチングして、低電圧駆動用ＴＦＴのゲート電極１１４と、高電圧駆動用ＴＦＴ及び画素ＴＦＴのソース及びドレイン形成時のマスクとなる金属パターン１１４ｂとを形成する。その後、レジストパターンを除去する。そして、ゲート電極１１４及び金属パターン１１４ｂをマスクとし、加速電圧が２５ｋＶ、注入量が７×１０14ｃｍ-2の条件でポリシリコン膜１１２にＰ（リン）をイオン注入して、ｎ型ＴＦＴのソース及びドレインとなるｎ型不純物領域１１５ｎを形成する。このとき、ｐ型ＴＦＴのポリシリコン膜１１２にもＰ（リン）が注入される。
【００７７】
次に、図６（ａ）〜（ｃ）に示すように、フォトレジストを使用して、ｎ型ＴＦＴ形成領域を覆うレジストパターン１１６を形成する。そして、加速電圧が１５ｋＶ、注入量が２×１０15ｃｍ-2の条件で、ｐ型ＴＦＴ形成領域のポリシリコン膜１１２にＢ（ボロン）をイオン注入し、ｐ型ＴＦＴのソース及びドレインとなるｐ型不純物領域１１５ｐを形成する。これらの領域には、前の工程でＰ（リン）が注入されているが、Ｐ（リン）よりも多量のＢ（ボロン）を注入することにより、ｎ型不純物領域１１５ｎがｐ型不純物領域１１５ｐに変化する。
【００７８】
次に、レジストパターン１１６を除去した後、エキシマレーザでＴＦＴ基板１１０の上側全面を照射し、注入された不純物（Ｐ及びＢ）を電気的に活性化する。
次に、図７（ａ）〜（ｃ）に示すように、フォトレジストを使用して、低電圧駆動用ＴＦＴの形成領域を覆うレジストパターン１１７を形成し、金属パターン１１４ｂをウェットエッチングで除去する。その後、レジストパターン１１７を除去する．
次に、図８（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、シリコン酸化膜１１３及びゲート電極１１４の上にシリコン酸化膜１１８を９０ｎｍの厚さに成膜する。そして、スパッタ法により、シリコン酸化膜１１８の上に厚さが３００ｎｍのＡｌ−Ｎｄ（Ｎｄ含有量が２at.%）膜を成膜する。その後、フォトレジストを使用してＡｌ−Ｎｄ膜の上に所定の形状のレジストパターンを形成する。そして、このレジストパターンをマスクにしてＡｌ−Ｎｄ膜をドライエッチングして、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９を形成する。
【００７９】
このとき、ｎ型高電圧駆動用ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９のエッジ部分とソース側不純物領域１１５ｎのチャネル領域側の先端部分とが重なり、ゲート電極１１９とドレイン側不純物領域１１５ｎとの間にはＬＤＤ領域１２０となる空間が設けられるようにする。また、ｐ型高電圧駆動用ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９のエッジ部分とソース側及びドレイン側の不純物領域１１５ｐのチャネル領域側先端部分とが重なるようにする。（図８（ｂ）参照）
更に、画素ＴＦＴ形成領域では、上から見たときに、ゲート電極１１９とソース側及びドレイン側の不純物領域１１５ｎとの間にはＬＤＤ領域１２０となる空間が設けられるようにする。（図８（ｃ）参照）
なお、表示部１０４では、ゲート電極１１９の形成と同時に、ゲートバスライン１０９及び蓄積容量バスライン（蓄積容量１０７の電極）を形成する。
【００８０】
次に、レジストパターンを除去した後、加速電圧が７０ｋＶ、注入量が２×１０13ｃｍ-2の条件で、基板全面にわたってＰ（リン）をイオン注入し、ｎ型高電圧駆動用ＴＦＴのドレイン側不純物領域１１５ｎの隣にＬＤＤ領域１２０を形成するとともに、画素ＴＦＴのソース側及びドレイン側の不純物領域１１５ｎの隣にもＬＤＤ領域１２０を形成する。このとき、ｐ型ＴＦＴの不純物領域１１５ｐにもＰ（リン）が注入されるが、先に注入されたＢ（ボロン）に比べて注入量が少ないので、導電型は変化しない。その後、４００℃の温度でアニールして、注入されたＰ（リン）を電気的に活性化する。
【００８１】
次に、図９（ａ）〜（ｃ）に示すように、プラズマＣＶＤにより、シリコン酸化膜１１８及びゲート電極１１９の上にシリコン窒化膜１２１を３５０ｎｍの厚さに形成する。その後、４００℃の温度でアニールして、ＬＤＤ領域１２０に注入されたＰ（リン）を電気的に活性化するとともに、シリコン窒化膜１２１中の水素により、チャネル領域とゲート酸化膜との界面などにある欠陥を水素化し、ＴＦＴ特性を改善する。
【００８２】
次に、フォトレジストを使用して、シリコン窒化膜１２１上にコンタクトホール形成用開口部を有するレジスト膜を形成する。そして、このレジスト膜をマスクにしてシリコン窒化膜１２１、シリコン酸化膜１１８，１１３をドライエッチングして、各ＴＦＴの不純物領域１１５ｎ，１１５ｐに通じるコンタクトホールを形成する。
【００８３】
続いて、スパッタ法により、基板１１０の上側全面に、Ｔｉを１００ｎｍ、Ａｌを２００ｎｍ、Ｔｉを５０ｎｍの厚さに順次堆積し、これらの金属でコンタクトホールを埋め込むとともに、シリコン窒化膜１２１上に金属膜を形成する。その後、フォトリソグラフィによりマスクパターンを形成し、金属膜をドライエッチングして、図１０（ａ）〜（ｃ）に示すように、ＴＦＴのソース及びドレインに電気的に接続した電極（ソース電極及びドレイン電極）１２２を形成する。
【００８４】
なお、表示部１０４では、電極１２２の形成と同時に、データバスライン１０８を形成する。また、制御回路１０１、データドライバ１０２及びゲートドライバ１０３の形成領域では、電極１２２の形成と同時に、所定の配線パターンを形成する。
次に、図１１（ａ）〜（ｃ）に示すように、感光性樹脂を塗布して厚さが３．０μｍの樹脂膜１２３を形成する。そして、この樹脂膜１２３の所定領域に、配線１２２に連絡するコンタクトホールを形成する。その後、スパッタ法により、基板１１０の上側全面に厚さが７０ｎｍのＩＴＯ（indium-tin oxide：インジウム酸化スズ）膜を成膜した後、通常のフォトリソグラフ工程によりＩＴＯ膜をパターニングして、画素ＴＦＴのソース側不純物領域１１５ｎに電気的に接続した画素電極１２４を形成する。その後、ガラス基板１１０の上側全面に、液晶分子の初期状態（電圧無印加時）の配向方向を決める配向膜（図示せず）を形成する。
【００８５】
このようにして、液晶表示装置のＴＦＴ基板が完成する。
液晶表示装置の対向基板は、公知の方法で形成する。すなわち、ガラス基板上に、例えばＣｒ（クロム）により、画素間の領域を遮光するためのブラックマトリクスを形成する。また、ガラス基板上に赤色、緑色及び青色のカラーフィルタを形成し、各画素毎に赤色、緑色及び青色のいずれか１色のカラーフィルタを配置する。その後、ガラス基板の上側全面にＩＴＯからなる透明電極を形成し、透明電極の上に配向膜を形成する。
【００８６】
このようにして製造されたＴＦＴ基板と対向基板とを貼合わせ、両者の間に液晶を封入して液晶パネルとする。この液晶パネルの両面に偏光板を配置し、裏面側にバックライトを配置すると、液晶表示装置が完成する。
本実施の形態によれば、ゲート絶縁膜が薄く低電圧での高速動作が可能な低電圧駆動用ＴＦＴと、ゲート絶縁膜が厚くホットエレクトロンによる特性劣化が少ない高電圧駆動用ＴＦＴ及び画素ＴＦＴとを同一の工程で製造することができる。これにより、駆動回路一体型液晶表示装置の性能が向上し、製造コストが低減される。また、低電圧駆動用ＴＦＴの不純物領域（ソース・ドレイン）１１５ｎ，１１５ｐは、ゲート電極１１４に対し自己整合で形成するので、低電圧駆動用ＴＦＴの微細化及び高速化が図れる。
【００８７】
なお、上記の実施の形態において、画素毎に樹脂膜１２３の色を赤色、緑色及び青色のいずれか１色とし、対向基板側にカラーフィルタを設けない構造としてもよい。また、ガラス基板１１０上に、画像の補正や記憶等を行う回路（補正回路、加算回路、減算回路及びメモリ等）を形成してもよい。
また、上記の実施の形態では、ｎ型高電圧駆動用ＴＦＴのドレイン側並びに画素ＴＦＴのソース及びドレイン側にＬＤＤ領域１２０を設けた場合について説明したが、この部分に不純物を導入しないでオフセット領域としてもよい。
【００８８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施の形態は、反射型液晶表示装置に本発明を適用した例を示す。本実施の形態の反射型液晶表示装置は、液晶セルの構造が異なることを除けば基本的に第１の実施の形態で説明した液晶表示装置と同様の構造を有するので、本実施の形態においても図１を参照して説明する。
【００８９】
図１２，図１３は本実施の形態の液晶表示装置の製造方法を示す断面図、図１４（ａ）は本実施の形態の液晶表示装置のデータバスライン１０８とゲートバスライン１０９との交差部を示す平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ線による断面図である。また、図１２，図１３において、（ａ）は低電圧駆動用ＴＦＴ形成部の断面図、（ｂ）は高電圧駆動用ＴＦＴ形成部の断面図、（ｃ）が画素ＴＦＴ形成部の断面図である。
【００９０】
本実施の形態では、図７に示す工程までは基本的に第１の実施の形態と同様にして、低電圧駆動用ＴＦＴのゲート電極１１４及び不純物領域１１５ｎ，１１５ｐを形成する。
但し、低電圧駆動用ＴＦＴのゲート電極１１４の形成と同時に、表示部１０４のゲートバスライン１０９とデータバスライン１０８とが交差する部分のシリコン酸化膜１１３上に、図１４（ａ）に平面図、図１４（ｂ）に断面図を示すように、繋ぎ配線１１４ｃを形成しておく。この場合、低電圧駆動用ＴＦＴのゲート電極１１４及び繋ぎ配線１１４ｃの厚さは、１５０ｎｍ程度に薄くすることが好ましい。また、図６，図７に示す工程でマスクパターン１１４ｂを除去する際には、繋ぎ配線１１４ｃもレジストパターン１１７で被覆しておく。
【００９１】
図７に示す工程を終えた後、レジストパターン１１７を除去する。そして、図１２（ａ）〜（ｃ）に示すように、プラズマＣＶＤ法により、ガラス基板１１０の上側全面に厚さが９０ｎｍのシリコン酸化膜１１８を形成する。その後、このシリコン酸化膜１１８上にフォトレジスト膜（図示せず）を形成し、選択露光及び現像処理を施して、コンタクトホール形成用開口部を形成する。そして、この開口部を介してシリコン酸化膜１１８，１１３をドライエッチングし、シリコン酸化膜１１８の上面から不純物領域１１５ｎ，１１５ｐ及び繋ぎ配線１１４ｃにそれぞれ到達するコンタクトホール１１８ａを形成する。その後、レジスト膜を除去する。
【００９２】
次に、スパッタ法により、基板１１０の上側全面にＴｉを１００ｎｍ、Ａｌ−Ｎｄ（Ｎｄ含有量が２at.%）を２００ｎｍの厚さに堆積させて、コンタクトホールをこれらの金属で埋め込むとともに、シリコン酸化膜１１８の上に２層構造の金属膜を形成する。
次いで、金属膜の上にフォトレジスト膜を形成し、選択露光及び現像処理を行って、所定の形状のレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクにして金属膜をドライエッチングし、図１３（ａ）〜（ｃ）に示すように、電極（ソース電極及びドレイン電極）１３０を形成する。このとき、制御回路１０１、データドライバ１０２及びゲートドライバ１０３の形成領域では、所定の配線パターンを形成する。また、表示部１０４では、データバスライン１０８、ゲートバスライン１０９及び反射電極１３１を形成する。図１４（ａ）に示すようにゲートバスライン１０９はデータバスライン１０８との交差部で分断されるが、コンタクトホール１１８ａ内の金属と繋ぎ配線１１４ｃとを介して、これらのゲートバスライン１０９は電気的に接続される。
【００９３】
次に、レジストパターンを除去した後、基板１１０の上側から全体に、加速電圧が７０ｋＶ、注入量が２×１０13ｃｍ-2の条件でＰ（リン）をイオン注入し、ｎ型高電圧駆動用ＴＦＴ及び画素ＴＦＴのＬＤＤ領域１２０を形成する。ｎ型高電圧駆動用ＴＦＴでは、ＬＤＤ領域１２０をドレイン側にのみ形成し、画素ＴＦＴではソース側及びドレイン側の両方にＬＤＤ領域１２０を形成する。この工程ではｐ型ＴＦＴの不純物領域１１５ｐにもＰ（リン）が注入されるが、Ｂ（ボロン）に比べて注入量が少ないので、導電型は変化しない。
【００９４】
その後、４００℃の温度でアニールして、注入されたＰ（リン）を電気的に活性化する。このアニール工程の雰囲気を水素とすることにより、チャネルとゲート絶縁膜との界面などにある欠陥の水素化を同時に行うことができる。
このようにして、反射型液晶表示装置を形成することができる。。
第１の実施の形態の液晶表示装置では、低電圧駆動用ＴＦＴのゲート電極１１４が形成された第１の配線層と、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９が形成された第２の配線層と、配線１２２が形成された第３の配線層との３つの配線層を有している。一方、本実施の形態では、２つの配線層で低電圧駆動用ＴＦＴのゲート電極１１４、高電圧駆動用ＴＦＴ及び画素ＴＦＴのゲート電極１１９及び電極１３０を形成する。従って、第１の実施の形態に比べて製造工程数が少ないという利点がある。
【００９５】
図１３（ａ）〜（ｃ）に示すような低電圧駆動用ＴＦＴ、高電圧駆動用ＴＦＴ及び画素ＴＦＴを有する反射型液晶表示装置の場合、６枚のマスク（６回のフォトリソグラフィ工程）で製造することができる。
（第１及び第２の実施の形態の変形例）
第１及び第２の実施の形態では、蓄積容量１０７を、蓄積容量バスライン、画素電極及びそれらの間のシリコン酸化膜で構成しているものとした。しかし、図１５に示すように、画素ＴＦＴのポリシリコン膜１１２を、画素中央部近傍まで延び出して形成し、このポリシリコン膜１１２と、その上のシリコン酸化膜１１３及び蓄積容量バスライン１４１とにより蓄積容量を形成してもよい。微小な面積で大きな容量を確保するために、図１６に示すように、蓄積容量バスライン１４２の上に、シリコン酸化膜１１８を挟んで容量電極１４３を形成し、この容量電極１４３をシリコン窒化膜１２１上の配線１４４を介して画素ＴＦＴのソース電極１２２と接続してもよい。
【００９６】
また、第２の実施の形態の液晶表示装置の場合は、図１７に示すように、画素ＴＦＴのポリシリコン膜１１２を、画素中央部近傍まで延び出して形成し、このポリシリコン膜１１２とその上のシリコン酸化膜１１３及び蓄積容量バスライン１４２とにより蓄積容量を形成してもよい。
（第３の実施の形態）
以下、本発明の第３の実施の形態について説明する。
【００９７】
図１８（ａ）は本発明の第３の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図１８（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。なお、以下の実施の形態では、画素ＴＦＴを高電圧駆動用ＴＦＴと同じ構造としている。
ガラス基板２０１上には、下地絶縁膜（バッファ層）２０２が形成されており、下地絶縁膜２０２の上にはＴＦＴの動作層となるポリシリコン膜２０３が所定のパターンで形成されている。このポリシリコン膜２０３には、ソース・ドレインとなる一対の高濃度不純物領域２０３ａが、チャネル領域を挟んで形成されている。また、高電圧駆動用ＴＦＴ形成領域では、高濃度不純物領域２０３ａのチャネル領域側の端部に、それぞれＬＤＤ領域（低濃度不純物領域）２０３ｂが形成されている。
【００９８】
高電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜２０３のチャネル領域及びＬＤＤ領域２０３ｂの上に、シリコン酸化膜（ＳｉＯ2 ）２０４が約１００ｎｍの厚さに形成されている。また、下地絶縁膜２０２、ポリシリコン膜２０３及びシリコン酸化膜２０４の上には、シリコン酸化膜２０５が約３０ｎｍの厚さに形成されている。このシリコン酸化膜２０５の上に、低電圧駆動用ＴＦＴのゲート電極２０６ａ及び高電圧駆動用ＴＦＴのゲート電極２０６ｂがそれぞれ形成されている。
【００９９】
シリコン酸化膜２０５及びゲート電極２０６ａ，２０６ｂの上には、層間絶縁膜として、シリコン酸化膜２０８が形成されている。このシリコン酸化膜２０８には不純物領域２０３ａに通じるコンタクトホールが形成され、シリコン酸化膜２０８の上にはコンタクトホールを介して不純物領域２０３ａに電気的に接続された電極（ソース電極及びドレイン電極）２０９が形成されている。
【０１００】
この図１８（ａ），（ｂ）に示すように、本実施の形態では、ポリシリコン膜２０３全体がシリコン酸化膜２０５又はシリコン酸化膜２０４に覆われていること、低電圧駆動用ＴＦＴではゲート絶縁膜がシリコン酸化膜２０５の一層からなり、高電圧駆動用ＴＦＴではゲート絶縁膜がシリコン酸化膜２０４，２０５の２層からなること、低電圧駆動用ＴＦＴにはＬＤＤ領域がなく、高電圧駆動用ＴＦＴにはＬＤＤ領域２０３ｂが設けられていることを特徴としている。
【０１０１】
すなわち、ゲート電極２０６ａと高濃度不純物領域２０３ａとの間がシリコン酸化膜２０５により確実に分離されているので、リーク電流の発生が防止される。また、低電圧駆動用ＴＦＴではゲート絶縁膜をシリコン酸化膜２０５の１層のみで構成し、高電圧駆動用ＴＦＴではゲート絶縁膜をシリコン酸化膜２０４，２０５の２層構造としている。厚さが異なる２種類のゲート絶縁膜を形成する場合、厚いゲート絶縁膜を形成し、このゲート絶縁膜の一部をエッチバックして薄いゲート絶縁膜を形成することが考えられる。しかし、この方法ではエッチバック量の制御が難しいという難点がある。本実施の形態のように、薄いゲート絶縁膜を１層のシリコン酸化膜２０５のみで構成し、厚い絶縁膜を２層のシリコン酸化膜２０４，２０５の積層体で構成するほうが、厚さの制御が容易である。
【０１０２】
本実施の形態において、低電圧駆動用ＴＦＴでは、ゲート絶縁膜が薄く且つＬＤＤ領域を有していないので、低電圧でも高速動作が可能である。また、高電圧駆動用ＴＦＴでは、ゲート絶縁膜が厚く且つＬＤＤ領域２０３ｂを有しているので、耐圧が高く、高電圧で駆動してもホットキャリアによる特性劣化が回避される。
【０１０３】
以下、本実施の形態の液晶表示装置の製造方法について、図１９〜図２３を参照して説明する。これらの図１９〜図２３において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図を示している。
まず、図１９（ａ），（ｂ）に示すように、ガラス基板２０１の上に、下地絶縁膜として、厚さが約４０ｎｍのシリコン窒化膜２０２ａと厚さが約２０ｎｍのシリコン酸化膜２０２ｂとを順次形成する。
【０１０４】
次に、ＣＶＤ法により、シリコン酸化膜２０２ｂの上に厚さが５０ｎｍのアモルファスシリコン膜を形成する。その後、アモルファスシリコン膜の全面にエキシマレーザを照射して、アモルファスシリコン膜をポリシリコン膜に変化させ、このポリシリコン膜をフォトリソグラフィ技術を使用してパターニングする。このようにして、図１９（ａ），（ｂ）に示すように、下地絶縁膜（シリコン酸化膜２０２ｂ）の上にＴＦＴの動作層となるポリシリコン膜２０３を形成する。
【０１０５】
次に、ＣＶＤ法により、基板２０１の上側全面にシリコン酸化物を約１００ｎｍの厚さに堆積させて、シリコン酸化膜を形成する。その後、このシリコン酸化膜をフォトリソグラフィ技術を使用してパターニングする。このようにして、図２０（ａ），（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３のチャネル領域となる領域上にシリコン酸化膜２０４を形成する。
【０１０６】
通常、シリコン酸化膜のパターニングは、ＣＨＦ3 ガスを用いたドライエッチングで行う。このとき、下地絶縁膜であるシリコン酸化膜２０２ｂもエッチングされるが、基板２０１はシリコン窒化膜２０２ａにより保護される。また、このドライエッチング時に、レジストとＣＨＦ3 ガスとによる反応生成物等により、ポリシリコン膜２０３の表面に汚染層が生成される。この汚染層を除去又は酸化するために、酸素を含むガス雰囲気中でプラズマ処理する。その後、フッ酸を含む溶液でポリシリコン膜２０３を処理して、ポリシリコン膜２０３の表面の酸化層を除去する。
【０１０７】
次に、図２１（ａ），（ｂ）に示すように、ＣＶＤ法により、基板２０１の上側全面にシリコン酸化膜２０５を約３０ｎｍの厚さに形成し、このシリコン酸化膜２０５により、シリコン窒化膜２０２ａ、ポリシリコン膜２０３及びシリコン酸化膜２０４を被覆する。その後、スパッタ法により、シリコン酸化膜２０５の上に、Ｃｒ（クロム）からなる金属膜を約４００ｎｍの厚さに形成した後、この金属膜をパターニングしてゲート電極２０６ａ，２０６ｂを形成する。この場合、図２１（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域では、ゲート電極２０６ｂの幅がシリコン酸化膜２０４の幅よりも小さく、且つ上から見たときにシリコン酸化膜２０４のエッジとゲート電極２０６ｂのエッジとの間にＬＤＤ領域に相当する間隔が設けられるようにマスクを位置決めする必要がある。なお、ゲート電極２０６ａ，２０６ｂの材料はＣｒに限定されるものではなく、他の導電材料を使用してもよい。
【０１０８】
次に、図２２（ａ），（ｂ）に示すように、ゲート電極２０６ａ，２０６ｂ及びシリコン酸化膜２０４をマスクとし、例えば加速エネルギーが３０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件で低電圧駆動用ＴＦＴ形成領域及び高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３にＰ（リン）をイオン注入して、ソース・ドレインとなる高濃度不純物領域２０３ａを形成する。その後、続けて、例えば加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件で高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２０３にＰ（リン）をイオン注入して、ＬＤＤ領域（低濃度不純物領域）２０３ｂを形成する。
【０１０９】
なお、ここでは説明を省略したが、ドライバ等の周辺回路は通常ＣＭＯＳ構成なので、ｎ型ＴＦＴのソース・ドレインを形成するときにはｐ型ＴＦＴ形成領域をフォトレジスト等のマスクで覆った後、上記のようにリン等の不純物をポリシリコン膜２０３にイオン注入する。また、ｐ型ＴＦＴのソース・ドレインを形成するときにはｎ型ＴＦＴ形成領域をマスクで覆った後、ｐ型ＴＦＴ形成領域のポリシリコン膜にＢ（ボロン）等の不純物をイオン注入する。
【０１１０】
次に、図２３（ａ），（ｂ）に示すように、ＣＶＤ法により、基板２０１の上側全面に、層間絶縁膜としてシリコン酸化膜２０８を約３００ｎｍの厚さに形成する。その後、フォトリソグラフィ技術を使用して、シリコン酸化膜２０８に、高濃度不純物領域２０３ａに通じるコンタクトホールを形成する。次いで、基板２０１の上側全面にモリブデン（Ｍｏ）等の金属を堆積させて、シリコン酸化膜２０８の上に厚さが約３００ｎｍの金属膜を形成する。そして、この金属膜をパターニングし、コンタクトホールを介して高濃度不純物領域２０３ａに電気的に接続した電極２０９を形成する。このようにして、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴが完成する。
【０１１１】
なお、上記の方法では、ゲート絶縁膜及び層間絶縁膜をいずれもシリコン酸化膜により形成するものとしたが、ゲート絶縁膜及び層間絶縁膜を他の絶縁材料により形成してもよい。また、基板２０１の材料はガラスに限定されるものではなく、プラスチックやその他の透明材料により形成された板材を用いることができる。
【０１１２】
以下，本発明の効果について説明する。
従来技術の図５７（ａ）に示す低電圧駆動用ＴＦＴでは、ゲート絶縁膜を例えば３０ｎｍ程度に薄くすることで、低電圧での高速動作を可能としている。この場合、図５７（ａ）に示すように、ゲート絶縁膜の幅とゲート電極の幅とが同じであると、パターニング等の工程でゲート絶縁膜の側部に不可避的に残留したわずかな不純物や汚染イオンのために、リーク電流が発生しやすくなる。また、低電圧駆動用ＴＦＴのゲート電極を形成した後、高電圧駆動用ＴＦＴのゲート絶縁膜を形成する場合、半導体膜とゲート絶縁膜との界面を清浄にするために、通常フッ酸を含む液で処理する。ところが、既に形成したゲート絶縁膜がシリコン酸化膜の場合、その側部がフッ酸に侵食されてしまい、リーク電流がより一層発生しやすくなったり、チャネルとソース・ドレインとの間にオフセット構造ができる。なお、高電圧駆動用ＴＦＴでは、図５７（ｂ）に示すように、ＬＤＤ層の分だけ（例えば１μｍ）ゲート絶縁膜の側部とゲート電極とが離れ、且つ、ゲート絶縁膜の厚さが厚いため、リーク電流の可能性が低い。
【０１１３】
本実施の形態では、ＴＦＴのソース・ドレインである高濃度不純物領域の上にもゲート絶縁膜（シリコン酸化膜２０５）が形成されているので、このゲート絶縁膜によりゲート電極２０６ａと高濃度不純物領域２０３ａとの間を確実に分離することができる。
また、本実施の形態では、厚く形成したシリコン酸化膜２０４を介してポリシリコン膜に不純物をイオンを注入することでＬＤＤ領域を形成するので、図５７（ａ），（ｂ）に示す薄膜トランジスタ装置に比べて、マスク工程を簡略化することができる。
【０１１４】
上記第３の実施の形態では、ゲート絶縁膜を構成する絶縁膜２０４，２０５をいずれもシリコン酸化物（ＳｉＯ2 ）で形成する場合のように、２つの絶縁膜の相互のエッチング比がとれない場合に有効である。
一方の絶縁膜をシリコン酸化物（ＳｉＯ2 ）で形成し、他方の絶縁膜をシリコン窒化物（ＳｉＮ）で形成することも考えられる。例えば、ポリシリコン膜２０３を形成した後、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜の上にのみ厚さが１００ｎｍのシリコン窒化膜を形成する。その後、基板２０１の上側沿面にシリコン酸化膜を３０ｎｍの厚さ形成する。このようにしても、低電圧駆動用ＴＦＴ形成領域にシリコン酸化膜のみからなる薄いゲート絶縁膜を形成し、高電圧駆動用ＴＦＴ形成領域にシリコン窒化膜とシリコン酸化膜との２層構造の厚いゲート絶縁膜を形成することができる。
【０１１５】
しかし、シリコン酸化膜と、それ以外の絶縁膜とは界面準位を形成して、ＴＦＴの信頼性を低下させるおそれがあるので、上記第３の実施の形態で説明したように、ゲート絶縁膜を構成する２つの絶縁膜はいずれもシリコン酸化物であることが好ましい。
また、エッチバックにより薄いゲート絶縁膜と厚いゲート絶縁膜とを形成してもよい。すなわち、図１９に示すようにポリシリコン膜２０３を形成した後、基板２０１の上側全面に絶縁膜を１３０ｎｍの厚さに形成し、その上にレジストパターンを形成する。そして、絶縁膜を１００ｎｍの厚さだけエッチバックすることによって、図２４に示すように、低電圧駆動用ＴＦＴ形成領域では薄く、高電圧駆動用ＴＦＴ形成領域では厚いゲート絶縁膜２１０を形成することができる。
【０１１６】
本実施の形態では、図２０に示す工程で、フッ酸を含む溶液で処理することによってポリシリコン膜２０３の表面の酸化層を除去する際に、シリコン酸化膜２０４の上部及び側部がエッチングされる。従って、シリコン酸化膜２０４は、予め所望のサイズよりも若干大きめに形成することが好ましい。なお、フッ酸を含む溶液でポリシリコン膜２０３の表面を処理した後にソース・ドレインとなる高濃度不純物領域を形成するので、この工程でシリコン酸化膜２０４がエッチングされても、チャネル領域とソース・ドレインとの間にオフセット領域が形成されることはない。
【０１１７】
更に、本実施の形態では、下地絶縁膜をシリコン窒化膜２０２ａとシリコン酸化膜２０２ｂとの２層構造にしている。上述したようにシリコン酸化膜２０４を形成する際には下地絶縁膜のシリコン酸化膜２０２ｂがエッチングされるが、シリコン酸化膜２０２ｂの厚さは約２０ｎｍと薄いので、ポリシリコン膜２０３のエッジ部分でシリコン酸化膜（ゲート絶縁膜）２０５の被覆性が損なわれることはない。
【０１１８】
（第４の実施の形態）
図２５（ａ）は本発明の第４の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図２５（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。本実施の形態においても、画素ＴＦＴを高電圧駆動用ＴＦＴと同じ構造としている。
【０１１９】
まず、低電圧駆動用ＴＦＴの構造について説明する。図２５（ａ）に示すように、ガラス基板２２１上には、下地絶縁膜（バッファ層）２２２が形成されており、下地絶縁膜２２２の上にはポリシリコン膜２２３が選択的に形成されている。このポリシリコン膜２２３には、ソース・ドレインとなる一対の高濃度不純物領域２２３ａと、高濃度不純物領域２２３ａのチャネル領域側の端部に配置された一対の擬似ＬＤＤ領域２２３ｃとが設けられている。擬似ＬＤＤ領域２２３ｃは、後述する高電圧駆動用ＴＦＴのＬＤＤ領域２２３ｂとは異なり、高濃度不純物領域２２３ａとほぼ同じ濃度で不純物が注入されている。
【０１２０】
ポリシリコン膜２２３のチャネル領域及び擬似ＬＤＤ領域２２３ｃの上には、ゲート絶縁膜として、厚さが３０ｎｍのシリコン酸化膜２２５が形成されている。また、シリコン酸化膜２２５の上には、ゲート電極２２６ａが形成されている。上から見たときに、擬似ＬＤＤ領域２２３ｃのチャネル領域側のエッジは、ゲート電極２２６ａのエッジとほぼ同じ位置にある。
【０１２１】
下地絶縁膜２２２、ポリシリコン膜２２３、シリコン酸化膜２２５及びゲート電極２２６ａの上には、層間絶縁膜としてシリコン窒化膜２２８が形成されている。このシリコン窒化膜２２８の上には電極（ソース電極及びドレイン電極）２２９が形成されており、これらの電極２２９はシリコン窒化膜２２８に形成されたコンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続されている。
【０１２２】
次に、高電圧駆動用ＴＦＴの構成について説明する。図２５（ｂ）に示すように、ガラス基板２２１上には下地絶縁膜２２２が形成されており、下地絶縁膜２２２の上にはポリシリコン膜２２３が選択的に形成されている。このポリシリコン膜２２３には、ソース・ドレインとなる一対の高濃度不純物領域２２３ａと、高濃度不純物領域２２３ａのチャネル領域側の端部に配置された一対のＬＤＤ領域（低濃度不純物領域）２２３ｂとが設けられている。
【０１２３】
ポリシリコン膜２２３のチャネル領域及びＬＤＤ領域２２３ｂの上には、厚さが１００ｎｍのシリコン酸化膜２２４と、厚さが３０ｎｍのシリコン酸化膜２２５とが積層されている。これらのシリコン酸化膜２２４，２２５により、高電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。シリコン酸化膜２２５の上には、ゲート電極２２６ｂが形成されている。上から見たときに、ＬＤＤ領域２２３ｂのチャネル領域側のエッジは、ゲート電極２２６ｂのエッジとほぼ同じ位置にある。
【０１２４】
下地絶縁膜２２２、ポリシリコン膜２２３、シリコン酸化膜２２５及びゲート電極２２６ｂの上には、層間絶縁膜としてシリコン窒化膜２２８が形成されている。このシリコン窒化膜２２８の上には電極（ソース電極及びドレイン電極）２２９が形成されており、これらの電極２２９はシリコン窒化膜２２８に形成されたコンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続されている。
【０１２５】
以下、本実施の形態の液晶表示装置の製造方法について、図２６〜図３０を参照して説明する。これらの図２６〜図３０において、（ａ）は低電圧駆動用ＴＦＴの形成領域における断面図、（ｂ）は高電圧駆動用ＴＦＴの形成領域における断面図を示している。
まず、図２６（ａ），（ｂ）に示すように、ガラス基板２２１上に、下地絶縁膜として、厚さが４０ｎｍのシリコン窒化膜２２２ａと、厚さが約２０ｎｍのシリコン酸化膜２２２ｂとを順次形成する。
【０１２６】
次に、ＣＶＤ法により、下地絶縁膜の上にアモルファスシリコン膜を約５０ｎｍの厚さに形成する。そして、アモルファスシリコン膜にエキシマレーザを照射して、ポリシリコン膜に変化させる。次に、フォトリソグラフィ技術を使用してポリシリコン膜をパターニングする。このようにして、所定の領域の下地絶縁膜（シリコン酸化膜２２ｂ）上にポリシリコン膜２２３を形成する。
【０１２７】
次に、ＣＶＤ法により、基板２２１の上側全面に厚さが約１００ｎｍのシリコン酸化膜（ＳｉＯ2 ）を形成する。その後、フォトリソグラフィ技術を使用して、このシリコン酸化膜をパターニングする。このようにして、図２６（ｂ）に示すように、高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３を覆うシリコン酸化膜２２４を形成する。
【０１２８】
このシリコン酸化膜２２４の形成工程において、下地絶縁膜のシリコン酸化膜２２２ｂも必然的にエッチングされて、シリコン窒化膜２２２ａが露出する。このシリコン酸化膜２２４のパターニングはＣＨＦ3 ガスを用いたドライエッチングで行う。その後、酸素を含むガス雰囲気中でプラズマ処理して、エッチング時のレジストとＣＨＦ3 ガスによる反応生成物等のポリシリコン膜２２３の表面の汚染層を除去又は酸化を行う。更に、ポリシリコン膜２２３を、フッ酸を含む溶液で処理することで、ポリシリコン膜２２３の表面の酸化層を除去する。
【０１２９】
次に、図２７（ａ），（ｂ）に示すように、基板２２１の上側全面にシリコン酸化膜２２５を約３０ｎｍの厚さに形成し、このシリコン酸化膜２２５の上にＣｒ等の金属からなる金属膜２２６を約４００ｎｍの厚さに形成する。そして、フォトレジストを使用し、金属膜２２６の上に、ゲート電極形成用レジストパターン２２７ａ、２２７ｂを形成する。
【０１３０】
次に、図２８（ａ），（ｂ）に示すように、金属膜２２６をエッチングしてゲート電極２２６ａ，２２６ｂを形成する。このとき、エッチング時間を調整して、ゲート電極２２６ａ，２２６ｂの幅がレジストパターン２２７ａ、２２７ｂの幅よりも２μｍ程度狭くなるようにサイドエッチングを行う。続けて、プラズマ中でシリコン酸化膜２２５，２２４を異方性エッチングして，レジストパターン２２７ａ，２２７ｂの下方にのみシリコン酸化膜２２５，２２４を残し、他の領域のシリコン酸化膜２２５，２２４を除去する。その後、レジストパターン２２７ａ，２２７ｂを除去する。このようにして、ゲート絶縁膜（絶縁膜２２４，２２５）と、ゲート絶縁膜よりも幅が狭いゲート電極２２６ａ，２２６ｂとを形成することができる。
【０１３１】
次に、図２９（ａ），（ｂ）に示すように、ゲート電極２２６ａ，２２６ｂ及びゲート絶縁膜２２４，２２５をマスクとして、加速エネルギーが１０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件でポリシリコン膜２２３にＰ（リン）をイオン注入し、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのソース・ドレインとなる高濃度不純物領域２２３ａを形成する。
【０１３２】
続けて、加速エネルギーが３０ｋｅＶ、注入量が１×１０15ｃｍ-2の条件で、シリコン酸化膜２２５を介して低電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３にＰ（リン）をイオン注入し、擬似ＬＤＤ領域２２３ｃを形成する。
更に、加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件で、シリコン酸化膜２２５，２２４を介して高電圧駆動用ＴＦＴ形成領域のポリシリコン膜２２３にＰ（リン）をイオン注入し、ＬＤＤ領域（低濃度不純物領域）２２３ｂを形成する。このように、本実施の形態では、ゲート絶縁膜の有無、及びゲート絶縁膜の厚さに応じて不純物の加速エネルギーを調整し、高濃度不純物領域２２３ａ、低電圧駆動用ＴＦＴの擬似ＬＤＤ領域２２３ｃ及び高電圧駆動用ＴＦＴのＬＤＤ領域２２３ｂを形成する。
【０１３３】
次いで、図３０（ａ），（ｂ）に示すように、基板２２１の上側全面に、層間絶縁膜として、厚さが３００ｎｍのシリコン窒化膜２２８を形成する。そして、このシリコン窒化膜２２８に、高濃度不純物領域２２３ａに通じるコンタクトホールを形成する。その後、基板２２１の上側全面にＭｏ等の金属を堆積させて厚さが３００ｎｍの金属膜を形成し、この金属膜をパターニングすることにより、コンタクトホールを介して高濃度不純物領域２２３ａに電気的に接続された電極２２９を形成する。
【０１３４】
このようにして、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴを備えた液晶表示装置が完成する。なお、上記の例ではｎ型ＴＦＴの製造方法について説明したが、ｐ型ＴＦＴを形成するときにはｎ型ＴＦＴ形成領域をレジストでマスクし、ポリシリコン膜２２３にＢ（ボロン）等の不純物を注入すればよい。
本実施の形態においても、ゲート電極とゲート絶縁膜の側部との距離が離れているので、第３の実施の形態と同様に、ゲート電極と高濃度不純物領域との間のリーク電流が低減される。また、ゲート絶縁膜が薄く、低電圧で高速動作が可能な低電圧駆動用ＴＦＴと、ゲート絶縁膜が厚い高電圧駆動用ＴＦＴとを比較的簡単な工程で製造することができる。
【０１３５】
本実施の形態においては、３種類の条件でポリシリコン膜２２３に不純物を注入するので、第３の実施の形態に比べてイオン注入工程が多くなる。しかし、サイドエッチングによりＬＤＤ領域及び擬似ＬＤＤ領域の形成時のマスクとなるゲート電極２２６ａ，２２６ｂを形成するため、第３の実施の形態では必要であった絶縁膜２０４とゲート電極２２６ａ，２２６ｂとの１〜３μｍ程度の高精度なマスク合わせ（図２１に示す工程）が不要になるという利点がある。
【０１３６】
上記第３及び第４の実施の形態において、低電圧駆動用ＴＦＴのチャネル長を高電圧駆動用ＴＦＴのチャネルよりも短くすることで、更に高速動作が可能になる。また、液晶表示装置に使用する高電圧駆動用ＴＦＴでは高速動作はそれほど必要でないので、ホットキャリア劣化やオフリーク特性を考慮して、チャネル長を長めにすることが好ましい。
【０１３７】
（第５の実施の形態）
図３１は本発明の第５の実施の形態の薄膜トランジスタ装置の高電圧駆動用ＴＦＴの構造を示す断面図、図３２は同じくその低電圧駆動用ＴＦＴの構成を示す断面図である。図３１（ａ）は高電圧駆動用ＴＦＴのゲート電極に直交する方向の断面を示し、図３１（ｂ）は高電圧駆動用ＴＦＴのゲート電極に平行な方向の断面を示している。また、図３２（ａ）は低電圧駆動用ＴＦＴのゲート電極に直交する方向の断面を示し、図３２（ｂ）は低電圧駆動用ＴＦＴのゲート電極に平行な方向の断面を示している。
【０１３８】
まず、高電圧駆動用ＴＦＴの構造について説明する。図３１（ａ），（ｂ）に示すように、ガラス等の透明材料からなる基板３０１の上には、下地絶縁膜として、シリコン窒化膜３０２ａ及びシリコン酸化膜膜３０２ｂが積層して形成されている。
シリコン酸化膜３０２ｂ上の所定領域には、ポリシリコン膜３０３が形成されている。このポリシリコン膜３０３には、ＴＦＴのソース・ドレインとなる一対の高濃度不純物領域３０３ａがチャネル領域を挟んで形成されており、更に高濃度不純物領域３０３ａとチャネル領域との間にはＬＤＤ領域（低濃度不純物領域）３０３ｂが形成されている。
【０１３９】
ポリシリコン膜３０３のチャネル領域及びＬＤＤ領域３０３ｂの上には、厚さが１００ｎｍのシリコン酸化膜３０４と、厚さが３０ｎｍのシリコン酸化膜３０５とが積層されている。これらのシリコン酸化膜３０４，３０５により、高電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。
シリコン酸化膜３０５の上には、ゲート電極３０６ａが形成されている。このゲート電極３０６ａの幅は、ゲート絶縁膜（シリコン酸化膜３０４，３０５）の幅よりも狭くなっている。また、上から見たときに、ＬＤＤ領域３０３ａのチャネル領域側のエッジは、ゲート電極３０６ａのエッジとほぼ同じ位置にある。
【０１４０】
次に、低電圧駆動用ＴＦＴの構成について説明する。図３２（ａ），（ｂ）に示すように、基板３０１の上には、下地絶縁膜として、シリコン窒化膜３０２ａ及びシリコン酸化膜３０２ｂが積層して形成されている。
シリコン酸化膜３０２ｂの上には、ポリシリコン膜３０３が選択的に形成されている。このポリシリコン膜３０３には、ＴＦＴのソース・ドレインとなる一対の高濃度不純物領域３０３ａがチャネル領域を挟んで形成されている。
【０１４１】
ポリシリコン膜３０３のチャネル領域及び高濃度不純物領域３０３ａのチャネル側先端部分の上には、厚さが３０ｎｍのシリコン酸化膜３０５が形成されている。このシリコン酸化膜３０５により、低電圧駆動用ＴＦＴのゲート絶縁膜が構成されている。また、図３２（ｂ）に示すように、ポリシリコン膜３０３のエッジ部分のうちゲート電極３０６ｂに交差する部分の上には、厚さが１００ｎｍのシリコン酸化膜３０４が形成されている。
【０１４２】
シリコン酸化膜３０５の上には、ゲート電極３０６ｂが形成されている。このゲート電極３０６ｂの幅は、ゲート絶縁膜（シリコン酸化膜３０５）の幅よりも狭くなっている。また、上から見たときに、高濃度不純物領域３０３ａのチャネル領域側の先端部分は、ゲート電極３０６ａのエッジ部分と重なっている。
以下、上述した２種類のＴＦＴを用いた本実施の形態の薄膜トランジスタ装置（液晶表示装置）の製造方法について、図３３〜図４１を参照して説明する。これらの図３２〜図４１において、（ａ）は高電圧駆動用ＴＦＴ形成領域における断面図、（ｂ）は低電圧駆動用ＴＦＴ形成領域における断面図を示している。また、これらの図は、いずれもゲート電極３０６ａ，３０６ｂに直交する方向における断面を示している。
【０１４３】
まず、図３３（ａ），（ｂ）に示すように、ＣＶＤ法により、ガラス基板３０１の上に下地絶縁膜として、厚さが約５０ｎｍのシリコン窒化膜３０２ａと、厚さが約２００ｎｍのシリコン酸化膜３０２ｂを順次形成する。その後、プラズマＣＶＤ法により、シリコン酸化膜３０２ｂの上にアモルファスシリコン膜を約５０ｎｍの厚さに形成する。そして、このアモルファスシリコン膜にエキシマレーザを照射し、アモルファスシリコン膜をポリシリコン膜に変化させる。その後、ポリシリコン膜の上に所定のパターンのレジスト膜を形成し、このレジスト膜をマスクにしてポリシリコン膜をエッチングする。その後、レジスト膜を除去する。このようにして、図３３（ａ），（ｂ）に示すように、シリコン酸化膜３０２ｂ上の所定の領域にポリシリコン膜３０３を形成する。
【０１４４】
次に、基板３０１の上側全面にシリコン酸化膜３０４を約１００ｎｍの厚さに形成し、このシリコン酸化膜３０４の上に、例えば図４２に示すようなパターンのレジスト膜（低電圧駆動用トランジスタの中央部が露出する開口部３４１が設けられたレジスト膜）３４０を形成する。なお、図４２において、（ａ）は高電圧駆動用ＴＦＴ形成領域のレジスト膜（開口部なし）３４０を示し、（ｂ）は低電圧駆動用ＴＦＴ形成領域のレジスト膜（開口部あり）３４０を示す。また、図中の破線はポリシリコン膜３０３の形状を示している。
【０１４５】
このレジスト膜３４０をマスクにしてシリコン酸化膜３０４をウェットエッチングし、図３４（ｂ）に示すように、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜３０３の中央部を露出させる。この場合、ポリシリコン膜３０３のエッジ部分の上にはシリコン酸化膜３０４を残しておく。シリコン酸化膜３０４のエッチング液としては、例えば希フッ酸溶液を使用することができる。高電圧駆動用ＴＦＴ形成領域では、図３４（ｂ）に示すように、ポリシリコン膜３０３全体がシリコン酸化膜３０４に覆われたままとなる。
【０１４６】
次に、図３５（ａ），（ｂ）に示すように、基板３０１の上側全面に、ＣＶＤ法によりシリコン酸化膜３０５を例えば３０ｎｍの厚さに形成し、更にスパッタ法によりＡｌ−Ｎｄ膜３０６を例えば３００ｎｍの厚さに形成する。その後、Ａｌ−Ｎｄ膜３０６の上に所定のゲート電極形状のレジストパターン３１５を形成する。
【０１４７】
次に、図３６（ａ），（ｂ）に示すように、レジストパターン３１５をマスクにしてＡｌ−Ｎｄ膜３０６をエッチングして、ゲート電極３０６ａ，３０６ｂ、ゲートバスライン（図示せず）、蓄積容量バスライン（図示せず）及び下層配線を形成する。このとき、Ａｌ−Ｎｄ膜３０６はサイドエッチングして、レジスト膜３１５よりも狭い幅とする。また、シリコン酸化膜３０４，３０５は、レジスト膜３１５をマスクとして垂直方向にドライエッチングして、レジスト膜３１５とほぼ同じ幅とする。このようにして、ゲート電極３０６ａ，３０６ｂとゲート絶縁膜であるシリコン酸化膜３０５との間に段差を設ける。
【０１４８】
このとき、高電圧駆動用ＴＦＴ形成領域では、ゲート電極３０６ａの下方にシリコン酸化膜３０４，３０５が残り（図３１（ｂ）参照）、低電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜３０３のエッジ部分のうち、ゲート電極３０６ｂと交差する部分の上に、シリコン酸化膜３０４，３０５が残る（図３２（ｂ）参照）。
【０１４９】
次に、図３７（ａ），（ｂ）に示すように、シリコン酸化膜３０５（低電圧駆動用ＴＦＴ形成領域）又はシリコン酸化膜３０５，３０４を介してポリシリコン膜３０３に不純物をイオン注入する。ｎ型ＴＦＴの場合はＰ（リン）をイオン注入し、ｎ型ＴＦＴの場合はＢ（ボロン）をイオン注入する。
このとき、イオン注入条件を適切に設定することにより、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜３０３には、その先端がゲート電極３０６ｂのエッジのほぼ真下に位置する高濃度不純物領域（ソース・ドレイン）３０３ａを形成し、高電圧駆動用ＴＦＴ形成領域では、その先端がゲート絶縁膜のエッジの真下に位置する高濃度不純物領域（ソース・ドレイン）３０３ａを形成する。また、ゲート電極３０６ａのエッジの真下とゲート絶縁膜３０５のエッジの真下との間の領域に低濃度不純物領域（ＬＤＤ層）３０３ｂを形成する。
【０１５０】
次に、図３８（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板３０１の上側全面に、層間絶縁膜として、シリコン酸化膜３０７及びシリコン窒化膜３０８の積層膜を形成する。そして、フォトリソグラフィ技術を使用して、この層間絶縁膜に、高濃度不純物領域３０３ａに通じるコンタクトホールを３０８ａを形成する。層間絶縁膜のエッチングは、フッ素系ガスを用いたドライエッチングにより行う。
【０１５１】
次に、スパッタ法により、基板３０１の上側全面に、Ｔｉを１００ｎｍ、Ａｌを２００ｎｍ、Ｔｉを５０ｎｍの厚さに順次堆積させて、３層構造の導電体膜を形成する。そして、フォトリソグラフィ技術を使用してこの導電膜をパターニングし、図３９（ａ），（ｂ）に示すように、コンタクトホール３０８ａを介して高濃度不純物領域３０３ａに電気的に接続された電極（ソース電極及びドレイン電極）３０９、データバスライン（図示せず）及び上層配線（図示せず）を形成する。
【０１５２】
次に、図４０（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板３０１の上側全面に第２の層間絶縁膜としてシリコン窒化膜３１０を例えば３００ｎｍの厚さに形成する。そして、フォトリソグラフィ技術を使用して、高電圧駆動用ＴＦＴのソース電極３０９（図３９（ａ）の右側の電極）が露出するように、シリコン窒化膜３１０をエッチングする。シリコン窒化膜３１０のエッチングにはフッ素系ガスを用いたドライエッチングにより行う。
【０１５３】
次いで、図４１（ａ），（ｂ）に示すように、スパッタ法により、基板３０１の上側全面にＩＴＯ膜を例えば７０ｎｍの厚さに成膜し、フォトリソグラフィ技術を使用して、ＩＴＯ膜をパターニングして、画素電極３１１を形成する。このようにして、液晶表示装置が形成される。
本実施の形態では、ウエットエッチングによりシリコン酸化膜３０４をエッチングして、低電圧駆動用ＴＦＴ形成領域のポリシリコン膜の上のシリコン酸化膜３０４を除去する。これにより、プラズマエッチングでシリコン酸化膜３０４を除去する方法に比べ、ポリシリコン膜３０３に与えるダメージが少なく、ＴＦＴの特性劣化が回避される。また、このとき、低電圧駆動用ＴＦＴのポリシリコン膜３０３のエッジ部分のうちゲート電極３０６ｂと交差する部分の上にシリコン酸化膜３０４が存在する（図３１参照）ので、絶縁膜３０４，３０５をエッチングするときに、ゲート電極３０６ｂとポリシリコン膜３０３のエッジとゲート電極３０６ｂとが交差する部分の下地絶縁膜（シリコン酸化膜３０２ｂ）がエッチングされてえぐれ（凹部）が生じることが回避される。従って、リーク電流の発生が回避され、ＴＦＴの特性が向上する。また、本実施の形態では、高電圧駆動用ＴＦのＬＤＤ構造をゲート電極３０６ａをマスクとして自己整合的に形成するため、ＬＤＤ長のばらつきを低減できる。これにより、薄膜トランジスタ特性のばらつきも低減できる。
【０１５４】
（第６の実施の形態）
図４３〜図４５は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図である。
まず、図４３（ａ），（ｂ）に示すように、ガラス基板３２１の上に下地絶縁膜としてシリコン窒化膜３２２ａ及びシリコン酸化膜３２２ｂを形成する。その後、プラズマＣＶＤ法により、シリコン酸化膜３２２ｂ上の所定領域にポリシリコン膜３２３を形成する。
【０１５５】
次に、図４４（ａ），（ｂ）に示すように、基板３２１の上側全面にシリコン酸化膜３２４を例えば１００ｎｍの厚さに形成する。そして、このシリコン酸化膜３２４を選択的にエッチングして、ポリシリコン膜３２３が露出する開口部を形成する。この場合、図４６に示すように開口部３４２が設けられたマスク３４０を使用し、高電圧駆動用ＴＦＴ形成領域では、ポリシリコン膜３２３のエッジ部分と、チャネル領域及び低濃度不純物領域の上にシリコン酸化膜３２４を残し、低電圧駆動用ＴＦＴ形成領域ではポリシリコン膜３２３のエッジ部分の上にシリコン酸化膜３２４が残るようにする。なお、図４６（ａ）は高電圧駆動用ＴＦＴ形成領域のレジスト膜３４０の開口部３４２の形状を示し、図４６（ｂ）は低電圧駆動用ＴＦＴ形成領域のレジスト膜３４０の開口部３４２の形状を示す。また、図中破線はポリシリコン膜３２３の形状を示している。
【０１５６】
次に、図４５（ａ），（ｂ）に示すように、基板３２１の上側全面にシリコン酸化膜３２５を形成する。そして、このシリコン酸化膜３２５の上に金属膜を形成し、この金属膜をパターニングして、ゲート電極３２６ａ，３２６ｂを形成する。
その後、第５の実施の形態と同様に、ポリシリコン膜３２３に不純物を導入して高濃度不純物領域（ソース・ドレイン）及びＬＤＤ領域（低濃度不純物領域）を形成する。その後、絶縁膜及び画素電極を形成する。このようにして、本実施の形態の液晶表示装置が製造される。
【０１５７】
本実施の形態では、シリコン酸化膜３２４をエッチングするときのレジストマスクを用いてゲート絶縁膜とゲート電極との間に段差を形成できるので、サイドエッチングを用いず、且つマスク数を増やすことなく、高電圧駆動用ＴＦＴのＬＤＤ領域を形成することができる。
また、本実施の形態においても、ポリシリコン膜３２３のエッジ部分の上に厚いシリコン酸化膜３２４が形成されているため、下地絶縁膜のえぐれ（凹部の形成）が防止され、リーク電流が抑制される。
【０１５８】
また、図４７に示すような開口部３４３を有するレジスト膜３４０をマスクにしてシリコン酸化膜３２４をエッチングし、ポリシリコン膜３２３を露出させるようにしてもよい。このレジスト膜３４０では、ポリシリコン膜３２３のエッジ部分のうちゲート電極３２６ｂと交差する部分の上にはシリコン酸化膜３２４が形成されているので、下地絶縁膜であるシリコン酸化膜３２２ｂのエッチングが防止され、ゲート耐圧の劣化が回避される。また、高濃度不純物領域のエッジ部分の上のシリコン酸化膜３２４は除去するので、ポリシリコン膜３２３の面積を縮小することができる。
【０１５９】
（第７の実施の形態）
図４８〜図５５は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図である。
まず、図４８（ａ），（ｂ）に示すように、ＣＶＤ法により、絶縁性ガラス等からなる基板４０１の上に、下地絶縁膜としてシリコン窒化膜４０２ａを５０ｎｍ、シリコン酸化膜４０２ｂを２００ｎｍの厚さに形成する。
【０１６０】
次に、シリコン酸化膜４０２ｂ上の所定の領域にポリシリコン膜４０３を５０ｎｍの厚さに形成する。すなわち、プラズマＣＶＤ法により、シリコン酸化膜４０２ｂの上にアモルファスシリコン膜を形成する。その後、窒素雰囲気中で４５０℃の温度で２時間アニールして、アモルファスシリコン膜中の水素を低減させる。
【０１６１】
次に、パワーが４００ｍＪ／ｃｍ2 の条件でアモルファスシリコン膜にレーザを照射して、アモルファスシリコン膜をポリシリコンに変化させる。その後、フォトリソグラフィ技術を使用して、ポリシリコン膜をパターニングする。
このようにしてポリシリコン膜４０３を形成した後、プラズマＣＶＤ法により基板４０１の上側全面にシリコン酸化膜４０４を６０ｎｍの厚さに形成する。その後、窒素雰囲気中で４５０℃の温度で２時間アニールする。
【０１６２】
次に、スパッタ法により、基板４０１の上側全面にＡｌ（アルミニウム）膜を３００ｎｍの厚さに形成する。そして、Ａｌ膜の上に所定のゲート電極形状でレジストパターンを形成し、このレジストパターンをマスクとしてＡｌ膜をウェットエッチングして、図４９（ａ）に示すように、低電圧駆動用ＴＦＴのゲート電極４０６を形成する。Ａｌ膜のエッチングにはＨ3 ＰＯ4 ＋ＣＨ3 ＣＯＯＨ＋ＨＮＯ3 水溶液を使用する。また、高電圧駆動用ＴＦＴ形成部では、図４９（ｂ）に示すように、Ａｌ膜を全て除去する。
【０１６３】
次に、図５０（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板４０１の上側全面にシリコン酸化膜４０７を６０ｎｍの厚さに形成する。また、スパッタ法により、シリコン酸化膜４０７の上にＡｌ膜４０８を３００ｎｍの厚さに形成する。
その後、Ａｌ膜４０８の上に所定のゲート電極形状のレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクとし、Ａｌ膜４０８をウエットエッチングし、図５１（ｂ）に示すように、高電圧駆動用ＴＦＴのゲート電極４０９を形成する。エッチング液としてＨ3 ＰＯ4 ＋ＣＨ3 ＣＯＯＨ＋ＨＮＯ3 水溶液を使用する。この場合、ゲート電極４０９がレジストパターンの幅よりもＬＤＤ領域の分だけ狭くなるように、サイドエッチングする。また、図５１（ａ）に示すように、低電圧駆動用ＴＦＴ形成領域では、シリコン酸化膜４０７上のＡｌ膜４０８を全て除去する。
【０１６４】
次に、図５２（ａ），（ｂ）に示すように、レジストパターンをマスクとし、ＣＨＦ3 ガスを用いてシリコン酸化膜４０４，４０７を異方性ドライエッチングする。これにより、高電圧駆動用ＴＦＴ形成領域では、ゲート電極４０９とゲート絶縁膜（シリコン酸化膜４０４，４０７との間に段差が形成される。その後、レジストパターンを除去する。
【０１６５】
次に、図５３（ａ），（ｂ）に示すように、ポリシリコン膜４０３に不純物を注入し、ソース・ドレインとなる高濃度不純物領域４０３ａ及びＬＤＤ領域（高濃度不純物領域）４０３ｂを形成する。ｎ型低電圧駆動用ＴＦＴの場合は、ＰＨ3 ／Ｈ2 ガスを用い、加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入して、高濃度不純物領域４０３ａを形成する。また、ｐ型低電圧駆動用ＴＦＴの場合は、Ｂ2 Ｈ6 ／Ｈ2 ガスを用い、加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＢ（ボロン）をイオン注入して、高濃度不純物領域４０３ａを形成する。
【０１６６】
ｎ型高電圧駆動用ＴＦＴの場合は、ＰＨ3 ／Ｈ2 ガスを用い、加速エネルギーが９０ｋｅＶ、注入量が１×１０14ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入した後、続けて加速エネルギーが１０ｋｅＶ、注入量が４×１０15ｃｍ-2の条件でポリシリコン膜４０３にＰ（リン）をイオン注入して、高濃度不純物領域４０３ａ及びＬＤＤ領域４０３ｂを形成する。その後、基板４０１の上側全面に２８０ｍＪ／ｃｍ2 のパワーでレーザ照射を行って不純物を活性化させる。
【０１６７】
次に、図５４（ａ），（ｂ）に示すように、プラズマＣＶＤ法により、基板４０１の上側全面に、層間絶縁膜４１０として、シリコン酸化膜を３０ｎｍ、シリコン窒化膜を３７０ｎｍの厚さに順次形成する。その後、層間絶縁膜４１０の上に、コンタクトホール形成用開口部が設けられたレジスト膜（図示せず）を形成し、ＣＦ4 ＋Ｏ2 及びＨＦ＋ＮＨ4 Ｆ＋Ｈ2 Ｏ溶液を用いて層間絶縁膜４１０をエッチングして、高濃度不純物領域４０３ａ及びゲート電極４０６，４０９に通じるコンタクトホールをそれぞれ形成する。その後、レジスト膜を除去する。
【０１６８】
次いで、スパッタ法により、基板４０１の上側全面にＴｉ膜を１００ｎｍ、Ａｌ膜を２００ｎｍ、Ｔｉ膜を１００ｎｍの厚さに順次形成して、３層構造の導電体膜を形成する。そして、この導電体膜上に所定のパターンのレジスト膜（図示せず）を形成し、Ｃｌ2 ＋ＢＣｌ3 ＋ＣＣｌ4 ガスを用いて導電体膜をパターニングする。これにより、図５５（ａ），（ｂ）に示すように、高濃度不純物領域４０３ａ及びゲート電極５０６，４０９に電気的に接続した電極４１１を形成する。
【０１６９】
このようにして、本実施の形態の薄膜トランジスタ装置が製造される。本実施の形態では、上記の方法により、ゲート絶縁膜が薄く、低電圧で高速動作が可能な薄膜トランジスタと、ゲート絶縁膜が厚く、高電圧で動作可能な薄膜トランジスタとを比較的簡単な工程で形成することができる。この場合、低電圧駆動用ＴＦＴ及び高電圧駆動用ＴＦＴのゲート絶縁膜の厚さを精度よく制御することができるので、特性のばらつきが回避される。また、ポリシリコン膜とゲート絶縁膜との界面に影響を及ぼさないので、特性劣化が回避される。
【０１７０】
（付記１）基板上に形成された第１、第２及び第３の半導体膜と、第１及び第２の絶縁膜と、第１、第２及び第３のゲート電極とにより構成される第１，第２及び第３の薄膜トランジスタを有し、前記第１の薄膜トランジスタ形成領域では、前記第１の半導体膜の上に前記第１の絶縁膜が形成され、前記第１の絶縁膜の上に前記第１のゲート電極が形成され、前記第１の絶縁膜及び前記第１のゲート電極の上に前記第２の絶縁膜が形成され、前記第１の半導体膜にはチャネル領域側の先端が前記第１のゲート電極のエッジの下方に位置する一対の高濃度不純物領域が形成されて前記第１の薄膜トランジスタを構成し、前記第２の薄膜トランジスタ形成領域では、前記第２の半導体膜の上に前記第１及び第２の絶縁膜が積層され、前記第２の絶縁膜の上に前記第２のゲート電極が形成され、前記第２の半導体膜には、上から見たときに少なくとも一方のチャネル領域側先端部分が前記第２のゲート電極のエッジ部分に重なる一対の高濃度不純物領域が形成されて前記第２の薄膜トランジスタを構成し、前記第３の薄膜トランジスタ形成領域では、前記第３の半導体膜の上に前記第１及び第２の絶縁膜が積層され、前記第２の絶縁膜の上に前記第３のゲート電極が形成され、前記第３の半導体膜には一対の高濃度不純物領域と、該高濃度不純物領域とチャネル領域との間に配置され、チャネル領域側の先端が前記第３のゲート電極のエッジの下方に位置する一対の低濃度不純物領域が形成されて前記第３の薄膜トランジスタを構成することを特徴とする薄膜トランジスタ装置。
【０１７１】
（付記２）前記第２の薄膜トランジスタのうちｎ型薄膜トランジスタは、一対の高濃度不純物領域のうちソース側の高濃度不純物領域の先端部分のみが前記第２のゲート電極のエッジ部分に重なり、ドレイン側の高濃度不純物領域とチャネル領域との間には低濃度不純物領域が設けられ、前記第２の薄膜トランジスタのうちｐ型薄膜トランジスタは、一対の高濃度不純物領域のチャネル領域側の先端部分がいずれも前記第２のゲート電極のエッジ部分に重なることを特徴とする付記１に記載の薄膜トランジスタ装置。
【０１７２】
（付記３）前記第１のゲート電極と同じ配線層に、蓄積容量を構成する蓄積容量電極が形成されていることを特徴とする付記１に記載の薄膜トランジスタ装置。
（付記４）前記第２及び第３のゲート電極と同じ配線層に、前記第１、第２及び第３の薄膜トランジスタのソース電極及びドレイン電極が形成されていることを特徴とする付記１に記載の薄膜トランジスタ装置。
【０１７３】
（付記５）基板上に半導体膜を形成し、この半導体膜をパターニングして、第１、第２及び第３の半導体膜を形成する工程と、前記基板上に前記第１、第２及び第３の半導体膜を被覆する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成し、前記第２及び第３の半導体膜の上方の前記第１の絶縁膜の上に第１及び第２の金属パターンを形成する工程と、前記第１のゲート電極、前記第１及び第２の金属パターンをマスクにして前記第１、第２及び第３の半導体膜に不純物を注入する第１の不純物注入工程と、前記第１及び第２の金属パターンを除去する工程と、前記第１、第２及び第３の半導体膜の上方の前記第１の絶縁膜及び前記第１のゲート電極の上に第２の絶縁膜を形成する工程と、前記第２及び第３の半導体膜の上方の前記第２の絶縁膜の上に第２及び第３のゲート電極を形成する工程と、前記第３のゲート電極をマスクにして前記第３の半導体膜に不純物を注入する第２の不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１７４】
（付記６）前記第２のゲート電極を、前記第１の金属パターンの位置から幅方向にずらして形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記７）前記第２の不純物注入工程では、前記第１の不純物注入工程よりも少ない注入量で前記第２のゲート電極の側部にも不純物を注入することを特徴とする付記６に記載の薄膜トランジスタ装置の製造方法。
【０１７５】
（付記８）前記第２のゲート電極を、前記第１の金属パターンの幅よりも広く形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記９）前記第３のゲート電極を、前記第２の金属パターンよりも狭い幅で形成することを特徴とする付記５に記載の薄膜トランジスタ装置の製造方法。
（付記１０）基板上に形成された第１及び第２の薄膜トランジスタを有し、前記第１の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域を有する第１の半導体膜と、前記第１の半導体膜のチャネル領域及び前記一対の高濃度不純物領域の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とにより構成され、前記第２の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に形成された一対の低濃度不純物領域とを有する第２の半導体膜と、前記第２の半導体膜の前記チャネル領域及び前記低濃度不純物領域の上を覆う厚膜部と前記高濃度不純物領域の上を覆う薄膜部とにより構成される第２のゲート絶縁膜と、前記第２のゲート絶縁膜の前記厚膜部の上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１７６】
（付記１１）前記第２のゲート絶縁膜は、前記第２の半導体膜の前記チャネル領域及び前記低濃度不順物領域上に形成された第１の絶縁膜と、前記第２の半導体膜の前記高濃度不純物領域上及び前記第２の半導体膜上の前記第１の絶縁膜の上に形成された第２の絶縁膜とにより構成され、前記第１のゲート絶縁膜は、前記第２の絶縁膜のみで構成されていることを特徴とする付記１０に記載の薄膜トランジスタ装置。
【０１７７】
（付記１２）基板上に形成された第１及び第２の薄膜トランジスタを有し、前記第１の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に不純物を導入して形成された一対の擬似ＬＤＤ領域とを有する第１の半導体膜と、前記第１の半導体膜のチャネル領域及び前記擬似ＬＤＤ領域の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とにより構成され、前記第２の薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの不純物領域と前記チャネル領域との間に配置されて前記第１の薄膜トランジスタの前記擬似ＬＤＤ領域よりも不純物濃度が低い低濃度不純物領域とを有する第２の半導体膜と、前記第２の半導体膜の前記チャネル領域及び前記低濃度不純物領域の上に前記第１のゲート絶縁膜よりも厚く形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１７８】
（付記１３）前記第１のゲート絶縁膜は単層の第１の絶縁膜により構成され、前記第２のゲート絶縁膜は前記第１の絶縁膜と、前記第１の絶縁膜よりも厚い第２の絶縁膜とを積層して構成されていることを特徴とする付記１２に記載の薄膜トランジスタ装置。
（付記１４）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜のうち第２の半導体膜の上にのみ第１の絶縁膜を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第１の半導体膜の上方の前記第２の絶縁膜の上に第１のゲート電極を形成し、前記第２の半導体膜の上方の前記第２の絶縁膜の上に前記第１の絶縁膜よりも狭い幅で第２のゲート電極を形成する工程と、前記第２の絶縁膜を透過する条件で前記第１及び第２の半導体膜に不純物をイオン注入して第１のゲート電極を挟む位置及び前記第１の絶縁膜を挟む位置にそれぞれ高濃度不純物領域を形成し、前記第２の半導体膜上に積層した前記第１及び第２の絶縁膜を透過する条件で前記第２の半導体膜に不純物をイオン注入して前記第２のゲート電極を挟む位置に低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１７９】
（付記１５） 前記第１の絶縁膜を、前記第２の絶縁膜よりも厚く形成することを特徴とする付記１４に記載の薄膜トランジスタ装置の製造方法。
（付記１６）前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程との間に、酸素を含むガス雰囲気中で前記第１及び第２の半導体膜をプラズマ処理する工程と、フッ酸を含む溶液で前記第１及び第２の半導体膜を処理する工程とを有することを特徴とする付記１４に記載の薄膜トランジスタ装置の製造方法。
【０１８０】
（付記１７）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜のうち第２の半導体膜の上にのみ第１の絶縁膜を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記第１の半導体膜の上方の前記導電体膜の上に第１のマスクパターンを形成するとともに、前記第２の半導体膜の上方の前記導電体膜の上に第２のマスクパターンを形成する工程と、前記第１及び第２のマスクパターンをマスクとして前記導電体膜をサイドエッチングし、前記第１及び第２のマスクパターンよりも幅が狭い第１及び第２のゲート電極を形成する工程と、前記第１及び第２のマスクパターンをマスクとして前記第１及び第２の絶縁膜を異方性エッチングして前記第１の半導体膜上に第１のゲート絶縁膜を形成し、前記第２の半導体膜上に第２のゲート絶縁膜を形成する工程と、前記マスクパターンを除去する工程と、前記第１の半導体膜の前記第１のゲート電極の両側にそれぞれ不純物をイオン注入して一対の高濃度不純物領域を形成し、前記第２の半導体膜の前記第２のゲート電極の両側にそれぞれ不純物をイオン注入して一対の高濃度不純物領域を形成し、更に前記第２のゲート電極をマスクとし、前記第２のゲート絶縁膜を透過する条件で前記第２の半導体膜に不純物をイオン注入して前記第２のゲート電極の両側に一対の低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８１】
（付記１８）前記第１の絶縁膜を、前記第２の絶縁膜よりも厚く形成することを特徴とする付記１７に記載の薄膜トランジスタ装置の製造方法。
（付記１９）前記第１の絶縁膜を形成する工程と前記第２の絶縁膜を形成する工程との間に、酸素を含むガス雰囲気中で前記第１の半導体膜をプラズマ処理する工程と、フッ酸を含む溶液で前記第１の半導体膜を処理する工程とを有することを特徴とする付記１７に記載の薄膜トランジスタ装置の製造方法。
【０１８２】
（付記２０）基板上に形成された高電圧駆動用薄膜トランジスタと低電圧駆動用薄膜トランジスタとを有し、前記高電圧駆動用薄膜トランジスタのゲート絶縁膜は、第１及び第２の絶縁膜を積層して構成され、前記低電圧駆動用トランジスタのゲート電極の下方のゲート絶縁膜のうち、前記低電圧駆動用トランジスタの半導体膜のエッジ部分と前記ゲート電極とが交差する部分が前記第１及び第２の絶縁膜を積層して構成され、他の部分が第２の絶縁膜の単層で構成されていることを特徴とする薄膜トランジスタ装置。
【０１８３】
（付記２１）前記高電圧駆動用薄膜トランジスタの半導体膜には、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に配置された一対の低濃度不純物領域とが形成され、前記低電圧駆動用薄膜トランジスタの半導体膜には、チャネル領域を挟んで配置された一対の高濃度不純物領域のみが形成されていることを特徴とする付記２０に記載の薄膜トランジスタ装置。
【０１８４】
（付記２２）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の中央部上の前記第１の絶縁膜をウェットエッチングで除去する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記導電体膜上に所定のゲート電極形状のレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記導電体膜をサイドエッチングし、前記第１の半導体膜の上方に第１のゲート電極を形成し、前記第２の半導体膜の上方に第２のゲート電極を形成する工程と、前記レジストパターンをマスクとして前記第１及び第２の絶縁膜を異方性エッチングする工程と、前記第１及び第２の半導体膜に不純物を注入する不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８５】
（付記２３）前記不純物注入工程において、前記低電圧駆動用薄膜トランジスタ形成領域では、前記第１のゲート電極の両側の前記第１の半導体膜に不純物を注入して一対の高濃度不純物領域を形成し、前記低電圧駆動用薄膜トランジスタ形成領域では、前記第２の半導体膜上に残存する第１及び第２の絶縁膜をマスクとして前記第２の半導体膜に不純物を注入して一対の高濃度不純物を形成し、更に前記第１及び第２の絶縁膜を透過する条件で前記第２の半導体膜に不純物を注入して前記高濃度不純物領域とチャネル領域との間に低濃度不純物領域を形成することを特徴とする付記２２に記載の薄膜トランジスタ装置の製造方法。
【０１８６】
（付記２４）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の中央部上、及び前記第２の半導体膜の高濃度不純物領域となる領域上の前記第１の絶縁膜をウェットエッチングで除去する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に導電体膜を形成する工程と、前記導電体膜上に所定のゲート電極形状のレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記導電体膜をエッチングし、前記第１の半導体膜の上方に第１のゲート電極を形成し、前記第２の半導体膜の上方に第２のゲート電極を形成する工程と、前記第１及び第２の半導体膜に不純物を注入する不純物注入工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１８７】
（付記２５）基板上に形成された高電圧駆動用薄膜トランジスタと低電圧駆動用薄膜トランジスタとを有し、前記低電圧駆動用薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域を有する第１の半導体膜と、前記第１の半導体膜の前記チャネル領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上に形成された第１のゲート電極とにより構成され、前記高電圧駆動用薄膜トランジスタは、チャネル領域を挟んで形成された一対の高濃度不純物領域と、これらの高濃度不純物領域と前記チャネル領域との間に形成された低濃度不純物領域とを有する第２の半導体膜と、前記チャネル領域及び前記低濃度不純物領域の上に前記第１のゲート絶縁膜よりも厚く形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とにより構成されていることを特徴とする薄膜トランジスタ装置。
【０１８８】
（付記２６）前記第１のゲート絶縁膜は、第１の絶縁膜のみで構成され、前記第２のゲート絶縁膜は前記第１の絶縁膜と第２の絶縁膜とを積層して構成されていることを特徴とする付記２５に記載の薄膜トランジスタ装置。
（付記２７）前記第１及び第２の絶縁膜はいずれもシリコン酸化膜からなることを特徴とする付記２６に記載の薄膜トランジスタ装置。
【０１８９】
（付記２８）基板上に半導体膜を形成し、この半導体膜をパターニングして低電圧駆動用薄膜トランジスタ形成領域に第１の半導体膜を形成し、高電圧駆動用薄膜トランジスタ形成領域に第２の半導体膜を形成する工程と、前記第１及び第２の半導体膜の上に第１の絶縁膜を形成する工程と、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成する工程と、前記基板の上側全面に第２の絶縁膜を形成する工程と、前記第２の半導体膜の上方の前記第２の絶縁膜の上に第２のゲート電極を形成する工程と、前記第１及び第２の絶縁膜をエッチングして、前記第１のゲート電極の下方に第１のゲート絶縁膜を形成し、前記第２のゲート電極の下方に第２のゲート電極よりも幅が広い第２のゲート絶縁膜を形成する工程と、前記第１の半導体膜の前記第１のゲート電極の両側部に不純物を注入して一対の高濃度不純物領域を形成するとともに、前記第２の半導体膜の前記第２のゲート絶縁膜の両側部に不純物を注入して一対の高濃度不純物領域を形成し、更に前記第２のゲート絶縁膜を透過する条件で前記第２の半導体膜に不純物を導入して前記第２のゲート電極の両側部に一対の低濃度不純物領域を形成する工程とを有することを特徴とする薄膜トランジスタ装置の製造方法。
【０１９０】
（付記２９）付記１，１０，１２，２０，２５のいずれか１項に記載された薄膜トランジスタ装置と、前記基板上に形成された液晶セルとを有することを特徴とする液晶表示装置。
【０１９１】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタ装置によれば、低電圧駆動用薄膜トランジスタのリーク電流が低減される。低電圧駆動用薄膜トランジスタは、ゲート絶縁膜が薄く、且つＬＤＤ領域（低濃度不純物領域）を有していないので、低電圧での高速動作が可能である。また、低電圧駆動用薄膜トランジスタは、ゲート絶縁膜が厚く、少なくとも一方の高濃度不純物領域側にＬＤＤ領域を有しているので、耐圧が高く、高電圧で使用してもホットキャリアの発生が回避される。
【０１９２】
また、本発明の薄膜トランジスタ装置の製造方法によれば、ゲート絶縁膜が薄く、低電圧で高速動作する低電圧駆動用薄膜トランジスタと、ゲート絶縁膜が厚く、高電圧での駆動が可能であり、ホットキャリアによる特性の劣化が少ない高電圧駆動用薄膜トランジスタとを容易に形成することができる。
本発明によれば、液晶表示装置や有機ＥＬ表示装置等の薄膜トランジスタ装置の性能を向上させることができ、且つ製造コストを低減することができる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の薄膜トランジスタ装置（透過型液晶表示装置）の構成を示すブロック図である。
【図２】図２（ａ）は、第１の実施の形態の薄膜トランジスタ装置の低電圧駆動用ＴＦＴの構造を示す断面図、図２（ｂ）は高電圧駆動用ｎ型ＴＦＴの構造を示す断面図、図２（ｃ）は高電圧駆動用ｐ型ＴＦＴの構造を示す断面図、図２（ｄ）は画素ＴＦＴ（ｎ型）の構造を示す断面図である。
【図３】図３は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その１）である。
【図４】図４は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その２）である。
【図５】図５は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その３）である。
【図６】図６は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その４）である。
【図７】図７は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その５）である。
【図８】図８は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その６）である。
【図９】図９は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その７）である。
【図１０】図１０は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その８）である。
【図１１】図１１は第１の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図）その９）である。
【図１２】図１２は本発明の第２の実施の形態の液晶表示装置の製造方法を示す断面図（その１）である。
【図１３】図１３は本発明の第２の実施の形態の液晶表示装置の製造方法を示す断面図（その２）である。
【図１４】図１４（ａ）は第２の実施の形態の液晶表示装置のデータバスラインとゲートバスラインとの交差部を示す平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ線による断面図である。
【図１５】図１５は第１及び第２の実施の形態の変形例を示す図（その１）である。
【図１６】図１６は第１及び第２の実施の形態の変形例を示す図（その２）である。
【図１７】図１７は第２の実施の形態の変形例を示す図である。
【図１８】図１８（ａ）は本発明の第３の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図１８（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【図１９】図１９は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図２０】図２０は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図２１】図２１は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図２２】図２２は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図２３】図２３は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図２４】図２４は第３の実施の形態の薄膜トランジスタ装置の変形例を示す断面図である。
【図２５】図２５（ａ）は本発明の第４の実施の形態の薄膜トランジスタ装置（液晶表示装置）の低電圧駆動用ＴＦＴの構造を示す断面図、図２５（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【図２６】図２６は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図２７】図２７は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図２８】図２８は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図２９】図２９は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図３０】図３０は第３の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図３１】図３１（ａ）は本発明第５の実施の形態の薄膜トランジスタ装置の高電圧駆動用ＴＦＴの構造のゲート電極に直交する方向の断面図、図３１（ｂ）は同じくその高電圧駆動用ＴＦＴのゲート電極に平行な方向の断面図である。方向の断面を示している。
【図３２】図３２（ａ）は第５の実施の形態の薄膜トランジスタ装置の低電圧駆動用ＴＦＴのゲート電極に直交する方向の断面図、図３２（ｂ）は同じくその低電圧駆動用ＴＦＴのゲート電極に平行な方向の断面図である。
【図３３】図３３は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図３４】図３４は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図３５】図３５は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図３６】図３６は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図３７】図３７は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図３８】図３８は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その６）である。
【図３９】図３９は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その７）である。
【図４０】図４０は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その８）である。
【図４１】図４１は第５の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その９）である。
【図４２】図４２は第５の実施の形態で使用するレジストパターンの例を示す図である。
【図４３】図４３は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その１）である。
【図４４】図４４は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その２）である。
【図４５】図４５は本発明の第６の実施の形態の薄膜トランジスタ装置の製造方法を示す図（その３）である。
【図４６】図４６は第６の実施の形態で使用するレジストパターンの例を示す図である。
【図４７】図４７は第６の実施の形態で使用するレジストパターンの他の例を示す図である。
【図４８】図４８は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その１）である。
【図４９】図４９は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その２）である。
【図５０】図５０は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その３）である。
【図５１】図５１は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その４）である。
【図５２】図５２は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その５）である。
【図５３】図５３は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その６）である。
【図５４】図５４は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その７）である。
【図５５】図５５は本発明の第７の実施の形態の薄膜トランジスタ装置の製造方法を示す断面図（その８）である。
【図５６】図５６は、従来の周辺回路一体型液晶表示装置に用いられているＴＦＴ（ｎ型）の一例を示す断面図である。
【図５７】図５７（ａ）は、従来の薄膜トランジスタ装置の低電圧駆動用ＴＦＴの構造を示す断面図、図５７（ｂ）は同じくその高電圧駆動用ＴＦＴの構造を示す断面図である。
【符号の説明】
１０，２０，１１０，２０１，２２１，３０１，３２１，４０１…基板、
１１，２１，１１１，２０２，２２２…下地絶縁膜、
１２，２２，１１２，２０３，２２３，３０３，３２３，４３…ポリシリコン膜、
１３，２３，１１５．２０３ａ，２２３ａ，３０３ａ，４０３ａ…高濃度不純物領域、
１４，２４，１２０，２０３ｂ，２２３ｂ，３０３ｂ，４０３ｂ…低濃度不純物領域（ＬＤＤ領域）、
１５，２５ａ，２５ｂ…ゲート絶縁膜、
１６，２６ａ，２６ｂ，１１４，１１９，２０６ａ，２０６ｂ，２２６ａ，２２６ｂ，３０６ａ，３０６ｂ，３２６ａ，３２６ｂ，４０６，４０９…ゲート電極、
１７，２７、４１０…層間絶縁膜、
１８，２８，１３０，２０９，２２９，３０９，４１１…電極（ソース・ドレイン電極）、
１０１…制御回路、
１０２…データドライバ、
１０３…ゲートドライバ、
１０４…表示部、
１０５…ＴＦＴ、
１０６…表示セル、
１０７…蓄積容量、
１０８…データバスライン、
１０９…ゲートバスライン、
１１３，１１８，２０２ｂ，２０４，２０５，２０８，２２２ｂ，２２４，２２５，３０２ａ，３０４，３０５，３０７，３２２ｂ，３２４，３４５，４０２ｂ，４０４，４０７…シリコン酸化膜、
１２１，２０２ａ，２２２ａ，２２８，３０２ｂ，３０８，３１０，３２２ａ，４０２ａ…シリコン窒化膜、
２２３ｃ…擬似ＬＤＤ領域。
Claims (2)
- 基板上に形成された第１、第２及び第３の半導体膜と、第１及び第２の絶縁膜と、第１、第２及び第３のゲート電極とにより構成される第１，第２及び第３の薄膜トランジスタを有し、
前記第１の薄膜トランジスタ形成領域では、前記第１の半導体膜の上に前記第１の絶縁膜が前記第１の半導体膜を被覆するように形成され、前記第１の絶縁膜の上に前記第１のゲート電極が形成され、前記第１の絶縁膜及び前記第１のゲート電極の上に前記第２の絶縁膜が形成され、前記第１の半導体膜にはチャネル領域側の先端が前記第１のゲート電極のエッジの下方に位置する一対の高濃度不純物領域が形成されて前記第１の薄膜トランジスタを構成し、
前記第２の薄膜トランジスタ形成領域では、前記第２の半導体膜の上に前記第１及び第２の絶縁膜が前記第２の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第２のゲート電極が形成され、前記第２の半導体膜には、上から見たときに少なくとも一方のチャネル領域側先端部分が前記第２のゲート電極のエッジ部分に重なる一対の高濃度不純物領域が形成されて前記第２の薄膜トランジスタを構成し、
前記第３の薄膜トランジスタ形成領域では、前記第３の半導体膜の上に前記第１及び第２の絶縁膜が前記第３の半導体膜を被覆するように積層され、前記第２の絶縁膜の上に前記第３のゲート電極が形成され、前記第３の半導体膜には一対の高濃度不純物領域と、該高濃度不純物領域とチャネル領域との間に配置され、チャネル領域側の先端が前記第３のゲート電極のエッジの下方に位置する一対の低濃度不純物領域が形成されて前記第３の薄膜トランジスタを構成する
ことを特徴とする薄膜トランジスタ装置。 - 基板上に半導体膜を形成し、この半導体膜をパターニングして、第１、第２及び第３の半導体膜を形成する工程と、
前記基板上に前記第１、第２及び第３の半導体膜を被覆する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の金属膜を形成し、この第１の金属膜をパターニングして、前記第１の半導体膜の上方の前記第１の絶縁膜の上に第１のゲート電極を形成し、前記第２及び第３の半導体膜の上方の前記第１の絶縁膜の上に第１及び第２の金属パターンを形成する工程と、
前記第１のゲート電極、前記第１及び第２の金属パターンをマスクにして前記第１、第２及び第３の半導体膜に不純物を注入する第１の不純物注入工程と、
前記第１及び第２の金属パターンを除去する工程と、
前記第１、第２及び第３の半導体膜の上方の前記第１の絶縁膜及び前記第１のゲート電極の上に第２の絶縁膜を形成する工程と、
前記第２の半導体膜の上方に、上から見たときに少なくとも一方の側が前記第１の不純物が注入された領域に重なるように第２のゲート電極を形成するとともに、前記第３の半導体膜の上方に、上から見たときに前記第１の不純物が注入された領域との間に隙間が生じるように前記第２の金属パターンよりも狭い幅で第３のゲート電極を形成する工程と、
前記第３のゲート電極をマスクにして前記第３の半導体膜に不純物を注入する第２の不純物注入工程と
を有することを特徴とする薄膜トランジスタ装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235283A JP4439766B2 (ja) | 2001-08-02 | 2001-08-02 | 薄膜トランジスタ装置及びその製造方法 |
| US10/105,137 US7038283B2 (en) | 2001-08-02 | 2002-03-22 | Thin film transistor device, method of manufacturing the same and liquid crystal panel |
| US10/832,544 US20040206956A1 (en) | 2001-08-02 | 2004-04-27 | Thin film transistor device and method of manufacturing the same |
| US11/246,812 US7399662B2 (en) | 2001-08-02 | 2005-10-07 | Method of manufacturing a thin film transistor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235283A JP4439766B2 (ja) | 2001-08-02 | 2001-08-02 | 薄膜トランジスタ装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009133894A Division JP2009200528A (ja) | 2009-06-03 | 2009-06-03 | 薄膜トランジスタ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045892A JP2003045892A (ja) | 2003-02-14 |
| JP4439766B2 true JP4439766B2 (ja) | 2010-03-24 |
Family
ID=19066754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235283A Expired - Fee Related JP4439766B2 (ja) | 2001-08-02 | 2001-08-02 | 薄膜トランジスタ装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7038283B2 (ja) |
| JP (1) | JP4439766B2 (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3991883B2 (ja) | 2003-02-20 | 2007-10-17 | 日本電気株式会社 | 薄膜トランジスタ基板の製造方法 |
| US7973313B2 (en) * | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| KR100542986B1 (ko) * | 2003-04-29 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치 |
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| KR100543004B1 (ko) * | 2003-09-18 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| JP2005136017A (ja) * | 2003-10-29 | 2005-05-26 | Hitachi Displays Ltd | 表示装置 |
| KR101006439B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP4444035B2 (ja) * | 2004-04-21 | 2010-03-31 | シャープ株式会社 | 表示装置用アクティブマトリクス基板およびその製造方法 |
| US20050258488A1 (en) * | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
| KR100601370B1 (ko) * | 2004-04-28 | 2006-07-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 |
| KR100675636B1 (ko) * | 2004-05-31 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 |
| KR100721553B1 (ko) | 2004-06-30 | 2007-05-23 | 삼성에스디아이 주식회사 | 씨모스 박막트랜지스터의 제조방법 및 그를 사용하여제조된 씨모스 박막트랜지스터 |
| US20060017669A1 (en) * | 2004-07-20 | 2006-01-26 | Eastman Kodak Company | Method and apparatus for uniformity and brightness correction in an OLED display |
| JP4884660B2 (ja) * | 2004-08-11 | 2012-02-29 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP4633434B2 (ja) | 2004-10-18 | 2011-02-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4718894B2 (ja) * | 2005-05-19 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2006126423A1 (ja) * | 2005-05-27 | 2006-11-30 | Sharp Kabushiki Kaisha | 薄膜トランジスタ基板及びそれを備えた液晶表示装置、並びに薄膜トランジスタ基板の製造方法 |
| JP2006332400A (ja) * | 2005-05-27 | 2006-12-07 | Nec Corp | 薄膜半導体装置およびその製造方法 |
| JP4675680B2 (ja) | 2005-05-30 | 2011-04-27 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
| US8222646B2 (en) * | 2005-07-08 | 2012-07-17 | The Hong Kong University Of Science And Technology | Thin-film transistors with metal source and drain and methods of fabrication |
| TWI271868B (en) * | 2005-07-08 | 2007-01-21 | Au Optronics Corp | A pixel circuit of the display panel |
| KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100741976B1 (ko) * | 2005-08-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| JP4876548B2 (ja) * | 2005-11-22 | 2012-02-15 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US7700995B2 (en) | 2006-01-12 | 2010-04-20 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| EP1850374A3 (en) | 2006-04-28 | 2007-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4277874B2 (ja) | 2006-05-23 | 2009-06-10 | エプソンイメージングデバイス株式会社 | 電気光学装置の製造方法 |
| WO2007138754A1 (ja) * | 2006-05-31 | 2007-12-06 | Sharp Kabushiki Kaisha | 半導体装置、その製造方法、及び、表示装置 |
| US8067772B2 (en) * | 2006-12-05 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7947981B2 (en) * | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100878284B1 (ko) * | 2007-03-09 | 2009-01-12 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치 |
| TWI351764B (en) | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| US8803781B2 (en) * | 2007-05-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| CN101622715B (zh) * | 2007-05-21 | 2012-06-13 | 夏普株式会社 | 半导体装置及其制造方法 |
| TWI343654B (en) * | 2007-07-25 | 2011-06-11 | Au Optronics Corp | Method for fabricating pixel structures |
| TWI372465B (en) * | 2007-09-28 | 2012-09-11 | Chimei Innolux Corp | Image display system and fabrication method thereof |
| US20090085039A1 (en) * | 2007-09-28 | 2009-04-02 | Tpo Displays Corp. | Image display system and fabrication method thereof |
| JP5346477B2 (ja) * | 2008-02-29 | 2013-11-20 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
| JP5328214B2 (ja) * | 2008-04-17 | 2013-10-30 | シャープ株式会社 | 半導体装置、ｔｆｔ基板、表示装置、携帯機器 |
| JP2010021482A (ja) * | 2008-07-14 | 2010-01-28 | Sharp Corp | 半導体装置、ｔｆｔ基板、表示装置、携帯機器 |
| US20120049193A1 (en) * | 2009-02-06 | 2012-03-01 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP5458371B2 (ja) * | 2009-03-25 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器 |
| JP5588123B2 (ja) * | 2009-05-22 | 2014-09-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP5796760B2 (ja) | 2009-07-29 | 2015-10-21 | Ｎｌｔテクノロジー株式会社 | トランジスタ回路 |
| KR20120099450A (ko) * | 2009-11-27 | 2012-09-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5436193B2 (ja) * | 2009-12-21 | 2014-03-05 | 三菱電機株式会社 | 表示装置、及びその製造方法 |
| TWI535028B (zh) | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8587622B2 (en) * | 2011-02-25 | 2013-11-19 | Xerox Corporation | Generation of digital electrostatic latent images and data communications system using rotary contacts |
| CN103219391B (zh) * | 2013-04-07 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104241389B (zh) * | 2013-06-21 | 2017-09-01 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| JP6436333B2 (ja) * | 2013-08-06 | 2018-12-12 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| TWI653755B (zh) | 2013-09-12 | 2019-03-11 | 日商新力股份有限公司 | 顯示裝置、其製造方法及電子機器 |
| KR102137392B1 (ko) * | 2013-10-08 | 2020-07-24 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102184448B1 (ko) * | 2013-10-15 | 2020-12-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102207916B1 (ko) | 2013-10-17 | 2021-01-27 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| KR102357996B1 (ko) * | 2013-10-17 | 2022-02-09 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| CN104078469B (zh) * | 2014-06-17 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| CN104714320B (zh) * | 2015-03-30 | 2017-09-19 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
| KR20170080996A (ko) * | 2015-12-31 | 2017-07-11 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CN105552035B (zh) * | 2016-01-08 | 2019-01-11 | 武汉华星光电技术有限公司 | 低温多晶硅tft阵列基板的制作方法及其结构 |
| KR102550604B1 (ko) * | 2016-08-03 | 2023-07-05 | 삼성디스플레이 주식회사 | 반도체장치 및 그 제조방법 |
| KR102661120B1 (ko) * | 2016-08-22 | 2024-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치 |
| CN112542516B (zh) * | 2020-11-03 | 2024-01-30 | 北海惠科光电技术有限公司 | 一种主动开关及其制作方法和显示面板 |
| CN113299741B (zh) * | 2021-05-07 | 2022-09-09 | 惠州市华星光电技术有限公司 | 薄膜晶体管器件、背光模组和显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US142554A (en) * | 1873-09-09 | Improvement in ornamenting felt skirts | ||
| JP3043870B2 (ja) | 1991-11-21 | 2000-05-22 | 株式会社東芝 | 液晶表示装置 |
| JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH07249766A (ja) | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH08220505A (ja) | 1995-02-20 | 1996-08-30 | Sanyo Electric Co Ltd | 液晶表示装置 |
| TW334581B (en) * | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
| JPH1027909A (ja) | 1996-07-09 | 1998-01-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10170953A (ja) | 1996-12-06 | 1998-06-26 | Hitachi Ltd | 画像表示装置及びその製造方法 |
| US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2001
- 2001-08-02 JP JP2001235283A patent/JP4439766B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-22 US US10/105,137 patent/US7038283B2/en not_active Expired - Lifetime
-
2004
- 2004-04-27 US US10/832,544 patent/US20040206956A1/en not_active Abandoned
-
2005
- 2005-10-07 US US11/246,812 patent/US7399662B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7038283B2 (en) | 2006-05-02 |
| JP2003045892A (ja) | 2003-02-14 |
| US20040206956A1 (en) | 2004-10-21 |
| US20030025127A1 (en) | 2003-02-06 |
| US20060081946A1 (en) | 2006-04-20 |
| US7399662B2 (en) | 2008-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4439766B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| KR100812492B1 (ko) | 박막 트랜지스터 장치 및 그 제조 방법과 액정 표시 장치 | |
| JP5144903B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR100437475B1 (ko) | 평판 디스플레이 장치용 표시 소자 제조 방법 | |
| US7682881B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP4021194B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP4302347B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100307456B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP3964223B2 (ja) | 薄膜トランジスタ装置 | |
| KR101221951B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN1873989B (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| JP4303323B2 (ja) | 薄膜トランジスタ液晶表示装置 | |
| KR101055188B1 (ko) | Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법 | |
| JP4038309B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP4641741B2 (ja) | 半導体装置 | |
| JP2009200528A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| KR100486717B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0697441A (ja) | 薄膜トランジスタの製造方法 | |
| KR20060127645A (ko) | Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법 | |
| JP4353762B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2006317638A (ja) | 液晶表示装置の製造方法 | |
| KR20050117055A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4439766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |